JPH0661221A - Method for formation of local field oxide at inside of integrated circuit - Google Patents

Method for formation of local field oxide at inside of integrated circuit

Info

Publication number
JPH0661221A
JPH0661221A JP7727791A JP7727791A JPH0661221A JP H0661221 A JPH0661221 A JP H0661221A JP 7727791 A JP7727791 A JP 7727791A JP 7727791 A JP7727791 A JP 7727791A JP H0661221 A JPH0661221 A JP H0661221A
Authority
JP
Japan
Prior art keywords
nitride layer
layer
field oxide
forming
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7727791A
Other languages
Japanese (ja)
Inventor
S Lee Steven
エス. リー スティーブン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR International Inc
Original Assignee
NCR International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR International Inc filed Critical NCR International Inc
Publication of JPH0661221A publication Critical patent/JPH0661221A/en
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

PURPOSE: To reduce the lateral intrusion of a field oxide into active regions of a semiconductor chip by locally oxidizing an Si substrate. CONSTITUTION: On an Si substrate 40 a pad oxide layer of 2 nm or more thick is laminated and a comparatively thin nitride layer 5-30 nm thick is formed on the top of the oxide layer 38. A polysilicon layer 44 10-300 nm thick is formed on the top of the nitride layer 38, a nitride layer 46 50-500 nm thick is formed on top of the polysilicon layer 44. The nitride layers 46, 42 and polysilicon layer 44 are masked and etched to form windows inside. They are heated in a high oxidative atmosphere to more oxidize the substrate 4o0 near the windows 48 to form a field oxide film 50. This reduces the lateral intrusion (birds beak) B6 of the field oxide film into active regions of a semiconductor chip.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は集積回路についての孤立
化工程に関し、さらに特定すると、シリコン基板を局所
的に酸化させることにより孤立化領域を形成する方法に
関する。
FIELD OF THE INVENTION This invention relates to isolation processes for integrated circuits, and more particularly to a method of forming isolated regions by locally oxidizing a silicon substrate.

【0002】[0002]

【従来の技術】集積回路は共通の半導体基板上に形成さ
れた多数のアクティブ装置を含む。それらの間の電気的
干渉を防止するためには、これらアクティブ装置は相互
に孤立されなければならない。シリコン基板上でMOS
装置を使用する集積回路では、上記孤立をさせる方法の
一つはアクティブ領域の間にフィールド酸化物を局所的
に「成長」させることである。普通、LOCOS(LOCa
l Oxidation of Silicon)と呼ばれるこの方法は、アク
ティブ領域のマスキングを行なってから孤立化する領域
を酸化する。さらに特定すると、初めシリコン基板を高
酸素濃度の雰囲気内で加熱することにより酸化して二酸
化シリコンを形成する。これは普通、「パッド酸化物
層」と呼ばれる。次いでシリコン窒化物層がパッド酸化
物の上に堆積される。孤立化領域はアクティブ領域をフ
ォトレジスト材料で覆ってから、マスキングを受けてい
ない窒化物層を通してエッチングされる。フォトレジス
トが除去されてから集積回路は再び高酸素濃度雰囲気中
で加熱されてフィールド酸化物を成長させる。
BACKGROUND OF THE INVENTION Integrated circuits include a number of active devices formed on a common semiconductor substrate. These active devices must be isolated from each other to prevent electrical interference between them. MOS on silicon substrate
In integrated circuits using devices, one way to achieve this isolation is to locally "grow" the field oxide between the active areas. Normally, LOCOS (LOCa
This method, known as Oxidation of Silicon, masks the active areas and then oxidizes the isolated areas. More specifically, the silicon substrate is first heated in an atmosphere of high oxygen concentration to oxidize and form silicon dioxide. This is commonly referred to as the "pad oxide layer". A silicon nitride layer is then deposited over the pad oxide. The isolated regions are covered with photoresist material over the active regions and then etched through the unmasked nitride layer. After the photoresist is removed, the integrated circuit is again heated in a high oxygen concentration atmosphere to grow the field oxide.

【0003】窒化物層はその下に存在する基板領域の酸
化を防止する。窒化物は直接にシリコン表面に付着させ
ることはできない。その理由は熱的ストレスがシリコン
窒化物とシリコンの間に生ずるからである。このストレ
スは窒化物層の厚さと共に増大する。中間のパッド酸化
物層はこのストレスを低減する緩衝材として働く。
The nitride layer prevents oxidation of the underlying substrate area. Nitride cannot be directly deposited on the silicon surface. The reason is that thermal stress occurs between silicon nitride and silicon. This stress increases with the thickness of the nitride layer. The intermediate pad oxide layer acts as a cushion to reduce this stress.

【0004】パッド酸化物の存在によって生ずる問題
は、パッド酸化物がフィールド酸化物に成長路を与える
ことである。フィールド酸化物の成長過程で酸素がパッ
ド酸化物層中に拡散すると、アクティブデバイスの形成
のために用意した領域中に進入する尖鋭物を酸素が形成
する。この尖鋭物は通常、「鳥嘴」と呼ばれている。鳥
嘴が占領した領域はアクティブデバイス製造の点から観
る限り、失われた領域である。さらに、鳥嘴の長さは一
般的に制御不可能なので、製造工程の変動を考慮すると
もっと広い領域が使用不能となる。
A problem caused by the presence of pad oxide is that it provides a growth path for the field oxide. As oxygen diffuses into the pad oxide layer during the field oxide growth, it forms sharps that penetrate into the regions prepared for active device formation. This sharp object is usually called a "bird's beak." The area occupied by Toribek is a lost area from the perspective of active device manufacturing. In addition, the length of the bird's beak is generally uncontrollable, which makes a wider area unusable due to manufacturing process variations.

【0005】上に述べたように、窒化物層はその下の基
板の直接的酸化を防止する。さらにこの窒化物層はそれ
がパッド酸化物に与える機会的ストレスによって、鳥嘴
の横方向の侵入を抑制する。一般的にいって、窒化物層
が厚い程、鳥嘴の形成を良く抑制できる。しかしながら
厚い窒化物層はその下のパッド酸化物層に不当なストレ
スを与える。
As mentioned above, the nitride layer prevents direct oxidation of the underlying substrate. In addition, this nitride layer suppresses lateral penetration of the bird's beak due to the opportunistic stress it places on the pad oxide. Generally speaking, the thicker the nitride layer is, the better the formation of bird's beak can be suppressed. However, the thick nitride layer unduly stresses the underlying pad oxide layer.

【0006】鳥嘴形成をさらに低減できる別の孤立法は
多結晶シリコン緩衝材LOCOS(ポリバッファLOC
OS)工程を使うことである。ポリバッファLOCOS
法では多結晶シリコン層がパッド酸化物上、パッド酸化
物と上にある窒化物層の間に堆積される。この多結晶は
一番上の窒化物層と下の層との間のバッファ(緩衝材)
として働く。これによって、幾分厚い窒化物層および/
又は薄いパッド酸化物の使用が可能となる。厚い窒化物
層は鳥嘴の横方向侵入を低減する。しかしながら、多結
晶はそれ自体、単結晶基板よりも早い速度で酸化され
る。
Another isolation method that can further reduce bird's beak formation is polycrystalline silicon buffer LOCOS (polybuffer LOC).
OS) process. Poly buffer LOCOS
In the method, a layer of polycrystalline silicon is deposited on the pad oxide, between the pad oxide and the overlying nitride layer. This poly is a buffer between the top nitride layer and the bottom layer.
Work as. This allows a somewhat thicker nitride layer and / or
Alternatively, the use of thin pad oxide is possible. The thick nitride layer reduces lateral penetration of the bird's beak. However, polycrystals themselves oxidize at a faster rate than single crystal substrates.

【0007】[0007]

【発明が解決しようとする課題】従って本発明の目的は
新規かつ改良された局所フィールド酸化法を与えること
である。
SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a new and improved local field oxidation method.

【0008】本発明のもう一つの目的は半導体チップの
アクティブ領域中にフィールド酸化物が横方向に侵入す
ることを低減する方法を与えることである。
Another object of the present invention is to provide a method of reducing lateral intrusion of field oxide into the active area of a semiconductor chip.

【0009】本発明のさらに別の目的は局所的フィール
ド酸化工程中におけるストレスを低減する方法を与える
ことである。
Yet another object of the present invention is to provide a method of reducing stress during a local field oxidation process.

【0010】本発明のさらに別の目的は、シリコン基板
中に別の欠陥を起こさずに鳥嘴形成を低減することがで
きる局所フィールド酸化工程を与えることである。
Yet another object of the present invention is to provide a local field oxidation process which can reduce bird's beak formation without causing additional defects in the silicon substrate.

【0011】[0011]

【課題を解決するための手段】本発明はシリコン基板中
に局所フィールド酸化物を形成するための工程ないし製
造方法である。パッド酸化物が基板上に形成され、比較
的薄い第一の窒化物層がそのパッド酸化物の上に形成さ
れる。その第一窒化物層の上に多結晶シリコン層が形成
され、多結晶シリコン層上に第二窒化物層が形成され
る。次いで第一、第二窒化物および多結晶シリコン層に
ウィンドが空けられ、その中でフィールド酸化物の成長
ができるようにする。
The present invention is a process or method for forming a local field oxide in a silicon substrate. A pad oxide is formed on the substrate and a relatively thin first nitride layer is formed on the pad oxide. A polycrystalline silicon layer is formed on the first nitride layer, and a second nitride layer is formed on the polycrystalline silicon layer. The first and second nitride and polycrystalline silicon layers are then windowed to allow field oxide growth therein.

【0012】[0012]

【実施例】図1は先行技術のLOCOS工程中の集積回
路10を示す。集積回路10はシリコン基板14の上に
積層されたパッド酸化物層12を有する。パッド酸化物
12の頂上には窒化物層16が形成されており、マスク
をかけられ、エッチングされてその中にウィンドが空け
られる。
DETAILED DESCRIPTION FIG. 1 shows an integrated circuit 10 during a prior art LOCOS process. The integrated circuit 10 has a pad oxide layer 12 laminated on a silicon substrate 14. A nitride layer 16 is formed on top of the pad oxide 12 and is masked and etched to leave a window therein.

【0013】集積回路10は次に高酸素濃度の雰囲気中
で加熱されて、ウィンド18付近のシリコン基板14を
さらに酸化する。これが図2に示すようにフィールド酸
化物20を発生させる。フィールド酸化物20はシリコ
ン基板14の元の表面の上下垂直方向に延びるのみなら
ず、横方向にも延びて窒化物層16を持ち上げることに
注目されたい。横方向の侵入の程度はb2と記されてい
る。横方向のこの侵入b2は通常、鳥嘴と呼ばれる。
The integrated circuit 10 is then heated in an atmosphere of high oxygen concentration to further oxidize the silicon substrate 14 near the window 18. This produces the field oxide 20 as shown in FIG. Note that the field oxide 20 extends not only vertically above and below the original surface of the silicon substrate 14, but also laterally to lift the nitride layer 16. The degree of lateral penetration is noted b2. This lateral penetration b2 is usually called the bird's beak.

【0014】ポリバッファLOCOS工程は図2に示す
ように鳥嘴を低減する。図3は先行技術によるポリバッ
ファLOCOS工程で処理している段階の集積回路を示
す。集積回路22はシリコン基板26の上に積層された
パッド酸化物層24を有する。多結晶シリコン(ポリシ
リコン)の層28はパッド酸化物24の上に形成され
る。さらに、。窒化物層30および多結晶シリコン28
がマスクをかけられてエッチングを受け、中にウィンド
32を空けている。
The polybuffer LOCOS process reduces bird's beak as shown in FIG. FIG. 3 shows an integrated circuit at the stage of processing in a prior art polybuffer LOCOS process. The integrated circuit 22 has a pad oxide layer 24 laminated on a silicon substrate 26. A layer 28 of polycrystalline silicon (polysilicon) is formed over the pad oxide 24. further,. Nitride layer 30 and polycrystalline silicon 28
Is masked and etched to leave a window 32 inside.

【0015】集積回路22は次に高濃度酸素雰囲気中で
さらに加熱されてさらにウィンド32付近のシリコン基
板を酸化する。この追加的酸化によって図4に示すよう
に、フィールド酸化物34が生ずる。フィールド酸化物
34はシリコン基板26の元の表面上下方向に延びるの
みならず、横方向にも延びて窒化物層30を持ち上げ、
また部分的にポリシリコン28を持ち上げ、かつ部分的
にポリシリコン28を消耗することに注目されたい。横
方向の侵入(鳥嘴)の程度はb4と記されている。
The integrated circuit 22 is then further heated in a high concentration oxygen atmosphere to further oxidize the silicon substrate near the window 32. This additional oxidation produces field oxide 34, as shown in FIG. The field oxide 34 extends not only in the vertical direction of the original surface of the silicon substrate 26 but also in the lateral direction to lift the nitride layer 30,
Also note that polysilicon 28 is partially lifted and polysilicon 28 is partially consumed. The degree of lateral intrusion (bird's beak) is marked b4.

【0016】図2および図4を比較すると、鳥嘴は幾分
かポリバッファLOCOS工程で低減されていること、
すなわちb4<b2であることが判かろう。
Comparing FIGS. 2 and 4, the bird's beak is somewhat reduced in the polybuffer LOCOS process,
That is, it can be seen that b4 <b2.

【0017】図5は本発明の方法に基づく処理の一段階
にある集積回路36を示す。集積回路36はシリコン基
板40上に積層されたパッド酸化物層38を有する。比
較的薄い窒化物層42がパッド酸化物38の頂部に形成
されている。ポリシリコン層44が窒化物層38の頂部
に形成され、窒化物層46がポリシリコン層44の頂部
に形成される。窒化物層46、ポリシリコン層44、お
よび窒化物層42はマスクをかけられてエッチングを受
け、その中にウィンド48を空けられる。
FIG. 5 illustrates integrated circuit 36 at one stage of processing in accordance with the method of the present invention. The integrated circuit 36 has a pad oxide layer 38 laminated on a silicon substrate 40. A relatively thin nitride layer 42 is formed on top of pad oxide 38. A polysilicon layer 44 is formed on top of the nitride layer 38 and a nitride layer 46 is formed on top of the polysilicon layer 44. Nitride layer 46, polysilicon layer 44, and nitride layer 42 are masked and etched to leave windows 48 therein.

【0018】集積回路36は次に高酸素濃度雰囲気中で
加熱され、ウィンド48付近のシリコン基板40をさら
に酸化する。この追加的酸化が図6に示すようにフィー
ルド酸化物50を発生させる。フィールド酸化物50は
シリコン基板14の元の表面の上下方向に延びるのみな
らず、横方向にも延び、窒化物層46を持ち上げ、部分
的にポリシリコン44を持ち上げ、かつポリシリコン4
4を消耗し、また部分的に薄い窒化物層42を部分的に
消耗することが判る。横方向の侵入(鳥嘴)の程度はb
6と記されている。
The integrated circuit 36 is then heated in a high oxygen concentration atmosphere to further oxidize the silicon substrate 40 near the window 48. This additional oxidation produces field oxide 50 as shown in FIG. The field oxide 50 extends not only vertically above the original surface of the silicon substrate 14 but also laterally to lift the nitride layer 46, partially lift the polysilicon 44, and the polysilicon 4.
It can be seen that it consumes 4 and also partially consumes the thin nitride layer 42. The degree of lateral intrusion (bird's beak) is b
It is written as 6.

【0019】図2、図4、および図6を比較すると、本
発明の方法で生ずる鳥嘴はいずれの先行技術について示
したものよりも小さい、即ち、b6<b4<b2である
ことに注意されたい。
Comparing FIGS. 2, 4 and 6, it is noted that the bird's beak produced by the method of the present invention is smaller than that shown for either prior art, ie, b6 <b4 <b2. I want to.

【0020】図7から図12までは図6に示す構造を達
成するための方法の諸段の詳細を示す。図7は酸化によ
ってシリコン基板40上にパッド酸化物層38を形成す
ることを示す。基板40の表面は清浄にされてから酸素
の存在下に加熱されて二酸化シリコンを形成する。良く
知られているように、時間、温度、酸素を変えることに
よりその結果得られるパッド酸化物層38の厚さが制御
される。好ましい実施例ではパッド酸化物層38の厚さ
は2nmから50nmの間である。
FIGS. 7-12 show details of steps in a method for achieving the structure shown in FIG. FIG. 7 illustrates forming a pad oxide layer 38 on a silicon substrate 40 by oxidation. The surface of substrate 40 is cleaned and then heated in the presence of oxygen to form silicon dioxide. As is well known, varying the time, temperature, and oxygen controls the thickness of the resulting pad oxide layer 38. In the preferred embodiment, the thickness of the pad oxide layer 38 is between 2 nm and 50 nm.

【0021】図8はパッド酸化物38上に比較的薄い窒
化物層42(Si3N4) が形成されていることを示す。窒
化物層42は化学的蒸着(CVD)法によって形成する
ことが好ましい。実施例では窒化物層42の厚さは2n
mから50nmの間にあり、5nmと30nmの範囲に
あることが好ましい。
FIG. 8 shows that a relatively thin nitride layer 42 (Si 3 N 4 ) is formed on the pad oxide 38. The nitride layer 42 is preferably formed by a chemical vapor deposition (CVD) method. In the embodiment, the thickness of the nitride layer 42 is 2n.
It is preferably between m and 50 nm and preferably in the range of 5 nm and 30 nm.

【0022】図9は窒化物層42の上にポリシリコン層
44(多結晶シリコン)を形成することを示す。ポリシ
リコン層44は好ましくはCVD法で形成する。好まし
い実施例ではポリシリコン層44の厚さは10nmから
300nmの間にある。
FIG. 9 illustrates forming a polysilicon layer 44 (polycrystalline silicon) on the nitride layer 42. The polysilicon layer 44 is preferably formed by the CVD method. In the preferred embodiment, the thickness of polysilicon layer 44 is between 10 nm and 300 nm.

【0023】図10はポリシリコン層44の上に窒化物
層46(Si3N4)を形成することを示す。窒化物層46は
好ましくはCVDで形成する。好ましい実施例では窒化
物層46の厚さは50nmから500nmの間にある。
FIG. 10 illustrates forming a nitride layer 46 (Si 3 N 4 ) on the polysilicon layer 44. Nitride layer 46 is preferably formed by CVD. In the preferred embodiment, the thickness of nitride layer 46 is between 50 nm and 500 nm.

【0024】図11に示すように、ウィンド48は、ウ
ィンドとならない窒化物層46の表面52、54をフォ
トマスキングしてから窒化物層46、ポリシリコン層4
4および窒化物層42をエッチングすることにより、窒
化物層46、ポリシリコン層44および窒化物層42の
中に空けられる。好ましい実施例ではウィンド48を空
けるのに反応性イオンエッチ(RIE)が利用される。
必要であればシリコン基板40をエッチ停止層として使
用して、パッド酸化物層38をその後のエッチング方法
で除去してもよい。
As shown in FIG. 11, the window 48 is formed by photomasking the surfaces 52 and 54 of the nitride layer 46 which are not to be the window, and then the nitride layer 46 and the polysilicon layer 4 are formed.
4 and nitride layer 42 are etched into nitride layer 46, polysilicon layer 44 and nitride layer 42. In the preferred embodiment, a reactive ion etch (RIE) is utilized to clear the window 48.
If desired, the silicon substrate 40 may be used as an etch stop layer and the pad oxide layer 38 may be removed in a subsequent etching method.

【0025】窒化物層42の表面からフォトレジストを
除去した後、不純物表面濃度を増大するため、フィール
ド不純物が基板40中にイオン埋め込み法によって導入
される。この装置は次いで高酸素濃度雰囲気中で加熱さ
れ、図12に示すようにウィンド48内にフィールド酸
化物50を成長させる。その結果得られる構造は前述し
たように低減された鳥嘴を有するものである。さらに窒
化物層42は十分に薄く、ストレスはあるとしても小さ
い。
After removing the photoresist from the surface of the nitride layer 42, field impurities are introduced into the substrate 40 by ion implantation to increase the surface concentration of the impurities. The device is then heated in a high oxygen concentration atmosphere to grow field oxide 50 in window 48 as shown in FIG. The resulting structure has a reduced bird's beak as previously described. In addition, the nitride layer 42 is sufficiently thin that it is under stress, if any.

【0026】当業者には本発明が上記特定の実施例およ
び図解に限定されないことは明瞭であろう。図面に例示
した寸法、縮尺、および構造的関係は例示のためであ
り、局所フィールド酸化法の実際の寸法、縮尺、構造的
関係ではないことを理解されたい。本発明は特許請求の
範囲に記載した発明の要旨内で種々の設計変更がなし得
よう。
It will be apparent to those skilled in the art that the present invention is not limited to the particular embodiments and illustrations described above. It should be understood that the dimensions, scales, and structural relationships illustrated in the drawings are for illustration purposes and not the actual dimensions, scales, or structural relationships of the local field oxidation method. The present invention may be modified in various ways within the scope of the invention described in the claims.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1はLOCOS工程におけるフィールド酸化
の前の先行技術集積回路の断面図である。
FIG. 1 is a cross-sectional view of a prior art integrated circuit before field oxidation in a LOCOS process.

【図2】図2はフィールド酸化後における図1の回路の
断面図である。
2 is a cross-sectional view of the circuit of FIG. 1 after field oxidation.

【図3】図3はポリバッファLOCOS工程におけるフ
ィールド酸化をする前の先行技術集積回路の断面図であ
る。
FIG. 3 is a cross-sectional view of a prior art integrated circuit prior to field oxidation in a polybuffer LOCOS process.

【図4】図4はフィールド酸化後における図3の回路の
断面図である。
FIG. 4 is a cross-sectional view of the circuit of FIG. 3 after field oxidation.

【図5】図5は本発明によるフィールド酸化をする前の
断面図である。
FIG. 5 is a sectional view before field oxidation according to the present invention.

【図6】図6はフィールド酸化後における図5の回路の
断面図である。
6 is a cross-sectional view of the circuit of FIG. 5 after field oxidation.

【図7】図7は本発明に基づく方法の逐次的段階を選択
的に示す第一番目の集積回路断面図である。
FIG. 7 is a first integrated circuit cross-sectional view selectively illustrating successive steps of a method in accordance with the present invention.

【図8】図8は図7に続く段階を示す第二番目の集積回
路断面図である。
8 is a second integrated circuit cross-sectional view showing a step subsequent to FIG. 7;

【図9】図9は図8に続く段階を示す第三番目の集積回
路断面図である。
9 is a third integrated circuit cross-sectional view showing a step subsequent to FIG. 8;

【図10】図10は図9に続く段階を示す第四番目の集
積回路断面図である。
10 is a fourth integrated circuit cross-sectional view showing a step subsequent to FIG. 9;

【図11】図11は図10に続く段階を示す第五番目の
集積回路断面図である。
11 is a fifth integrated circuit sectional view showing a step subsequent to FIG. 10; FIG.

【図12】図12は図11に続く段階を示す第六番目の
集積回路断面図である。
FIG. 12 is a sixth integrated circuit cross-sectional view showing a step subsequent to FIG. 11;

【符号の説明】[Explanation of symbols]

10 集積回路 18 ウィンド 22 集積回路 32 ウィンド 36 集積回路 48 ウィンド 10 integrated circuit 18 window 22 integrated circuit 32 window 36 integrated circuit 48 window

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】シリコン基板内に局所化されたフィールド
酸化物を形成する方法であって、 該基板上にパッド酸化物を形成することと、 該パッド酸化物上に第一の窒化物層を形成することと、 該第一窒化物層上にポリシリコン層を形成することと、 該ポリシリコン層上に第にの窒化物層を形成すること
と、 該第一、第二窒化物層およびポリシリコン層内にフィー
ルド酸化物を成長させるためのウィンドを空けることを
含むことを特徴とする局所フィールド酸化物の形成方
法。
1. A method of forming a localized field oxide in a silicon substrate, the method comprising: forming a pad oxide on the substrate; and forming a first nitride layer on the pad oxide. Forming, forming a polysilicon layer on the first nitride layer, forming a first nitride layer on the polysilicon layer, forming the first and second nitride layers and A method of forming a local field oxide comprising opening a window for growing a field oxide in a polysilicon layer.
【請求項2】請求項1に記載の方法において、該第一窒
化物層が比較的の薄いことを特徴とする方法。
2. The method of claim 1, wherein the first nitride layer is relatively thin.
【請求項3】請求項2に記載の方法において、該第一窒
化物層の厚さが50nm未満であることを特徴とする方
法。
3. The method according to claim 2, wherein the thickness of the first nitride layer is less than 50 nm.
【請求項4】請求項3に記載の方法において、該パッド
酸化物層の厚さが2nmより大きいことを特徴とする方
法。
4. The method of claim 3, wherein the pad oxide layer has a thickness greater than 2 nm.
【請求項5】請求項4に記載の方法において、該第一窒
化物層の厚さが5nmから30nmの間であることを特
徴とする方法。
5. The method according to claim 4, wherein the thickness of the first nitride layer is between 5 nm and 30 nm.
【請求項6】請求項5に記載の方法において、該ポリシ
リコン層の厚さが10nmから300nmの間であるこ
とを特徴とする方法。
6. The method of claim 5, wherein the polysilicon layer has a thickness between 10 nm and 300 nm.
【請求項7】請求項6に記載の方法において、該第二窒
化物層の厚さが50nmから500nmの間であること
を特徴とする方法。
7. The method according to claim 6, wherein the thickness of the second nitride layer is between 50 nm and 500 nm.
【請求項8】請求項1に記載の方法において、該第一窒
化物層が化学蒸着で形成されたSi3N4 であることを特徴
とする方法。
8. The method of claim 1, wherein the first nitride layer is chemical vapor deposited Si 3 N 4 .
【請求項9】請求項1に記載の方法において、該ポリシ
リコン層が化学蒸着で形成されることを特徴とする方
法。
9. The method of claim 1 wherein the polysilicon layer is formed by chemical vapor deposition.
【請求項10】請求項1に記載の方法において、該第二
窒化物層が化学蒸着で形成されたSi3N4 であることを特
徴とする方法。
10. The method of claim 1, wherein the second nitride layer is Si 3 N 4 formed by chemical vapor deposition.
【請求項11】請求項1に記載の方法において、該ウィ
ンドを空ける方法が、 該第二窒化物層の非ウィンド領域をフォトマスキングす
ることと、 該第二窒化物層、ポリシリコン層、および第一窒化物層
をエッチングすることを含むことを特徴とする方法。
11. The method of claim 1, wherein the method of opening the window comprises photomasking non-windowed regions of the second nitride layer, the second nitride layer, a polysilicon layer, and A method comprising etching a first nitride layer.
【請求項12】請求項11に記載の方法において、該エ
ッチングが反応性イオンエッチングで行なわれることを
特徴とする方法。
12. The method of claim 11 wherein the etching is reactive ion etching.
【請求項13】請求項11に記載の方法において、さら
に該ウィンドに面したシリコン基板中にイオン埋め込み
によりフィールド不純物を導入することを含む方法。
13. The method of claim 11, further comprising introducing field impurities by ion implantation into the silicon substrate facing the window.
【請求項14】請求項13に記載の方法において、さら
に該ウィンド内に該フィールド酸化物を成長させること
を含む方法。
14. The method of claim 13, further comprising growing the field oxide within the window.
JP7727791A 1990-03-21 1991-03-18 Method for formation of local field oxide at inside of integrated circuit Pending JPH0661221A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US496746 1983-05-20
US49674690A 1990-03-21 1990-03-21

Publications (1)

Publication Number Publication Date
JPH0661221A true JPH0661221A (en) 1994-03-04

Family

ID=23973948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7727791A Pending JPH0661221A (en) 1990-03-21 1991-03-18 Method for formation of local field oxide at inside of integrated circuit

Country Status (1)

Country Link
JP (1) JPH0661221A (en)

Similar Documents

Publication Publication Date Title
US4551910A (en) MOS Isolation processing
US5151381A (en) Method for local oxidation of silicon employing two oxidation steps
KR960005553B1 (en) Manufacturing method of field oxide
US6027984A (en) Method for growing oxide
JPH05206115A (en) Manufacture of isolation region in oxide
US5661072A (en) Method for reducing oxide thinning during the formation of a semiconductor device
US5700733A (en) Semiconductor processing methods of forming field oxide regions on a semiconductor substrate
US5629230A (en) Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion
US5726092A (en) Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate
US5397732A (en) PBLOCOS with sandwiched thin silicon nitride layer
US5728622A (en) Process for forming field oxide layers in semiconductor devices
US5714414A (en) Semiconductor processing method of forming field isolation oxide relative to a semiconductor substrate
JPH0661221A (en) Method for formation of local field oxide at inside of integrated circuit
JPH1070117A (en) Method for forming field oxide film
US5506440A (en) Poly-buffered LOCOS process
US5726091A (en) Method of reducing bird&#39;s beak of field oxide using reoxidized nitrided pad oxide layer
US5966621A (en) Semiconductor processing method of forming field isolation oxide relative to a semiconductor substrate
US5891788A (en) Locus isolation technique using high pressure oxidation (hipox) and protective spacers
JPS61174737A (en) Manufacture of semiconductor element
US5930647A (en) Methods of forming field oxide and active area regions on a semiconductive substrate
KR0139890B1 (en) Method for manufacturing field oxide film of semiconductor device
JPH05243215A (en) Method for manufacturing improved polysilicon buffer type locos constitution structure
JPH065588A (en) Manufacture of semiconductor device
JPS62186551A (en) Manufacture of semiconductor device
KR950005043B1 (en) Manufacturing method of locos