JPH0660557A - Magnetic card reader writer - Google Patents
Magnetic card reader writerInfo
- Publication number
- JPH0660557A JPH0660557A JP21128192A JP21128192A JPH0660557A JP H0660557 A JPH0660557 A JP H0660557A JP 21128192 A JP21128192 A JP 21128192A JP 21128192 A JP21128192 A JP 21128192A JP H0660557 A JPH0660557 A JP H0660557A
- Authority
- JP
- Japan
- Prior art keywords
- data
- determination
- circuit
- decision
- judgment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、交通関係カード、会員
カード、レジャーカード等のプリペイドカードとして用
いられている磁気カードに関し、特に記録データの書き
込み、読み取りを行う磁気カードリーダライタに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic card used as a prepaid card such as a traffic card, a membership card and a leisure card, and more particularly to a magnetic card reader / writer for writing and reading recorded data.
【0002】[0002]
【従来の技術】従来の磁気カードリーダライタについて
図3を参照して説明する。従来の磁気カードリーダライ
タは、基準クロック32を発生させる基準クロック発生
回路31と、この基準クロック32をカウントするカウ
ンタ回路33と、カウンタ回路33からのカウンタ信号
34によりデータ判定位置を指定する判定位置指定回路
35と、判定位置指定回路35からの判定位置信号36
により記録データ37の判定を行うデータ判定回路38
とを有し、F2F周波数変調記録方式で記録された磁気
カードの磁気記録データ(記録データ37)を読み取る
際、まず、カウンタ回路33により記録データ37の1
ビット間を基準クロック32でカウントし、カウンタ信
号34を発生させる。次に、このカウンタ信号34を用
いて、記録データ37の1ビット毎に1ビット長の約7
5%の位置でデータ判定位置を指定する判定位置信号3
6を判定位置指定回路35により発生させる。そして、
この判定位置信号36を用いて、記録データ37の1ビ
ット毎にデータ判定回路38によりデータの判定を行
い、記録データ37の判定結果として判定データ39を
得る。2. Description of the Related Art A conventional magnetic card reader / writer will be described with reference to FIG. The conventional magnetic card reader / writer has a reference clock generation circuit 31 for generating a reference clock 32, a counter circuit 33 for counting the reference clock 32, and a determination position for specifying a data determination position by a counter signal 34 from the counter circuit 33. Designation circuit 35 and determination position signal 36 from determination position designation circuit 35
A data judgment circuit 38 for judging the recording data 37 by
When reading the magnetic recording data (recording data 37) of the magnetic card recorded by the F2F frequency modulation recording method, the counter circuit 33 first sets 1 of the recording data 37.
The bit count is counted by the reference clock 32, and the counter signal 34 is generated. Next, by using this counter signal 34, about 1 bit length of about 7
Judgment position signal 3 that specifies the data judgment position at the 5% position
6 is generated by the judgment position designating circuit 35. And
Using this judgment position signal 36, the data judgment circuit 38 judges the data bit by bit of the recording data 37, and the judgment data 39 is obtained as the judgment result of the recording data 37.
【0003】F2F周波数変調記録方式で記録された磁
気カードの磁気記録データ(記録データ37)は、図4
に示すように、データ“0”は、1ビット長の間におい
て反転せず(図4(1))、データ“1”は、1ビット
長の1/2の位置で反転している(図4(2))。この
ことにより、判定位置指定回路35から記録データ37
の1ビット毎に1ビット長の約75%の位置に発生する
判定位置信号36を用いて、データ判定回路38により
記録データ37が“1”か“0”かを判定している。Magnetic recording data (recording data 37) of a magnetic card recorded by the F2F frequency modulation recording system is shown in FIG.
As shown in Fig. 4, the data "0" is not inverted during the 1-bit length (Fig. 4 (1)), and the data "1" is inverted at the 1/2 position of the 1-bit length (Fig. 4 (2)). As a result, the judgment position designating circuit 35 sends the recording data 37
The data judgment circuit 38 judges whether the recording data 37 is "1" or "0" using the judgment position signal 36 generated at a position of about 75% of the 1-bit length for each 1 bit.
【0004】[0004]
【発明が解決しようとする課題】このような従来の磁気
カードリーダライタにおいては、磁気カードに書き込ま
れている記録データが、規定のF2F周波数変調記録方
式に従って書き込まれている場合でも、磁気カードリー
ダライタの使用環境などの影響により、記録データがノ
イズの影響を受けてしまうことがある(図4(3)参
照)。この様な状態で記録データの読み取りを行うと、
記録データを正しく判定できず、誤った読み取りが行わ
れ使用上問題になっていた。また従来、記録データの1
ビット毎に記録データのデータ判定位置を指定する複数
個の判定位置指定回路を備え、これらの判定位置指定回
路の出力により指定された判定位置において前記磁気記
録データを判定するようにした磁気カードリーダライタ
も知られているが、ノイズの影響を防止する目的には使
用されていなかった。In such a conventional magnetic card reader / writer, even if the recording data written in the magnetic card is written in accordance with the prescribed F2F frequency modulation recording method, the magnetic card reader / writer. The recording data may be affected by noise due to the environment in which the writer is used (see FIG. 4C). When the recorded data is read in this state,
The recorded data could not be correctly judged, resulting in incorrect reading, which was a problem in use. Also, conventionally, 1 of the recorded data
A magnetic card reader having a plurality of judgment position designating circuits for designating data judgment positions of recording data for each bit, and judging the magnetic recording data at the judgment positions designated by the outputs of these judgment position designating circuits. Writer is also known, but it was not used for the purpose of preventing the influence of noise.
【0005】従って本発明は、上記従来の磁気カードリ
ーダライタの欠点を除去し、記録データを正確に判定す
る機能を付与することにより、読み取り時においてノイ
ズに影響されない正確なデータ判定を行うことが可能な
磁気カードリーダライタの提供を目的とするものであ
る。Therefore, the present invention eliminates the above-mentioned drawbacks of the conventional magnetic card reader / writer and adds a function of accurately determining the recorded data, so that accurate data determination can be performed without being affected by noise during reading. The purpose is to provide a possible magnetic card reader / writer.
【0006】[0006]
【課題を解決するための手段】本発明によれば、F2F
周波数変調記録方式で記録された磁気カードの磁気記録
データを読み取る磁気カードリーダライタの復調回路に
おいて、前記記録データの1ビット毎にデータ判定位置
を指定する複数個の判定位置指定回路と、これらの判定
位置指定回路によって指定されたデータ判定位置におい
て前記記録データを判定する複数個のデータ判定回路
と、これらのデータ判定回路からのデータ判定信号を多
数決により確認判定する確認判定回路とを備えたことを
特徴とする磁気カードリーダライタが提供される。According to the present invention, the F2F
In a demodulation circuit of a magnetic card reader / writer for reading magnetic recording data of a magnetic card recorded by a frequency modulation recording method, a plurality of judgment position specifying circuits for specifying a data judgment position for each bit of the recording data, and these judgment position specifying circuits A plurality of data judging circuits for judging the recording data at the data judging position designated by the judging position designating circuit, and a confirmation judging circuit for judging the data judging signals from these data judging circuits by majority decision. A magnetic card reader / writer is provided.
【0007】また、本発明によれば、前記複数個の判定
位置指定回路は、第1の判定位置指定回路と、この第1
の判定位置指定回路のデータ判定位置に対して、前方位
置でデータ判定位置を指定する第2の判定位置指定回路
と、前記第1の判定位置指定回路のデータ判定位置に対
して、後方位置でデータ判定位置を指定する第3の判定
位置指定回路とを有すると共に、前記複数個のデータ判
定回路は、前記第1乃至第3の判定位置指定回路によっ
て指定された第1乃至第3のデータ判定位置において、
それぞれデータ判定を行う第1乃至第3のデータ判定回
路を有することを特徴とする磁気カードリーダライタが
提供される。Further, according to the present invention, the plurality of judgment position specifying circuits include a first judgment position specifying circuit and a first judgment position specifying circuit.
The second determination position designating circuit that designates the data determination position at the front position with respect to the data determination position of the determination position designating circuit and the rear position with respect to the data determination position of the first determination position designating circuit. A plurality of data judgment circuits, the third judgment position specifying circuit specifying a data judgment position, and the plurality of data judgment circuits include first to third data judgment specified by the first to third judgment position specifying circuits. In position,
There is provided a magnetic card reader / writer characterized by having first to third data judging circuits for respectively judging data.
【0008】さらに、本発明によれば前記第1の判定位
置指定回路は、記録データの1ビット毎に1ビット長の
約75%の位置でデータ判定位置を指定し、前記第2の
判定位置指定回路は、前記第1の判定位置指定回路のデ
ータ判定位置に対して、約10%のビット長分だけ前方
位置でデータ判定位置を指定し、前記第3の判定位置指
定回路は、前記第1の判定位置指定回路のデータ判定位
置に対して、約10%のビット長分だけ後方位置でデー
タ判定位置を指定するように、それぞれ構成されている
ことを特徴とする前記磁気カードリーダライタが提供さ
れる。Further, according to the present invention, the first determination position designating circuit designates a data determination position at a position of about 75% of a 1-bit length for each bit of the recording data, and the second determination position is specified. The designating circuit designates the data determination position at a front position by a bit length of about 10% with respect to the data determination position of the first determination position designating circuit, and the third determination position designating circuit designates the data determination position. The magnetic card reader / writer is configured so as to specify the data determination position at a backward position by a bit length of about 10% with respect to the data determination position of the determination position designation circuit 1 described above. Provided.
【0009】[0009]
【作用】本発明の磁気カードリーダライタによれば、復
調回路において、前記記録データのデータ判定位置を指
定する第1乃至第3の判定位置信号を発生する複数個の
判定位置指定回路と、これら第1乃至第3の判定位置信
号によって指定されたデータ判定位置において記録デー
タの判定を行う複数個のデータ判定回路と、これら第1
乃至第3のデータ判定回路からの第1乃至第3のデータ
判定信号のうち同じ判定結果を示したデータ判定信号の
数の多い方のデータ判定信号を判定データとするように
多数決によって確認判定を行う確認判定回路とを備えて
いるため、ノイズの存在にも関わらず、記録データを正
確に判定することが可能になる。According to the magnetic card reader / writer of the present invention, in the demodulation circuit, a plurality of judgment position designating circuits for generating first to third judgment position signals for designating the data judgment position of the recording data, and these are provided. A plurality of data judgment circuits for judging recording data at the data judgment positions designated by the first to third judgment position signals;
From the first to third data determination signals from the third to third data determination circuits, confirmation determination is performed by majority so that the data determination signal having the larger number of data determination signals showing the same determination result is used as the determination data. Since it is provided with a confirmation determination circuit for performing the determination, it becomes possible to accurately determine the recording data regardless of the presence of noise.
【0010】すなわち、記録データの読み取り時におい
ては、複数のデータ判定位置において記録データの判定
を行って得られた複数のデータ判定信号のうち同じ判定
結果を示したデータ判定信号の数の多い方のデータ判定
信号を判定データとするため、ノイズに影響されない正
確な記録データ判定が可能になる。That is, when reading the recording data, the one having the larger number of the data judging signals showing the same judgment result among the plural data judging signals obtained by judging the recording data at the plural data judging positions. Since the data determination signal of is used as the determination data, it is possible to accurately determine the recording data that is not affected by noise.
【0011】[0011]
【実施例】本発明の磁気カードリーダライタの一実施例
を図1および図2を参照して説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a magnetic card reader / writer according to the present invention will be described with reference to FIGS.
【0012】図1は、本発明の磁気カードリーダライタ
復調回路における判定位置指定部およびデータ判定部の
構成を示すブロック図である。基準クロック発生回路1
は、人力データより早い基準クロック2を発生する。カ
ウンタ回路3は、記録データ19の1ビット間を基準ク
ロック2でカウントし、カウンタ信号4を発生する。そ
して、そのカウンタ信号4が第1乃至第3の判定位置指
定回路5、7、9に供給される。FIG. 1 is a block diagram showing the configuration of a decision position designating section and a data decision section in the magnetic card reader / writer demodulation circuit of the present invention. Reference clock generation circuit 1
Generates a reference clock 2 faster than the human power data. The counter circuit 3 counts one bit of the recording data 19 with the reference clock 2 and generates a counter signal 4. Then, the counter signal 4 is supplied to the first to third determination position specifying circuits 5, 7, and 9.
【0013】第1の判定位置指定回路5は、記録データ
19の1ビット毎に1ビット長の約75%の位置を指定
する第1の判定位置信号6を発生する。第2の判定位置
指定回路7は、第1の判定位置指定回路5の第1の判定
位置信号6に対して、約10%ビット長分だけ前方位置
を指定する第2の判定位置信号8を発生する。第3の判
定位置指定回路9は、第1の判定位置指定回路5の第1
の判定位置信号6に対して、約10%のビット長分だけ
後方位置を指定する第3の判定位置信号10を発生す
る。これら第1乃至第3の判定位置信号6、8、10
は、それぞれ第1乃至第3のデータ判定回路11、1
3、15に供給される。The first judgment position designating circuit 5 generates a first judgment position signal 6 for designating a position of about 75% of a 1-bit length for each 1 bit of the recording data 19. The second determination position designating circuit 7 outputs a second determination position signal 8 for designating the forward position by about 10% bit length with respect to the first determination position signal 6 of the first determination position designating circuit 5. Occur. The third determination position designating circuit 9 is the first determination position designating circuit 5 of the first determination position designating circuit 5.
With respect to the judgment position signal 6 of No. 3, the third judgment position signal 10 for designating the rear position by a bit length of about 10% is generated. These first to third determination position signals 6, 8, 10
Are the first to third data determination circuits 11 and 1 respectively.
3 and 15 are supplied.
【0014】第1のデータ判定回路11は、第1の判定
位置信号6により記録データ19の判定を行いその結果
である第1のデータ判定信号12を発生する。第2のデ
ータ判定回路13は、第2の判定位置信号8により記録
データ19の判定を行い、その結果である第2のデータ
判定信号14を発生する。第3のデータ判定回路15
は、第3の判定位置信号10により記録データ19の判
定を行い、その結果である第3のデータ判定信号16を
発生する。これら第1乃至第3のデータ判定信号12、
14、16は確認判定回路17に供給される。The first data judgment circuit 11 judges the recording data 19 according to the first judgment position signal 6 and generates the first data judgment signal 12 which is the result of the judgment. The second data judgment circuit 13 judges the recording data 19 based on the second judgment position signal 8 and generates a second data judgment signal 14 which is the result of the judgment. Third data determination circuit 15
Determines the recording data 19 by the third determination position signal 10 and generates a third data determination signal 16 as a result of the determination. These first to third data determination signals 12,
14 and 16 are supplied to the confirmation determination circuit 17.
【0015】確認判定回路17は、第1乃至第3のデー
タ判定信号12、14、16を多数決により確認判定す
るため、その出力側には、第1乃至第3のデータ判定信
号12、14、16のうち同じ判定結果を示したデータ
判定信号の数の多いほうのデータ判定信号が判定データ
18として取り出される。The confirmation and judgment circuit 17 confirms and judges the first to third data judgment signals 12, 14 and 16 by a majority decision, and therefore the first to third data judgment signals 12, 14 and 16 are provided on the output side thereof. The data judgment signal having the larger number of data judgment signals showing the same judgment result out of 16 is taken out as judgment data 18.
【0016】図2は、図1に示した判定位置指定回路、
データ判定回路、確認判定回路による記録データの判定
動作を説明するための波形図である。図2(A)は、記
録データ19の波形図で、(1)、(2)は、それぞれ
データ“0”、“1”を示し、(3)は、データ“0”
がノイズの影響を受けている状態を示している。図2
(B)、(C)、(D)は、それぞれ第1乃至第3の判
定位置指定回路5、7、9の出力信号である第1乃至第
3の判定位置信号6、8、10を示し、図2(E)、
(F)、(G)は、それぞれ第1乃至第3のデータ判定
回路11、13、15の出力信号である第1乃至第3の
データ判定信号12、14、16を示している。FIG. 2 shows the judgment position designating circuit shown in FIG.
FIG. 6 is a waveform diagram for explaining a recording data determination operation by a data determination circuit and a confirmation determination circuit. FIG. 2A is a waveform diagram of the recording data 19, where (1) and (2) show data “0” and “1”, respectively, and (3) shows data “0”.
Indicates that it is affected by noise. Figure 2
(B), (C), and (D) show the first to third determination position signals 6, 8 and 10 which are the output signals of the first to third determination position designating circuits 5, 7 and 9, respectively. , FIG. 2 (E),
(F) and (G) show the first to third data determination signals 12, 14 and 16 which are the output signals of the first to third data determination circuits 11, 13 and 15, respectively.
【0017】第1の判定位置信号6は、記録データ19
の1ビット毎に1ビット長の約75%の位置に発生す
る。第2の判定位置信号8は、第1の判定位置信号6に
対して、約10%ビット長分だけ前方位置に発生する。
第3の判定位置信号10は、第1の判定位置信号6に対
して、約10%のビット長分だけ後方位置に発生する。
図2(H)は、確認判定回路17の出力信号である判定
データ18を示している。The first determination position signal 6 is the recording data 19
It occurs at a position of about 75% of the 1-bit length for each 1-bit. The second determination position signal 8 is generated at a position ahead of the first determination position signal 6 by about 10% bit length.
The third determination position signal 10 is generated at a rear position with respect to the first determination position signal 6 by a bit length of about 10%.
FIG. 2H shows the determination data 18 which is the output signal of the confirmation determination circuit 17.
【0018】第1乃至第3の判定位置信号6、8、10
による記録データ判定動作において、記録データ19が
ノイズの影響を受けている場合は、例えば図2(3)に
示されるように、第1の判定位置において記録データ1
9がノイズの影響を受けている場合、第1の判定位置信
号6によるデータ判定信号12と、第2、第3の判定位
置信号8、10によるデータ判定信号14、16とは異
なる判定結果を示すが、第2の判定位置信号8による第
2のデータ判定信号14と、第3の判定位置信号10に
よる第3のデータ判定信号16は同じ判定結果を示す。First to third determination position signals 6, 8, 10
When the recording data 19 is affected by noise in the recording data determination operation by the recording data determination operation according to (1), for example, as shown in FIG.
When 9 is affected by noise, different determination results are obtained from the data determination signal 12 based on the first determination position signal 6 and the data determination signals 14 and 16 based on the second and third determination position signals 8 and 10. Although shown, the second data determination signal 14 based on the second determination position signal 8 and the third data determination signal 16 based on the third determination position signal 10 show the same determination result.
【0019】すなわち、図2(3)の場合、第1の判定
位置信号6によるデータ判定結果は、データの高レベル
部分を検出するため、データ“1”であるが、第2およ
び第3の判定位置信号8、10によるデータ判定結果
は、低レベル部分を検出するため、データ“0”である
ことが分かる。That is, in the case of FIG. 2C, the data determination result by the first determination position signal 6 is the data "1" because the high level portion of the data is detected, but the second and third data determination results are obtained. It can be seen that the data determination result based on the determination position signals 8 and 10 is data "0" because the low level portion is detected.
【0020】この場合、確認判定回路17は、これら第
1乃至第3のデータ判定信号12、14、16を多数決
により確認判定し、同じ判定結果を示した第2または第
3のデータ判定信号14または16を判定データ18と
して出力するため、図2(3)のデータ判定結果は、デ
ータ“0”となる。In this case, the confirmation / judgment circuit 17 performs the confirmation / judgment of these first to third data judgment signals 12, 14, 16 by a majority decision, and the second or third data judgment signal 14 showing the same judgment result. Since or 16 is output as the determination data 18, the data determination result of FIG. 2C is data “0”.
【0021】つまり、第1乃至第3の判定位置信号6、
8、10による第1乃至第3の3つのデータ判定信号1
2、14、16のうちの1つが他の2つのデータ判定信
号と異なった判定結果を示した場合でも、他の2つのデ
ータ判定信号が同じ判定結果を示せば、その同じ判定結
果を示したデータ判定信号をその時の判定データとする
ため、ノイズの影響を受けない正確なデータ判定が可能
となる。That is, the first to third determination position signals 6,
First to third three data determination signals 1 by 8 and 10
Even if one of 2, 14, 16 shows a different judgment result from the other two data judgment signals, if the other two data judgment signals show the same judgment result, the same judgment result is shown. Since the data determination signal is used as the determination data at that time, accurate data determination that is not affected by noise can be performed.
【0022】なお、上記の実施例においては、データ判
定位置は3カ所としているが、必ずしも3カ所に限られ
ず、使用環境等を考慮した適当な値を選定することによ
り、記録データ読み出だしの信頼性を向上することがで
きる。In the above embodiment, the data judgment position is set at three positions, but the data judgment position is not necessarily limited to three positions, and by selecting an appropriate value in consideration of the usage environment etc., the reliability of reading out the recorded data can be improved. It is possible to improve the property.
【0023】また、上記の実施例においては、第2、第
3の判定位置信号8、10の位置を第1の判定位置信号
6の位置に対して約10%ずれた位置に配置したが、必
ずしも10%に限られず、磁気カードの定速走行時の記
録データの読み取りマージンや、手動による磁気カード
の走行時の速度変動に対する記録データの読み取りマー
ジンを考慮した適当な値を選定することにより、記録デ
ータ読み出しの信頼性を向上することができる。Further, in the above embodiment, the positions of the second and third judgment position signals 8 and 10 are arranged at positions displaced by about 10% from the position of the first judgment position signal 6. It is not necessarily limited to 10%, but by selecting an appropriate value in consideration of the read margin of the recorded data when the magnetic card is running at a constant speed, and the read margin of the recorded data when the speed of the magnetic card is manually run. The reliability of reading recorded data can be improved.
【0024】[0024]
【発明の効果】以上説明したように、本発明によれば、
磁気カードに記録されている記録データの1ビット毎に
複数のデータ判定位置を指定する複数個の判定位置指定
回路と、複数のデータ判定位置において記録データの判
定を行う複数個のデータ判定回路と複数のデータ判定位
置において記録データの判定を行って得られた複数のデ
ータ判定信号を多数決により比較判定を行う比較判定回
路とを備えることにより、使用環境に影響されない高精
度な磁気カードリーダライタが得られる。As described above, according to the present invention,
A plurality of judgment position designating circuits that specify a plurality of data judgment positions for each bit of the recording data recorded on the magnetic card; and a plurality of data judgment circuits that judge the recording data at the plurality of data judgment positions. A magnetic card reader / writer with high accuracy that is not affected by the usage environment is provided by including a comparison / determination circuit that performs a comparison determination based on a majority decision of a plurality of data determination signals obtained by determining recorded data at a plurality of data determination positions. can get.
【0025】すなわち、本発明の磁気カードリーダライ
タにおいては、複数のデータ判定位置において記録デー
タの判定を行って得られた複数のデータ判定結果から記
録データの確認読み取りが可能になるため、従来の磁気
カードリーダライタによっては、ノイズによって読み取
りが不可能であった磁気カードの読み取りも可能になっ
た。That is, in the magnetic card reader / writer of the present invention, since the recorded data can be confirmed and read from a plurality of data determination results obtained by determining the recorded data at a plurality of data determination positions, Some magnetic card reader / writers can also read magnetic cards that could not be read due to noise.
【図1】本発明の磁気カードリーダライタ復調回路にお
ける判定位置指定部およびデータ判定部の構成を示すブ
ロック図である。FIG. 1 is a block diagram showing a configuration of a determination position specifying unit and a data determination unit in a magnetic card reader / writer demodulation circuit of the present invention.
【図2】本発明の図1に示した判定位置指定回路および
データ判定回路を用いて記録信号を判定する動作を説明
するための波形図である。FIG. 2 is a waveform diagram for explaining an operation of determining a recording signal using the determination position specifying circuit and the data determination circuit shown in FIG. 1 of the present invention.
【図3】従来の磁気カードリーダライタ復調回路におけ
る判定位置指定部の構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of a determination position specifying unit in a conventional magnetic card reader / writer demodulation circuit.
【図4】従来の磁気カードリーダライタ復調回路を用い
て記録信号を判定する動作を説明するための波形図であ
る。FIG. 4 is a waveform diagram for explaining an operation of determining a recording signal using a conventional magnetic card reader / writer demodulation circuit.
1 基準クロック発生回路 2 基準クロック 3 カウンタ回路 4 カウンタ信号 5 第1の判定位置指定回路 6 第1の判定位置信号 7 第2の判定位置指定回路 8 第2の判定位置信号 9 第3の判定位置指定回路 10 第3の判定位置信号 11 第1のデータ判定回路 12 第1のデータ判定信号 13 第2のデータ判定回路 14 第2のデータ判定信号 15 第3のデータ判定回路 16 第3のデータ判定信号 17 確認判定回路 18 判定データ 19 記録データ 31 基準クロック発生回路 32 基準クロック 33 カウンタ回路 34 カウンタ信号 35 判定位置指定回路 36 判定位置信号 37 記録データ 38 データ判定回路 39 判定データ 1 Reference Clock Generation Circuit 2 Reference Clock 3 Counter Circuit 4 Counter Signal 5 First Judgment Position Designating Circuit 6 First Judgment Position Signal 7 Second Judgment Position Designation Circuit 8 Second Judgment Position Signal 9 Third Judgment Position Designating circuit 10 Third determination position signal 11 First data determination circuit 12 First data determination signal 13 Second data determination circuit 14 Second data determination signal 15 Third data determination circuit 16 Third data determination Signal 17 Confirmation determination circuit 18 Determination data 19 Recording data 31 Reference clock generation circuit 32 Reference clock 33 Counter circuit 34 Counter signal 35 Determination position designation circuit 36 Determination position signal 37 Recording data 38 Data determination circuit 39 Determination data
Claims (3)
磁気カードの磁気記録データを読み取る磁気カードリー
ダライタの復調回路において、前記記録データの1ビッ
ト毎に記録データのデータ判定位置を指定する複数個の
判定位置指定回路と、これらの判定位置指定回路によっ
て指定されたデータ判定位置において前記記録データを
判定する複数個のデータ判定回路と、これらのデータ判
定回路からのデータ判定信号を多数決により確認判定す
る確認判定回路とを備えたことを特徴とする磁気カード
リーダライタ。1. A demodulation circuit of a magnetic card reader / writer for reading magnetic recording data of a magnetic card recorded by an F2F frequency modulation recording method, wherein a plurality of data designating positions of the recording data are designated for each bit of the recording data. Decision position designating circuits, a plurality of data decision circuits for determining the recording data at the data decision positions designated by these decision position designating circuits, and the data decision signals from these data decision circuits are confirmed by majority decision. A magnetic card reader / writer, comprising:
の判定位置指定回路と、この第1の判定位置指定回路の
データ判定位置に対して、前方位置でデータ判定位置を
指定する第2の判定位置指定回路と、前記第1の判定位
置指定回路のデータ判定位置に対して、後方位置でデー
タ判定位置を指定する第3の判定位置指定回路とを有す
ると共に、前記複数個のデータ判定回路は、前記第1乃
至第3の判定位置指定回路によって指定された第1乃至
第3のデータ判定位置において、それぞれデータ判定を
行う第1乃至第3のデータ判定回路を有することを特徴
とする前記磁気カードリーダライタ。2. The plurality of determination position designating circuits include a first
Of the first determination position designating circuit, and a second determination position designating circuit that designates a data determination position at a front position with respect to the data determination position of the first determination position designating circuit. A third determination position designating circuit that designates a data determination position at a rear position with respect to the data determination position, and the plurality of data determination circuits are designated by the first to third determination position designating circuits. The magnetic card reader / writer characterized in that the magnetic card reader / writer has first to third data determination circuits for respectively performing data determination at the selected first to third data determination positions.
判定位置を記録データの1ビット毎に1ビット長の約7
5%の位置で指定し、前記第2の判定位置指定回路は、
前記第1の判定位置回路のデータ判定位置に対して、約
10%のビット長分だけ前方位置でデータ判定位置を指
定し、前記第3の判定位置指定回路は、前記第1の判定
位置指定回路のデータ判定位置に対して、約10%のビ
ット長分だけ後方位置でデータ判定位置を指定するよう
に、それぞれ構成されていることを特徴とする前記磁気
カードリーダライタ。3. The first determination position designating circuit determines the data determination position by 1 bit length for each bit of the recording data, which is about 7 bits.
5% position is specified, and the second judgment position specifying circuit is
The data determination position is designated by a front position by a bit length of about 10% with respect to the data determination position of the first determination position circuit, and the third determination position designating circuit designates the first determination position designating circuit. The magnetic card reader / writer is configured so that the data determination position is designated at a rear position by a bit length of about 10% with respect to the data determination position of the circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21128192A JPH0660557A (en) | 1992-08-07 | 1992-08-07 | Magnetic card reader writer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21128192A JPH0660557A (en) | 1992-08-07 | 1992-08-07 | Magnetic card reader writer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0660557A true JPH0660557A (en) | 1994-03-04 |
Family
ID=16603335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21128192A Pending JPH0660557A (en) | 1992-08-07 | 1992-08-07 | Magnetic card reader writer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0660557A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006270201A (en) * | 2005-03-22 | 2006-10-05 | Denso Wave Inc | Data reading apparatus |
-
1992
- 1992-08-07 JP JP21128192A patent/JPH0660557A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006270201A (en) * | 2005-03-22 | 2006-10-05 | Denso Wave Inc | Data reading apparatus |
JP4539392B2 (en) * | 2005-03-22 | 2010-09-08 | 株式会社デンソーウェーブ | Data reader |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5204513A (en) | Decoder for magnetic stripe recording | |
EP0234957A2 (en) | Sync signal detection apparatus | |
EP0507196B1 (en) | Adjustable write equalization for tape drivers | |
EP0700044A2 (en) | Peak shift correction circuit and magnetic storage medium playback apparatus | |
JP3395210B2 (en) | Synchronous signal detector and synchronous signal detection method | |
US20030089774A1 (en) | Apparatus and method for reading magnetic stripes | |
JPH0660557A (en) | Magnetic card reader writer | |
US4578720A (en) | Self-clocking code demodulator with error detecting capability | |
JP3401645B2 (en) | Magnetic card reader / writer | |
GB1595334A (en) | Information processing apparatus | |
JP3140483B2 (en) | Synchronous data capturing method and circuit | |
WO1994012981A1 (en) | Head switching method for staggered servo and circuit thereof | |
US5694064A (en) | Peak detection circuit and magnetic storage medium playback apparatus | |
US6876607B2 (en) | Data recording method and apparatus for reducing fluctuation in DC component | |
EP0700045A2 (en) | Reference clock generation circuit | |
JP3668905B2 (en) | F2F signal demodulation method | |
JP3660406B2 (en) | Magnetic data processing apparatus and magnetic data processing method | |
JP2846653B2 (en) | Card reader | |
JP2728098B2 (en) | Servo signal demodulation circuit for magnetic disk | |
JP2693085B2 (en) | Signal duty ratio identification circuit | |
JP3232834B2 (en) | Demodulator | |
EP0329412B1 (en) | Reading and decoding recorded data at varying speeds using a magneto-resistive sensor | |
JP2957843B2 (en) | Signal duty ratio identification circuit | |
JPH0450775A (en) | Pulse duty decision device | |
EP0549154A2 (en) | Repetitive pattern detection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030305 |