JPH065737B2 - シヨツトキ−接合構造 - Google Patents
シヨツトキ−接合構造Info
- Publication number
- JPH065737B2 JPH065737B2 JP5517487A JP5517487A JPH065737B2 JP H065737 B2 JPH065737 B2 JP H065737B2 JP 5517487 A JP5517487 A JP 5517487A JP 5517487 A JP5517487 A JP 5517487A JP H065737 B2 JPH065737 B2 JP H065737B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor
- schottky barrier
- height
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体のショットキー障壁高さが制御可能なシ
ョットキー接合構造に関するものである。
ョットキー接合構造に関するものである。
単一金属を半導体と接触させた時のショットキー障壁の
高さは、理想的には金属の仕事関数と半導体の電子親和
力との差によって与えられるとされていた〔フィジクス
・オブ・セミコンダクター・デバイス(Physics of Semi
conductor Devices,1969年，John Wiley R Sons,In
c.)〕。従って任意の半導体に対してショットキー障壁
の高さを変化させる為には、仕事関数の異なる金属と接
触させればよいはずであった。しかし、半導体の種類に
よっては、仕事関数の異なる金属を接触させても、フェ
ルミレベルが一定値に固定（ピニング）され、ショット
キー障壁の高さを変化させることの不可能なものもあっ
た。
高さは、理想的には金属の仕事関数と半導体の電子親和
力との差によって与えられるとされていた〔フィジクス
・オブ・セミコンダクター・デバイス(Physics of Semi
conductor Devices,1969年，John Wiley R Sons,In
c.)〕。従って任意の半導体に対してショットキー障壁
の高さを変化させる為には、仕事関数の異なる金属と接
触させればよいはずであった。しかし、半導体の種類に
よっては、仕事関数の異なる金属を接触させても、フェ
ルミレベルが一定値に固定（ピニング）され、ショット
キー障壁の高さを変化させることの不可能なものもあっ
た。
産業上の利用価値の高いIII−Ｖ族半導体はその顕著な
例であった〔フィジカル・レビュー・レターズ（Phy. R
ev. Lett.）第22巻，1969年，第1433ページ〕。
例であった〔フィジカル・レビュー・レターズ（Phy. R
ev. Lett.）第22巻，1969年，第1433ページ〕。
ショットキー障壁の高さは、例えば整流特性を向上させ
る為には高い方が良く、接触抵抗を低減させる為には低
い方が良い。さらにはショットキー障壁の高さは、トラ
ンジスターのしきい値電圧を決定する重要な要素であ
る。従って前述のように利用価値の高いIII−Ｖ族化合
物半導体において、ショットキー障壁の高さが制御不可
能であることは、デバイス設計の上で大きなハンディと
なっていた。
る為には高い方が良く、接触抵抗を低減させる為には低
い方が良い。さらにはショットキー障壁の高さは、トラ
ンジスターのしきい値電圧を決定する重要な要素であ
る。従って前述のように利用価値の高いIII−Ｖ族化合
物半導体において、ショットキー障壁の高さが制御不可
能であることは、デバイス設計の上で大きなハンディと
なっていた。
本発明の目的は、半導体のショットキー障壁の高さが制
御可能なショットキー接合構造を提供することにある。
御可能なショットキー接合構造を提供することにある。
本発明は、金属とIII−Ｖ族化合物半導体とのショット
キー接合構造において、上記金属と上記半導体との間
に、上記半導体と接触した時に上記半導体のフェルミレ
ベルをピニングしない別種金属が1/10〜30原子層の厚さ
だけ形成されていることを特徴とする。
キー接合構造において、上記金属と上記半導体との間
に、上記半導体と接触した時に上記半導体のフェルミレ
ベルをピニングしない別種金属が1/10〜30原子層の厚さ
だけ形成されていることを特徴とする。
本発明者は、金属／III−Ｖ族化合物半導体界面ではフ
ェルミレベルがピニングされるか否かは厚さ１原子層程
度の金属を接触させた時に決定されること〔ジャーナル
・オブ・バキューム・サイエンス・アンド・テクノロジ
ー（J. Vac. Sci. Technol.）第17巻，1980年，第1019
ページ〕、また金属の仕事関数は層厚が１層程度ではバ
ルク状態の値に達せずに層厚が30層程度になって初めて
バルク状態の値に安定すること〔ジャーナル・オブ・バ
キューム・サイエンス・アンド・テクノロジー（J. Va
c. Sci. Technol.）第16巻，1979年，第1137ページ〕に
注目した。
ェルミレベルがピニングされるか否かは厚さ１原子層程
度の金属を接触させた時に決定されること〔ジャーナル
・オブ・バキューム・サイエンス・アンド・テクノロジ
ー（J. Vac. Sci. Technol.）第17巻，1980年，第1019
ページ〕、また金属の仕事関数は層厚が１層程度ではバ
ルク状態の値に達せずに層厚が30層程度になって初めて
バルク状態の値に安定すること〔ジャーナル・オブ・バ
キューム・サイエンス・アンド・テクノロジー（J. Va
c. Sci. Technol.）第16巻，1979年，第1137ページ〕に
注目した。
そして、III−Ｖ族化合物半導体と接触した時にフェル
ミレベルをピニングしない金属が唯一種でも存在すれ
ば、その金属をIII−Ｖ族化合物半導体に1/10〜30原子
層だけ接触させ、ひき続いて任意の金属を30原子層以上
接触させれば、その時形成されるショットキー接合の障
壁高さは後者の金属の仕事関数によって決定されるもの
と考えた。
ミレベルをピニングしない金属が唯一種でも存在すれ
ば、その金属をIII−Ｖ族化合物半導体に1/10〜30原子
層だけ接触させ、ひき続いて任意の金属を30原子層以上
接触させれば、その時形成されるショットキー接合の障
壁高さは後者の金属の仕事関数によって決定されるもの
と考えた。
例えばＧａＡｓに対してそのフェルミレベルをピニング
しない金属を探し求めたところ、Ｓｂがそのような金属
であることが報告されていた〔ジャーナル・オブ・バキ
ューム・サイエンス・アンド・テクノロジー（J. Vac.
Sci. Technol. ）第Ａ４巻，1986年，第958ページ〕。
しない金属を探し求めたところ、Ｓｂがそのような金属
であることが報告されていた〔ジャーナル・オブ・バキ
ューム・サイエンス・アンド・テクノロジー（J. Vac.
Sci. Technol. ）第Ａ４巻，1986年，第958ページ〕。
そこで、第１図に示すように清浄なＣａＡｓ基板１の上
にＳｂ２を１原子層形成し、それにひき続いて任意の金
属３を30Å以上形成したところ、ＳｂとＧａＡｓとの間
の強い化学結合が急峻で安定した界面を保証し、その結
果フェルミレベルのピニングを引き起こす原因と考えら
れている半導体中の欠陥の発生や金属／半導体間の相互
拡散が抑制され、ショットキー障壁は固定した値ではな
く金属の仕事関数によって決定されることが判明した。
にＳｂ２を１原子層形成し、それにひき続いて任意の金
属３を30Å以上形成したところ、ＳｂとＧａＡｓとの間
の強い化学結合が急峻で安定した界面を保証し、その結
果フェルミレベルのピニングを引き起こす原因と考えら
れている半導体中の欠陥の発生や金属／半導体間の相互
拡散が抑制され、ショットキー障壁は固定した値ではな
く金属の仕事関数によって決定されることが判明した。
以下、本発明の実施例を説明する。
実施例１ 金属ＳｂとＧａＡｓ半導体を用いて本発明のショットキ
ー接合構造を形成し、ショットキー障壁高さの金属の仕
事関数に対する依存性を検討したところ、ショットキー
障壁高さを大きな幅で制御することができた。実験はｎ
型ＧａＡｓ（１１０）基板を超高真空内でへき開し、そ
の表面に室温でＳｂを分子線エピタキシャル成長法によ
って1/10原子厚だけ蒸着した。ひき続いてその上に各種
金属（Ａｕ，Ｐｄ，Ａｌ，Ｔｉ）を各々500Å蒸着し
た。そして作製した試料に電極を取り付けた後にＣ−Ｖ
測定法により評価し、ショットキー障壁高さを決定し
た。その結果ショットキー障壁高さは、この４種の金属
においてその仕事関数の差を反映して、1500ｍｅＶも変
化した。この値は従来の障壁高さの変動幅の30倍にも達
した。
ー接合構造を形成し、ショットキー障壁高さの金属の仕
事関数に対する依存性を検討したところ、ショットキー
障壁高さを大きな幅で制御することができた。実験はｎ
型ＧａＡｓ（１１０）基板を超高真空内でへき開し、そ
の表面に室温でＳｂを分子線エピタキシャル成長法によ
って1/10原子厚だけ蒸着した。ひき続いてその上に各種
金属（Ａｕ，Ｐｄ，Ａｌ，Ｔｉ）を各々500Å蒸着し
た。そして作製した試料に電極を取り付けた後にＣ−Ｖ
測定法により評価し、ショットキー障壁高さを決定し
た。その結果ショットキー障壁高さは、この４種の金属
においてその仕事関数の差を反映して、1500ｍｅＶも変
化した。この値は従来の障壁高さの変動幅の30倍にも達
した。
実施例２ 金属ＳｃとＩｎＰ半導体を用いて本発明のショットキー
接合構造を形成し、ショットキー障壁高さの金属の仕事
関数に対する依存性を検討したところ、ショットキー障
壁高さを大きな幅で制御することができた。実験はｎ型
ＩｎＰ（１１０）基板を超高真空内でへき開し、その表
面に室温でＳｃを分子線エピタキシャル成長法によって
30原子層だけ蒸着した。ひき続いてその上に各種金属
（Ａｕ，Ｐｄ，Ａｌ，Ｍｎ）を各々1000Å蒸着した。そ
して作製した試料に電極を取り付けた後にＣ−Ｖ測定法
により評価し、ショットキー障壁高さを決定した。その
結果ショットキー障壁高さは、この種の金属においてそ
の仕事関数の差を反映して、1020ｍｅＶも変化した。こ
の値は従来の障壁高さの変動幅の12倍にも達した。
接合構造を形成し、ショットキー障壁高さの金属の仕事
関数に対する依存性を検討したところ、ショットキー障
壁高さを大きな幅で制御することができた。実験はｎ型
ＩｎＰ（１１０）基板を超高真空内でへき開し、その表
面に室温でＳｃを分子線エピタキシャル成長法によって
30原子層だけ蒸着した。ひき続いてその上に各種金属
（Ａｕ，Ｐｄ，Ａｌ，Ｍｎ）を各々1000Å蒸着した。そ
して作製した試料に電極を取り付けた後にＣ−Ｖ測定法
により評価し、ショットキー障壁高さを決定した。その
結果ショットキー障壁高さは、この種の金属においてそ
の仕事関数の差を反映して、1020ｍｅＶも変化した。こ
の値は従来の障壁高さの変動幅の12倍にも達した。
以上説明したように本発明はIII−Ｖ族化合物半導体シ
ョットキー接合において、金属をIII−Ｖ族化合物半導
体表面上に形成する前に、III−Ｖ族化合物半導体との
化学結合エネルギーの大きな別種金属を1/10〜30原子層
の厚さだけIII−Ｖ族化合物半導体上に形成することに
よって、ショットキー障壁高さを固定した値ではなく、
金属の仕事関数によって制御可能なものとする効果があ
る。
ョットキー接合において、金属をIII−Ｖ族化合物半導
体表面上に形成する前に、III−Ｖ族化合物半導体との
化学結合エネルギーの大きな別種金属を1/10〜30原子層
の厚さだけIII−Ｖ族化合物半導体上に形成することに
よって、ショットキー障壁高さを固定した値ではなく、
金属の仕事関数によって制御可能なものとする効果があ
る。
第１図は本発明によるショットキー接合構造を示す構造
図である。 １…ＧａＡｓ ２…Ｓｂ ３…任意の金属
図である。 １…ＧａＡｓ ２…Ｓｂ ３…任意の金属
Claims (1)
- 【請求項１】金属とIII−Ｖ族化合物半導体とのショッ
トキー接合構造において、上記金属と上記半導体との間
に、上記半導体と接触した時に上記半導体のフェルミレ
ベルをピニングしない別種金属が1/10〜30原子層の厚さ
だけ形成されていることを特徴とするショットキー接合
構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5517487A JPH065737B2 (ja) | 1987-03-12 | 1987-03-12 | シヨツトキ−接合構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5517487A JPH065737B2 (ja) | 1987-03-12 | 1987-03-12 | シヨツトキ−接合構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63222457A JPS63222457A (ja) | 1988-09-16 |
| JPH065737B2 true JPH065737B2 (ja) | 1994-01-19 |
Family
ID=12991360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5517487A Expired - Lifetime JPH065737B2 (ja) | 1987-03-12 | 1987-03-12 | シヨツトキ−接合構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065737B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10833199B2 (en) | 2016-11-18 | 2020-11-10 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US10872964B2 (en) | 2016-06-17 | 2020-12-22 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US10879366B2 (en) | 2011-11-23 | 2020-12-29 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10937880B2 (en) | 2002-08-12 | 2021-03-02 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11043571B2 (en) | 2002-08-12 | 2021-06-22 | Acorn Semi, Llc | Insulated gate field effect transistor having passivated schottky barriers to the channel |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01186672A (ja) * | 1988-01-14 | 1989-07-26 | Nec Corp | ショットキー接合構造 |
-
1987
- 1987-03-12 JP JP5517487A patent/JPH065737B2/ja not_active Expired - Lifetime
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11043571B2 (en) | 2002-08-12 | 2021-06-22 | Acorn Semi, Llc | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| US11355613B2 (en) | 2002-08-12 | 2022-06-07 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11056569B2 (en) | 2002-08-12 | 2021-07-06 | Acorn Semi, Llc | Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US10937880B2 (en) | 2002-08-12 | 2021-03-02 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US10950707B2 (en) | 2002-08-12 | 2021-03-16 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11018237B2 (en) | 2002-08-12 | 2021-05-25 | Acorn Semi, Llc | Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11610974B2 (en) | 2011-11-23 | 2023-03-21 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10879366B2 (en) | 2011-11-23 | 2020-12-29 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US11804533B2 (en) | 2011-11-23 | 2023-10-31 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10872964B2 (en) | 2016-06-17 | 2020-12-22 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US11843040B2 (en) | 2016-06-17 | 2023-12-12 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US10833199B2 (en) | 2016-11-18 | 2020-11-10 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US11462643B2 (en) | 2016-11-18 | 2022-10-04 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US12034078B2 (en) | 2016-11-18 | 2024-07-09 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63222457A (ja) | 1988-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Oldham et al. | Interface states in abrupt semiconductor heterojunctions | |
| Kaiser et al. | Direct investigation of subsurface interface electronic structure by ballistic-electron-emission microscopy | |
| US6229153B1 (en) | High peak current density resonant tunneling diode | |
| Harris | Delta-doping of semiconductors | |
| Radojkovic et al. | Observation of Coulomb staircase and negative differential resistance at room temperature by scanning tunneling microscopy | |
| US4801984A (en) | Semiconductor ohmic contact | |
| Suemasu et al. | Metal (CoSi2)/insulator (CaF2) resonant tunneling diode | |
| JPH065737B2 (ja) | シヨツトキ−接合構造 | |
| Wassermeier et al. | Scanning tunneling microscopy of the filled and empty arsenic states on the GaAs (001)-(2× 4) surface | |
| Jorke et al. | Forward‐bias characteristics of Si bipolar junctions grown by molecular beam epitaxy at low temperatures | |
| EP0316139A2 (en) | Resonant tunelling barrier structure device | |
| JPH01186672A (ja) | ショットキー接合構造 | |
| Dutton et al. | Thin film CdS-CdTe heterojunction diodes | |
| Hong et al. | Interface states in modulation-doped In/sub 0.52/Al/sub 0.48/As/In/sub 0.53/Ga/sub 0.47/As heterostructures | |
| US5497012A (en) | Unipolar band minima devices | |
| Chen et al. | Rectification properties and interface states of heterojunctions between solid C60 and n‐type GaAs | |
| Coratger et al. | Au/n-ZnSe contacts studied with use of ballistic-electron-emission microscopy | |
| Lim et al. | Characterization of interface charge at Ga0. 52In0. 48P/GaAs junctions using current–voltage and capacitance–voltage measurements | |
| Shen et al. | Ballistic electron emission microscopy, current transport, and p‐type δ doping control of n‐isotype InAs–GaAs heterojunctions | |
| Gao et al. | Superconductors coupled with a two-dimensional electron gas in GaAs/AlGaAs and InAs/AlGaSb heterostructures | |
| US6812070B2 (en) | Epitaxially-grown backward diode | |
| US5070035A (en) | Method for producing a iii-v compound semiconductor device with a phosphoric oxide insulating layer | |
| JP3567500B2 (ja) | ホール素子 | |
| Konovalov et al. | Electronic properties of Cu-In-S solar cells on Cu-tape substrate | |
| JP2663515B2 (ja) | ショットキー接合構造 |