JPH0653765A - Automatic gain control circuit - Google Patents

Automatic gain control circuit

Info

Publication number
JPH0653765A
JPH0653765A JP20280592A JP20280592A JPH0653765A JP H0653765 A JPH0653765 A JP H0653765A JP 20280592 A JP20280592 A JP 20280592A JP 20280592 A JP20280592 A JP 20280592A JP H0653765 A JPH0653765 A JP H0653765A
Authority
JP
Japan
Prior art keywords
output
voltage
sample
signal
modulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP20280592A
Other languages
Japanese (ja)
Inventor
Taketoshi Inoue
武俊 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP20280592A priority Critical patent/JPH0653765A/en
Publication of JPH0653765A publication Critical patent/JPH0653765A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To keep an output power from a 1st burst output to a prescribed output level in the sample-and-hold type automatic gain control circuit keeping a burst output to a prescribed output level. CONSTITUTION:The control circuit is provided with 1st and 2nd changeover devices 12, 13 used to make an output signal of a modulator 3 to be a nonmodulation signal and with a high speed 2nd sample-and-hold circuit 15 operated for a period when the nonmodulation signal is outputted, and a period for some bits for nonmodulation is provided before a burst output, and the high speed 2nd sample-and-hold circuit 15 is operated for this period to keep the output power constant to make the output power constant from the 1st burst output.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は自動利得制御回路に関
し、特に時分割多元接続通信方式等に用いられるバース
ト出力の出力電力を制御する自動利得制御回路に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic gain control circuit, and more particularly to an automatic gain control circuit for controlling output power of burst output used in a time division multiple access communication system or the like.

【0002】[0002]

【従来の技術】バースト状に送信信号を送出する必要の
ある時分割多元接続通信方式において、送信信号の出力
電力の制御は出力信号が連続的でないため、連続的な自
動利得制御回路が使用できず、通常、出力信号の出てい
る期間のみループを形成するサンプルホールド型の自動
利得制御回路が用いられる。
2. Description of the Related Art In a time division multiple access communication system in which it is necessary to send a transmission signal in a burst form, a continuous automatic gain control circuit can be used for controlling the output power of the transmission signal because the output signal is not continuous. Instead, a sample-and-hold type automatic gain control circuit that normally forms a loop only during a period when an output signal is output is used.

【0003】図3は従来の自動利得制御回路の一例のブ
ロック図である。変調信号入力端子1,2に加えられる
データ信号によって変調を受けた変調器3の出力変調信
号はスイッチ4を経て電圧制御可変利得増幅器5で増幅
されて出力端子6に出力される。電圧制御可変利得増幅
器5の出力電力は検波器7で検波されその検波電圧は低
域ろ波器8で帯域制限された後にサンプルホールド回路
9に加えられる。更にサンプルホールド回路9の出力電
圧は差動増幅器10で基準電圧との差分の電圧増幅を受
け、この出力電圧によって電圧制御可変利得増幅器5の
利得が制御される。
FIG. 3 is a block diagram of an example of a conventional automatic gain control circuit. The output modulation signal of the modulator 3, which is modulated by the data signal applied to the modulation signal input terminals 1 and 2, is amplified by the voltage control variable gain amplifier 5 via the switch 4 and output to the output terminal 6. The output power of the voltage controlled variable gain amplifier 5 is detected by the detector 7, and the detected voltage is band-limited by the low-pass filter 8 and then applied to the sample hold circuit 9. Further, the output voltage of the sample hold circuit 9 is subjected to voltage amplification of the difference from the reference voltage by the differential amplifier 10, and the gain of the voltage control variable gain amplifier 5 is controlled by this output voltage.

【0004】制御器11はバースト出力のタイミングと
指定しており、その出力波形は図4に示すように、出力
が“H”のときスイッチ4とサンプルホールド回路9と
が動作し、ループ形成され、出力が“L”のときはスイ
ッチ4とサンプルホールド回路9とが断になりループが
開放されるとともにサンプルホールド回路9にはループ
が形成えされたときの検波電圧が保持され、次回のバー
スト出力が出た場合の初期出力を一定に保っている。
The controller 11 designates the timing of burst output, and the output waveform thereof, as shown in FIG. 4, when the output is "H", the switch 4 and the sample hold circuit 9 operate to form a loop. When the output is "L", the switch 4 and the sample hold circuit 9 are disconnected, the loop is opened, and the sample hold circuit 9 holds the detection voltage when the loop is formed, and the next burst. The initial output is kept constant when output is output.

【0005】[0005]

【発明が解決しようとする課題】この従来の自動利得制
御回路では、バースト出力が何回か出た後であれば前の
バーストの検波電圧がホールドされているため出力電圧
を一定に保つことが可能であるが、電源を加えた後の第
1回目のバースト出力やホールド時間を越えた後に出る
バースト出力の出力電力レベルを一定に保つことは困難
であった。
In this conventional automatic gain control circuit, since the detection voltage of the previous burst is held after the burst output is output several times, the output voltage can be kept constant. Although it is possible, it is difficult to keep the output power level of the first burst output after the power is applied or the burst output that is output after the hold time is exceeded at a constant level.

【0006】また、改善策の一例として平均的な出力電
力レベルを得られると予測される固定電圧を記憶させて
おき、第1回目もしくはホールド期間を過ぎた後のバー
スト時にはこの固定電圧により出力電圧レベルを制御す
る方法も行なわれているが、増幅器等の温度変動等によ
り出力電力が一定もしくは規定範囲内に保たれる保証は
なく、完全な対策ではなかった。
As an example of an improvement measure, a fixed voltage predicted to obtain an average output power level is stored, and the fixed voltage is used to output the output voltage at the first time or during a burst after the hold period has passed. Although a method of controlling the level is also used, there is no guarantee that the output power will be kept constant or within the specified range due to temperature fluctuations of the amplifier or the like, and this is not a complete measure.

【0007】[0007]

【課題を解決するための手段】本発明の自動利得制御回
路は、入力のデータ信号を変調し変調信号として出力す
る変調器と、前記変調信号を特定のタイミングで断続す
るスイッチと、このスイッチの出力信号を増幅する電圧
制御可変利得増幅器と、この電圧制御可変利得増幅器の
出力電力を検出する検波器と、この検波器の出力電圧を
平均化する第1の低域ろ波器と、この第1の低域ろ波器
からの電圧をサンプルホールドする第1のサンプルホー
ルド回路と、この第1のサンプルホールドされた電圧と
基準電圧との差分を取り出す差動増幅器と、この差動増
幅器の出力電圧によって前記電圧制御可変利得増幅器の
利得が制御されかつ前記スイッチの接続タイミングと前
記サンプルホールド回路の動作タイミングとを一致させ
る自動利得制御回路において、前記変調器からの変調信
号を無変調とする電圧を変調器に加える回路と、前記検
波器の包絡線電圧を取り出す広帯域の第2の低域ろ波器
と、この第2の低域ろ波器の出力電圧をサンプルホール
ドする第2のサンプルホールド回路とを備え、前記変調
器の変調信号が無変調となっている期間のみ前記第2の
サンプルホールド回路を動作させることを特徴とする。
SUMMARY OF THE INVENTION An automatic gain control circuit according to the present invention comprises a modulator for modulating an input data signal and outputting it as a modulation signal, a switch for intermittently switching the modulation signal at a specific timing, and a switch for the switch. A voltage controlled variable gain amplifier for amplifying an output signal, a detector for detecting the output power of the voltage controlled variable gain amplifier, a first low-pass filter for averaging the output voltage of the detector, and A first sample-hold circuit for sampling and holding the voltage from the low-pass filter 1, a differential amplifier for taking out a difference between the first sample-held voltage and a reference voltage, and an output of the differential amplifier The gain of the voltage controlled variable gain amplifier is controlled by the voltage, and the automatic gain control circuit that makes the connection timing of the switch and the operation timing of the sample hold circuit coincide with each other. In the circuit, a circuit for applying a voltage that does not modulate the modulation signal from the modulator to the modulator, a wideband second low-pass filter for extracting the envelope voltage of the detector, and the second low-pass filter. A second sample-hold circuit for sampling and holding the output voltage of the filter, and operating the second sample-hold circuit only during a period when the modulation signal of the modulator is unmodulated. .

【0008】[0008]

【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の一実施例のブロック図、図2は本実
施例の制御器の動作を示すタイミング図である。
The present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of one embodiment of the present invention, and FIG. 2 is a timing diagram showing the operation of the controller of this embodiment.

【0009】図1の本実施例は、入力のデータ信号を変
調し変調信号として出力する変調器3と、この変調器3
の出力信号を特定のタイミングで断続するスイッチ4
と、このスイッチ4の出力信号を増幅する電圧制御可変
利得増幅器5と、この電圧制御可変利得増幅器5の出力
電力を検出する検波器7と、この検波器7の出力電圧を
平均化する第1の低域ろ波器8と、第1の低域ろ波器8
の出力電圧をサンプルホールドする第1のサンプルホー
ルド回路9と、サンプルホールドされた電圧と基準電圧
との差分を取り出す差動増幅器10と、差動増幅器10
の出力電圧によって電圧制御可変利得増幅器5の利得が
制御され、スイッチ4の接続タイミングと第1のサンプ
ルホールド回路9の動作タイミングを一致させるように
して、出力変調信号を無変調とする電圧を変調器3に加
える第1と第2の切替器12,13と、検波器7の包絡
線電圧をそのまま取り出す高帯域の第2の低域ろ波器1
4と、第2の低域ろ波器14の出力電圧をサンプルホー
ルドする第2のサンプルホールド回路15と、変調器3
の変調信号が無変調となっている期間のみ第2のサンプ
ルホールド回路15を動作させるように構成される。
In this embodiment shown in FIG. 1, a modulator 3 which modulates an input data signal and outputs it as a modulation signal, and this modulator 3
Switch 4 that intermittently outputs the output signal of
A voltage control variable gain amplifier 5 for amplifying the output signal of the switch 4, a detector 7 for detecting the output power of the voltage control variable gain amplifier 5, and a first for averaging the output voltage of the detector 7. Low-pass filter 8 and first low-pass filter 8
First sample-hold circuit 9 that samples and holds the output voltage of the differential amplifier 10, a differential amplifier 10 that extracts the difference between the sampled and held voltage and the reference voltage, and a differential amplifier 10.
The output voltage of the voltage-controlled variable gain amplifier 5 is controlled by the output voltage, and the connection timing of the switch 4 and the operation timing of the first sample-hold circuit 9 are made to coincide with each other to modulate the voltage that does not modulate the output modulation signal. The first and second switching devices 12 and 13 added to the detector 3, and the second low-pass filter 1 in the high band for extracting the envelope voltage of the detector 7 as it is.
4, a second sample and hold circuit 15 for sampling and holding the output voltage of the second low pass filter 14, and a modulator 3
The second sample-and-hold circuit 15 is operated only during the period when the modulated signal of 1 is unmodulated.

【0010】次に本実施例の動作について説明する。デ
ータ入力端子1,2に加えられたデータは第1と第2の
切替器12,13を経て変調器3に加えられ、このデー
タによって変調を受けた変調器3から出力の変調信号は
スイッチ4を経て電圧制御可変利得増幅器5で増幅され
て出力端子6に出力される。電圧制御可変利得増幅器5
の出力電力は検波器7で検波されその検波電圧は帯域の
狭い第1の低域ろ波器8で帯域制限を受けた後、第1の
サンプルホールド回路9に加えられる。更に第1のサン
プルホールド回路9の出力電圧は差動増幅器10で基準
電圧との差分の電圧増幅を受け、この出力電力によって
電圧制御可変利得増幅器5の利得が制御される。
Next, the operation of this embodiment will be described. The data applied to the data input terminals 1 and 2 is applied to the modulator 3 via the first and second switchers 12 and 13, and the modulation signal output from the modulator 3 modulated by this data is output to the switch 4 Is amplified by the voltage control variable gain amplifier 5 and output to the output terminal 6. Voltage controlled variable gain amplifier 5
The output power is detected by the detector 7, the detected voltage is band-limited by the first low-pass filter 8 having a narrow band, and then applied to the first sample-hold circuit 9. Further, the output voltage of the first sample-hold circuit 9 undergoes voltage amplification of the difference from the reference voltage by the differential amplifier 10, and the output power controls the gain of the voltage-controlled variable gain amplifier 5.

【0011】検波器7の出力電圧は高帯域の第2低域ろ
波器14に加えられ、帯域制限を受けた後、第2のサン
プルホールド回路15に加えられる。第1のサンプルホ
ールド回路9及び第2のサンプルホールド回路15の出
力電圧は共に差動増幅器10に加えられるが、その切替
は図2に示すように、制御器11にタイミング信号11
1が加えられると、Nクロック遅れたバースト信号11
2と、N−nクロック遅れたバースト信号113が制御
器11内部で生成され、バースト信号113はスイッチ
4に加えられる。
The output voltage of the detector 7 is applied to the second low-pass filter 14 in the high band, and after being band-limited, it is applied to the second sample-hold circuit 15. The output voltages of the first sample and hold circuit 9 and the second sample and hold circuit 15 are both applied to the differential amplifier 10, and the switching of the output voltage is performed by the controller 11 as shown in FIG.
When 1 is added, the burst signal 11 delayed by N clocks 11
2, the burst signal 113 delayed by N−n clocks is generated inside the controller 11, and the burst signal 113 is applied to the switch 4.

【0012】次にタイミング信号114,115が生成
され、タイミング信号114は第1と第2の切替器1
2,13及び第2のサンプルホールド回路15に加えら
れ、タイミング信号115は第1のサンプルホールド回
路9に加えられる。バースト信号113の最初のnクロ
ックの期間は、タイミング信号114によって第1と第
2の切替器12,13は固定電圧V1,V2が変調器3
に加えるように動作して、変調器3の出力信号が無変調
信号となる。同時に第2のサンプルホールド回路15も
動作しており、低域ろ波器14の帯域は広いため、ルー
プが高速で動作し、出力電力は直ちに設定される。
Next, timing signals 114 and 115 are generated, and the timing signal 114 is generated by the first and second switching devices 1.
2, 13 and the second sample and hold circuit 15, and the timing signal 115 is applied to the first sample and hold circuit 9. During the first n clock periods of the burst signal 113, the fixed voltage V1 and V2 are applied to the modulator 3 by the timing signal 114 in the first and second switching devices 12 and 13.
, And the output signal of the modulator 3 becomes a non-modulated signal. At the same time, the second sample hold circuit 15 is also operating, and the band of the low-pass filter 14 is wide, so that the loop operates at high speed and the output power is set immediately.

【0013】次にバースト信号112の期間は第1と第
2の切替器12,13によりデータを変調器3に印加す
るように動作し、第1のサンプルホールド回路9がタイ
ミング信号115によって動作しており、第1の低域ろ
波器8からの出力電力の平均値を検出して緩慢なサンプ
ルホールド型のループ動作を行ない出力電力レベルを一
定値に保つ。
Next, during the period of the burst signal 112, the first and second switches 12 and 13 operate to apply data to the modulator 3, and the first sample and hold circuit 9 operates according to the timing signal 115. Therefore, the average value of the output power from the first low-pass filter 8 is detected and a slow sample-hold type loop operation is performed to maintain the output power level at a constant value.

【0014】このようにすると、出力電力の包絡線が変
動するような変調方式の場合でも、最初のnクロックの
無変調信号によって出力電力を一定に制御することによ
り最初のバースト出力から出力電力を一定に保つことが
できる。
With this configuration, even in the case of the modulation method in which the envelope of the output power varies, the output power is controlled from the first burst output by controlling the output power to be constant by the unmodulated signal of the first n clocks. Can be kept constant.

【0015】[0015]

【発明の効果】以上説明したように本発明によれば、所
要のバースト出力の前に何クロックかの無変調出力を送
出することにより、出力電力を最初のバースト出力から
一定に保つことが可能であり、変調出力信号の包絡線が
変化する変調方式にあっても、包絡線の平均化のための
低域ろ波器によるループの動作の応答遅れに影響される
ことなく最初のバースト出力を一定にすることができ
る。
As described above, according to the present invention, the output power can be kept constant from the first burst output by sending the unmodulated output of several clocks before the required burst output. Therefore, even in a modulation method in which the envelope of the modulated output signal changes, the first burst output is not affected by the response delay of the loop operation by the low-pass filter for averaging the envelope. Can be constant.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例のブロック図である。FIG. 1 is a block diagram of an embodiment of the present invention.

【図2】本実施例の制御器のタイミング図である。FIG. 2 is a timing chart of the controller according to the present embodiment.

【図3】従来の自動利得制御回路の一例のブロック図で
ある。
FIG. 3 is a block diagram of an example of a conventional automatic gain control circuit.

【図4】従来例の動作説明のためのタイミング図であ
る。
FIG. 4 is a timing chart for explaining an operation of a conventional example.

【符号の説明】[Explanation of symbols]

1,2 データ入力端子 3 変調器 4 スイッチ 5 電圧制御可変利得増幅器 6 出力端子 7 検波器 8 第1の低域ろ波器 9 第1のサンプルホールド回路 10 差動増幅器 11 制御器 12 第1の切替器 13 第2の切替器 14 第2の低域ろ波器 15 第2のサンプルホールド回路 16 タイミング信号入力端子 111 タイミング信号 112 バースト信号 113 バースト信号 114 タイミング信号 115 タイミング信号 1, 2 data input terminal 3 modulator 4 switch 5 voltage control variable gain amplifier 6 output terminal 7 detector 8 first low-pass filter 9 first sample hold circuit 10 differential amplifier 11 controller 12 first Switcher 13 Second switcher 14 Second low-pass filter 15 Second sample and hold circuit 16 Timing signal input terminal 111 Timing signal 112 Burst signal 113 Burst signal 114 Timing signal 115 Timing signal

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 入力のデータ信号を変調し変調信号とし
て出力する変調器と、前記変調信号を特定のタイミング
で断続するスイッチと、このスイッチの出力信号を増幅
する電圧制御可変利得増幅器と、この電圧制御可変利得
増幅器の出力電力を検出する検波器と、この検波器の出
力電圧を平均化する第1の低域ろ波器と、この第1の低
域ろ波器からの電圧をサンプルホールドする第1のサン
プルホールド回路と、この第1のサンプルホールドされ
た電圧と基準電圧との差分を取り出す差動増幅器と、こ
の差動増幅器の出力電圧によって前記電圧制御可変利得
増幅器の利得が制御されかつ前記スイッチの接続タイミ
ングと前記サンプルホールド回路の動作タイミングとを
一致させる自動利得制御回路において、前記変調器から
の変調信号を無変調とする電圧を変調器に加える回路
と、前記検波器の包絡線電圧を取り出す広帯域の第2の
低域ろ波器と、この第2の低域ろ波器の出力電圧をサン
プルホールドする第2のサンプルホールド回路とを備
え、前記変調器の変調信号が無変調となっている期間の
み前記第2のサンプルホールド回路を動作させることを
特徴とする自動利得制御回路。
1. A modulator for modulating an input data signal and outputting the modulated signal as a modulation signal, a switch for connecting and disconnecting the modulation signal at a specific timing, a voltage control variable gain amplifier for amplifying an output signal of the switch, and A detector that detects the output power of the voltage-controlled variable gain amplifier, a first low-pass filter that averages the output voltage of the detector, and a sample-hold voltage from the first low-pass filter. A first sample and hold circuit, a differential amplifier for extracting the difference between the first sampled and held voltage and a reference voltage, and the output voltage of the differential amplifier controls the gain of the voltage controlled variable gain amplifier. In addition, in the automatic gain control circuit that matches the connection timing of the switch and the operation timing of the sample hold circuit, the modulation signal from the modulator is not modulated. A circuit for applying a voltage to the modulator, a wideband second low-pass filter for extracting the envelope voltage of the detector, and a second sample-hold for the output voltage of the second low-pass filter. 2. The automatic gain control circuit according to claim 1, wherein the second sample and hold circuit is operated only during a period when the modulation signal of the modulator is unmodulated.
JP20280592A 1992-07-30 1992-07-30 Automatic gain control circuit Withdrawn JPH0653765A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20280592A JPH0653765A (en) 1992-07-30 1992-07-30 Automatic gain control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20280592A JPH0653765A (en) 1992-07-30 1992-07-30 Automatic gain control circuit

Publications (1)

Publication Number Publication Date
JPH0653765A true JPH0653765A (en) 1994-02-25

Family

ID=16463494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20280592A Withdrawn JPH0653765A (en) 1992-07-30 1992-07-30 Automatic gain control circuit

Country Status (1)

Country Link
JP (1) JPH0653765A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885851B1 (en) 1999-03-18 2005-04-26 Matsushita Electric Industrial Co., Ltd. Automatic gain control circuit and receiver device having the automatic gain control circuit, and automatic gain control method
WO2008075430A1 (en) * 2006-12-21 2008-06-26 Mitsubishi Electric Corporation Optical receiver

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885851B1 (en) 1999-03-18 2005-04-26 Matsushita Electric Industrial Co., Ltd. Automatic gain control circuit and receiver device having the automatic gain control circuit, and automatic gain control method
WO2008075430A1 (en) * 2006-12-21 2008-06-26 Mitsubishi Electric Corporation Optical receiver
KR101009806B1 (en) * 2006-12-21 2011-01-19 미쓰비시덴키 가부시키가이샤 Optical receiver
JP4850919B2 (en) * 2006-12-21 2012-01-11 三菱電機株式会社 Optical receiver
US8165478B2 (en) 2006-12-21 2012-04-24 Mitsubishi Electric Corporation Optical receiver

Similar Documents

Publication Publication Date Title
GB2236636A (en) Level control for modulating r.f.
JP2937673B2 (en) Communication device
US3824620A (en) Circuit arrangement for compensating drop-out in the reproduction of signals recorded on a record carrier
JPH0325048B2 (en)
US4032966A (en) Drop out compensation device
JPH0653765A (en) Automatic gain control circuit
JP3257083B2 (en) Automatic gain control circuit
DE69321009D1 (en) System for the recording and reproduction of image signals in which character signals can be inserted
JPH0653919A (en) Automatic output controller for tdma transmitter
JP2973258B2 (en) Analog / digital shared transmission power automatic controller
JP3457787B2 (en) Automatic transmission output control device for TDMA transmitter
JP2594809Y2 (en) Optical receiver
JP2738213B2 (en) Transmission power control device
JP2973257B2 (en) Analog / digital shared transmission power automatic controller
KR890004227B1 (en) Devices for processing colour signals
JPH05344088A (en) Transmission output automatic controller for tdma transmitter
JP3069876B2 (en) Automatic transmission output control device for TDMA transmitter
KR100433107B1 (en) Automatic Gain Control Methods and Circuits Can Reduce Setup Time
JPS6369336A (en) Optical reception circuit
JPH04192677A (en) Clamp device
JPH0365071B2 (en)
JPH05129968A (en) Controller for transmitter
JPH11340762A (en) Automatic level control circuit
JPH0661767A (en) Digital agc equipment
JPH0564893B2 (en)

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991005