JPH0648391U - Switching power supply - Google Patents
Switching power supplyInfo
- Publication number
- JPH0648391U JPH0648391U JP8821092U JP8821092U JPH0648391U JP H0648391 U JPH0648391 U JP H0648391U JP 8821092 U JP8821092 U JP 8821092U JP 8821092 U JP8821092 U JP 8821092U JP H0648391 U JPH0648391 U JP H0648391U
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching
- emitter
- power supply
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 スイッチング素子のオン・オフ動作時におけ
る時間的な遅れを短縮することにより、電力損失を低減
し、高効率かつ高信頼性のスイッチング電源を提供す
る。
【構成】 スイッチングトランジスタＱ１のエミッタ、
コレクタ間に、トランジスタＱ３のコレクタ、エミッタ
を接続し、トランジスタＱ３のベース、エミッタ間に抵
抗Ｒ３及びダイオードＤ１を並列に接続し、トランジス
タＱ２のベースと制御用トランジスタＱ２のコレクタの
間にコンデンサＣ１を接続する。
【効果】 ターンオンの時にはコンデンサが瞬時にスイ
ッチングトランジスタを飽和領域に移行するのに充分な
電流を流し、ターンオフの時にはトランジスタが蓄積キ
ャリアを放電することにより、スイッチングトランジス
タのオン・オフ動作速度を向上させる。
(57) [Abstract] [Purpose] To provide a highly efficient and highly reliable switching power supply that reduces power loss by shortening the time delay during on / off operation of a switching element. [Composition] The emitter of the switching transistor Q1,
The collector and the emitter of the transistor Q3 are connected between the collectors, the resistor R3 and the diode D1 are connected in parallel between the base and the emitter of the transistor Q3, and the capacitor C1 is connected between the base of the transistor Q2 and the collector of the control transistor Q2. Connecting. [Effect] On turn-on, the capacitor instantly flows enough current to shift the switching transistor to the saturation region, and on turn-off, the transistor discharges the accumulated carriers, improving the on / off operation speed of the switching transistor. .
Description
【０００１】[0001]
本考案は、スイッチング素子のオン・オフ動作時のドライブ特性を改善したス イッチング電源に関する。 The present invention relates to a switching power supply having improved drive characteristics when a switching element is turned on and off.
【０００２】[0002]
従来の一般的なスイッチング電源のスイッチング駆動回路部分は、図４に示す ような構成をしている。 すなわち、ＰＮＰ型トランジスタによるスイッチングトランジスタＱ１のエミ ッタ、コレクタを、それぞれ直流電源１の高電位側出力端と平滑回路２の高電位 側入力端に接続する。 ＰＮＰ型トランジスタによるスイッチングトランジスタＱ１のベースを、抵抗 Ｒ１を介して制御用トランジスタＱ２のコレクタに接続する。 制御用トランジスタＱ２のエミッタを直流電源１の低電位側出力端と平滑回路 ２の低電位側入力端に接続し、ベースを制御回路４の出力端に接続する。 スイッチングトランジスタＱ１のエミッタ、ベース間に抵抗Ｒ２を接続する。 The conventional switching drive circuit part of a general switching power supply has a structure as shown in FIG. That is, the emitter and collector of the switching transistor Q1 of PNP type transistor are connected to the high potential side output end of the DC power supply 1 and the high potential side input end of the smoothing circuit 2, respectively. The base of the switching transistor Q1 of PNP type transistor is connected to the collector of the control transistor Q2 via the resistor R1. The emitter of the control transistor Q2 is connected to the low potential side output end of the DC power supply 1 and the low potential side input end of the smoothing circuit 2, and the base is connected to the output end of the control circuit 4. A resistor R2 is connected between the emitter and base of the switching transistor Q1.
【０００３】 図５は、図４に示す回路の各点における電圧、電流波形を示している。 図５において、Ｖ4 は制御回路４の出力端の電圧、ＶCE2 は制御用トランジス タＱ２のコレクタ、エミッタ間電圧、ＶEC1 はスイッチングトランジスタＱ１の エミッタ、コレクタ間電圧、ＩEC1 はスイッチングトランジスタＱ１のエミッタ 、コレクタ間を通過し、平滑回路２へ流入する電流を示している。 以下に、図５の電圧、電流波形によって図４に示す回路の動作を説明する。FIG. 5 shows voltage and current waveforms at various points in the circuit shown in FIG. In FIG. 5, V 4 is the voltage at the output end of the control circuit 4, V CE2 is the collector-emitter voltage of the control transistor Q2, V EC1 is the emitter-collector voltage of the switching transistor Q1, and I EC1 is the switching transistor Q1. It shows the current that flows between the emitter and collector of and flows into the smoothing circuit 2. The operation of the circuit shown in FIG. 4 will be described below with reference to the voltage and current waveforms of FIG.
【０００４】 ある時間ｔ1 において、制御回路４にパルス状の駆動信号が発生し、制御回路 ４の出力端の電圧Ｖ4 が立ち上がると、制御用トランジスタＱ２がターンオンし 、そのコレクタ、エミッタ間電圧ＶCE2 が立ち下がる。 制御用トランジスタＱ２がオン状態に移行すると、スイッチングトランジスタ Ｑ１のエミッタ、ベース間に順方向電圧が印加され、スイッチングトランジスタ Ｑ１のベース及び抵抗Ｒ１に電流が流れ、スイッチングトランジスタＱ１がター ンオンする。スイッチングトランジスタＱ１がターンオンすることにより、その エミッタ、コレクタ間電圧ＶEC1 が立ち下がり、エミッタ、コレクタ間を通過す る電流ＩEC1 が流れ始める。At a certain time t 1 , when a pulse-shaped drive signal is generated in the control circuit 4 and the voltage V 4 at the output end of the control circuit 4 rises, the control transistor Q 2 turns on, and its collector-emitter voltage. V CE2 falls. When the control transistor Q2 is turned on, a forward voltage is applied between the emitter and the base of the switching transistor Q1, a current flows through the base of the switching transistor Q1 and the resistor R1, and the switching transistor Q1 is turned on. When the switching transistor Q1 is turned on, the voltage V EC1 between the emitter and the collector thereof falls and the current I EC1 passing between the emitter and the collector begins to flow.
【０００５】 次に時間ｔ2 において、制御回路４の出力端の電圧Ｖ4 が立ち下がると、制御 用トランジスタＱ２がターンオフし、電圧ＶCE2 が立ち上がる。 制御用トランジスタＱ２がオフ状態に移行すると、スイッチングトランジスタ Ｑ１のベース及び抵抗Ｒ１に流れる電流は零となり、スイッチングトランジスタ Ｑ１はターンオフする。スイッチングトランジスタＱ１がターンオフすることに より、そのエミッタ、コレクタ間電圧ＶEC1 が立ち上がり、エミッタ、コレクタ 間を通過する電流ＩEC1 は零となる。Next, at time t 2 , when the voltage V 4 at the output end of the control circuit 4 falls, the control transistor Q2 turns off and the voltage V CE2 rises. When the control transistor Q2 is turned off, the current flowing through the base of the switching transistor Q1 and the resistor R1 becomes zero, and the switching transistor Q1 is turned off. When the switching transistor Q1 is turned off, its emitter-collector voltage V EC1 rises, and the current I EC1 passing between the emitter and collector becomes zero.
【０００６】 一般に、トランジスタがオン状態、あるいはオフ状態に移行する過渡時、ベー ス領域のキャリア走行時間の遅れにより、入力に対して出力が若干遅れることに なる。そのため、図５に示すように、制御用トランジスタＱ２がターンオンして からスイッチングトランジスタＱ１がターンオンするのに遅れ時間Δｔ1 が発生 する。 制御用トランジスタＱ２がターンオフし、スイッチングトランジスタＱ１のベ ースの流れる電流が零となった時、スイッチングトランジスタＱ１のエミッタ、 ベース間に蓄えられた蓄積キャリアにより、スイッチングトランジスタＱ１は、 制御用トランジスタＱ２がオフ状態となっても直ちにはターンオフはしない。In general, during a transition in which a transistor is turned on or off, a delay in carrier transit time in the base region causes a slight delay in output with respect to input. Therefore, as shown in FIG. 5, a delay time Δt 1 occurs after the control transistor Q2 is turned on and then the switching transistor Q1 is turned on. When the control transistor Q2 is turned off and the base current of the switching transistor Q1 becomes zero, the switching transistor Q1 becomes the control transistor Q2 by the accumulated carrier accumulated between the emitter and the base of the switching transistor Q1. Even if is turned off, it does not turn off immediately.
【０００７】 蓄積キャリアは、スイッチングトランジスタＱ１のエミッタ、ベース間に接続 された抵抗Ｒ２を通して放電され、蓄積キャリアの消費によってエミッタ、コレ クタ間の電位差が徐々に上昇し、蓄積キャリアを全て消費した時点でスイッチン グトランジスタＱ１はターンオフする。 この蓄積キャリアが抵抗Ｒ２で消費されている期間中は、スイッチングトラン ジスタＱ１のターンオフに遅れ時間Δｔ2 を発生させ、スイッチングトランジス タＱ１のエミッタ、コレクタ間に流れる電流ＩEC1 は徐々に減少し、逆に、エミ ッタ、コレクタ間の電圧は徐々に上昇する。The accumulated carrier is discharged through the resistor R2 connected between the emitter and the base of the switching transistor Q1, and the potential difference between the emitter and the collector gradually increases due to the consumption of the accumulated carrier, and when the accumulated carrier is completely consumed. Then the switching transistor Q1 is turned off. While this accumulated carrier is being consumed by the resistor R2, a delay time Δt 2 is generated in the turn-off of the switching transistor Q1 and the current I EC1 flowing between the emitter and collector of the switching transistor Q1 gradually decreases, Conversely, the voltage between the emitter and collector gradually rises.
【０００８】 以上より、スイッチングトランジスタＱ１のターンオン・オフの遅れ時間Δｔ 1 、Δｔ2 の期間中には、コレクタ、エミッタ間に電流が流れている期間と、電 位差が発生している期間が共に存在することになる。 電流と電圧が共に存在する期間において、スイッチングトランジスタＱ１には 電力損失が生じ、スイッチング電源の電力変換効率を低下させ、スイッチング素 子の発熱を増大させるといった問題点が存在する。From the above, the delay time Δt of turn-on / off of the switching transistor Q1 1 , Δt2During this period, there is both a period in which current flows between the collector and the emitter and a period in which a potential difference occurs. During the period when both the current and the voltage exist, there is a problem that power loss occurs in the switching transistor Q1, the power conversion efficiency of the switching power supply is lowered, and heat generation of the switching element is increased.
【０００９】[0009]
本考案は、以上に述べたようなスイッチング素子のオン・オフ動作時における 時間的な遅れを短縮することによって、電力損失を低減し、高効率かつ高信頼性 のスイッチング電源を提供する。 The present invention provides a highly efficient and highly reliable switching power supply that reduces power loss by shortening the time delay during the on / off operation of the switching element as described above.
【００１０】[0010]
本考案は、スイッチング素子の直流電源側の端子と制御入力端子の間に、トラ ンジスタのコレクタ、エミッタ端子を並列に接続し、該トランジスタのベース、 エミッタ端子間に第２の抵抗及びダイオードを夫々並列に接続し、第１の抵抗と 制御用トランジスタの接続点と該トランジスタのベースとの間にコンデンサを接 続した回路構成を有することを特徴とする。 According to the present invention, the collector and emitter terminals of a transistor are connected in parallel between the DC power source side terminal of a switching element and a control input terminal, and a second resistor and a diode are respectively connected between the base and emitter terminals of the transistor. It is characterized in that it is connected in parallel and has a circuit configuration in which a capacitor is connected between the connection point of the first resistor and the control transistor and the base of the transistor.
【００１１】[0011]
図１には、本考案の一実施例であるスイッチング電源の回路図を示す。なお、 図１の図４と同一部分については同じ符号を付与してある。 以下に、図１の回路構成を述べる。 直流電源１の高電位側出力端と平滑回路２の高電位側入力端に、それぞれ、Ｐ ＮＰ型トランジスタによるスイッチングトランジスタＱ１のエミッタ、コレクタ が接続される。 スイッチングトランジスタＱ１のベースには、抵抗Ｒ１を介してＮＰＮ型トラ ンジスタによる制御用トランジスタＱ２のコレクタが接続される。 制御用トランジスタＱ２のエミッタは、直流電源１の低電位側出力端と平滑回 路２の低電位側入力端に接続され、ベースは制御回路４の出力端に接続される。 FIG. 1 shows a circuit diagram of a switching power supply according to an embodiment of the present invention. The same parts as those in FIG. 4 of FIG. 1 are designated by the same reference numerals. The circuit configuration of FIG. 1 will be described below. The high-potential-side output end of the DC power supply 1 and the high-potential-side input end of the smoothing circuit 2 are connected to the emitter and collector of a switching transistor Q1 of PNP type transistor, respectively. The base of the switching transistor Q1 is connected to the collector of a control transistor Q2, which is an NPN transistor, via a resistor R1. The emitter of the control transistor Q2 is connected to the low potential side output end of the DC power supply 1 and the low potential side input end of the smoothing circuit 2, and the base is connected to the output end of the control circuit 4.
【００１２】 スイッチングトランジスタＱ１のエミッタ、ベースに、それぞれＮＰＮ型トラ ンジスタによるトランジスタＱ３のコレクタ、エミッタが接続される。 トランジスタＱ３のベース、エミッタ間に抵抗Ｒ３とダイオードＤ１が夫々並 列に接続され、ダイオードＤ１は、トランジスタＱ３のエミッタからベースの方 向を順方向とする。 トランジスタＱ３のベースと制御用トランジスタＱ２のコレクタ間にコンデン サＣ１を接続する。The collector and emitter of the transistor Q3, which is an NPN transistor, are connected to the emitter and base of the switching transistor Q1, respectively. A resistor R3 and a diode D1 are connected in parallel between the base and the emitter of the transistor Q3, and the diode D1 has a forward direction from the emitter to the base of the transistor Q3. A capacitor C1 is connected between the base of the transistor Q3 and the collector of the control transistor Q2.
【００１３】 図２には、図１に示す回路の各点における電圧、電流波形を示している。 図２において、Ｖ4 は制御回路４の出力端の電圧、ＶCE2 は制御用トランジス タＱ２のコレクタ、エミッタ間電圧、ＶC はコンデンサＣ１の両端の電圧、ＶCE 3 はトランジスタＱ３のコレクタ、エミッタ間電圧、ＶEC1 はスイッチングトラ ンジスタＱ１のエミッタ、コレクタ間電圧、ＩEC1 はスイッチングトランジスタ Ｑ１のエミッタ、コレクタ間を通過し、平滑回路２へ流入する電流を示している 。 以下に、図２の電圧、電流波形によって図１に示す回路の動作を説明する。FIG. 2 shows voltage and current waveforms at various points in the circuit shown in FIG. In FIG. 2, V 4 is a voltage at the output terminal of the control circuit 4, V CE2 is a collector-emitter voltage of the control transistor Q2, V C is a voltage across the capacitor C1, V CE 3 is a collector of the transistor Q3, The emitter-to-emitter voltage, V EC1, is the emitter-collector voltage of the switching transistor Q1, and I EC1 is the current passing through the emitter-collector of the switching transistor Q1 and flowing into the smoothing circuit 2. The operation of the circuit shown in FIG. 1 will be described below with reference to the voltage and current waveforms of FIG.
【００１４】 ある時間ｔ1 において、制御回路４にパルス状の駆動信号が発生し、制御回路 ４の出力端の電圧Ｖ4 が立ち上がると制御用トランジスタＱ２がターンオンし、 そのコレクタ、エミッタ間電圧ＶCE2 が立ち下がる。 制御用トランジスタＱ２がオン状態に移行すると、スイッチングトランジスタ Ｑ１のエミッタ、ベース間に順方向電圧が印加され、ベースに電流が流れ、制御 用トランジスタＱ２のターンオンから遅れ時間Δｔ1 後にスイッチングトランジ スタＱ１がターンオンする。 スイッングトランジスタＱ１がターンオンすることにより、そのエミッタ、コ レクタ間の電圧ＶEC1 が立ち下がり、エミッタ、コレクタ間を通過する電流ＩEC 1 が流れ始める。At a certain time t 1 , when a pulsed drive signal is generated in the control circuit 4 and the voltage V 4 at the output end of the control circuit 4 rises, the control transistor Q2 turns on, and its collector-emitter voltage V CE2 falls. When the control transistor Q2 shifts to the ON state, a forward voltage is applied between the emitter and the base of the switching transistor Q1 and a current flows through the base, and the switching transistor Q1 turns on after a delay time Δt 1 from the turn-on of the control transistor Q2. Turn on. When the switching transistor Q1 is turned on, the voltage V EC1 between the emitter and the collector of the switching transistor Q1 falls, and the current I EC 1 passing between the emitter and the collector starts to flow.
【００１５】 制御用トランジスタＱ２がオン状態に移行した時、スイッチングトランジスタ Ｑ１、ダイオードＤ１、コンデンサＣ１、制御用トランジスタＱ２の経路にて電 流が流れ、コンデンサＣ１を急速に充電し、その端子間電圧ＶC を立ち上がらせ る。 この時、コンデンサＣ１は未充電状態であるため、インピーダンスが低く、ス イッチングトランジスタＱ１のエミッタ、ベース間の拡散容量とコンデンサＣ１ に充電電流が瞬時に流れ、スイッチングトランジスタＱ１のエミッタ、ベース間 には大きな順方向電圧が印加される。When the control transistor Q2 is turned on, a current flows through the path of the switching transistor Q1, the diode D1, the capacitor C1, and the control transistor Q2, and the capacitor C1 is rapidly charged, and the voltage between its terminals is increased. Raise V C. At this time, since the capacitor C1 is in an uncharged state, the impedance is low, the diffusion capacitance between the emitter and the base of the switching transistor Q1 and the charging current instantaneously flows to the capacitor C1, and the emitter and the base of the switching transistor Q1 are connected. A large forward voltage is applied.
【００１６】 エミッタ、ベース間に大きな順方向電圧が加わり、瞬時に充電電流が流れるこ とにより、ベース領域のキャリアの移動速度が早まる。このことにより、スイッ チングトランジスタＱ１は、より早く飽和領域へ移行し、従来に比べてターンオ ンのスイッチング速度が向上することになり、制御用トランジスタＱ２のターン オンからの遅れ時間Δｔ1 が短縮される。 コンデンサＣ１が充電され、インピーダンスが高くなると、今度はスイッチン グトランジスタＱ１、抵抗Ｒ１、制御用トランジスタＱ２の経路で電流が流れ、 スイッチングトランジスタＱ１のオン状態を維持する。この時、コンデンサＣ１ の両端の電圧ＶC は抵抗Ｒ１の両端に発生する電圧値とほぼ等しい値に維持され る。A large forward voltage is applied between the emitter and the base, and the charging current instantaneously flows, which accelerates the moving speed of carriers in the base region. As a result, the switching transistor Q1 shifts to the saturation region faster, and the turn-on switching speed is improved compared to the conventional case, and the delay time Δt 1 from the turn-on of the control transistor Q2 is shortened. It When the capacitor C1 is charged and the impedance becomes high, a current flows through the path of the switching transistor Q1, the resistor R1, and the control transistor Q2 this time, and the switching transistor Q1 is maintained in the ON state. At this time, the voltage V C across the capacitor C1 is maintained at a value substantially equal to the voltage value across the resistor R1.
【００１７】 次に、ある時間ｔ2 において、制御回路４の出力端の電圧Ｖ4 が立ち下がると 制御用トランジスタＱ２がターンオフし、電圧ＶCE2 が立ち上がる。 制御用トランジスタＱ２がオフ状態に移行すると、スイッチングトランジスタ Ｑ１、抵抗Ｒ１、制御用トランジスタＱ２の経路で流れていた電流は零となる。 制御用トランジスタＱ２がオフ状態に移行した時、コンデンサＣ１はトランジ スタＱ３のベース、エミッタ、抵抗Ｒ１の経路で放電を開始する。コンデンサＣ １の放電によりトランジスタＱ３がターンオンし、そのコレクタ、エミッタ間の 電圧ＶCE3 が立ち下がる。Next, at a certain time t 2 , when the voltage V 4 at the output end of the control circuit 4 falls, the control transistor Q2 turns off and the voltage V CE2 rises. When the control transistor Q2 is turned off, the current flowing through the path of the switching transistor Q1, the resistor R1, and the control transistor Q2 becomes zero. When the control transistor Q2 is turned off, the capacitor C1 starts discharging through the path of the base, emitter and resistor R1 of the transistor Q3. The discharge of the capacitor C1 turns on the transistor Q3, and the voltage V CE3 between its collector and emitter falls.
【００１８】 トランジスタＱ３がオン状態となることで、スイッチングトランジスタＱ１の エミッタ、ベース間が短絡され、スイッチングトランジスタＱ１のエミッタ、ベ ース間の蓄積キャリアは急速に放電して消滅し、スイッチングトランジスタＱ１ のエミッタ、コレクタ間の電圧ＶEC1 は速やかに上昇する。 スイッチングトランジスタＱ１のエミッタ、ベース間の蓄積キャリアの放電速 度が速くなるので、従来に比べてターンオフのスイッチング速度が向上し、制御 用トランジスタＱ２のターンオフからの遅れ時間Δｔ2 が短縮される。When the transistor Q3 is turned on, the emitter and the base of the switching transistor Q1 are short-circuited, the accumulated carriers between the emitter and the base of the switching transistor Q1 are rapidly discharged and disappear, and the switching transistor Q1 The voltage V EC1 between the emitter and the collector of the transistor rapidly rises. Since the discharge speed of the accumulated carriers between the emitter and the base of the switching transistor Q1 becomes faster, the turn-off switching speed is improved as compared with the conventional case, and the delay time Δt 2 from the turn-off of the control transistor Q2 is shortened.
【００１９】 コンデンサＣ１は、放電により徐々にその両端の電圧ＶC が低下し、ある時間 ｔ3 において電圧ＶC は零となり、放電を終了する。ベースに電圧ＶC が印加さ れるトランジスタＱ３は、電圧ＶC の低下に伴ってコレクタ、エミッタ間電圧Ｖ CE3 が上昇し、時間ｔ3 において完全にターンオフする。 以上に説明したように、図１の回路構成のスイッチング電源では、図４に示す 従来のスイッチング電源に比べて、スイッチング素子のオン・オフ動作時におけ る時間的な遅れを短縮することができる。The capacitor C1 gradually discharges a voltage V across the capacitor C1.CDecreases for a certain time t3At voltage VCBecomes zero and the discharge ends. Voltage V on the baseCIs applied to the transistor Q3, the voltage VCThe collector-emitter voltage V CE3 Rises at time t3Turn off completely at. As described above, the switching power supply having the circuit configuration of FIG. 1 can reduce the time delay during the on / off operation of the switching element as compared with the conventional switching power supply shown in FIG.
【００２０】 図３には、本考案の別の実施例であるスイッチング電源の回路図を示す。なお 、図３において図１、図４と同一部分については同じ符号を付与してある。 図１の回路図では、スイッチング素子としてＰＮＰ型トランジスタを用いてい るが、図３の回路においてはスイッチング素子として、そのソース、ゲート間に 抵抗Ｒ４を接続したＰチャネル型電界効果トランジスタによるスイッチングトラ ンジスタＱ４を用いている。FIG. 3 shows a circuit diagram of a switching power supply according to another embodiment of the present invention. In FIG. 3, the same parts as those in FIGS. 1 and 4 are designated by the same reference numerals. In the circuit diagram of FIG. 1, a PNP transistor is used as the switching element, but in the circuit of FIG. 3, the switching transistor is a P-channel field effect transistor in which a resistor R4 is connected between the source and gate of the switching element. I am using Q4.
【００２１】 直流電源１の高電位側出力端と平滑回路２の高電位側入力端に、それぞれスイ ッチングトランジスタＱ４のソース、ドレインが接続される。 スイッチングトランジスタＱ４のソース、ゲート間には抵抗Ｒ４を接続し、ゲ ートはさらに、抵抗Ｒ１を介して制御用トランジスタＱ２のコレクタと接続され る。 制御用トランジスタＱ２のエミッタは直流電源１の低電位側出力端と平滑回路 ２の低電位側入力端に接続され、ベースは制御回路４の出力端と接続される。The source and drain of the switching transistor Q 4 are connected to the high potential side output terminal of the DC power supply 1 and the high potential side input terminal of the smoothing circuit 2, respectively. A resistor R4 is connected between the source and gate of the switching transistor Q4, and the gate is further connected to the collector of the control transistor Q2 via the resistor R1. The emitter of the control transistor Q2 is connected to the low potential side output end of the DC power supply 1 and the low potential side input end of the smoothing circuit 2, and the base is connected to the output end of the control circuit 4.
【００２２】 スイッチングトランジスタＱ４のソース、ゲートには、それぞれＮＰＮ型トラ ンジスタによるトランジスタＱ３のコレクタ、エミッタが接続される。 トランジスタＱ３のベース、エミッタ間には、抵抗Ｒ３とダイオードＤ１が並 列に接続され、ダイオードＤ１は、トランジスタＱ３のエミッタからベースの方 向を順方向とする。 トランジスタＱ３のベースと制御用トランジスタＱ２のコレクタ間にコンデン サＣ１を接続する。The source and gate of the switching transistor Q4 are connected to the collector and emitter of the transistor Q3 which is an NPN transistor, respectively. A resistor R3 and a diode D1 are connected in parallel between the base and the emitter of the transistor Q3, and the diode D1 has a forward direction from the emitter to the base of the transistor Q3. A capacitor C1 is connected between the base of the transistor Q3 and the collector of the control transistor Q2.
【００２３】 以下に図３に示す回路の動作を説明する。 制御回路４のパルス状の駆動信号により、その出力端の電圧が立ち上がると、 制御用トランジスタＱ２がターンオンする。 制御用トランジスタＱ２がオン状態に移行した時、コンデンサＣ１は未充電状 態であるためインピーダンスが低く、スイッチングトランジスタＱ４のソース、 ゲート間の入力容量とコンデンサＣ１に充電電流が瞬時に流れ、ソース、ゲート 間に大きな電位差が発生し、しきい値電圧以上の電圧値でスイッチングトランジ スタＱ４はターンオンする。The operation of the circuit shown in FIG. 3 will be described below. When the voltage at the output end of the control circuit 4 rises due to the pulsed drive signal from the control circuit 4, the control transistor Q2 is turned on. When the control transistor Q2 shifts to the ON state, the capacitor C1 is in an uncharged state, so that the impedance is low, and the input capacitance between the source and gate of the switching transistor Q4 and the capacitor C1 instantaneously flow to the source, A large potential difference is generated between the gates, and the switching transistor Q4 turns on at a voltage value higher than the threshold voltage.
【００２４】 コンデンサＣ１に流れる充電電流によりスイッチングトランジスタＱ４のソー ス、ゲート間の電位差が急速に上昇することになり、スイッチングトランジスタ Ｑ４は、より速く飽和領域に移行し、従来に比べてターンオンのスイッチング速 度が向上する。 コンデンサＣ１が充電されインピーダンスが高くなると、抵抗Ｒ４、抵抗Ｒ１ 、制御用トランジスタＱ２の経路で電流が流れ、抵抗Ｒ４と抵抗Ｒ１で分圧され た電圧がスイッチングトランジスタＱ１のゲートに印加され、スイッチングトラ ンジスタＱ１のオン状態を維持する。The charging current flowing through the capacitor C1 causes the potential difference between the source and the gate of the switching transistor Q4 to rapidly rise, and the switching transistor Q4 shifts to the saturation region faster and is turned on as compared with the conventional switching transistor. Speed is improved. When the capacitor C1 is charged and the impedance becomes high, a current flows through the route of the resistor R4, the resistor R1, and the control transistor Q2, and the voltage divided by the resistor R4 and the resistor R1 is applied to the gate of the switching transistor Q1. The ON state of the transistor Q1 is maintained.
【００２５】 この時、コンデンサＣ１の両端の電圧は、抵抗Ｒ１の両端に発生する電圧とほ ぼ等しい値に維持される。 また、抵抗Ｒ１と抵抗Ｒ４によって分圧され、スイッチングトランジスタＱ４ のゲートに印加される電圧は、スイッチングトランジスタＱ４のしきい値電圧以 上かつ、ゲート耐圧以下に設定されている。At this time, the voltage across the capacitor C1 is maintained at a value substantially equal to the voltage across the resistor R1. The voltage divided by the resistors R1 and R4 and applied to the gate of the switching transistor Q4 is set to be higher than the threshold voltage of the switching transistor Q4 and lower than the gate breakdown voltage.
【００２６】 次に、制御回路４の出力端の電圧が立ち下がると、制御用トランジスタＱ２が ターンオフする。 制御用トランジスタＱ２がオフ状態に移行すると、抵抗Ｒ４、抵抗Ｒ１、制御 用トランジスタＱ２の経路で流れていた電流は零となる。すると、コンデンサＣ １は、トランジスタＱ３のベース、エミッタ、抵抗Ｒ１の経路で放電を開始し、 トランジスタＱ３をターンオンさせる。Next, when the voltage at the output end of the control circuit 4 falls, the control transistor Q2 is turned off. When the control transistor Q2 shifts to the OFF state, the current flowing through the route of the resistor R4, the resistor R1, and the control transistor Q2 becomes zero. Then, the capacitor C 1 starts discharging through the path of the base and emitter of the transistor Q3 and the resistor R1 to turn on the transistor Q3.
【００２７】 トランジスタＱ３がターンオンすると、スイッチングトランジスタＱ４のソー ス、ゲート間が短絡され、スイッチングトランジスタＱ４のソース、ゲート間の 入力容量のゲート電荷は急速に放電して消滅し、電位差は速やかに降下する。ス イッチングトランジスタＱ４のソース、ゲート間の電位差の降下速度が速くなる ので、従来に比べてターンオフのスイッチング速度が向上する。 よって、従来のスイッチング電源に比べてスイッチング素子のオン・オフ動作 時における時間的な遅れを短縮することができる。When the transistor Q3 is turned on, the source and the gate of the switching transistor Q4 are short-circuited, the gate charge of the input capacitance between the source and the gate of the switching transistor Q4 is rapidly discharged and disappears, and the potential difference quickly drops. To do. Since the rate of decrease of the potential difference between the source and the gate of the switching transistor Q4 becomes faster, the turn-off switching speed is improved as compared with the conventional case. Therefore, compared with the conventional switching power supply, it is possible to reduce the time delay during the on / off operation of the switching element.
【００２８】[0028]
以上に述べたように、本考案は、スイッチング素子がターンオンする時にはコ ンデンサによりスイッチング素子の制御入力端子に瞬時にスイッチング素子を飽 和領域に移行させるのに充分な電流を流し、、スイッチング素子がターンオフす る時にはトランジスタによりスイッチング素子の直流電源側端子と制御入力端子 間を短絡する。このことにより、スイッチング素子のオン・オフ動作速度を向上 させることができる。 これにより、オン・オフ動作時において、電流と電圧が共に存在する期間が短 縮され、スイッチング素子の電力損失が低減される。 また、スイッチング電源としての電力変換効率が向上し、スイッチング素子の 発熱が抑えられることから、小型で高信頼性のスイッチング電源が提供できる。 As described above, according to the present invention, when the switching element is turned on, the capacitor causes a sufficient current to instantly shift the switching element to the saturated region to the control input terminal of the switching element. When it is turned off, the DC power supply side terminal of the switching element and the control input terminal are short-circuited by a transistor. As a result, the on / off operation speed of the switching element can be improved. As a result, during the on / off operation, the period in which both the current and the voltage exist is shortened, and the power loss of the switching element is reduced. Further, since the power conversion efficiency as the switching power supply is improved and the heat generation of the switching element is suppressed, a small-sized and highly reliable switching power supply can be provided.
【図１】 本考案のスイッチング電源の一実施例の回路
図。FIG. 1 is a circuit diagram of an embodiment of a switching power supply of the present invention.
【図２】 図１の回路の各点における電圧、電流の波形
図。FIG. 2 is a waveform diagram of voltage and current at each point of the circuit of FIG.
【図３】 本考案のスイッチング電源の他の実施例の回
路図。FIG. 3 is a circuit diagram of another embodiment of the switching power supply of the present invention.
【図４】 従来のスイッチング電源の回路図。FIG. 4 is a circuit diagram of a conventional switching power supply.
【図５】 図４の回路の各点における電圧、電流の波形
図。5 is a waveform diagram of voltage and current at each point of the circuit of FIG.
１ 直流電源 ２ 平滑回路 ３ 負荷 ４ 制御回路 1 DC power supply 2 Smoothing circuit 3 Load 4 Control circuit
Claims (2)
ランジスタと、その制御入力端子が第１の抵抗を介して
該制御用トランジスタと接続され、駆動されるスイッチ
ング素子からなり、前段の直流電源の直流出力を該スイ
ッチング素子により高速でオン・オフし、後段の平滑回
路を介して負荷へ安定化した直流出力を供給するスイッ
チング電源において、該スイッチング素子の直流電源側
の端子と制御入力端子の間に、トランジスタのコレク
タ、エミッタ端子を並列に接続し、該トランジスタのベ
ース、エミッタ端子間に、第２の抵抗及びダイオードを
並列に接続し、第１の抵抗と制御用トランジスタの接続
点と、該トランジスタのベースとの間にコンデンサを接
続した回路構成を有することで、スイッチング素子のオ
ン・オフ動作を高速化せしめたことを特徴とするスイッ
チング電源。1. A direct-current power supply of a preceding stage, comprising a control transistor having a control circuit connected to a base, and a switching element whose control input terminal is connected to the control transistor via a first resistor and driven. In the switching power supply for turning on / off the direct current output of the switching element at high speed by the switching element and supplying the stabilized direct current output to the load through the smoothing circuit in the latter stage, the switching power source side terminal and the control input terminal of the switching element A collector and an emitter terminal of the transistor are connected in parallel, a second resistor and a diode are connected in parallel between the base and emitter terminals of the transistor, and a connection point between the first resistor and the control transistor, By having a circuit configuration in which a capacitor is connected to the base of the transistor, the on / off operation of the switching element is speeded up. A switching power supply that is characterized by being used.
端子と制御入力端子の間に第３の抵抗が接続された電界
効果型トランジスタを用いることを特徴とする、請求項
１のスイッチング電源。2. The switching power supply according to claim 1, wherein a field-effect transistor having a third resistor connected between a terminal on the power supply circuit side and a control input terminal is used as the switching element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992088210U JP2564054Y2 (en) | 1992-11-30 | 1992-11-30 | Switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992088210U JP2564054Y2 (en) | 1992-11-30 | 1992-11-30 | Switching power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0648391U true JPH0648391U (en) | 1994-06-28 |
| JP2564054Y2 JP2564054Y2 (en) | 1998-03-04 |
Family
ID=13936545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992088210U Expired - Fee Related JP2564054Y2 (en) | 1992-11-30 | 1992-11-30 | Switching power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564054Y2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011010396A (en) * | 2009-06-23 | 2011-01-13 | Canon Inc | Switching element driving circuit, and converter |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS591420U (en) * | 1982-06-25 | 1984-01-07 | 株式会社アマダ | L bending mold |
| JPS6385924U (en) * | 1986-11-21 | 1988-06-04 |
-
1992
- 1992-11-30 JP JP1992088210U patent/JP2564054Y2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS591420U (en) * | 1982-06-25 | 1984-01-07 | 株式会社アマダ | L bending mold |
| JPS6385924U (en) * | 1986-11-21 | 1988-06-04 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011010396A (en) * | 2009-06-23 | 2011-01-13 | Canon Inc | Switching element driving circuit, and converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2564054Y2 (en) | 1998-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7737737B2 (en) | Drive circuit for voltage driven electronic element | |
| US4590395A (en) | FET-bipolar drive circuit | |
| JP2004215458A (en) | Drive circuit of semiconductor switching element | |
| GB2080651A (en) | Voltage controlled non-saturating semiconductor switch and voltage converter circuits employing same | |
| US7701279B2 (en) | Driving circuit for an emitter-switching configuration | |
| JPH0317713A (en) | Power-transistor driver circuit having improved short-circuit protective function | |
| US5534769A (en) | Synchronous rectifying circuit | |
| US4021684A (en) | Push-pull power amplifier | |
| US4178521A (en) | Base drive circuit | |
| US4588904A (en) | High efficiency bias circuit for high frequency inductively loaded power switching transistor | |
| JPH0648391U (en) | Switching power supply | |
| JP4364997B2 (en) | Switching power supply circuit | |
| JP2004088192A (en) | Drive circuit for voltage driven device | |
| CN111211770B (en) | Voltage-variable SiC MOSFET active driving circuit | |
| JP3297256B2 (en) | High-speed switching circuit | |
| JPH11220877A (en) | Switching power-supply apparatus | |
| JP3008029U (en) | Turn-off time improvement circuit | |
| US5616971A (en) | Power switching circuit | |
| JP3273744B2 (en) | Switching element drive circuit | |
| JP3084470B2 (en) | Power transistor switching circuit | |
| JP3620003B2 (en) | Oscillator circuit | |
| JP2805949B2 (en) | Switching output circuit | |
| JPH0549129B2 (en) | ||
| JPH0884060A (en) | Current controlled semiconductor device | |
| JP4622085B2 (en) | Trapezoidal wave output circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |