JPH0643744Y2 - Electric circuit continuity / short circuit inspection machine - Google Patents

Electric circuit continuity / short circuit inspection machine

Info

Publication number
JPH0643744Y2
JPH0643744Y2 JP11938189U JP11938189U JPH0643744Y2 JP H0643744 Y2 JPH0643744 Y2 JP H0643744Y2 JP 11938189 U JP11938189 U JP 11938189U JP 11938189 U JP11938189 U JP 11938189U JP H0643744 Y2 JPH0643744 Y2 JP H0643744Y2
Authority
JP
Japan
Prior art keywords
output
circuit
circuits
electric
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11938189U
Other languages
Japanese (ja)
Other versions
JPH0357674U (en
Inventor
泰宏 武田
良明 野島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Aviation Electronics Industry Ltd
Original Assignee
Japan Aviation Electronics Industry Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Aviation Electronics Industry Ltd filed Critical Japan Aviation Electronics Industry Ltd
Priority to JP11938189U priority Critical patent/JPH0643744Y2/en
Publication of JPH0357674U publication Critical patent/JPH0357674U/ja
Application granted granted Critical
Publication of JPH0643744Y2 publication Critical patent/JPH0643744Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 「産業上の利用分野」 この考案はコネクタやスイッチなどの独立した複数の電
路をもつ電気部品や、入力側と出力側とが一対一で独立
している配線パターンをもつ基板やハーネス品などの配
線物の各電路の導通・短絡状態を検査する電路導通・短
絡検査機に関する。
[Detailed description of the device] "Industrial application field" This device is intended for electrical parts having a plurality of independent electric circuits such as connectors and switches, and wiring patterns in which the input side and the output side are one-to-one independent. The present invention relates to an electric circuit continuity / short circuit inspection machine for inspecting the electric continuity / short circuit state of each electric circuit of a wiring board such as a board or a harness product.

「従来の技術」 従来のこの種の電路の導通・短絡状態検査方式として
は、簡易検査方式と、演算処理方式とがある。
"Prior Art" As conventional conduction / short-circuit state inspection methods of this kind, there are a simple inspection method and an arithmetic processing method.

簡易検査方式は導通検査と短絡検査とを別に行うもの
で、導通検査は第6図Aに示すように被検査品11の複数
の電路A,B,C,…の一端a,b,c,…をグランドに接続し、電
路A,B,C,…の他端a′,b′,c′,…を検出側端子12,1
2,12,…にそれぞれ接続し、検出側端子12,12,
12,…はそれぞれ、抵抗器13,13,13,…及び発
光ダイオード14,14,14,…を通じて共通の電源端
子15に接続されて電圧が印加され(プルアップされ)、
検査が開始されることによって、電路が正常(導通)な
らば検出側端子がグランドに落ちて、発光ダイオードに
電流が流れて発光し、良と判定されるが、電路が異常
(不導通)であれば、その電路が接続された検出側端子
がグランドに落ちず、開放となっているため、その発光
ダイオードに電流が流れず、不良と判定される。全検出
側端子12,12,12,…はノア回路16に接続され、ノ
ア回路16の出力側は反転回路17、発光ダイオード18を通
じて電源端子15に接続される。電路A,B,C,…のすべてが
良の場合は発光ダイオード18が発光するが、何れか1つ
でも不良があれば発光ダイオード18は発光しない。発光
ダイオード18の状態により全体としての良否を判定す
る。
In the simple inspection method, the continuity inspection and the short-circuit inspection are performed separately, and the continuity inspection is performed as shown in FIG. 6A. One end a, b, c, of one of the plurality of electric paths A, B, C, ... ... is connected to the ground, and the other ends a ', b', c ', ... of the electric paths A, B, C, ... are connected to the detection side terminals 12 1 , 1
2 2 , 12 3 , ... Connected to the detection side terminals 12 1 , 12 2 ,
12 3 are connected to a common power supply terminal 15 through resistors 13 1 , 13 2 , 13 3 , ... and light emitting diodes 14 1 , 14 2 , 14 3 , ..., respectively, and a voltage is applied (pulled up). ),
When the inspection is started, if the electric path is normal (conduction), the detection side terminal falls to the ground, current flows through the light emitting diode to emit light, and it is judged as good, but the electric path is abnormal (non-conduction). If so, the detection-side terminal to which the electric path is connected does not drop to the ground and is open, so that no current flows in the light-emitting diode and it is determined to be defective. All the detection side terminals 12 1 , 12 2 , 12 3 , ... Are connected to the NOR circuit 16, and the output side of the NOR circuit 16 is connected to the power supply terminal 15 through the inverting circuit 17 and the light emitting diode 18. The light emitting diode 18 emits light when all the electric paths A, B, C, ... Are good, but the light emitting diode 18 does not emit light if any one of them is defective. The quality of the entire light emitting diode 18 is determined.

短絡検査は第6図Bに示すように偶数番目の電路A,C,…
の一端a,c,…をグランド側端子に接続してグランドに落
し、奇数番目の電路B,D,…の他端b,d,…を検出側端子に
接続し、この検出側端子を共通の発光ダイオード19を通
じて電源端子15に接続する。偶数番目の電路A,C,…と奇
数番目の電路B,D,…との間で短絡があれば、例えば図に
示すように電路D,Eが互いに短絡していれば、発光ダイ
オード19が発光し、短絡不良を知ることができる。短絡
がなければ発光ダイオード19は発光しない。
As shown in Fig. 6B, the short-circuit inspection is performed with even-numbered electric circuits A, C, ...
, One end a, c, ... of the odd-numbered electric circuit B, D, ... is connected to the detection side terminal, and this detection side terminal is common It is connected to the power supply terminal 15 through the light emitting diode 19. If there is a short circuit between the even-numbered electric paths A, C, ... And the odd-numbered electric paths B, D, ... For example, if the electric paths D, E are short-circuited to each other as shown in the figure, the light emitting diode 19 It emits light and can detect a short circuit failure. If there is no short circuit, the light emitting diode 19 does not emit light.

演算処理方式は第7図に示すように、パーソナルコンピ
ュータなどのコンピュータ21により、予め被検査品11に
合せた検査パターンを、磁気ディスクなどの記憶部22か
ら読出し、コンピュータ21はこのプログラムデータをも
とにI/Oインターフェイス部23,24をそれぞれ介して、電
路A,B,C,…の任意の一端に指定の電位を印加させ、この
ことにより電路A,B,C,…のその他の各端に電路の状態、
つまり導通、断線、短絡により電位の変化が生じ、これ
らがデータとしてI/Oインターフェイス部23,24を介して
コンピュータ21に読込まれる。これらを順次、電路A,B,
C,…の各端について行って、それにより得られたすべて
のデータを演算処理して各電路の良否を判定する。その
判定結果はCRTなどの表示部25にメッセージとして表示
される。
As shown in FIG. 7, a computer 21 such as a personal computer reads out an inspection pattern previously matched to the product 11 to be inspected from a storage unit 22 such as a magnetic disk, and the computer 21 also stores the program data as shown in FIG. Through the I / O interface sections 23 and 24, a specified electric potential is applied to any one end of the electric paths A, B, C ,. The condition of the electric circuit at the end,
That is, the potential changes due to conduction, disconnection, and short circuit, and these are read into the computer 21 as data via the I / O interface units 23 and 24. These are sequentially connected to the electric circuits A, B,
For each end of C, ..., all data obtained thereby are subjected to arithmetic processing to determine the quality of each electric path. The determination result is displayed as a message on the display unit 25 such as a CRT.

「考案が解決しようとする課題」 第6図に示した従来の簡易方式は回路構成が簡単で安価
に製作することができるが、導通検査と短絡検査とを同
時にすることができない。また第5図中のF31,F41に示
すように断線と短絡とが複合した場合、導通検査でこれ
を検出できない。更に第6図B中に示す電路C,Eの短絡
を短絡検査で検出できないなどの欠点があった。
[Problems to be Solved by the Invention] Although the conventional simple method shown in FIG. 6 has a simple circuit configuration and can be manufactured at low cost, the continuity test and the short circuit test cannot be performed at the same time. Further, when the disconnection and the short circuit are combined as shown by F31 and F41 in FIG. 5, this cannot be detected by the continuity test. Further, there is a defect that the short circuit of the electric circuits C and E shown in FIG. 6B cannot be detected by the short circuit inspection.

一方、第7図に示した従来の演算処理方式は導通検査と
短絡検査とを同時に検査でき、電路のすべての導通や短
絡を判定できるが、回路構成が複雑で高価となる欠点が
ある。
On the other hand, the conventional arithmetic processing system shown in FIG. 7 can simultaneously test the continuity test and the short-circuit test, and can judge all the continuity and short-circuits of the electric circuit, but it has a drawback that the circuit configuration is complicated and expensive.

そこでこの考案の目的は回路構成があまり複雑になら
ず、比較的安価に作ることができ、導通検査と短絡検査
とを同時に行うことができ、2度手間をすることがな
く、つまり検査工数が少なく、しかも、断線、短絡の複
合不良を含め、あらゆる不良状態を検査することがで
き、つまり断線不良なのか、短絡不良なのかがわかり、
かつその不良個所も指示させることができる電路導通・
短絡検査機を提供することにある。
Therefore, the object of the present invention is that the circuit configuration does not become so complicated, it can be made relatively inexpensively, the continuity inspection and the short-circuit inspection can be performed at the same time, and the labor is not required twice. It is possible to inspect all kinds of defective states including compound defects such as disconnection and short circuit, that is, whether it is disconnection defect or short circuit defect,
And the electric circuit continuity that can indicate the defective point.
It is to provide a short-circuit inspection machine.

「課題を解決するための手段」 この考案によればパルス発振回路からのパルスがリング
カウンタで計数され、リングカウンタのN個の出力端子
から、順次時間差のあるパルスが出力され、これらN個
の出力端子のパルスは被検査品のN個の電路の一端にそ
れぞれ供給され、この被検査品のN個の電路の他端の出
力と、リングカウンタの対応する出力端子の出力とがそ
れぞれN個の排他的論理和回路の対応するものに供給さ
れ、これらN個の排他的論理和回路の各出力とリングカ
ウンタの対応する出力端子の出力とがN個の第1アンド
回路の対応するものにそれぞれ供給されて、断線してい
る電路と対応する第1アンド回路からは断線信号が出力
され、またN個の排他的論理和回路の出力とリングカウ
ンタの対応する出力端子の反転出力とがN個の第2アン
ド回路の対応するものにそれぞれ供給されて、短絡して
いる電路と対応する第2アンド回路からは短絡信号が出
力される。
[Means for Solving the Problem] According to the present invention, the pulse from the pulse oscillation circuit is counted by the ring counter, and the N counter output terminals sequentially output the pulses with a time difference. The pulse of the output terminal is supplied to one end of each of the N electric paths of the inspected product, and the output of the other end of the N electric paths of the inspected product and the output of the corresponding output terminal of the ring counter are each N To the corresponding ones of the N first AND circuits. The respective outputs of the N exclusive OR circuits and the outputs of the corresponding output terminals of the ring counter are supplied to the corresponding ones of the N first AND circuits. A disconnection signal is output from the first AND circuit that is respectively supplied and corresponds to the disconnected electrical path, and the output of the N exclusive OR circuits and the inverted output of the corresponding output terminal of the ring counter are N. A short circuit signal is output from the second AND circuit that is respectively supplied to the corresponding ones of the second AND circuits and that corresponds to the short-circuited electric circuit.

「実施例」 第1図にこの考案の実施例を示す。パルス発振回路31が
設けられ、このパルス発振回路31の出力パルスはリング
カウンタ32で計数される。リングカウンタ32の出力端子
,B,C,…に第2図中のP10に示すように、順次
時間差のあるパルスが出力される。出力端子A,B,C
,…の各出力は入力インターフェィス回路33a,33b,33
c,…を通じて被検査品11の電路A,B,C,…の各一端a,b,c,
…へそれぞれ供給される。入力インターフェイス回路33
a,33b,33c,…はそれぞれ直列に反転回路34a,34b,34c,…
が挿入され、各反転回路34a,34b,34c,…の各出力側は抵
抗器35a,35b,35c,…を通じて,電源端子36に接続されて
構成されている。
"Embodiment" FIG. 1 shows an embodiment of the present invention. A pulse oscillation circuit 31 is provided, and the output pulse of the pulse oscillation circuit 31 is counted by the ring counter 32. As indicated by P 10 in FIG. 2, pulses having a time difference are sequentially output to the output terminals A 0 , B 0 , C 0 , ... Of the ring counter 32. Output terminal A 0 , B 0 , C
0 , ... Outputs are input interface circuits 33a, 33b, 33
Each end a, b, c, of the electric circuit A, B, C, ...
Are supplied to each. Input interface circuit 33
a, 33b, 33c, ... Inverting circuits 34a, 34b, 34c ,.
, And each output side of each inverting circuit 34a, 34b, 34c, ... Is connected to a power supply terminal 36 through a resistor 35a, 35b, 35c ,.

電路A,B,C,…の各他端a′,b′,c′,…の各出力は出力
インターフェイス回路37a,37b,37c,…をそれぞれ通じて
排他的論理和回路38a,38b,38c,…の一方の入力へ供給さ
れる。出力インターフェイス回路37a,37b,37c,…はそれ
ぞれ、直列に反転回路39a,39b,39c,…が挿入され、各回
転回路39a,39b,39c,…の入力側は抵抗器41a,41b,41c,…
を通じて電源端子36に接続されて構成されている。端子
42からの検査開始信号はゲート43a,43b,43c,…へ供給さ
れ、これらゲート43a,43b,43c,…にそれぞれリングカウ
ンタ32の出力端子A,B,C,…の各出力が供給され
る。ゲート43a,43b,43c,…の各出力はそれぞれ排他的論
理和回路38a,38b,38c,…の各他方の入力へ供給される。
The respective outputs of the other ends a ', b', c ', ... Of the electric paths A, B, C, ... Are passed through the output interface circuits 37a, 37b, 37c, ... And the exclusive OR circuits 38a, 38b, 38c. , ... is supplied to one input. Inverter circuits 39a, 39b, 39c, ... Are inserted in series in the output interface circuits 37a, 37b, 37c, .., and input terminals of the rotating circuits 39a, 39b, 39c ,. …
It is configured to be connected to the power supply terminal 36 through. Terminal
The inspection start signal from 42 is supplied to the gates 43a, 43b, 43c, ... And the outputs of the output terminals A 0 , B 0 , C 0 , ... Of the ring counter 32 are supplied to these gates 43a, 43b, 43c ,. Supplied. The outputs of the gates 43a, 43b, 43c, ... Are supplied to the other inputs of the exclusive OR circuits 38a, 38b, 38c ,.

これまでの構成において、例えば出力端子Aにパルス
が生じると、反転回路34aを通じて電路Aは低レベルと
され、電路Aが断線していなければ反転回路39aの入力
側も低レベルとなり、反転回路39aの出力Aは高レベ
ルとなり、これとゲート43aの出力パルスとが一致し、
排他的論理和回路38aの出力は低レベルである。つまり
電路A,B,C,…が正常な場合は第2図中の(1)正常に示
すように、出力インターフェィス回路37a,37b,37c,…の
各出力A,B,C,…に、リングカウンタ32の出力端
子A,B,C,…の各パルスと一致してパルスが生
じ、排他的論理和回路38a,38b,38c,…の各出力は低レベ
ルのままである。例えば第2図中の(2)断線で示すよ
うに電路Bが断線していると、リングカウンタ32の出力
端子Bにパルスが生じた時に出力インターフェイス回
路37bの出力Bは低レベルのままであり、排他的論理
和回路38bの出力にパルスが生じる。また例えば第2図
中の(3)短絡に示すように電路BとCとが短絡してい
ると、リングカウンタ32の出力端子B,C,の何れに
おいてもパルスが生じた時に、電路A,B,Cは共に低レベ
ルとなるため、出力インターフェイス回路37b,37cの出
力B,Cに共に出力パルスが生じ、このため、出力端
子Bのパルスの時、排他的論理和回路38cに出力パル
スが生じ、出力端子Cのパルスの時、排他的論理和回
路38bに出力パルスが生じる。同様にして第2図中の
(4)断線・短絡の場合は、出力端子B,Cの各パル
スの時、排他的論理和回路38bから出力パルスが生じ、
(5)断線・短絡の場合は、出力端子Bのパルスで排
他的論理和回路38b,38cの両者から出力パルスが生じ
る。つまり断線や短絡があれば、必ず排他的論理和回路
38a,38b,38c,…の対応するものから出力パルスが生じ
る。
In the configuration so far, for example, when a pulse is generated at the output terminal A 0 , the electric path A is set to the low level through the inverting circuit 34a, and if the electric path A is not broken, the input side of the inverting circuit 39a also becomes the low level and the inverting circuit The output A 1 of 39a becomes high level, and this matches the output pulse of the gate 43a,
The output of the exclusive OR circuit 38a is at a low level. That is, when the electric lines A, B, C, ... Are normal, as shown in (1) Normal in FIG. 2, the outputs A 1 , B 1 , C 1 ,, of the output interface circuits 37a, 37b, 37c ,. , A pulse is generated corresponding to each pulse of the output terminals A 0 , B 0 , C 0 , ... Of the ring counter 32, and the outputs of the exclusive OR circuits 38a, 38b, 38c ,. Is. For example, if the circuit B is broken as shown by (2) disconnection in FIG. 2, the output B 1 of the output interface circuit 37b remains low level when a pulse is generated at the output terminal B 0 of the ring counter 32. Therefore, a pulse is generated at the output of the exclusive OR circuit 38b. Further, for example, when the electric circuits B and C are short-circuited as shown in (3) Short circuit in FIG. 2, when a pulse is generated at any of the output terminals B 0 , C 0 of the ring counter 32, the electric circuit is Since A, B, and C are all at a low level, output pulses are generated at the outputs B 1 and C 1 of the output interface circuits 37b and 37c. Therefore, when a pulse is output from the output terminal B 0 , the exclusive OR circuit When the output pulse is generated at 38c and the pulse at the output terminal C 0 , the output pulse is generated at the exclusive OR circuit 38b. Similarly, in the case of (4) disconnection / short circuit in FIG. 2, an output pulse is generated from the exclusive OR circuit 38b at each pulse of the output terminals B 0 and C 0 ,
(5) In the case of disconnection and short-circuit, the exclusive OR circuit 38b, an output pulse from both the 38c occurs at the output terminal B 0 pulse. In other words, if there is a disconnection or short circuit, be sure to use the exclusive OR circuit.
An output pulse is generated from the corresponding one of 38a, 38b, 38c, ....

排他的論理和回路38a,38b,38c,…の各出力と、ゲート43
a,43b,43c,…の各出力との論理積がそれぞれ第1アンド
回路44a,44b,44c,…でとられる。第2図中の(2),
(4),(5)に示すように、電路Bが断線の場合は、
出力端子Bにパルスが生じた時に、電路Bと対応する
第1アンド回路44bの出力にパルスが生じ、これが断線
信号となる。
Outputs of the exclusive OR circuits 38a, 38b, 38c, ... And a gate 43
The logical product of the outputs of a, 43b, 43c, ... Is taken by the first AND circuits 44a, 44b, 44c ,. (2) in Fig. 2,
As shown in (4) and (5), when the electric circuit B is disconnected,
When a pulse is generated at the output terminal B 0 , a pulse is generated at the output of the first AND circuit 44b corresponding to the electric circuit B, and this becomes a disconnection signal.

ゲート43a,43b,43c,…の各出力は反転回路45a,45b,45c,
…で反転され、反転回路45a,45b,45c,…の各出力と、排
他的論理和回路38a,38b,38c,…の各出力との論理積がそ
れぞれ第2アンド回路46a,46b,46c,…でとられる。第2
図中の(3),(4),(5)に示すように、電路B,C
間に短絡が生じると、(3)の場合は出力端子B,C
にそれぞれパルスが生じた時に、第2アンド回路46c,46
bからそれぞれパルスが生じ、(4)の場合は出力端子
にパルスが生じた時に、第2アンド回路46bからパ
ルスが生じ、(5)の場合は出力端子Bにパルスが生
じた時に、第2アンド回路46cからパルスが生じ、これ
らパルス短絡信号となる。
The outputs of the gates 43a, 43b, 43c, ... Are inverting circuits 45a, 45b, 45c,
Are inverted by ..., and the logical products of the respective outputs of the inverting circuits 45a, 45b, 45c, ... and the respective outputs of the exclusive OR circuits 38a, 38b, 38c, ... are respectively formed by the second AND circuits 46a, 46b, 46c ,. Taken in ... Second
As shown in (3), (4), and (5) in the figure,
When a short circuit occurs between the output terminals B 0 and C 0 in the case of (3)
When a pulse is generated on each of the second AND circuits 46c, 46
When the pulse is generated from b, respectively, when the pulse is generated at the output terminal C 0 in the case of (4), the pulse is generated from the second AND circuit 46b, and when the pulse is generated at the output terminal B 0 in the case of (5). , Pulses are generated from the second AND circuit 46c, and these pulse short circuit signals are generated.

これら断線信号及び短絡信号はパルスであって一過性の
ものであるから、第1アンド回路44a,44b,44c,…の出力
断線信号は記憶回路47a,47b,47c,…にそれぞれ記憶さ
れ、第2アンド回路46a,46b,46c,…の出力短絡信号はそ
れぞれ記憶回路48a,48b,48c,…に記憶される。これら記
憶回路は端子49からのリセット信号により検査開始前に
予めクリアされる。記憶回路47a,47b,47c,…の各出力側
はそれぞれ反転回路を通じ更に発光ダイオード51a,51b,
51c,…を通じて電源端子36に接続され、記憶回路48a,48
b,48c,…の各出力側はそれぞれ反転回路を通じ、更に発
光ダイオード52a,52b,52c,…を通じて電源端子36に接続
される。例えば記憶回路47bに断線信号が記憶される
と、その出力が高レベルになり、これが反転回路で反転
されるため発光ダイオード51bが発光して電路Bが断線
であることが表示される。
Since the disconnection signal and the short circuit signal are pulses and transient, the output disconnection signals of the first AND circuits 44a, 44b, 44c, ... Are stored in the memory circuits 47a, 47b, 47c ,. The output short-circuit signals of the second AND circuits 46a, 46b, 46c, ... Are stored in the storage circuits 48a, 48b, 48c ,. These memory circuits are previously cleared by the reset signal from the terminal 49 before the inspection is started. Each output side of the storage circuits 47a, 47b, 47c, ...
The memory circuits 48a, 48 are connected to the power supply terminal 36 through 51c, ....
Each output side of b, 48c, ... Is connected to the power supply terminal 36 through an inverting circuit, and further through light emitting diodes 52a, 52b, 52c ,. For example, when the disconnection signal is stored in the storage circuit 47b, its output becomes high level, and this is inverted by the inversion circuit, so that the light emitting diode 51b emits light and it is displayed that the electric circuit B is disconnected.

排他的論理和回路38a,38b,38c,…の各出力はオア回路53
へ供給され、オア回路53の出力は端子42の開始信号が与
えられるゲート54を通じて記憶回路55へ供給される。記
憶回路55は端子49のリセット信号で予めクリアされてあ
る。排他的論理和回路38a,38b,38c,…の何れからもパル
スが生じない場合は記憶回路55の出力で良品表示部56が
点灯され、全体として良品であることが表示され、排他
的論理和回路38a,38b,38c,…の何れか1つからでもパル
スが生じると、記憶回路55の出力で不良品表示部57が点
灯され、全体としては不良品であることが表示される。
The outputs of the exclusive OR circuits 38a, 38b, 38c, ... Are OR circuits 53
The output of the OR circuit 53 is supplied to the memory circuit 55 through the gate 54 to which the start signal of the terminal 42 is applied. The memory circuit 55 has been cleared in advance by a reset signal at the terminal 49. If no pulse is generated from any of the exclusive OR circuits 38a, 38b, 38c, ... When a pulse is generated from any one of the circuits 38a, 38b, 38c, ..., The defective product display portion 57 is turned on by the output of the memory circuit 55, and it is displayed that the defective product is present as a whole.

第1図の更に具体的構成例を第3図に対応する部分に同
一符号を付けて示す。リングカウンタ32は6進カウンタ
とした場合であり、つまり被検査品11の対象電路の数が
6回路の場合である。このリングカウンタ32は各出力端
子に負方向のパルスを順次出すものであり、電路A〜F
中の一端aのみに一時点0Vを与え、他の端b〜fに5Vを
与え、次の時点に、端bにのみ0Vを与え、他の端に5Vを
与える。以下同様に動作する。マイクロスイッチ58を操
作すると、フリップフロップ59が反転して端子42に開始
信号が高レベルとなって現われる。記憶回路47a〜47f,4
8a〜48fはそれぞれセットリセット形フリップフロップ
で構成した。記憶回路55もフリップフロップとした。不
良品表示の照光スイッチの押釦スイッチ61を操作してフ
リップフロップ62からリセット信号を発生し、これを端
子49へ出力し、記憶回路47a〜47f,48a〜48f,55をリセッ
トする。つまり検査終了して不良品の場合は、その表示
が現われ、この不良品表示を消去する操作をするとリセ
ットが行われる。不良品表示部57と並列にブザー62が設
けられ、不良品の場合はブザー62が鳴動し、スイッチ61
によりリセットされるまで継続する。良品表示部56と並
列にタイマ63が設けられ、検査結果が良品の場合は、タ
イマ63の出力により短時間ブザー64が鳴動される。電源
スイッチ65をオンにすると商用電源出力が直流電源66へ
供給され、各部に5Vの電圧を印加すると共に電源ランプ
67が点灯する。
A more specific configuration example of FIG. 1 is shown by attaching the same reference numerals to the portions corresponding to FIG. The ring counter 32 is a hexadecimal counter, that is, the number of target electric circuits of the inspection object 11 is six circuits. The ring counter 32 sequentially outputs a pulse in the negative direction to each output terminal.
At one end a, a temporary point of 0 V is applied, at the other ends b to f, 5 V is applied, and at the next time point, 0 b is applied only to the end b and 5 V is applied to the other end. The same operation is performed thereafter. When the microswitch 58 is operated, the flip-flop 59 is inverted and the start signal appears at the terminal 42 as a high level. Memory circuits 47a to 47f, 4
Each of 8a to 48f is composed of a set-reset type flip-flop. The memory circuit 55 is also a flip-flop. The reset signal is generated from the flip-flop 62 by operating the push-button switch 61 of the illumination switch for displaying the defective product, the reset signal is output to the terminal 49, and the memory circuits 47a to 47f, 48a to 48f, 55 are reset. That is, when the inspection is completed and the defective product is displayed, the display appears, and when the operation for deleting the defective product display is performed, the reset is performed. A buzzer 62 is provided in parallel with the defective product display section 57. If the product is defective, the buzzer 62 sounds and the switch 61
Continue until reset by. A timer 63 is provided in parallel with the non-defective product display section 56, and when the inspection result is non-defective, the output of the timer 63 causes the buzzer 64 to sound for a short time. When the power switch 65 is turned on, the commercial power output is supplied to the DC power supply 66, applying a voltage of 5V to each part and the power lamp.
67 lights up.

第4図にこの検査機の前面パネルの例を示す。断線表示
用発光ダイオード51a〜51fが配列され、これと並んで短
絡表示用発光ダイオード52a〜52fが配列される。良品表
示部56、不良品表示部57も設けられる。不良品表示部57
には照光押釦スイッチが用いられ、リセットスイッチに
使用される。
FIG. 4 shows an example of the front panel of this inspection machine. The broken-line display light emitting diodes 51a to 51f are arranged, and the short-circuit display light emitting diodes 52a to 52f are arranged side by side. A non-defective product display unit 56 and a defective product display unit 57 are also provided. Defective product display 57
An illuminated push button switch is used for the reset switch.

第5図に各種の電路状態に対する、従来の簡易検査方式
による導通検査結果の表示と、この考案の検査機による
検査結果の表示と、従来の演算処理方式による検査結果
の表示とをそれぞれ示す。なお図中に斜線を施したもの
は点灯していることを示す。従来の簡易検査方式での導
通検査では(3)短絡、(4)断線・短絡ではすべての
発光ダイオードが点灯して検出することができない。し
かしこの考案の検査機では、これらが区別して表示さ
れ、かつ(4),(5)の各断線・短絡に対し、その各
断線位置と、短絡位置とが表示される。
FIG. 5 shows the display of the continuity inspection result by the conventional simple inspection system, the display of the inspection result by the inspection machine of the present invention, and the display of the inspection result by the conventional arithmetic processing system for various electric circuit states. The shaded parts in the figure indicate that they are lit. In the conventional continuity inspection method, all the light emitting diodes are lit up and cannot be detected in (3) short circuit and (4) disconnection / short circuit. However, in the inspection machine of the present invention, these are displayed separately, and for each disconnection / short circuit of (4) and (5), each disconnection position and the short circuit position are displayed.

なお上述ではリングカウンタ32の出力を検査開始信号で
開閉されるゲート43a,43b,43c,…を通じて排他的論理和
回路などへ供給したが、ゲート43a,43b,43c,…を省略し
てもよい。記憶回路47a,47b,47c,…、48a,48b,48c,…、
55はそれぞれ表示を見易くするために設けたものであ
り、省略してもよい。
Although the output of the ring counter 32 is supplied to the exclusive OR circuit or the like through the gates 43a, 43b, 43c, ... Which are opened / closed by the inspection start signal in the above description, the gates 43a, 43b, 43c ,. . Memory circuits 47a, 47b, 47c, ..., 48a, 48b, 48c, ...,
55 are provided to make the display easy to see, and may be omitted.

「考案の効果」 以上述べたようにこの考案の検査機は構成が簡単であ
り、従って安価に作ることができ、しかも導通検査と短
絡検査とを1回の検査で行うことができ、検査工数が少
く、また個々の断線不良、短絡不良をそれぞれ区別して
検出でき、かつ複合不良もその位置を含めて検出するこ
とができる。
"Effect of the Invention" As described above, the inspection machine of the present invention has a simple structure and can therefore be manufactured at a low cost. Moreover, the continuity inspection and the short-circuit inspection can be performed in a single inspection. In addition, it is possible to detect individual disconnection defects and short circuit defects separately, and it is possible to detect compound defects including their positions.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの考案の実施例を示すブロック図、第2図は
第1図の構成において、電路が正常の場合、不良状態の
場合の各部の出力波形を示すタイムチャート、第3図は
この考案の更に具体的な実施例を示す図、第4図はその
実施例と対応する検査機の前面パネルの例を示す図、第
5図は各種の電路状態に対する検査結果の表示を、従来
方式とこの考案の検査機の場合とについて示した図、第
6図は従来の簡易検査方式を示す図、第7図は従来の演
算処理方式を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a time chart showing output waveforms of respective parts in the case where the electric circuit is normal and in a defective state in the configuration of FIG. 1, and FIG. FIG. 4 is a diagram showing a more specific embodiment of the invention, FIG. 4 is a diagram showing an example of a front panel of an inspection machine corresponding to the embodiment, and FIG. 5 is a conventional method for displaying inspection results for various electric circuit states. And FIG. 6 is a diagram showing the case of the inspector of the present invention, FIG. 6 is a diagram showing a conventional simple inspection system, and FIG. 7 is a block diagram showing a conventional arithmetic processing system.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】パルス発振回路と、 そのパルス発振回路からのパルスを計数し、順次時間差
のあるパルスをN個の出力端子に発生し、これら出力端
子のパルスをそれぞれ被検査品のN個の電路の一端に対
応して供給するリングカウンタと、 上記被検査品のN個の電路の他端の出力と、上記リング
カウンタの対応する出力端子の出力とがそれぞれ供給さ
れるN個の排他的論理和回路と、 これらN個の排他的論理和回路の出力と上記リングカウ
ンタの対応する出力端子の出力とがそれぞれ供給されて
対応する電路が断線している時、断線信号を出力するN
個の第1アンド回路と、 上記N個の排他的論理和回路の出力と上記リングカウン
タの対応する出力端子の反転出力とがそれぞれ供給され
て対応する電路が短絡している時、短絡信号を出力する
N個の第2アンド回路と、 を具備する電路導通・短絡検査機。
1. A pulse oscillating circuit and pulses from the pulse oscillating circuit are counted, pulses having a time lag are sequentially generated at N output terminals, and the pulses at these output terminals are respectively output from the N pieces of the inspection object. A ring counter supplied corresponding to one end of the electric path, an output of the other end of the N electric paths of the product to be inspected, and an output of the corresponding output terminal of the ring counter supplied with N exclusive The OR circuit, the outputs of the N exclusive OR circuits and the output of the corresponding output terminal of the ring counter are respectively supplied, and when the corresponding electric circuit is disconnected, N which outputs a disconnection signal is output.
When the respective first AND circuits, the outputs of the N exclusive OR circuits and the inverted output of the corresponding output terminals of the ring counter are respectively supplied and the corresponding electric circuits are short-circuited, a short circuit signal is output. An electric circuit continuity / short circuit inspection machine comprising N second AND circuits for outputting.
JP11938189U 1989-10-11 1989-10-11 Electric circuit continuity / short circuit inspection machine Expired - Lifetime JPH0643744Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11938189U JPH0643744Y2 (en) 1989-10-11 1989-10-11 Electric circuit continuity / short circuit inspection machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11938189U JPH0643744Y2 (en) 1989-10-11 1989-10-11 Electric circuit continuity / short circuit inspection machine

Publications (2)

Publication Number Publication Date
JPH0357674U JPH0357674U (en) 1991-06-04
JPH0643744Y2 true JPH0643744Y2 (en) 1994-11-14

Family

ID=31667507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11938189U Expired - Lifetime JPH0643744Y2 (en) 1989-10-11 1989-10-11 Electric circuit continuity / short circuit inspection machine

Country Status (1)

Country Link
JP (1) JPH0643744Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016085269A (en) * 2014-10-23 2016-05-19 セイコーエプソン株式会社 Electro-optic substrate, electro-optic device and electronic device

Also Published As

Publication number Publication date
JPH0357674U (en) 1991-06-04

Similar Documents

Publication Publication Date Title
US6621270B2 (en) Method and apparatus for automated relay testing
JPH0643744Y2 (en) Electric circuit continuity / short circuit inspection machine
US5479101A (en) Ignition coil tester for testing a vehicle engine ignition coil
KR970021694A (en) Device for diagnosis of failure of the combustion system
KR200291562Y1 (en) Apparatus for testing relay
JPH10246748A (en) Inspecting apparatus for wiring or pattern
JPH0611492Y2 (en) Instantaneous disconnection tester
JPH0329752Y2 (en)
JPH0720617Y2 (en) Logical state determination device
SU633019A1 (en) Digital computer logic unit testing device
JPS5876998A (en) Diagnostic display
KR0179185B1 (en) Relay short circuit / open inspection device
JPH0421106Y2 (en)
JPS6126628B2 (en)
JPS627984B2 (en)
JPH04500724A (en) Inspection device for the operating status of IC circuits
JPH0249576Y2 (en)
JPS5819839Y2 (en) lamp test circuit
JPS61202171A (en) Multiterminal short-circuiting checker
JPH0654338B2 (en) Short-circuit position detection device for multilayer printed wiring boards
JPS6237860B2 (en)
KR100260734B1 (en) Tester and method for inverter motor with controller
SU1622840A1 (en) Device for checking parameters of multiposition switching elements
JPH06138179A (en) Method and device for undetected failure cause analysis
KR950029682A (en) Defective display device of microwave oven