JPH0638608B2 - パケット・スイッチング・多重キュ−n×mスイッチ・ノ−ド及び処理方法 - Google Patents
パケット・スイッチング・多重キュ−n×mスイッチ・ノ−ド及び処理方法Info
- Publication number
- JPH0638608B2 JPH0638608B2 JP50525385A JP50525385A JPH0638608B2 JP H0638608 B2 JPH0638608 B2 JP H0638608B2 JP 50525385 A JP50525385 A JP 50525385A JP 50525385 A JP50525385 A JP 50525385A JP H0638608 B2 JPH0638608 B2 JP H0638608B2
- Authority
- JP
- Japan
- Prior art keywords
- queue
- data packet
- output port
- output
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 発明の背景 この発明は、一般にマルチ・プロセッサ及びパラレル・
コンピュータ・システム、デジタル通信装置またはその
他同種のものに於いて使用されるパケット・スイッチン
グ・デバイスに関し、より詳細には、同一入力ポートに
達するデータパケット間での出力ポート争奪を縮小する
ために、分類及びストアするデータパケットである入力
ポートに個々に結合された複数のキュー・セットを利用
するパケット・スイッチング・デバイスに関する。
コンピュータ・システム、デジタル通信装置またはその
他同種のものに於いて使用されるパケット・スイッチン
グ・デバイスに関し、より詳細には、同一入力ポートに
達するデータパケット間での出力ポート争奪を縮小する
ために、分類及びストアするデータパケットである入力
ポートに個々に結合された複数のキュー・セットを利用
するパケット・スイッチング・デバイスに関する。
コンピュータ技術に於いては、分類されるマルチ・プロ
セッサ・ベース及びバラレル・コンピュータ・システム
の設計及び大スケールの領域が開発されている。これら
の典型的なコンピュータ・システムの種類及び構造上の
手掛りは、単一命令列、複数データ列(SIMD)コン
ピュータ構成及び複数命令列、複数データ列(MIM
D)コンピュータ構成がある。
セッサ・ベース及びバラレル・コンピュータ・システム
の設計及び大スケールの領域が開発されている。これら
の典型的なコンピュータ・システムの種類及び構造上の
手掛りは、単一命令列、複数データ列(SIMD)コン
ピュータ構成及び複数命令列、複数データ列(MIM
D)コンピュータ構成がある。
SIMDコンピュータは典型的に、制御ユニット、N個
の処理装置、N個のメモリ・モジュール及び相互接続ネ
ットワークから成る。前記制御ユニットは全ての処理装
置に命令を出し、能動処理装置が同時に同じ命令を実行
する。各能動処理装置は、自身に関するメモリ・モジュ
ール内のデータによって命令を実行する。前記相互接続
ネットワークは、前記処理装置及びメモリ・モジュール
の通信機能を提供する。
の処理装置、N個のメモリ・モジュール及び相互接続ネ
ットワークから成る。前記制御ユニットは全ての処理装
置に命令を出し、能動処理装置が同時に同じ命令を実行
する。各能動処理装置は、自身に関するメモリ・モジュ
ール内のデータによって命令を実行する。前記相互接続
ネットワークは、前記処理装置及びメモリ・モジュール
の通信機能を提供する。
MIMDコンピュータは典型的に、N個の処理装置及び
N個のメモリから成り、各処理装置は独立の命令列が実
行できる。前記それぞれの処理装置は、他の処理装置に
対しても通信可能である。同様の相互接続ネットワーク
は、該MIMDコンピュータに於いて使用されることが
できる。
N個のメモリから成り、各処理装置は独立の命令列が実
行できる。前記それぞれの処理装置は、他の処理装置に
対しても通信可能である。同様の相互接続ネットワーク
は、該MIMDコンピュータに於いて使用されることが
できる。
種々の相互接続ネットワークは、どちらかの型のコンピ
ュータ・システムに使用された処理装置及びメモリとを
相互接続するために使用されることができる。これらの
相互接続ネットワークは、例えばデルタ・ネットワー
ク、オメガ・ネットワーク、間接2進n−キューブ・ネ
ットワーク、フリップ・ネットワーク、キューブ・ネッ
トワーク及びバニャン・ネットワークを含んでいる。
ュータ・システムに使用された処理装置及びメモリとを
相互接続するために使用されることができる。これらの
相互接続ネットワークは、例えばデルタ・ネットワー
ク、オメガ・ネットワーク、間接2進n−キューブ・ネ
ットワーク、フリップ・ネットワーク、キューブ・ネッ
トワーク及びバニャン・ネットワークを含んでいる。
上述したネットワークは、以下の刊行物で詳述されてい
る。すなわち、刊行物とは“LSI implementation of mo
dular interconnection networks for MIMD machine
s,”1980 Int′1.Conf.Parallel Processing,
1980年8月、161−162頁;“Analysis and s
imulation of buffered delta networks,”IEEE Trans.
Computers,Vol.C−30、1981年4月、273−
282頁;“Processor-memory interconnections for
multiprocessors,”6th Annual Int′1.Symp.Comput
re Architecture,1979年4月、168−177
頁;“Design and implementation of the banyan inte
rconnection network in TRAC,”AFIPS 1980Nat′
1. Computer Conf.,1980年6月、643−65
3頁;“The multistage cube:a versatile interconn
enction network,”Computer,Vol.14,1981年1
2月、65−76頁;“The hybrid cube net-work,”D
istributed Data Acquisition,Computing andControl S
ymp.,1980年12月、11−22頁、及び“Perfor
mance and imple-mentation of 4×4 switching no
des in an interconnection network for PASM,”19
81 Int′1Conf. on Parallel Processing,198
1年8月、229−233頁である。
る。すなわち、刊行物とは“LSI implementation of mo
dular interconnection networks for MIMD machine
s,”1980 Int′1.Conf.Parallel Processing,
1980年8月、161−162頁;“Analysis and s
imulation of buffered delta networks,”IEEE Trans.
Computers,Vol.C−30、1981年4月、273−
282頁;“Processor-memory interconnections for
multiprocessors,”6th Annual Int′1.Symp.Comput
re Architecture,1979年4月、168−177
頁;“Design and implementation of the banyan inte
rconnection network in TRAC,”AFIPS 1980Nat′
1. Computer Conf.,1980年6月、643−65
3頁;“The multistage cube:a versatile interconn
enction network,”Computer,Vol.14,1981年1
2月、65−76頁;“The hybrid cube net-work,”D
istributed Data Acquisition,Computing andControl S
ymp.,1980年12月、11−22頁、及び“Perfor
mance and imple-mentation of 4×4 switching no
des in an interconnection network for PASM,”19
81 Int′1Conf. on Parallel Processing,198
1年8月、229−233頁である。
データ・スイッチング技術の多くのタイプは、パケット
・スイッチング・メッセージ・スイッチング、時分割回
路スイッチングまたは空間分割回路スイッチングを含む
SIMD及びMIMDコンピュータ、または同種の他の
ものに於いてデータを転送するために使用されることが
できる。パケット・スイッチングはシステムの通過時
に、1語以上のデータを送ることを伴う。
・スイッチング・メッセージ・スイッチング、時分割回
路スイッチングまたは空間分割回路スイッチングを含む
SIMD及びMIMDコンピュータ、または同種の他の
ものに於いてデータを転送するために使用されることが
できる。パケット・スイッチングはシステムの通過時
に、1語以上のデータを送ることを伴う。
在来のパケット・スイッチング相互接続は、該ネットワ
ークを通過する情報転送速度を伴う周知の問題を有して
いる。在来の設計では、全ての出力ポートにデータ・パ
ケットをストア及び転送するために、上記ネットワーク
のそれぞれの入力ポートに結合された単一キューを典型
的に使用している。前記単一キュー・システムに於い
て、例えば出力ポート2のために指定されたデータ・パ
ケットが前記事実に対して争奪問題を引起こすものであ
り、このことは、前記キューの中及びポート1を通過し
てまだ出ていないデータ・パケットより物理的に進んで
いる出力ポートのために指定されたデータパケットであ
るから、ポートが通過する出口から妨げられたものであ
る。この問題の原因は、システム・スループットに於け
る不必要な遅滞である。
ークを通過する情報転送速度を伴う周知の問題を有して
いる。在来の設計では、全ての出力ポートにデータ・パ
ケットをストア及び転送するために、上記ネットワーク
のそれぞれの入力ポートに結合された単一キューを典型
的に使用している。前記単一キュー・システムに於い
て、例えば出力ポート2のために指定されたデータ・パ
ケットが前記事実に対して争奪問題を引起こすものであ
り、このことは、前記キューの中及びポート1を通過し
てまだ出ていないデータ・パケットより物理的に進んで
いる出力ポートのために指定されたデータパケットであ
るから、ポートが通過する出口から妨げられたものであ
る。この問題の原因は、システム・スループットに於け
る不必要な遅滞である。
この問題を軽減するように試みた設計の一つであるパケ
ット・スイッチング・ノードは、上述した“The hybrid
cube network,”の記事の中で表されている。前記ネッ
トワークの関心は、12頁のFigure VI.2に示されてい
る。この図に示されるスイッチング・ノードは、直接及
び交換と確認された2つのキューにスルー・セパレート
・キュー選択ロジックが結合されたそれぞれの2つの入
力ポートを含んでいる。一対のキューそれぞれの前記出
力の2つのキューは、スルー・キュー選択及びスイッチ
・ロジックが2つの出力ポートに結合されたものであ
る。
ット・スイッチング・ノードは、上述した“The hybrid
cube network,”の記事の中で表されている。前記ネッ
トワークの関心は、12頁のFigure VI.2に示されてい
る。この図に示されるスイッチング・ノードは、直接及
び交換と確認された2つのキューにスルー・セパレート
・キュー選択ロジックが結合されたそれぞれの2つの入
力ポートを含んでいる。一対のキューそれぞれの前記出
力の2つのキューは、スルー・キュー選択及びスイッチ
・ロジックが2つの出力ポートに結合されたものであ
る。
直接/交換信号は、前記転送サイクル間で適当なキュー
に直接ゲートされるべきの前記パケットを見越した前記
回路によって処理された前記データパケットに含まれた
ものである。前記データ・パケットは、前記制御分類の
制御ロジックによって、前記適当な出力ポートに前記第
2のキュー・セレクタ及びスイッチを通ってゲートされ
る。それは、前記適当な出力ポートにデータ・パケット
をゲートするために前記第2のキュー・セレクタ及びス
イッチの場所で使用することができるマルチプレクサを
示している。
に直接ゲートされるべきの前記パケットを見越した前記
回路によって処理された前記データパケットに含まれた
ものである。前記データ・パケットは、前記制御分類の
制御ロジックによって、前記適当な出力ポートに前記第
2のキュー・セレクタ及びスイッチを通ってゲートされ
る。それは、前記適当な出力ポートにデータ・パケット
をゲートするために前記第2のキュー・セレクタ及びス
イッチの場所で使用することができるマルチプレクサを
示している。
このスイッチ・ノードの動作は、この発明の動作とやや
同じものである。しかしながら、以下に述べられるよう
に、この発明の構造と操作は、このスイッチ・ノードと
は異なるものである。前記直接/交換スイッチ・ノード
とこの発明との主な相違点は、以下に述べるように、前
者はどのキュー出力からどの出力ポートに対しても接続
しており、後者は各キュー出力が正確に一つの出力に対
して接続しているものである。
同じものである。しかしながら、以下に述べられるよう
に、この発明の構造と操作は、このスイッチ・ノードと
は異なるものである。前記直接/交換スイッチ・ノード
とこの発明との主な相違点は、以下に述べるように、前
者はどのキュー出力からどの出力ポートに対しても接続
しており、後者は各キュー出力が正確に一つの出力に対
して接続しているものである。
発明の摘要 先の技術のスイッチング・ノードの欠点を克服する目的
で、この発明は、転送先が異なった出力ポートである前
記ノードの入力ポートに到達するデータ・パケット間
で、前記争奪問題を除去するパケット・スイッチング・
ノードを提供している。この発明はまた、争奪を軽減す
るため、及びシステムの実行及びスループットを改善す
る出力ポート転送先に従って供給されるデータパケット
を分類するパケット・スイッチング・ノードをも提供し
ている。
で、この発明は、転送先が異なった出力ポートである前
記ノードの入力ポートに到達するデータ・パケット間
で、前記争奪問題を除去するパケット・スイッチング・
ノードを提供している。この発明はまた、争奪を軽減す
るため、及びシステムの実行及びスループットを改善す
る出力ポート転送先に従って供給されるデータパケット
を分類するパケット・スイッチング・ノードをも提供し
ている。
上述した特徴及び利益を達成するために、この発明は、
供給される前記出力ポート転送先を指定する経路指定タ
グ信号を含んで供給されるデータ・パケットを処理する
パケット・スイッチング・ノードを提供する。前記パケ
ット・スイッチング・ノードは、複数の入力ポート及び
複数の出力ポートから成る。複数のキュー・セレクタ
は、前記複数の入力ポートの対応する一つに個々に結合
されたものである。それぞれの前記複数のキュー・セレ
クタは、前記データ・パケットの前記出力ポート転送先
に従って、それぞれの前記入力ポートに供給された経路
指定データ・パケットに適合されている。
供給される前記出力ポート転送先を指定する経路指定タ
グ信号を含んで供給されるデータ・パケットを処理する
パケット・スイッチング・ノードを提供する。前記パケ
ット・スイッチング・ノードは、複数の入力ポート及び
複数の出力ポートから成る。複数のキュー・セレクタ
は、前記複数の入力ポートの対応する一つに個々に結合
されたものである。それぞれの前記複数のキュー・セレ
クタは、前記データ・パケットの前記出力ポート転送先
に従って、それぞれの前記入力ポートに供給された経路
指定データ・パケットに適合されている。
複数のキュー・セットは、前記複数のキュー・セレクタ
が対応する一つに個々に結合されている。各々の前記キ
ュー・セットは、出力ポート転送先の機能のように供給
されたデータ・パケットのストア及び促進のための複数
のキューから成る。複数の出力裁定は転送先が前記対応
する出力ポートであるデータ・パケットをストアし、及
び促進する前記複数の出力ポートの対応する一つと、及
びそれぞれの前記キュー・セットの前記それぞれのキュ
ーとの間に個々に結合されたものである。前記出力裁定
は、所定の優先順位裁定方式に従って出力ポートに対応
するための、前記キューにストアされた前記データ・パ
ケットを転送するため、適合されたものである。
が対応する一つに個々に結合されている。各々の前記キ
ュー・セットは、出力ポート転送先の機能のように供給
されたデータ・パケットのストア及び促進のための複数
のキューから成る。複数の出力裁定は転送先が前記対応
する出力ポートであるデータ・パケットをストアし、及
び促進する前記複数の出力ポートの対応する一つと、及
びそれぞれの前記キュー・セットの前記それぞれのキュ
ーとの間に個々に結合されたものである。前記出力裁定
は、所定の優先順位裁定方式に従って出力ポートに対応
するための、前記キューにストアされた前記データ・パ
ケットを転送するため、適合されたものである。
前記キュー・セレクタは、各入力ポート及び前記対応す
る複数のキュー・セットの間に結合したキュー選択ロジ
ックから成っている。前記キュー選択ロジックは、前記
経路指定タグ信号に従って、前記キューが対応する一つ
に入力ポートに到達する供給されるデータ・パケットの
経路に結合されたものである。前記出力裁定ロジック
は、所定の優先順位裁定方式に従って、出力ポートに対
して前記各々のキューそれぞれに、ストアされた出力ポ
ートに関連した前記データ・パケットに、前記出力ポー
トが結合された及び供給されたものでデータ・パケット
転送先を処理するために適合されたものである。
る複数のキュー・セットの間に結合したキュー選択ロジ
ックから成っている。前記キュー選択ロジックは、前記
経路指定タグ信号に従って、前記キューが対応する一つ
に入力ポートに到達する供給されるデータ・パケットの
経路に結合されたものである。前記出力裁定ロジック
は、所定の優先順位裁定方式に従って、出力ポートに対
して前記各々のキューそれぞれに、ストアされた出力ポ
ートに関連した前記データ・パケットに、前記出力ポー
トが結合された及び供給されたものでデータ・パケット
転送先を処理するために適合されたものである。
動作に於いて、この発明のパケット・スイッチング・ノ
ードは、指令フロー・コンピュータ、またはその種の他
のもののようなマルチ・プロセッサ・コンピュータ・シ
ステムで使用されることができる。このようなコンピュ
ータ・システムは、複数の処理装置とどの処理装置によ
ってもアクセスされることのできる複数のメモリから成
る。この発明の前記パケット・スイッチング・ノード
は、前記処理装置とメモリとの間の通信リンクの一部が
使用できるようになっている。
ードは、指令フロー・コンピュータ、またはその種の他
のもののようなマルチ・プロセッサ・コンピュータ・シ
ステムで使用されることができる。このようなコンピュ
ータ・システムは、複数の処理装置とどの処理装置によ
ってもアクセスされることのできる複数のメモリから成
る。この発明の前記パケット・スイッチング・ノード
は、前記処理装置とメモリとの間の通信リンクの一部が
使用できるようになっている。
例によれば、前記システムは2つの処理装置と2つのメ
モリから成ってもよい。故に、4つの入力端、4つの出
力スイッチが、前記システムを通って転送信号に使用さ
れるようになっている。各プロセッサ及び各メモリは、
前記スイッチ・ノードの入力ポートと出力ポートに連続
されている。例えば、一つの処理サイクルの間で、プロ
セッサ1がメモリ1にデータをストアするようにする。
プロセッサ1は、入力及び出力ポート0に接続され、メ
モリ1は入力及び出力ポート0に接続されている。プロ
セッサ1は前記データ・パケットの一部である転送先
(出力ポート2)を指示している経路指定タグ信号を発
生する。前記データ・パケットは、入力ポート0で前記
パケット・スイッチング・ノードに入っている。前記キ
ュー・セレクタは、出力ポート2に結合した前記出力裁
定にデータ・パケットを、ストア及び促進する結合した
キュー・セットに於ける前記キューに対し、前記経路指
定タグ信号を読出し、データ・パケットが通過する。こ
のデータ・パケットは、そのとき前記優先順位裁定方式
及び最終到達メモリ1に基づいた出力ポート2に、前記
出力裁定が通って通過したものである。
モリから成ってもよい。故に、4つの入力端、4つの出
力スイッチが、前記システムを通って転送信号に使用さ
れるようになっている。各プロセッサ及び各メモリは、
前記スイッチ・ノードの入力ポートと出力ポートに連続
されている。例えば、一つの処理サイクルの間で、プロ
セッサ1がメモリ1にデータをストアするようにする。
プロセッサ1は、入力及び出力ポート0に接続され、メ
モリ1は入力及び出力ポート0に接続されている。プロ
セッサ1は前記データ・パケットの一部である転送先
(出力ポート2)を指示している経路指定タグ信号を発
生する。前記データ・パケットは、入力ポート0で前記
パケット・スイッチング・ノードに入っている。前記キ
ュー・セレクタは、出力ポート2に結合した前記出力裁
定にデータ・パケットを、ストア及び促進する結合した
キュー・セットに於ける前記キューに対し、前記経路指
定タグ信号を読出し、データ・パケットが通過する。こ
のデータ・パケットは、そのとき前記優先順位裁定方式
及び最終到達メモリ1に基づいた出力ポート2に、前記
出力裁定が通って通過したものである。
争奪を除去するこの発明がどのうよに、よりたやすく理
解されるかは、ストアされたデータ・パケットを有する
それぞれのキュー・セットに於ける最大のキュー及び多
くの処理サイクルが引起こしたものとする。それは入力
ポート0に接続された前記キュー・セレクタによって読
出される経路指定タグ信号を発生する。前記データ・パ
ケットは、出力ポート2の前記出力裁定にデータ・パケ
ットの経路指定する前記適当なキューにストアされるも
のである。
解されるかは、ストアされたデータ・パケットを有する
それぞれのキュー・セットに於ける最大のキュー及び多
くの処理サイクルが引起こしたものとする。それは入力
ポート0に接続された前記キュー・セレクタによって読
出される経路指定タグ信号を発生する。前記データ・パ
ケットは、出力ポート2の前記出力裁定にデータ・パケ
ットの経路指定する前記適当なキューにストアされるも
のである。
いま、プロセッサ1が出力ポート3に接続されているメ
モリ2に、データをストアするようにしたものとする。
前記適当な経路指定タグ信号が発生され、前記データ・
パケットが入力ポート1に入る。このデータ・パケット
は、出力ポート3に関連したキュー内に置かれたとき、
物理的に遅れていない上述のデータ・パケットの転送先
は、出力ポート3である。このような第2のデータ・パ
ケットは、前記第1のデータ・パケットによって経路を
指定されたところからメモリ2への妨げとはならないも
のである。
モリ2に、データをストアするようにしたものとする。
前記適当な経路指定タグ信号が発生され、前記データ・
パケットが入力ポート1に入る。このデータ・パケット
は、出力ポート3に関連したキュー内に置かれたとき、
物理的に遅れていない上述のデータ・パケットの転送先
は、出力ポート3である。このような第2のデータ・パ
ケットは、前記第1のデータ・パケットによって経路を
指定されたところからメモリ2への妨げとはならないも
のである。
一般に、各々の前記キュー・セレクタ経路指定データ・
パケットは、これらに接続された前記キュー・セットに
於ける異なった出力ポートを、異なったキューに指定し
ておく。これは、この処理段階でのパケット間の争奪を
軽減する。出力裁定である現存する唯一の争奪は、処理
すべき前記全ての入力ポートから、それらに経路指定し
た前記データ・パケットで決定しなければならない。こ
れは、前記優先順位裁定方式を満たすことによって達成
されるものである。
パケットは、これらに接続された前記キュー・セットに
於ける異なった出力ポートを、異なったキューに指定し
ておく。これは、この処理段階でのパケット間の争奪を
軽減する。出力裁定である現存する唯一の争奪は、処理
すべき前記全ての入力ポートから、それらに経路指定し
た前記データ・パケットで決定しなければならない。こ
れは、前記優先順位裁定方式を満たすことによって達成
されるものである。
この発明はN掛けるMのスイッチ・ノードから成る。こ
の発明の前記パケット・スイッチング・ノードの設計
は、それぞれ入力/出力ポートが対になったキューを使
用しているもので、それはM×Nのキューの総計の結果
による。この型のキュー装置の一つの有利な点は、これ
らの転送先に従って分類した入りデータ・パケットを見
越しており、パケットの中の争奪を軽減し、動作を改善
する。
の発明の前記パケット・スイッチング・ノードの設計
は、それぞれ入力/出力ポートが対になったキューを使
用しているもので、それはM×Nのキューの総計の結果
による。この型のキュー装置の一つの有利な点は、これ
らの転送先に従って分類した入りデータ・パケットを見
越しており、パケットの中の争奪を軽減し、動作を改善
する。
前記パケット・スイッチング・ノードは、薄く刻んだ様
式のビットに於いて満たされることのできるフレキシブ
ル・ビルディング・ブロックである。故に、ネットワー
クは大きな位相の変位で任意の大きさ及び通路幅を有し
て構成することができる。この発明は、相互接続するレ
ジスタに対する単一コンピュータに、一つのモジュール
から適当な配列を使用するため、及び多数のモジュール
に対する他の基礎が大スケール・パラレル処理システム
のためのネットワークを形成する。この発明は、どのよ
うな高速要求の応用、デジタル、パケット・スイッチド
通信に於いても使用されることができる。
式のビットに於いて満たされることのできるフレキシブ
ル・ビルディング・ブロックである。故に、ネットワー
クは大きな位相の変位で任意の大きさ及び通路幅を有し
て構成することができる。この発明は、相互接続するレ
ジスタに対する単一コンピュータに、一つのモジュール
から適当な配列を使用するため、及び多数のモジュール
に対する他の基礎が大スケール・パラレル処理システム
のためのネットワークを形成する。この発明は、どのよ
うな高速要求の応用、デジタル、パケット・スイッチド
通信に於いても使用されることができる。
この発明は、供給される出力ポート転送先を指示する経
路指定タグ信号を含んで供給されるデータ・パケットの
処理方法をも企図している。前記方法は、前記適当な出
力ポートにそれらの経路指定のため、前記データ・パケ
ットを処理する。前記方法は、その中に含まれている前
記経路指定タグ信号に従って、前記データ・パケットを
分類するステップから成る。第2ステップは、前記経路
指定タグ信号に従って、それぞれの出力ポートのそれぞ
れ一つに連合された所定のキューに於ける前記データ・
パケットのストアを含んでいる。次のステップは、前記
同一出力ポートに争奪する前記キューにストアされたデ
ータ・パケット中での裁定、または選択することから成
る。最終ステップは、前記経路指定タグ信号で確認され
た出力ポートに、前記選択されたデータ・パケットが加
えられるか、または経路指定することを含んでいる。
路指定タグ信号を含んで供給されるデータ・パケットの
処理方法をも企図している。前記方法は、前記適当な出
力ポートにそれらの経路指定のため、前記データ・パケ
ットを処理する。前記方法は、その中に含まれている前
記経路指定タグ信号に従って、前記データ・パケットを
分類するステップから成る。第2ステップは、前記経路
指定タグ信号に従って、それぞれの出力ポートのそれぞ
れ一つに連合された所定のキューに於ける前記データ・
パケットのストアを含んでいる。次のステップは、前記
同一出力ポートに争奪する前記キューにストアされたデ
ータ・パケット中での裁定、または選択することから成
る。最終ステップは、前記経路指定タグ信号で確認され
た出力ポートに、前記選択されたデータ・パケットが加
えられるか、または経路指定することを含んでいる。
たとえこの発明がコンピュータ・システム及び構造を使
用することに関して討論されているとしても、それはこ
の出願に限るものでは無い。この発明は、前記通信分野
を含んでいる出願に於いて、使用してもよいものであ
る。特に、相互接続ネットワークを使用しているこの発
明は、データ・パケットを経由したデータ及び音声情報
共に伝える電話システムに接続することができる。
用することに関して討論されているとしても、それはこ
の出願に限るものでは無い。この発明は、前記通信分野
を含んでいる出願に於いて、使用してもよいものであ
る。特に、相互接続ネットワークを使用しているこの発
明は、データ・パケットを経由したデータ及び音声情報
共に伝える電話システムに接続することができる。
図面の簡単な説明 この発明の種々の目的及び特徴は、添付図面を参照して
以下に詳述した内容に関して、よりたやすく理解するこ
とができるもので、その中で参照番号は構成成分を示し
ている。
以下に詳述した内容に関して、よりたやすく理解するこ
とができるもので、その中で参照番号は構成成分を示し
ている。
第1図はこの発明の原則にしたがったパケット・スイッ
チング・ノードの総括した実施例を示した図、 第2図は第1図の前記パケット・スイッチング・ノード
の完成による4つの入力端、4つの出力端を示した図、 第3a図及び第3b図は第2図の前記パケット・スイッ
チング・ノードの詳細な回路図、 第4図は第3図の前記パケット・スイッチング・ノード
に使用されるクロック発生器の設計を示した図、 第5a図及び第5b図は第3図の前記パケット・スイッ
チング・ノードに使用されるキュー・セレクタ・ロジッ
クの設計を示した図、 第6a図及び第6b図は第3図の前記パケット・スイッ
チング・ノードに使用されるキューの設計を示した図、 第7a図及び第7b図は第3図の前記パケット・スイッ
チング・ノードに使用される出力裁定制御ロジックの設
計を示した図、 第8a図及び第8b図は第3図の前記パケット・スイッ
チング・ノードに使用される出力裁定データ・ロジック
の設計を示した図、 第9図は第6図の前記キューに使用されたモジュロ3カ
ウンタの詳細な論理回路図、 第10図は第6図の前記キューに使用されたモジュロ4
アップ/ダウンの詳細な論理回路図、 第11図は第6図の前記キューの読出し及び書込みのデ
コーダ・ロジックを満たすための2対3のデマルチプレ
クサの詳細な論理回路図、 第12図は第7図に示す前記出力裁定制御ロジックに使
用された前記優先順位カウンタに使用されたモジュロ4
アップ・カウンタの詳細に論理回路図、 第13図及び第14図は第3図の前記パケット・スイッ
チング・ノードの時間図である。
チング・ノードの総括した実施例を示した図、 第2図は第1図の前記パケット・スイッチング・ノード
の完成による4つの入力端、4つの出力端を示した図、 第3a図及び第3b図は第2図の前記パケット・スイッ
チング・ノードの詳細な回路図、 第4図は第3図の前記パケット・スイッチング・ノード
に使用されるクロック発生器の設計を示した図、 第5a図及び第5b図は第3図の前記パケット・スイッ
チング・ノードに使用されるキュー・セレクタ・ロジッ
クの設計を示した図、 第6a図及び第6b図は第3図の前記パケット・スイッ
チング・ノードに使用されるキューの設計を示した図、 第7a図及び第7b図は第3図の前記パケット・スイッ
チング・ノードに使用される出力裁定制御ロジックの設
計を示した図、 第8a図及び第8b図は第3図の前記パケット・スイッ
チング・ノードに使用される出力裁定データ・ロジック
の設計を示した図、 第9図は第6図の前記キューに使用されたモジュロ3カ
ウンタの詳細な論理回路図、 第10図は第6図の前記キューに使用されたモジュロ4
アップ/ダウンの詳細な論理回路図、 第11図は第6図の前記キューの読出し及び書込みのデ
コーダ・ロジックを満たすための2対3のデマルチプレ
クサの詳細な論理回路図、 第12図は第7図に示す前記出力裁定制御ロジックに使
用された前記優先順位カウンタに使用されたモジュロ4
アップ・カウンタの詳細に論理回路図、 第13図及び第14図は第3図の前記パケット・スイッ
チング・ノードの時間図である。
好ましい実施例の説明 第1図を参照すると、これらはこの発明の原則に従って
パケット・スイッチング・ノード20の総括した実施例を
示している。前記パケット・スイッチング・ノード20
は、複数のキュー・セレクタ22の入力端に個々に結合さ
れた複数の入力ポート21から成る。各々の前記キュー・
セレクタ22は、キュー・セット23に対応する分離するキ
ューに個々に結合された複数の出力端を有している。複
数の出力ポート25は、複数の出力裁定24に個々に結合さ
れたものである。各々の出力裁定24は、各々のキュー・
セット23に含まれた所定のキューの出力端に結合された
複数の入力端を有している。
パケット・スイッチング・ノード20の総括した実施例を
示している。前記パケット・スイッチング・ノード20
は、複数のキュー・セレクタ22の入力端に個々に結合さ
れた複数の入力ポート21から成る。各々の前記キュー・
セレクタ22は、キュー・セット23に対応する分離するキ
ューに個々に結合された複数の出力端を有している。複
数の出力ポート25は、複数の出力裁定24に個々に結合さ
れたものである。各々の出力裁定24は、各々のキュー・
セット23に含まれた所定のキューの出力端に結合された
複数の入力端を有している。
前記パケット・スイッチング・ノード20は、データ語及
び経路指定されるべきである前記データ・パケットに出
力ポート転送先を指示する経路指定タグ信号を含んで供
給されるデータ・パケットを処理するために適合された
ものである。各々のキュー・セレクタ22は、前記経路指
定タグ信号に従ってこれらに結合した前記キュー・セッ
トに於ける前記キューに対応する一つに、前記入力ポー
トに到達する供給データ・パケットの経路を指定するた
め、設計されたものである。各々のキュー・セレクタ22
は、前記各出力ポート25に対応する複数の出力端を有し
ている。これらの各出力端は、キュー・セット23に関連
した一つのキューに個々に結合されている。故に、それ
ぞれのキュー・セットは、入力端に於いて到達するデー
タ・パケットを処理するために適合されたもので、どの
ような出力ポート25も指定しておく。
び経路指定されるべきである前記データ・パケットに出
力ポート転送先を指示する経路指定タグ信号を含んで供
給されるデータ・パケットを処理するために適合された
ものである。各々のキュー・セレクタ22は、前記経路指
定タグ信号に従ってこれらに結合した前記キュー・セッ
トに於ける前記キューに対応する一つに、前記入力ポー
トに到達する供給データ・パケットの経路を指定するた
め、設計されたものである。各々のキュー・セレクタ22
は、前記各出力ポート25に対応する複数の出力端を有し
ている。これらの各出力端は、キュー・セット23に関連
した一つのキューに個々に結合されている。故に、それ
ぞれのキュー・セットは、入力端に於いて到達するデー
タ・パケットを処理するために適合されたもので、どの
ような出力ポート25も指定しておく。
各々の出力裁定24は、各入力ポート21に対応する複数の
入力端を有している。複数出力裁定の各入力端は、転送
先が結合された前記複数の出力裁定24に前記出力ポート
25であるデータ・パケットを処理するそれぞれの各前記
キュー・セット23の一つのキューの前記出力端に個々に
結合したものである。故に、全ての入力ポート21は、全
ての出力ポート25に結合されている。各々の出力裁定24
は、それに結合された前記出力ポート25から通過される
べきである前記データ・パケットの選択をするために前
記複数の入力ポート全てから到達するデータ・パケット
を処理する出力裁定ロジックから成る。この選択処理
は、前記出力裁定ロジックによって満たされた所定の優
先順位裁定方式により、なし遂げられるものである。
入力端を有している。複数出力裁定の各入力端は、転送
先が結合された前記複数の出力裁定24に前記出力ポート
25であるデータ・パケットを処理するそれぞれの各前記
キュー・セット23の一つのキューの前記出力端に個々に
結合したものである。故に、全ての入力ポート21は、全
ての出力ポート25に結合されている。各々の出力裁定24
は、それに結合された前記出力ポート25から通過される
べきである前記データ・パケットの選択をするために前
記複数の入力ポート全てから到達するデータ・パケット
を処理する出力裁定ロジックから成る。この選択処理
は、前記出力裁定ロジックによって満たされた所定の優
先順位裁定方式により、なし遂げられるものである。
特に、前記第1のキュー・セレクタ22aは、第1のキュ
ー・セット23aのそれぞれのキューに結合した複数の出
力端を有している。前記第1のキュー・セット23aの前
記キューのそれぞれの出力端は、各々の前記出力裁定23
のそれぞれの入力端に対して1対1の形式で結合されて
いる。このように、前記第1のキューは、前記第1の出
力裁定24aに、前記第2のキューは前記第2の出力裁定
24bに、等々、結合されている。同様に、第2のキュー
・セット23bは、前記第2のキュー・セレクタ22bに結
合しており、各々の前記出力裁定24の異なった入力端
に、このキューが接続している。全てのキュー・セレク
タ及びキュー・セットの現存する前記同じ接続方式は、
前記パケット・スイッチング・ノード20に於いて使用さ
れたものである。
ー・セット23aのそれぞれのキューに結合した複数の出
力端を有している。前記第1のキュー・セット23aの前
記キューのそれぞれの出力端は、各々の前記出力裁定23
のそれぞれの入力端に対して1対1の形式で結合されて
いる。このように、前記第1のキューは、前記第1の出
力裁定24aに、前記第2のキューは前記第2の出力裁定
24bに、等々、結合されている。同様に、第2のキュー
・セット23bは、前記第2のキュー・セレクタ22bに結
合しており、各々の前記出力裁定24の異なった入力端
に、このキューが接続している。全てのキュー・セレク
タ及びキュー・セットの現存する前記同じ接続方式は、
前記パケット・スイッチング・ノード20に於いて使用さ
れたものである。
第1図に示すように、前記パケット・スイッチング・ノ
ード20は、任意数の入力端及び出力ポート21、25から成
る。N個の入力ポート21及びM個の出力ポート25で指示
できることによる前記発明の概略を第1図に示す。4つ
の入力ポートと4つの出力ポートを結合させるこのノー
ドの特定の実施例は、第2図に関して以下に述べられて
いる。
ード20は、任意数の入力端及び出力ポート21、25から成
る。N個の入力ポート21及びM個の出力ポート25で指示
できることによる前記発明の概略を第1図に示す。4つ
の入力ポートと4つの出力ポートを結合させるこのノー
ドの特定の実施例は、第2図に関して以下に述べられて
いる。
動作に於いて、例によれば、この発明の前記パケット・
スイッチング・ノードは、マルチ・プロセッサ・コンピ
ュータ・システム、指示フロー・コンピュータ、または
その種の他のものに使用されることができる。このよう
なコンピュータ・システムは、どのような処理装置によ
ってもアクセスされることができる複数の処理装置と複
数のメモリから成っている。前記パケット・スイッチン
グ・ノード20は、前記処理装置とメモリ間に通信リンク
を供給するものである。
スイッチング・ノードは、マルチ・プロセッサ・コンピ
ュータ・システム、指示フロー・コンピュータ、または
その種の他のものに使用されることができる。このよう
なコンピュータ・システムは、どのような処理装置によ
ってもアクセスされることができる複数の処理装置と複
数のメモリから成っている。前記パケット・スイッチン
グ・ノード20は、前記処理装置とメモリ間に通信リンク
を供給するものである。
プロセッサ1が入力ポート21aに接続されて、メモリ1
は出力ポート25aに接続されているものとする。例え
ば、プロセッサ1がメモリ1にデータをストアしようと
する。プロセッサ1は前記データ・パケットの一部であ
る前記転送先(メモリ1)を指示する経路指定タグ信号
を発明する。前記データ・パケットは、入力ポート21a
で前記パケット・スイッチング・ノード20に入る。前記
第1のキュー・セレクタ22aが前記経路指定タグ信号を
読出し、前記論理回路がこれら出力ポート25aに結合し
た前記第1の出力裁定24aに対して、データ・パケット
の経路指定する前記第1のキュー・セット23aのキュー
に、前記データ・パケットを配置する。このデータ・パ
ケットは、メモリポート1を通るときに、前記出力裁定
ロジックによって満たされた前記優先順位裁定方式の基
礎を形成するものである。
は出力ポート25aに接続されているものとする。例え
ば、プロセッサ1がメモリ1にデータをストアしようと
する。プロセッサ1は前記データ・パケットの一部であ
る前記転送先(メモリ1)を指示する経路指定タグ信号
を発明する。前記データ・パケットは、入力ポート21a
で前記パケット・スイッチング・ノード20に入る。前記
第1のキュー・セレクタ22aが前記経路指定タグ信号を
読出し、前記論理回路がこれら出力ポート25aに結合し
た前記第1の出力裁定24aに対して、データ・パケット
の経路指定する前記第1のキュー・セット23aのキュー
に、前記データ・パケットを配置する。このデータ・パ
ケットは、メモリポート1を通るときに、前記出力裁定
ロジックによって満たされた前記優先順位裁定方式の基
礎を形成するものである。
前記パケット・スイッチング・ノード20は、それによっ
て処理されたデータ・パケット間で争奪を軽減するため
に設計されたものである。どのようなパケット・スイッ
チング・ノードであっても争奪を軽減することがよりた
やすく理解でき、色々の処理サイクルが生じたとする
と、ストアされたデータ・パケットを有する各キュー・
セット23に於ける最大のキューとする。メモリ1にデー
タをストアしようとプロセッサ1で再考する。それは入
力ポート21aに結合した前記第1のキュー・セレクタ21
aによって読出される経路指定タグ信号を発生する。前
記データパケットは、出力ポート25aのため前記第1の
出力裁定24aに対してデータ・パケットを経路指定する
前記第1のキュー・セット23aの適当なキューにストア
されるものである。
て処理されたデータ・パケット間で争奪を軽減するため
に設計されたものである。どのようなパケット・スイッ
チング・ノードであっても争奪を軽減することがよりた
やすく理解でき、色々の処理サイクルが生じたとする
と、ストアされたデータ・パケットを有する各キュー・
セット23に於ける最大のキューとする。メモリ1にデー
タをストアしようとプロセッサ1で再考する。それは入
力ポート21aに結合した前記第1のキュー・セレクタ21
aによって読出される経路指定タグ信号を発生する。前
記データパケットは、出力ポート25aのため前記第1の
出力裁定24aに対してデータ・パケットを経路指定する
前記第1のキュー・セット23aの適当なキューにストア
されるものである。
いま、プロセッサ1が出力ポート25bに接続されている
メモリ2内にデータをストアしようとしたとする。前記
適当な経路指定タグ信号は、入力ポート21aに於いて発
生され、且つ前記データパケットが入るものである。こ
のデータ・パケットは、出力ポート25bに関連した前記
キューに配置されたとき、転送先がメモリ1である上述
したデータ・パケットに物理的に遅れていないものであ
る。このように前記第2のデータ・パケットは、前記第
1のデータ・パケットによってメモリ2に経路指定する
ことから妨げられないものである。
メモリ2内にデータをストアしようとしたとする。前記
適当な経路指定タグ信号は、入力ポート21aに於いて発
生され、且つ前記データパケットが入るものである。こ
のデータ・パケットは、出力ポート25bに関連した前記
キューに配置されたとき、転送先がメモリ1である上述
したデータ・パケットに物理的に遅れていないものであ
る。このように前記第2のデータ・パケットは、前記第
1のデータ・パケットによってメモリ2に経路指定する
ことから妨げられないものである。
従って、それぞれの前記キュー・セレクタ21の経路デー
タ・パケットは、キュー・セット23に関連した異なった
キューの中に異なった出力ポートを指定しておく。これ
は、この処理段階でのパケット間の争奪を軽減する。前
記現存する唯一の争奪は、出力裁定24に於いてであり、
処理すべき前記データ・パケットのために決定しなけれ
ばならない。これは、前記出力裁定ロジックによって満
たされた前記優先順位裁定方式により、なし遂げられる
ものである。
タ・パケットは、キュー・セット23に関連した異なった
キューの中に異なった出力ポートを指定しておく。これ
は、この処理段階でのパケット間の争奪を軽減する。前
記現存する唯一の争奪は、出力裁定24に於いてであり、
処理すべき前記データ・パケットのために決定しなけれ
ばならない。これは、前記出力裁定ロジックによって満
たされた前記優先順位裁定方式により、なし遂げられる
ものである。
前記出力裁定24によって満たされた前記適当な優先順位
裁定方式は、一般に巡回優先順位方式として知ることが
できる。統計的に、この優先順位方式は、選択されたこ
とによる等しい見込みのそれぞれのデータ・パケットが
与えられる。しかしながら、確かな例で、この方式は、
それが前記スイッチング・ノード20を現存するまで優先
順位に保持する最高の優先順位で前記パケットのような
設計された前記出力裁定ロジックを有していることによ
って限定できるものである。また、おそかれ早かれ、あ
らゆるデータ・パケットでも最高の優先順位が与えられ
る。この方式は、あらゆるデータ・パケットはサービス
が保証され、且つこのように前記スイッチング・ノード
20から出される手段を提供する。前記ロジックは、後述
する第7図に関連して、より詳細に述べられるこの優先
順位方式に関連したものである。
裁定方式は、一般に巡回優先順位方式として知ることが
できる。統計的に、この優先順位方式は、選択されたこ
とによる等しい見込みのそれぞれのデータ・パケットが
与えられる。しかしながら、確かな例で、この方式は、
それが前記スイッチング・ノード20を現存するまで優先
順位に保持する最高の優先順位で前記パケットのような
設計された前記出力裁定ロジックを有していることによ
って限定できるものである。また、おそかれ早かれ、あ
らゆるデータ・パケットでも最高の優先順位が与えられ
る。この方式は、あらゆるデータ・パケットはサービス
が保証され、且つこのように前記スイッチング・ノード
20から出される手段を提供する。前記ロジックは、後述
する第7図に関連して、より詳細に述べられるこの優先
順位方式に関連したものである。
前記キュー・セレクタ22及び前記出力裁定24は、共に所
定のハンドシェイキング・プロトコルを満たすために適
合される。このプロトコルは、前記ノード20を通って転
送サイクルの間失われないデータが順序良く命令される
ものである。ハンドシェイキング・プロトコルは、コン
ピュータ技術に於いては周知のものであるから、ここで
詳細に述べないことにする。しかしながら、前記キュー
・セレクタ22と出力裁定24共に、前記プロトコルが満た
される前記ロジックは、後述する第5図及び第7図に関
連して、いくつか詳細に述べている。この発明の特徴の
ハンドシェイキング・プロトコルは、ビルディング・ブ
ロックのような前記スイッチング・ノードに利用されて
いる設計されるべきであるマルチステージ相互接続ネッ
トワークを見越している。
定のハンドシェイキング・プロトコルを満たすために適
合される。このプロトコルは、前記ノード20を通って転
送サイクルの間失われないデータが順序良く命令される
ものである。ハンドシェイキング・プロトコルは、コン
ピュータ技術に於いては周知のものであるから、ここで
詳細に述べないことにする。しかしながら、前記キュー
・セレクタ22と出力裁定24共に、前記プロトコルが満た
される前記ロジックは、後述する第5図及び第7図に関
連して、いくつか詳細に述べている。この発明の特徴の
ハンドシェイキング・プロトコルは、ビルディング・ブ
ロックのような前記スイッチング・ノードに利用されて
いる設計されるべきであるマルチステージ相互接続ネッ
トワークを見越している。
いま、第1図に示される前記パケット・スイッチング・
ノードの4つの入力端、4つの出力端の完成を第2図に
示す。このパケット・スイッチング・ノード20は、4つ
の入力ポート21、4つのキュー・セレクタ22、4つのキ
ュー・セット23、4つの出力裁定24、そして4つの出力
ポート25から成る。それぞれのキュー・セット23は、こ
れらの各キュー・セレクタ22の出力端と、それぞれの前
記4つの出力裁定24の入力端との間に結合された4つの
キューから成る。
ノードの4つの入力端、4つの出力端の完成を第2図に
示す。このパケット・スイッチング・ノード20は、4つ
の入力ポート21、4つのキュー・セレクタ22、4つのキ
ュー・セット23、4つの出力裁定24、そして4つの出力
ポート25から成る。それぞれのキュー・セット23は、こ
れらの各キュー・セレクタ22の出力端と、それぞれの前
記4つの出力裁定24の入力端との間に結合された4つの
キューから成る。
第2図に示された前記パケット・スイッチング・ノード
の詳細な回路図を第3図に示す。第3図は、第3a図及
び第3b図から成り、完成した図を得るために互いに隣
接して配置されるべきである。このノードは、入力ポー
ト21a〜d、キュー・セレクタ22a〜d、4つのキュー
23a-1から23a-4他から成るキュー・セット23a〜d、
4つの出力裁定24a〜d、そて4つの出力ポート25a〜
dから成っている。加うるに、クロック発生器26は、前
記ノード20の前記種々の構成成分に結合されたものであ
る。前記各構成成分は、スイッチング・ノード20の他の
構成成分に接続された信号線に示されるようになってい
る。前記それぞれの4つのキュー・セレクタ22は、個々
のブロックのように示されるものである。それぞれの適
当なキューセット23は、個々のブロックのように示され
る。各出力裁定24は、データ・ロジック24a-1から24d
-1、及び制御ロジック24a-2から24d-2とから成ってい
る2つのブロックに示されている。
の詳細な回路図を第3図に示す。第3図は、第3a図及
び第3b図から成り、完成した図を得るために互いに隣
接して配置されるべきである。このノードは、入力ポー
ト21a〜d、キュー・セレクタ22a〜d、4つのキュー
23a-1から23a-4他から成るキュー・セット23a〜d、
4つの出力裁定24a〜d、そて4つの出力ポート25a〜
dから成っている。加うるに、クロック発生器26は、前
記ノード20の前記種々の構成成分に結合されたものであ
る。前記各構成成分は、スイッチング・ノード20の他の
構成成分に接続された信号線に示されるようになってい
る。前記それぞれの4つのキュー・セレクタ22は、個々
のブロックのように示されるものである。それぞれの適
当なキューセット23は、個々のブロックのように示され
る。各出力裁定24は、データ・ロジック24a-1から24d
-1、及び制御ロジック24a-2から24d-2とから成ってい
る2つのブロックに示されている。
第3図の前記パケット・スイッチング・ノード20から成
っている各々の前記構成成分は、第4図乃至第8図に詳
細に示されるものである。これらの回路の設計及び構造
についての詳細な審議は、これらの率直な設計を特に不
要にすべきであろう。しかしながら、構成成分の設計ま
たは動作は、詳細に述べられるようによくは知られてい
ない。それは、これらの回路が前記論理方程式で要求さ
れた手段とこれらの中で具体化された、望ましい前記論
理方程式と意思決定アルゴリズムを満たした、前記可能
な多くの論理回路のほんの少しが示されることが理解さ
れるべきである。
っている各々の前記構成成分は、第4図乃至第8図に詳
細に示されるものである。これらの回路の設計及び構造
についての詳細な審議は、これらの率直な設計を特に不
要にすべきであろう。しかしながら、構成成分の設計ま
たは動作は、詳細に述べられるようによくは知られてい
ない。それは、これらの回路が前記論理方程式で要求さ
れた手段とこれらの中で具体化された、望ましい前記論
理方程式と意思決定アルゴリズムを満たした、前記可能
な多くの論理回路のほんの少しが示されることが理解さ
れるべきである。
第3図の前記パケット・スイッチング・ノード20に於い
て使用されるクロック発生器26の前記設計を第4図に示
す。種々の入力と出力線、及び第4図に詳細に述べられ
ている同一の信号は、上述した第3図及び第5図乃至第
8図に於ける同一の信号線に対応する。前記クロック発
生器26は、デコーダ32とリセット・フリップ・フロップ
31に結合した、3つに分れたカウンタ34を含んでいる。
前記3つに分れたカウンタ34は、フリップ・フロップ3
0、フィードバック・ゲート33及びバッファ35から成
る。動作に於いて、前記カウンタ34は、前記シーケンス
00、01、10、00、…に於けるクロック信号出力
を発生する。これらの信号は、前記デコーダ32によって
REQφ、GRAφ、及びXFERφが3つのクロック
位相で変えられるものである。前記リセットフリップ・
フロップ31が、前記システムのため同位相のRESET
信号を生じるための前記クロック信号と共に、MAST
ER RESET信号と同時に発生する。
て使用されるクロック発生器26の前記設計を第4図に示
す。種々の入力と出力線、及び第4図に詳細に述べられ
ている同一の信号は、上述した第3図及び第5図乃至第
8図に於ける同一の信号線に対応する。前記クロック発
生器26は、デコーダ32とリセット・フリップ・フロップ
31に結合した、3つに分れたカウンタ34を含んでいる。
前記3つに分れたカウンタ34は、フリップ・フロップ3
0、フィードバック・ゲート33及びバッファ35から成
る。動作に於いて、前記カウンタ34は、前記シーケンス
00、01、10、00、…に於けるクロック信号出力
を発生する。これらの信号は、前記デコーダ32によって
REQφ、GRAφ、及びXFERφが3つのクロック
位相で変えられるものである。前記リセットフリップ・
フロップ31が、前記システムのため同位相のRESET
信号を生じるための前記クロック信号と共に、MAST
ER RESET信号と同時に発生する。
第5図は第5a図及び第5b図から成り、これらは完全
な図面を形成するために合わせるべきもので、上述の第
3図に関連して示されている。第5図は、第3図のそれ
ぞれ前記キュー・セレクタ22と関連したキュー・セレク
タ・ロジックの設計を示したものである。また、前記そ
れぞれの信号線は、第4図乃至8に示される前記他の構
成成分の前記信号線に、確認され及び対応するものであ
る。前記キュー・セレクタ・ロジックは、タグ・デコー
ダ40、許可世代交替ロジック41、及び8つの入力端、1
対4のデマルチプレクサ42から成る。動作に於いて、こ
のロジックが、前記要求位相から成るREQ0クロック
の開始で、要求信号、2つのタグ・ビット及び8つのデ
ータ・ビットを受ける。前記タグ信号は、前記1対4の
デマルチプレクサ42で使用される前記4つのキューの一
つを選択する前記タグ・デコーダ40によって解読され
る。選択したキューが一杯でなければ、前記i番目のキ
ューからFULLiが指示され、そのとき前記1対4の
デマルチプレクサは可能化されるものであり、GRAN
T信号は前記許可世代交替ロジック41によって生じられ
る。前記選択したキューが一杯であれば、そのときGR
ANT信号以外のものが与えられる。
な図面を形成するために合わせるべきもので、上述の第
3図に関連して示されている。第5図は、第3図のそれ
ぞれ前記キュー・セレクタ22と関連したキュー・セレク
タ・ロジックの設計を示したものである。また、前記そ
れぞれの信号線は、第4図乃至8に示される前記他の構
成成分の前記信号線に、確認され及び対応するものであ
る。前記キュー・セレクタ・ロジックは、タグ・デコー
ダ40、許可世代交替ロジック41、及び8つの入力端、1
対4のデマルチプレクサ42から成る。動作に於いて、こ
のロジックが、前記要求位相から成るREQ0クロック
の開始で、要求信号、2つのタグ・ビット及び8つのデ
ータ・ビットを受ける。前記タグ信号は、前記1対4の
デマルチプレクサ42で使用される前記4つのキューの一
つを選択する前記タグ・デコーダ40によって解読され
る。選択したキューが一杯でなければ、前記i番目のキ
ューからFULLiが指示され、そのとき前記1対4の
デマルチプレクサは可能化されるものであり、GRAN
T信号は前記許可世代交替ロジック41によって生じられ
る。前記選択したキューが一杯であれば、そのときGR
ANT信号以外のものが与えられる。
第6図は第6a図及び第6b図から成り、完全な図面と
するために第3図と幾分か同様に結合されるべきであ
る。第6図に示される前記キューそれぞれの設計は、第
3図に示す。3つのデータ・パケットは、ストレージ・
レジスタ50a〜cにストアされることができる。前記ロ
ジックの剰余は、前記キューの動作で制御される。この
ロジックは、書込みデコーダ53に結合したバック・ポイ
ンタ52、そして読出しデコーダ55に結合したフロント・
ポインタ54から成る。これらの構成成分は、8つの入力
端のマルチプレクサ51、ステータス・デコーダ57に結合
されたステータス・カウンタ56、カウンタ可能化ロジッ
ク58、そしてタイミング・フリップ・フロップ59が結合
されたものである。
するために第3図と幾分か同様に結合されるべきであ
る。第6図に示される前記キューそれぞれの設計は、第
3図に示す。3つのデータ・パケットは、ストレージ・
レジスタ50a〜cにストアされることができる。前記ロ
ジックの剰余は、前記キューの動作で制御される。この
ロジックは、書込みデコーダ53に結合したバック・ポイ
ンタ52、そして読出しデコーダ55に結合したフロント・
ポインタ54から成る。これらの構成成分は、8つの入力
端のマルチプレクサ51、ステータス・デコーダ57に結合
されたステータス・カウンタ56、カウンタ可能化ロジッ
ク58、そしてタイミング・フリップ・フロップ59が結合
されたものである。
各キュー、例えばキュー23a-1は次のように動作する。
データ・パケットは、前記キュー・セレクタ22で前記1
対4のデマルチプレクサ42から前記キューの後に受け
る。前記キュー23a-1が一杯でなければ、前記ステータ
ス・デコーダ57によって指示され、データ・パケットは
前記バック・ポインタ52によって指示された前記レジス
タ50の一つに書込まれるようになる。前記選択したレジ
スタ50は、XFERφクロックにより信号された前記伝
達位相の間で、前記書込みデコーダ53によって可能化
される。次の要求を受取り次第、前記増加量の動作を制
御する前記タイミング・フリップ・フロップ59bにより
可能化すると、前記バック・ポインタが増加する。クロ
ック・パルスを書込みデコーダ53に送ることで、タイミ
ング・フリップ・フロップ59aによって終了するもので
ある。それは、前記レジスタ50がレベル・トリガされる
と、このタイミング・フリップ・フロップが唯一必要と
されて外に指示される。これらがエッジ・トリガされる
と、前記回路構成から移されることができる。
データ・パケットは、前記キュー・セレクタ22で前記1
対4のデマルチプレクサ42から前記キューの後に受け
る。前記キュー23a-1が一杯でなければ、前記ステータ
ス・デコーダ57によって指示され、データ・パケットは
前記バック・ポインタ52によって指示された前記レジス
タ50の一つに書込まれるようになる。前記選択したレジ
スタ50は、XFERφクロックにより信号された前記伝
達位相の間で、前記書込みデコーダ53によって可能化
される。次の要求を受取り次第、前記増加量の動作を制
御する前記タイミング・フリップ・フロップ59bにより
可能化すると、前記バック・ポインタが増加する。クロ
ック・パルスを書込みデコーダ53に送ることで、タイミ
ング・フリップ・フロップ59aによって終了するもので
ある。それは、前記レジスタ50がレベル・トリガされる
と、このタイミング・フリップ・フロップが唯一必要と
されて外に指示される。これらがエッジ・トリガされる
と、前記回路構成から移されることができる。
それぞれの時間データ・パケットが受けられ、前記ステ
ーダス・カウンタ56が増加される。各時間データ・パケ
ットが転送されるものであり、前記ステータス・カウン
タ56が減少される。前記動作を実行することは、前記キ
ュー・セレクタ22から増加後のインクバック(INCB
ACK)信号、そして前記出力裁定24から増加前のイン
クフロント(INCFRONT)信号を審査する前記カ
ウンタ可能化ロジック58により、決定するものである。
前記ステータス・カウンタ56が00であれば、そのとき
前記ステータス・デコーダ・ロジック57が空のステート
を指示し、前記ステータス・カウンタ56が11であれ
ば、前記ステータス・デコーダ・ロジック57が前記一杯
のステートを指示する。
ーダス・カウンタ56が増加される。各時間データ・パケ
ットが転送されるものであり、前記ステータス・カウン
タ56が減少される。前記動作を実行することは、前記キ
ュー・セレクタ22から増加後のインクバック(INCB
ACK)信号、そして前記出力裁定24から増加前のイン
クフロント(INCFRONT)信号を審査する前記カ
ウンタ可能化ロジック58により、決定するものである。
前記ステータス・カウンタ56が00であれば、そのとき
前記ステータス・デコーダ・ロジック57が空のステート
を指示し、前記ステータス・カウンタ56が11であれ
ば、前記ステータス・デコーダ・ロジック57が前記一杯
のステートを指示する。
いかなる時にも前記ステータス・デコーダ57は、空では
ない前記キューを指示するものであり、信号は出力ポー
ト25に対応する前記キューの前からデータ・パケットを
出力する要求となる前記出力裁定24に送られるものであ
る。前記出力裁定24が選択するこのキュー及び前記デー
タ・パケットが転送されると、前記インクフロント信号
は活動的になり、前記位相を転送する前記フロント・ポ
インタ54が増加する。前記読出しデコーダ55は、前記フ
ロント・デコーダ54から前記信号を解読し、そして前記
8つの入力端のマルチプレクサ51に使用する前記キュー
の前に出るために前記選択されたレジスタ50から前記出
力を可能化する。
ない前記キューを指示するものであり、信号は出力ポー
ト25に対応する前記キューの前からデータ・パケットを
出力する要求となる前記出力裁定24に送られるものであ
る。前記出力裁定24が選択するこのキュー及び前記デー
タ・パケットが転送されると、前記インクフロント信号
は活動的になり、前記位相を転送する前記フロント・ポ
インタ54が増加する。前記読出しデコーダ55は、前記フ
ロント・デコーダ54から前記信号を解読し、そして前記
8つの入力端のマルチプレクサ51に使用する前記キュー
の前に出るために前記選択されたレジスタ50から前記出
力を可能化する。
前記出力裁定制御ロジック24a-2は、第7図に示され
る。第7図は第7a図及び第7b図から成り、上述の第
3図に関連して表示されるように完全な図面を得るため
に結合されるものである。それぞれの回路は、裁定ロジ
ック60から成る前記出力裁定制御ロジック24a〜c、イ
ンクフロント信号発生ロジック61、優先順位カウンタ62
及び優先順位カウンタ可能化ロジック63から成ってい
る。動作に於いて、前記裁定ロジック60は、前記対応す
る出力ポート25からパケットを転送する“空でない”信
号によって4つのキューの総計からの要求を受けること
ができる。一つのキューは、前記優先順位カウンタ62に
より、指示される前記優先順位に従って選択されるもの
であり、要求外の信号は出力される。前記優先順位カウ
ンタ62が増加され、このような優先順位は信号が前記優
先順位カウン可能化ロジック63から受けられるとき変化
する。このような信号は、最高の優先順位の前記データ
・パケットが転送されるときのみ作られるものであり、
これらは信号の許可を受けることによって指示されるも
のである。前記インクフロント発生ロジック61が、許可
信号を受けたときに前記選択されたキューのフロント・
ポインタの増加量に対して信号を送る。前記裁定ロジッ
ク60の前記出力は、前記出力裁定データ・ロジック24a
-1を制御する。前記出力裁定データ・ロジック24a-1
は、第8図に示されるもので、この出力ポート25に前記
選択されたキューを接続する8つの入力端、4対1のマ
ルチプレクサから成る。第8図は第8a図及び第8b図
から成り、完全な図面にするために第3図に関連して上
述して表示したように結合されている。
る。第7図は第7a図及び第7b図から成り、上述の第
3図に関連して表示されるように完全な図面を得るため
に結合されるものである。それぞれの回路は、裁定ロジ
ック60から成る前記出力裁定制御ロジック24a〜c、イ
ンクフロント信号発生ロジック61、優先順位カウンタ62
及び優先順位カウンタ可能化ロジック63から成ってい
る。動作に於いて、前記裁定ロジック60は、前記対応す
る出力ポート25からパケットを転送する“空でない”信
号によって4つのキューの総計からの要求を受けること
ができる。一つのキューは、前記優先順位カウンタ62に
より、指示される前記優先順位に従って選択されるもの
であり、要求外の信号は出力される。前記優先順位カウ
ンタ62が増加され、このような優先順位は信号が前記優
先順位カウン可能化ロジック63から受けられるとき変化
する。このような信号は、最高の優先順位の前記データ
・パケットが転送されるときのみ作られるものであり、
これらは信号の許可を受けることによって指示されるも
のである。前記インクフロント発生ロジック61が、許可
信号を受けたときに前記選択されたキューのフロント・
ポインタの増加量に対して信号を送る。前記裁定ロジッ
ク60の前記出力は、前記出力裁定データ・ロジック24a
-1を制御する。前記出力裁定データ・ロジック24a-1
は、第8図に示されるもので、この出力ポート25に前記
選択されたキューを接続する8つの入力端、4対1のマ
ルチプレクサから成る。第8図は第8a図及び第8b図
から成り、完全な図面にするために第3図に関連して上
述して表示したように結合されている。
第9図は、第6図に示されるキュー23に於ける前記バッ
ク・ポインタ52とフロント・ポインタ54を満たすための
モジュロ3カウンタの詳細な論理回路図を示す。第10
図は、第6図に示される前記キュー23に於ける前記モジ
ュロ4アップ/ダウン・カウンタ56の詳細な論理回路図
を示す。第11図は、第6図に於ける前記キュー23に於
ける前記書込みデコーダ・ロジック53と読出しデコーダ
・ロジック55を満たすための2対3のデマルチプレクサ
の詳細な論理回路図を示す。第12図は第7図に示され
る前記出力裁定制御ロジック24a-2に於ける前記優先カ
ウンタ62を満たすためのモジュロ4アップ・カウンタの
詳細なロジックを示す。
ク・ポインタ52とフロント・ポインタ54を満たすための
モジュロ3カウンタの詳細な論理回路図を示す。第10
図は、第6図に示される前記キュー23に於ける前記モジ
ュロ4アップ/ダウン・カウンタ56の詳細な論理回路図
を示す。第11図は、第6図に於ける前記キュー23に於
ける前記書込みデコーダ・ロジック53と読出しデコーダ
・ロジック55を満たすための2対3のデマルチプレクサ
の詳細な論理回路図を示す。第12図は第7図に示され
る前記出力裁定制御ロジック24a-2に於ける前記優先カ
ウンタ62を満たすためのモジュロ4アップ・カウンタの
詳細なロジックを示す。
第13図及び第14図は、第3図の前記パケット・スイ
ッチング・ノードの時間説明図を示す。第13図は最悪
の場合の時間解析で、前記キューが空のとき、一つのデ
ータ・パケットにストア及び転送する。第14図は前記
キューが2つのデータ・パケットをストアしたときの最
悪の場合の時間解析を示したもので、一つのデータ・パ
ケットに一杯になるようストアし、一つのデータ・パケ
ットを転送する。点線は、出現できる適当な信号の最短
の時間を表示している。前記矢印は、前記矢印を出して
いる出来事の起きていることに応じて発生する出来事に
より、経路指定されるものである。
ッチング・ノードの時間説明図を示す。第13図は最悪
の場合の時間解析で、前記キューが空のとき、一つのデ
ータ・パケットにストア及び転送する。第14図は前記
キューが2つのデータ・パケットをストアしたときの最
悪の場合の時間解析を示したもので、一つのデータ・パ
ケットに一杯になるようストアし、一つのデータ・パケ
ットを転送する。点線は、出現できる適当な信号の最短
の時間を表示している。前記矢印は、前記矢印を出して
いる出来事の起きていることに応じて発生する出来事に
より、経路指定されるものである。
この発明は、供給される前記出力ポート転送先を指示す
る経路指定タグ信号を含んで供給されるデータ・パケッ
トを処理する方法をも企図している。前記方法は前記適
当な出力ポートにそれらを経路指定するため前記データ
・パケットを処理する。
る経路指定タグ信号を含んで供給されるデータ・パケッ
トを処理する方法をも企図している。前記方法は前記適
当な出力ポートにそれらを経路指定するため前記データ
・パケットを処理する。
前記方法は、その中に含まれた前記経路指定タグ信号に
従って前記データ・パケットの分類をするステップから
成る。前記分類機能は、前記キュー・セレクタによって
なし遂げられる。第2のステップは、前記経路指定タグ
信号に従って前記それぞれの出力ポートの一つに個々に
関連した所定のキューに於ける前記データ・パケットを
ストアすることを含む。
従って前記データ・パケットの分類をするステップから
成る。前記分類機能は、前記キュー・セレクタによって
なし遂げられる。第2のステップは、前記経路指定タグ
信号に従って前記それぞれの出力ポートの一つに個々に
関連した所定のキューに於ける前記データ・パケットを
ストアすることを含む。
次のステップは、前記同一出力ポートに争奪する前記キ
ューにストアされたデータ・パケットの中から、裁定ま
たは選択することから成る。前記裁定処理は、前記出力
裁定によってなし遂げられるものである。前記最終ステ
ップは、前記経路指定タグ信号に於いて確認された前記
出力ポートに前記選択されたデータ・パケットで、供給
されるか、または経路指定を含んでいる。この最終ステ
ップは前記出力裁定によってなし遂げられるものでもあ
る。
ューにストアされたデータ・パケットの中から、裁定ま
たは選択することから成る。前記裁定処理は、前記出力
裁定によってなし遂げられるものである。前記最終ステ
ップは、前記経路指定タグ信号に於いて確認された前記
出力ポートに前記選択されたデータ・パケットで、供給
されるか、または経路指定を含んでいる。この最終ステ
ップは前記出力裁定によってなし遂げられるものでもあ
る。
このように、これらはマルチ・コンピュータまたはパラ
レル・コンピュータ応用に於けるスイッチ・ノードに使
用されることができる新しい、そして改善したパケット
・スイッチング・ノードを述べている。前記パケット・
スイッチング・ノードは、転送先が異なった出力ポート
である前記ノードの入力ポートに到達するデータ・パケ
ット間での前記争奪の問題を除去する。前記パケット・
スイッチング・ノードは、争奪を軽減するためにそれぞ
れの入力ポートに接続された複数のキューを利用してい
る出力ポート転送先に従って、供給されるデータ・パケ
ットを分類する。この発明は、実行及び高いスループッ
トを改善したパケット・スイッチング・ノードをも提供
するものである。この発明は、争奪及びシステムのスル
ープット増加を除去するため作用するパケット・スイッ
チング・ノードに於いて、使用するためのデータの処理
方法をも提供するものである。
レル・コンピュータ応用に於けるスイッチ・ノードに使
用されることができる新しい、そして改善したパケット
・スイッチング・ノードを述べている。前記パケット・
スイッチング・ノードは、転送先が異なった出力ポート
である前記ノードの入力ポートに到達するデータ・パケ
ット間での前記争奪の問題を除去する。前記パケット・
スイッチング・ノードは、争奪を軽減するためにそれぞ
れの入力ポートに接続された複数のキューを利用してい
る出力ポート転送先に従って、供給されるデータ・パケ
ットを分類する。この発明は、実行及び高いスループッ
トを改善したパケット・スイッチング・ノードをも提供
するものである。この発明は、争奪及びシステムのスル
ープット増加を除去するため作用するパケット・スイッ
チング・ノードに於いて、使用するためのデータの処理
方法をも提供するものである。
上述した実施例は、この発明の前記原則に示している出
願の多くの特有の実施例のいくつかが単に示されること
で理解できるものである。明らかに、多数の、そして変
化した他の装置は、この発明の精神及び範囲からそれる
ことのない当業者によって、たやすく発明することがで
きる。とりわけ、相互接続ネットワークで使用している
この発明は、データ・パケットによってデータ及び音声
情報共に伝送する電話システムを接続することができ
る。
願の多くの特有の実施例のいくつかが単に示されること
で理解できるものである。明らかに、多数の、そして変
化した他の装置は、この発明の精神及び範囲からそれる
ことのない当業者によって、たやすく発明することがで
きる。とりわけ、相互接続ネットワークで使用している
この発明は、データ・パケットによってデータ及び音声
情報共に伝送する電話システムを接続することができ
る。
Claims (6)
- 【請求項1】被供給データ・パケットに対する出力ポー
ト転送先を指示する信号を含んで供給されるデータ・パ
ケットを処理するパケット・スイッチング・ノードで、 複数の入力ポートと、 複数の出力ポートと、 前記データ・パケットの出力ポート転送先に従って前記
入力ポートのそれぞれに供給されたデータ・パケットの
経路指定するために、前記複数の入力ポートの対応する
一つに個々に結合された複数のキュー選択手段と、 出力ポート転送先の機能として、それらに供給されたデ
ータ・パケットをストアし且つ転送するための複数のキ
ューをそれぞれ含む、前記複数のキュー選択手段の対応
する一つに個々に結合された複数のキュー・セットと、
及び 所定の優先順位裁定方式に従って、前記対応する出力ポ
ートに前記キューにストアされたデータ・パケットを伝
えるため、転送先が前記対応する出力ポートであるデー
タ・パケットをストアし且つ転送する、前記複数の出力
ポートの対応する一つとそれぞれの前記キューのそれぞ
れのキューとの間に個々に結合された、複数の出力裁定
手段と、 を具備するパケット・スイッチング・ノード。 - 【請求項2】被供給データ・パケットに対する出力ポー
ト転送先を指示する信号を含んで供給されるデータ・パ
ケットを処理するためのパケット・スイッチング・ノー
ドで、 複数の入力ポートと、 複数の出力ポートと、 前記複数の入力ポートの対応する一つに結合された入力
端と複数の出力端をそれぞれ有する、前記データ・パケ
ットの出力ポート転送先に従って前記入力ポートのそれ
ぞれに供給されたデータ・パケットを経路指定するため
の、複数のキュー選択手段と、 入力端と出力端をそれぞれ有し且つそれぞれの入力端が
前記対応するキュー選択手段の出力端に結合されている
複数のキューをそれぞれ具備する、出力ポート転送先の
機能としてそれらに供給されたデータ・パケットをスト
アし且つ転送するため、前記複数のキュー選択手段の対
応する一つに個々に結合された複数のキュー・セット
と、及び 前記対応する出力ポートに結合された出力端をそれぞれ
有し、且つ転送先が前記対応する出力ポートであるデー
タ・パケットをストアし転送するそれぞれの前記キュー
・セットのそれぞれのキューの出力端に結合された複数
の入力端をそれぞれ有する、所定の優先順位裁定方式に
従って前記複数の出力ポートの対応する一つに、前記キ
ュー・セットのそれぞれの関連するキューにストアされ
たデータ・パケットを伝えるための複数の出力裁定手段
と、 を具備するパケット・スイッチング・ノード。 - 【請求項3】被供給データ・パケットに対する出力ポー
ト転送先を指示する経路指定タグ信号を含んで供給され
るデータ・パケットを処理するためのパケット・スイッ
チング・ノードで、 複数の入力ポートと、 複数の出力ポートと、 転送先が前記出力ポートの特定の一つであるデータ・パ
ケットを個々に処理し、且つストアする複数のキューを
それぞれ具備する、前記複数の入力ポートに個々に結合
された複数のキュー・セットと、 前記経路指定タグ信号に従って前記キューの対応する一
つに、前記入力ポートに到達する供給されたデータ・パ
ケットを経路指定するための、前記入力ポートのそれぞ
れと対応する複数のキュー・セットとの間に結合された
キュー選択ロジックと、及び 転送先が、所定の優先順位裁定方式に従ってその出力ポ
ートに、前記それぞれのキューのそれぞれにストアされ
たその出力ポートに関連するデータ・パケットを供給す
るための前記出力ポートであるデータ・パケットを処理
する、それぞれの出力ポートと前記複数のそれぞれのキ
ュー・セットのそれぞれのキューとの間に結合された出
力裁定ロジックと、 を具備するパケット・スイッチング・ノード。 - 【請求項4】適当な出力ポートにデータ・パケットを経
路指定するために被供給データ・パケットに対する、出
力ポート転送先を指示する経路指定タグ信号を含んでい
る供給されるデータ・パケットを処理する方法で、 それに含まれる前記経路指定タグ信号に従って前記デー
タ・パケットを分類することと、 前記経路指定タグ信号に従って前記それぞれの出力ポー
トのそれぞれの一つに関連する所定のキューに前記デー
タ・パケットをストアすることと、 同一出力ポートのために争奪する前記キューにストアさ
れたデータ・パケットの中から選択することと、及び 前記経路指定タグ信号で確認された出力ポートに前記選
択されたデータ・パケットを供給することと、 のステップを具備する方法。 - 【請求項5】適当な出力ポートにデータ・パケットを経
路指定するために被供給データ・パケットに対する、出
力ポート転送先を指示する経路指定タグ信号を含んで供
給されるデータ・パケットを処理する方法で、 それに含まれる前記経路指定タグ信号に従って前記デー
タ・パケットを分類することと、 前記経路指定タグ信号に含まれたそれらの出力ポート転
送先に対応するキューに前記データ・パケットをストア
することと、 前記出力ポートの特定の一つに対応する前記キューのそ
れぞれにストアされたデータ・パケットの中から裁定す
ることと、及び 前記経路指定タグ信号で確認された前記出力ポートに対
する上記裁定処理の間に選択されたデータ・パケットを
経路指定することと、 のステップを具備する方法。 - 【請求項6】適当な出力ポートにデータ・パケットを経
路指定するために被供給データ・パケットに対する、出
力ポート転送先を指示する経路指定タグ信号を含んで供
給されるデータ・パケットを処理する方法で、 それに含まれる前記経路指定タグ信号に従って前記デー
タ・パケットを分類することと、 前記経路指定タグ信号で確認されたそれらの出力ポート
転送先に基いて所定のキューに前記ストアされたデータ
・パケットをストアすることと、 同一出力ポートに指定された前記キューにストアされた
データ・パケットの中から裁定することと、及び 前記経路指定タグ信号で確認された前記出力ポートに前
記キューから、上記裁定処理の間に選択されたデータ・
パケットを経路指定することと、 のステップを具備する方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US1985/001838 WO1986002510A1 (en) | 1984-10-18 | 1985-09-26 | PACKET SWITCHED MULTIPLE QUEUE NxM SWITCH NODE AND PROCESSING METHOD |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62502229A JPS62502229A (ja) | 1987-08-27 |
JPH0638608B2 true JPH0638608B2 (ja) | 1994-05-18 |
Family
ID=22188855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50525385A Expired - Lifetime JPH0638608B2 (ja) | 1985-09-26 | 1985-09-26 | パケット・スイッチング・多重キュ−n×mスイッチ・ノ−ド及び処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0638608B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4314367A (en) * | 1979-01-24 | 1982-02-02 | Le Materiel Telephonique Thomson-Csf | Switching circuit for digital packet switching network |
JPS58150349A (ja) * | 1982-03-02 | 1983-09-07 | Mitsubishi Electric Corp | パケツト通信ネツトワ−ク |
-
1985
- 1985-09-26 JP JP50525385A patent/JPH0638608B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4314367A (en) * | 1979-01-24 | 1982-02-02 | Le Materiel Telephonique Thomson-Csf | Switching circuit for digital packet switching network |
JPS58150349A (ja) * | 1982-03-02 | 1983-09-07 | Mitsubishi Electric Corp | パケツト通信ネツトワ−ク |
Also Published As
Publication number | Publication date |
---|---|
JPS62502229A (ja) | 1987-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4623996A (en) | Packet switched multiple queue NXM switch node and processing method | |
Tamir et al. | Dynamically-allocated multi-queue buffers for VLSI communication switches | |
US4630258A (en) | Packet switched multiport memory NXM switch node and processing method | |
Tamir et al. | High-performance multi-queue buffers for VLSI communications switches | |
Duato et al. | Performance evaluation of adaptive routing algorithms for k-ary n-cubes | |
Dally | Virtual-channel flow control | |
Sethuraman et al. | LiPaR: A light-weight parallel router for FPGA-based networks-on-chip | |
US6314487B1 (en) | Adaptive routing controller of a crossbar core module used in a crossbar routing switch | |
Dally | Virtual-channel flow control | |
US6563831B1 (en) | Router with virtual channel allocation | |
US6370145B1 (en) | Internet switch router | |
US6633580B1 (en) | N×N crossbar packet switch | |
Frazier et al. | The design and implementation of a multi-queue buffer for VLSI communication switches. | |
Michelogiannakis et al. | Approaching ideal NoC latency with pre-configured routes | |
Bolding et al. | The chaos router chip: design and implementation of an adaptive router. | |
JPH0638608B2 (ja) | パケット・スイッチング・多重キュ−n×mスイッチ・ノ−ド及び処理方法 | |
Konstantinidou | Segment router: a novel router design for parallel computers | |
Dally | The J-machine network | |
Shermi et al. | A novel architecture of bidirectional NoC router using flexible buffer | |
Kumar et al. | Parallel Distributed Round Robin Arbiter for Network on Chip | |
Nishi et al. | The JUMP-1 Router Chip: A versatile router for supporting a distributed shared memory | |
Rekha et al. | Analysis and Design of Novel Secured NoC for High Speed Communications | |
Schultz et al. | Multicast contention resolution with single-cycle windowing using content addressable FIFO's | |
JP2001022711A (ja) | クロスバースイッチの制御方法及び並列計算機システム | |
SHERMI et al. | A Novel Architecture of Bidirectional NoC Router with Flexible Buffer |