JPH06351170A - Charge current detecting circuit - Google Patents

Charge current detecting circuit

Info

Publication number
JPH06351170A
JPH06351170A JP13215793A JP13215793A JPH06351170A JP H06351170 A JPH06351170 A JP H06351170A JP 13215793 A JP13215793 A JP 13215793A JP 13215793 A JP13215793 A JP 13215793A JP H06351170 A JPH06351170 A JP H06351170A
Authority
JP
Japan
Prior art keywords
current
change
detection
charging
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP13215793A
Other languages
Japanese (ja)
Inventor
Masashi Kawai
Takeo Ogawa
武男 小川
正志 河合
Original Assignee
Fujitsu Ltd
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, 富士通株式会社 filed Critical Fujitsu Ltd
Priority to JP13215793A priority Critical patent/JPH06351170A/en
Publication of JPH06351170A publication Critical patent/JPH06351170A/en
Application status is Withdrawn legal-status Critical

Links

Abstract

PURPOSE: To provide a charge current detecting circuit for quickly and accurately detecting the end of charge of an electrostatic capacitance.
CONSTITUTION: A current is detected in different timings with a couple of sample and hold circuits 20, 21 and the signal held by the sample and hold circuits 20, 21 is subtracted in a subtractor 22 to obtain a difference of current. The difference obtained is compared with the reference voltages V1, V2, V3, with comparatos 23, 24, 25. A current difference is decided depending on the result of comparison to control the timing of sample of the sample and hold circuits 20, 21. When a difference is fixed to almost zero, a charge end signal is outputted.
COPYRIGHT: (C)1994,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は充電電流検出回路に係り、特に、静電容量への充電完了を検出する充電電流検出回路に関する。 The present invention relates relates to a charging current detection circuit, particularly to a charging current detecting circuit for detecting the completion of charging the capacitance.

【0002】抵抗を測定する場合には一般に測定対象に一定電圧を印加して、測定対象に流れる電流を測定する方法が用いられている。 [0002] by applying a predetermined voltage to the commonly measured in the case of measuring the resistance, a method of measuring the current flowing in the measurement object is used. しかし、測定対象となる電子部品やプリント配線板等には一般に静電容量が含まれており、そのまま測定を行なうと測定初期時には抵抗に供給される電流以外に静電容量への充電電流も電流として検出されてしまい測定に誤差が生じてしまい、正確な抵抗測定が行なえない。 However, the electronic parts and the printed wiring board or the like to be measured generally includes a capacitance, it charging current also current to the performing the electrostatic capacitance other than the current supplied to the resistor to measure the initial time of measurement error will occur in the measurement will be detected as not performed an accurate resistance measurements.

【0003】ただし、この充電電流は静電容量の値及び抵抗の値に応じて決定される係数で次第に減少し、最終的には零になる性質のものである。 [0003] However, the charging current decreases gradually by a factor which is determined in accordance with the values ​​and the value of the resistance of the capacitance, and ultimately those of nature becomes zero. 従って、高精度に抵抗測定を行うためには充電電流が零になるかもしくは誤差として影響されない値になった時点で測定を開始する制御が必要となる。 Therefore, it is necessary to control in order to perform a resistance measurement with high accuracy the measurement is started when it becomes not affected value as either or error charging current becomes zero. この制御を行なうためには測定開始点を判定する回路が必要であった。 Circuit for determining the measurement starting point in order to perform this control was necessary.

【0004】 [0004]

【従来の技術】図7は本発明の一実施例のブロック構成図を示す。 BACKGROUND ART FIG. 7 is a block diagram of an embodiment of the present invention. 同図中、10は測定対象を示す。 In the figure, 10 denotes a measurement object. 測定対象1 Measured 1
0は電子部品、プリント配線板等で、抵抗の他、静電容量を含む。 0 includes electronic components, a printed wiring board or the like, other resistors, capacitance. このため、測定対象10の等価回路は抵抗R Therefore, the equivalent circuit of the measurement object 10 is the resistance R
とコンデンサCとの並列回路で表わされる。 And it is represented by a parallel circuit of the capacitor C.

【0005】11は抵抗測定装置を示す。 [0005] 11 denotes a resistance measuring device. 抵抗測定装置11はスイッチ12,電流検出部13,直流電源14, Resistance measuring device 11 includes switch 12, the current detecting section 13, a DC power source 14,
電圧検出部15,充電電流検出部16,A/D変換器1 Voltage detection unit 15, charging current detector 16, A / D converter 1
7,18,コントローラ19よりなり、測定対象10は端子T 11と端子T 12との間に接続される。 7, 18, made from the controller 19, the measurement object 10 is connected between the terminal T 11 and the terminal T 12.

【0006】端子T 11はスイッチ12及び電流検出部1 [0006] the terminal T 11 is the switch 12 and the current detection unit 1
3を介して直流電源14のプラス側に接続される。 3 through is connected to the positive side of the DC power source 14. また、端子T 12は直流電源14のマイナス側に接続される。 The terminal T 12 is connected to the negative side of the DC power supply 14.

【0007】スイッチ12はコントローラ19からのスイッチ制御信号により制御され、抵抗測定時にはオンし、測定終了後にはオフする構成とされている。 [0007] Switch 12 is controlled by the switch control signal from the controller 19, at the time of resistance measurement turns, after completion of the measurement is configured to turn off. 電流検出部13はスイッチ12がオンしたときに端子T 11に流れる電流I 11を検出し、検出電流I 11に応じた電流検出信号を生成し、充電電流検出部16及びA/D変換器1 Current detector 13 detects the current I 11 flowing through the terminal T 11 when the switch 12 is turned on, to generate a current detection signal corresponding to the detected current I 11, the charging current detection unit 16 and the A / D converter 1
7に供給する。 Supplied to the 7.

【0008】充電電流検出部16は電流検出信号に基づいてコンデンサCの充電電流を検知し、コンデンサCの充電が完了すると、充電完了信号をコントローラ19に供給する。 [0008] The charging current detector 16 detects the charging current of the capacitor C based on the current detection signal, the charging of the capacitor C is completed, supplies a charging completion signal to the controller 19.

【0009】また、A/D変換器17は電流検出部13 Further, A / D converter 17 is a current detecting section 13
から供給された電流検出信号をディジタル信号に変換してコントローラ19に供給する。 It converts the current detection signal supplied to the digital signal from the supplied to the controller 19.

【0010】電圧検出部15は直流電源14の両端に接続されていて、直流電源14の電圧を検出し、その電圧に応じて電圧検出信号を生成し、A/D変換器18に供給する。 [0010] Voltage detection unit 15 is optionally connected across the DC power source 14, detects the voltage of the DC power supply 14 generates a voltage detection signal in response to the voltage supplied to the A / D converter 18. A/D変換器18は電圧検出部15から供給された電圧検出信号をディジタル信号に変換してコントローラ19に供給する。 A / D converter 18 is supplied to the controller 19 converts the voltage detection signal supplied from the voltage detection unit 15 into a digital signal.

【0011】コントローラ19には外部から測定指示信号、充電電流検出部16より充電完了信号、A/D変換器17より測定対象10に流れる電流I 11に応じたディジタル信号、A/D変換器18より直流電源14の電圧に応じたディジタル信号が供給され、スイッチ12を制御するスイッチ制御信号を生成すると共に測定対象10 [0011] measurement instruction signal from the outside to the controller 19, a digital signal corresponding to the current I 11 flowing through the charging completion signal from the charging current detection unit 16, the measurement target 10 from the A / D converter 17, A / D converter 18 digital signal is supplied in accordance with the more the voltage of the DC power supply 14, the measurement object 10 and generates a switch control signal for controlling the switch 12
の抵抗値を算出する。 To calculate the resistance value. このとき、測定対象10の抵抗R In this case, the measurement target 10 resistance R
は測定対象10に印加される電圧V及び電圧Vにより測定対象10に流れる電流IよりR=V/Iで求められる。 Is obtained by from R = V / I current I flowing through the measurement target 10 by the voltage V and the voltage V applied to the measurement object 10.

【0012】図8に従来の充電電流検出部16の一例のブロック図を示す。 [0012] FIG. 8 shows a block diagram of an example of a conventional charging current detection unit 16. 従来の充電電流検出部16は微分回路40及び比較器41により構成されていた。 Conventional charging current detector 16 was composed by the differentiation circuit 40 and a comparator 41.

【0013】微分回路40は抵抗R 2及びコンデンサC [0013] differentiating circuit 40 is resistor R 2 and capacitor C
2よりなり、電流検出部13で検出された電流検出信号の変化を緩和させて、比較器41の非反転入力端子に供給される。 Consists 2, by relaxing the change in the detected current detection signal by the current detection unit 13, it is supplied to the non-inverting input terminal of the comparator 41. 比較器41の反転入力端子には基準電圧が印加され、比較器41は微分回路40を介して供給された電流検出信号と基準電圧とを比較し、電流検出信号が基準電圧より小さくなるとハイレベル信号を出力する。 Reference voltage is applied to the inverting input terminal of the comparator 41, the comparator 41 compares the current detection signal and the reference voltage supplied via the differentiating circuit 40, the current detection signal is smaller than the reference voltage high level and it outputs the signal.

【0014】従来はこの比較器41の出力を充電完了信号として用いていた。 [0014] has been conventionally using the output of the comparator 41 as a charging completion signal.

【0015】次に装置全体の動作を説明する。 [0015] will now be described the operation of the entire apparatus. 図8にコントローラ19の動作説明図を示す。 A diagram for explaining the operation of the controller 19 in FIG. 8.

【0016】抵抗測定装置11により抵抗を測定しようとする場合、端子T 11 ,T 12に測定対象10を接続し、 [0016] When attempting to measure the resistance by the resistance measuring device 11 connects the measurement object 10 to the terminal T 11, T 12,
スイッチ等の操作により測定指示信号を供給する。 Supplying a measurement instruction signal by the operation of a switch or the like. 測定指示信号はコントローラ19に供給され、コントローラ19は測定信号に応じてまず、スイッチ12をオンにする(ステップS1,S2)。 Measurement instruction signal is supplied to the controller 19, the controller 19 first turns on the switch 12 in response to the measurement signal (Step S1, S2).

【0017】次にコントローラ19は充電電流検出部1 [0017] then controller 19 charge current detection unit 1
6から充電完了信号が供給されたか否かを判断する(ステップS3)。 Charging completion signal from 6 to determine whether it has been supplied (step S3). コントローラ19は充電完了信号が供給されるまで待機し、充電完了信号が供給されれば、測定対象10内の静電容量への充電が完了したことになり、 The controller 19 will be charging completion signal waiting to be fed, if it is supplied with the charge completion signal, the charging of the capacitance of the measurement object 10 is completed,
抵抗の測定が可能になるため、次にコントローラ19は電流検出部13よりA/D変換器17を介して電流値を読み込むと共に電圧検出部15よりA/D変換器18を介して電圧値を読み込み、前述した式(1)より抵抗値を算出し、出力する(ステップS4)。 Since the measurement of the resistance becomes possible, then the controller 19 a voltage value through the A / D converter 18 from the voltage detection unit 15 reads in the current value through the A / D converter 17 from the current detector 13 reading, calculating a resistance value from the equation (1) described above, and outputs (step S4).

【0018】コントローラ19は抵抗値算出後、スイッチ制御信号によりスイッチ12をオフし、測定動作を完了する(ステップS5)。 [0018] The controller 19 is resistance after calculating, the switch 12 is turned off by the switch control signal, to complete the measurement operation (step S5).

【0019】 [0019]

【発明が解決しようとする課題】しかるに、従来の充電電流検出回路は微分回路により電流検出信号を緩和し、 [SUMMARY OF THE INVENTION] However, the conventional charging current detection circuit to relieve current detection signal by the differentiation circuit,
比較器で基準電圧との比較を行っていたため、図10 Because it was subjected to comparison with the reference voltage by the comparator, Fig. 10
(A)に示すように電流の変化が急激な場合や回路に高周波が入力された場合に微分回路と共振して図10 Resonates with the differentiating circuit when the high frequency is input when a change in current is sudden and circuit as shown in (A) 10
(B)に示すように発振が生じたり、図10(C)に示すように電流の変化が緩やかな場合には図10(B)に示すように感度が鈍くなり、検出が行なえず、また、微分回路にコンデンサを有するため、電流検出信号が供給されてからの待ち時間も必要となり、測定に時間がかかる等の問題点があった。 (B) oscillation or occur as shown in the sensitivity becomes dull as shown in FIG. 10 (B) in the case of FIG. 10 (C) are shown as the change in current is gradual, not be performed is detected, also because it has a capacitor differential circuit, waiting time from the current detection signal is supplied also required, there are problems such as the measurement takes too long.

【0020】さらに、電流検出信号の微小な変動は検出できないため、充電完了を正確には検出できない等の問題点があった。 Furthermore, since that can not be detected very small variation of the current detection signal, a problem such as that can not be accurately detected charging completion.

【0021】本発明は上記の点に鑑みてなされたもので、迅速、かつ、正確に静電容量への充電完了を検出できる充電電流検出回路を提供することを目的とする。 [0021] The present invention has been made in view of the above, rapid, and aims to provide a charging current detecting circuit which can detect accurately charge completion to the electrostatic capacitance.

【0022】 [0022]

【課題を解決するための手段】図1に本発明の原理ブロック図を示す。 It shows the principle block diagram of the present invention in FIG. 1 SUMMARY OF THE INVENTION. 電流変化検出手段2は静電容量1に供給される電流をクロック信号に応じた検出間隔で検出し、 Current change detection means 2 detects the detection interval according to the current supplied to the electrostatic capacitance 1 to a clock signal,
検出間隔での電流の変化量を検出する。 Detecting the amount of change in current in the detection interval.

【0023】クロック制御手段3は電流変化検出手段2 The clock control unit 3 is the current change detection means 2
で検出された電流の変化量に応じて前記電流変化検出手段2に供給するクロック信号の同期を制御する。 In controlling the synchronization of the clock signal supplied to the current change detection means 2 according to the amount of change in the detected current.

【0024】充電完了検出手段4は電流変化検出手段2 [0024] The charging completion detection means 4 is a current change detection means 2
で検出された電流の変化量及び前記クロック制御手段3 The amount of change in the detected current and said clock control means 3
で制御されるクロック信号の同期が共に所定時間変化しないときに充電完了を検出する。 Detecting the completion of charging when the synchronization controlled by the clock signal in unchanged both a predetermined time.

【0025】 [0025]

【作用】電流変化検出手段によりクロック信号の同期に応じた検出間隔で電流の変化量を検出し、クロック制御手段によりこの変化量に応じて検出間隔を決めるクロック信号を制御することにより電流の変化量の検出レンジを可変することができるため、電流の変化が急激な場合でも大きな信号が入力されることがなく、発振等が生じなく、また、電流変化量が微小でもこれを正確に検出できる。 [Action] detecting the amount of change current detection interval according to the synchronization of the clock signal by the current change detection means, a change in current by controlling a clock signal for determining the detection interval in accordance with the amount of change by the clock control means it is possible to vary the detection range of the amount, without significant signal even when a change in current is abruptly inputted, not cause oscillation and the like, also, this current variation even minute can be accurately detected .

【0026】 [0026]

【実施例】図2に本発明の一実施例のブロック構成図を示す。 [Embodiment] FIG. 2 shows a block diagram of an embodiment of the present invention.

【0027】本実施例の充電電流検出部16はサンプルホールド回路20,21,減算器22,比較器23,2 The charging current detector 16 of the present embodiment is a sample-hold circuits 20 and 21, a subtractor 22, a comparator 23,2
4,25,基準電圧生成回路26,検出制御回路27より構成される。 4, 25, the reference voltage generating circuit 26, and the detection control circuit 27. サンプルホールド回路20,21には電流検出部13より電流検出信号が供給され、検出制御回路27からのクロック信号CK 1 ,CK 2に応じて電流検出信号を互いに異なったタイミングでホールドする。 The sample-hold circuits 20 and 21 is supplied with the current detection signal from the current detector 13, is held at mutually different timings the current detection signal in response to the clock signal CK 1, CK 2 from the detection control circuit 27.

【0028】サンプルホールド回路20,21にホールドされた電流検出信号は減算器22に供給される。 The held current detection signal to the sample hold circuits 20 and 21 are supplied to the subtracter 22. 減算器22はサンプルホールド回路20にホールドされた電流検出信号からサンプルホールド回路21にホールドされた電流検出信号を減算して、両電流検出信号の差分信号Vaを比較器23,24,25に供給する。 Subtractor 22 the current detection signal held in the sample-and-hold circuit 21 from the current detection signal held in the sample hold circuit 20 subtracts, supplies the difference signal Va of the two current detection signal to the comparator 23, 24, 25 to.

【0029】比較器23,24,25は減算器22から供給された差分信号Vaを基準電圧生成部26で生成される基準電圧V 1 ,V 2 ,V 3 (V 1 <V 2 <V 3 )と比較し、その大小結果に応じた信号を検出制御回路27 The comparator 23, 24 and 25 subtractors 22 reference voltages V 1 generated by the reference voltage generating unit 26 the supplied difference signal Va from, V 2, V 3 (V 1 <V 2 <V 3 ) compared to the detecting signal corresponding to the magnitude result control circuit 27
に供給する。 Supplied to. 比較器23は減算器22からの差分信号V Difference signal V from the comparator 23 is a subtracter 22
aを基準電圧生成部26で生成された最小の基準電圧V The minimum reference voltage V generated by the reference voltage generator 26 to a
1と比較し、差分信号Vaが基準電圧V 1より大きいときにはハイレベル(Hi),小さいときにはローレベル(Lo)の信号を出力する。 1 as compared to, it outputs a signal of a low level (Lo) when the difference signal Va high level when the reference voltages V 1 is greater than (Hi), small. 比較器24は減算器22からの差分信号Vaを基準電圧生成部26で生成された中間の基準電圧V Comparator 24 intermediate reference voltage V to the generated difference signal Va from the subtractor 22 in the reference voltage generator 26 2と比較し、差分信号Vaが基準電圧V 2 compared to the difference signal Va is the reference voltage V
2より大きいときにはハイレベル(Hi),小さいときにはローレベル(Lo)の信号を出力する。 2 is greater than when the high level (Hi), and outputs a signal of a low level (Lo) when smaller. 比較器25 Comparator 25
は減算器22からの差分信号Vaを基準電圧生成部26 Reference voltage generating unit 26 the difference signal Va from the subtractor 22
で生成された最大の基準電圧V 3と比較し、差分信号V Compared to the maximum reference voltage V 3 which in generated, the difference signal V
aが基準電圧V 3より大きいときにはハイレベル(H a is when greater than the reference voltage V 3 high level (H
i)、小さいときにはローレベル(Lo)の信号を出力する。 i), and it outputs a signal of a low level (Lo) when smaller.

【0030】以上をまとめると、比較器23,24,2 [0030] In summary, the comparator 23,24,2
5の出力は差分信号Vaが基準電圧V 1より小さいとき(Va<V 1 )にはLo,Lo,Loとなり、差分信号Vaが基準電圧V 1と基準電圧V 2との間にあるとき(V 1 <Va<V 2 )にはHi,Lo,Lo,差分信号Vaが基準電圧V 2と基準電圧V 3との間にあるとき(V 2 <Va< 3 )にはHi,Hi,Lo,差分信号V When the output of 5 when the difference signal Va is less than the reference voltage V 1 (Va <V 1) located between the Lo, Lo, Lo, and the difference signal Va with a reference voltage V 1 and the reference voltage V 2 ( V 1 <Va <in V 2) Hi, Lo, Lo , when the difference signal Va is between the reference voltage V 2 and the reference voltage V 3 to (V 2 <Va <3) is Hi, Hi, Lo , the difference signal V
aが基準電圧V 3より大きいときはHi,Hi,Hiとなる。 when a is greater than the reference voltage V 3 becomes Hi, Hi, and Hi. 従って、比較器23,24,25の出力パターンに応じて差分信号レベルが判別できる構成とされている。 Therefore, there is a configuration in which the differential signal level can be determined in accordance with the output pattern of the comparator 23, 24, and 25.

【0031】比較器23,24,25の出力は検出制御回路27に供給される。 The output of the comparator 23, 24 and 25 are supplied to the detection control circuit 27.

【0032】図3に検出制御回路27の構成図を示す。 [0032] FIG. 3 shows a block diagram of a detection control circuit 27.
検出制御回路27はROM(リード・オンリ・メモリ) Detection control circuit 27 is a ROM (read-only memory)
28,カウンタ29,30,31,クロック発生器3 28, the counter 29, 30, 31, a clock generator 3
2,33,フリップフロップ34,35より構成され、 2, 33, is composed of flip-flops 34 and 35,
充電完了信号を生成し、コントローラ19に供給すると共にサンプルホールド回路20,21によるサンプルホールドのタイミングを制御するクロックCK 1 ,CK 2 Generates a charging completion signal, the clock CK 1, CK 2 for controlling the timing of the sample-and-hold by sample-hold circuits 20 and 21 is supplied to the controller 19
を生成し、サンプルホールド回路20,21に供給する。 And supplies the sample hold circuits 20 and 21.

【0033】図4,図5に検出制御回路27の動作説明図を示す。 [0033] FIG 4 is a view for explaining an operation of the detection control circuit 27 in FIG. 5. ROM28には比較器23,24,25の出力がアドレスとして供給され、5ビットのディジタルデータが出力される。 ROM28 output of the comparator 23, 24, 25 to is supplied as an address, 5 bits of the digital data is output. このとき、ROM28は図4に示すように比較器23,24,25の出力パターンがLo, At this time, ROM 28 is output pattern of the comparator 23, 24, and 25 as shown in FIG. 4 Lo,
Lo,Loのときは10進値“16”,Hi,Lo,L Lo, 10 decimal value when the Lo "16", Hi, Lo, L
oのときは10進値“8”,Hi,Hi,Loのときは10進値“6”,Hi,Hi,Hiのときは10進値“4”を出力する。 Decimal value "8" when the o, and outputs Hi, Hi, 10 binary value "6" is the time of Lo, Hi, Hi, the decimal value "4" when the Hi.

【0034】ROM28の出力データはカウンタ30に供給されると共に最上位1ビットのみがカウンタ29に供給される。 Output data of the [0034] ROM28 is only the most significant 1 bit is supplied to the counter 30 is supplied to the counter 29. カウンタ30はダウンカウンタで、クロック発生器33から図5(B)に示すようなクロック信号CK 12が供給され、このクロック信号に応じてROM2 Counter 30 is a down counter, the clock signal CK 12 as shown in FIG. 5 (B) is supplied from the clock generator 33, in response to the clock signal ROM2
8からのデータをカウントダウンし、カウント値“0” Counts down the data from the 8, the count value "0"
で立ち上がる出力信号CDを生成すると共に、図5 And it generates an output signal CD rises, FIG. 5
(B)に示すようなクロック信号CK 12の20クロック毎に出力される読み出しクロック信号CK 13 (図5 Read clock signal CK 13 is output every 20 clock of the clock signal CK 12 as shown in (B) (Fig. 5
(E)),及び、図6(D)に示すようなクロック信号CK 13に1クロック遅れて出力されるクリア信号CLが出力される。 (E)), and the clear signal CL output delayed by one clock to the clock signal CK 13 as shown in FIG. 6 (D) is output.

【0035】カウンタ30の出力信号CDはフリップフロップ34の出力をセットするセット端子に供給され、 The output signal CD of the counter 30 is supplied to the set terminal to set the output of flip-flop 34,
カウンタ30の読み出しクロックCK 13はROM28の読み出しを制御するためのクロック端子及びカウンタ2 A clock terminal and counter 2 for read clock CK 13 of the counter 30 for controlling the reading of ROM28
9のクロック端子に供給される。 It is supplied to the 9 of the clock terminal. また、カウンタ30のクリア信号CLはフリップフロップ34,35のリセットを行なうリセット端子に供給される。 Further, the clear signal CL of the counter 30 is supplied to a reset terminal for resetting the flip-flop 34, 35.

【0036】ROM28はクロックCK 13がハイレベルとなったときにカウンタ30に対してデータを供給する。 The ROM28 supplies data to counter 30 when the clock CK 13 becomes a high level. フリップフロップ34はカウンタ30の出力信号C The output signal C of the flip-flop 34 counter 30
Dの立ち上がりでセットされカウンタ30のクリア信号CLの立ち上がりでリセットされる。 Is set at the rising edge of D is reset at the rising edge of the clear signal CL of the counter 30. また、フリップフロップ35にはクロック発生器32より図6(A)に示すようなクロックCK 11がセット端子に供給され、その出力はクロックCK 11の立ち上がりでセットされ、カウンタ30のクリア信号CLの立ち上がりでリセットされる。 The clock CK 11 as shown from the clock generator 32 in FIG. 6 (A) is supplied to the set terminal to the flip-flop 35, the output is set at the rising edge of the clock CK 11, the counter 30 of the clear signal CL It is reset at the rising edge.

【0037】なお、クロックCK 11はクリア信号CLより1クロック遅れて立ち上がるクロックである。 [0037] It should be noted that the clock CK 11 is a clock that rises delayed by one clock than the clear signal CL.

【0038】カウンタ31はカウンタ30のクリア信号CLをカウントして、4カウントすると出力を立ち上げる。 The counter 31 counts the clear signal CL of the counter 30 raises the output to 4 counts. カウンタ31の出力はカウンタ29のリセット端子に供給される。 The output of the counter 31 is supplied to the reset terminal of the counter 29. カウンタ29はROM28の最上位1ビットが2進値“1”となるとカウントが開始され、クロックCK 13をカウントする。 Counter 29 counts the most significant bit becomes the binary value "1" is started in ROM 28, counts the clock CK 13. カウンタ29の出力はクロックCK 13が4カウントされるとハイレベルとされ、充電完了を指示し、また、クロックCK 13が4カウントされる前にカウンタ31の出力がハイレベルとなりリセットされるとローレベルとされ、充電未完了を指示する。 The output of the counter 29 is the clock CK 13 is 4 counts a high level instructs the charging completion, and when the output of the counter 31 is reset to a high level before the clock CK 13 is 4 counts low is a level indicating the charging incomplete.

【0039】フリップフロップ34のS(セット)入力をハイレベルとする。 [0039] to the S (set) input a high level of flip-flop 34. フリップフロップ34はS入力がハイレベルとなることにより出力をハイレベルとする。 Flip-flop 34 is the output to the high level by the S input is high.
フリップフロップ34の出力はクロックCK 1としてサンプルホールド回路20に供給される。 The output of the flip-flop 34 is supplied to a sample hold circuit 20 as the clock CK 1.

【0040】以上の構成によれば、フリップフロップ3 [0040] According to the above configuration, the flip-flop 3
5の出力クロックCK 1はカウンタ30のクリア信号C 5 output clock CK 1 is clear signal C of the counter 30
L(図5(D))の立ち上がり(時刻t 1 ,t 8 )で、 In L rise (FIG. 5 (D)) (time t 1, t 8),
リセットされ、クロック発生器32のクロックCK Is reset, the clock CK of the clock generator 32
11 (図5(A))の立ち上がり(時刻t 2 ,t 9 )でセットされ、図5(C)に示すようにクロック発生器33 11 (FIG. 5 (A)) is set at the rising edge (time t 2, t 9) of the clock generator 33 as shown in FIG. 5 (C)
のクロックCK 13の20カウント毎に立ち上がり(時刻t 2 ,t 9 ),18カウント間(時刻t 2 〜t 8 )ハイレベルとされる信号が得られる。 The rise of the 20 each count of the clock CK 13 (time t 2, t 9), between 18 count (time t 2 ~t 8) signal at high level is obtained.

【0041】また、フリップフロップ34の出力クロックCK 2はカウンタ30の出力信号CDの立ち上がり(時刻t 3 ,t 4 ,t 5 ,t 6 )でセットされ、カウンタ30のクリア信号CL(図5(D))の立ち上がり(時刻t 1 ,t 8 )でリセットされる。 Further, the output clock CK 2 of the flip-flop 34 is set at the rising edge of the output signal CD of the counter 30 (at time t 3, t 4, t 5 , t 6), the counter 30 clear signal CL (FIG. 5 ( D)) is reset at the rising edge (time t 1, t 8) of. カウンタ30の出力信号CDは時刻t 0でROM28より読み込まれたデータをカウントダウンし、“0”となったときに立ち上がる。 Output signal CD of the counter 30 counts down the has been read from at the time t 0 ROM28 data, stand up when it becomes "0". このとき、ROM28の出力データ値は比較器23,24,25の出力パターン、つまり、検出電流の差分に応じて決まり、差分が大きいほど値は小さくなる。 At this time, the output data value output pattern of the comparator 23, 24, 25 of the ROM 28, that is, depends on the difference between the detected current, the difference is larger the value becomes smaller.

【0042】ROM28の出力データ値が大きければ、 [0042] If the output data values ​​of the ROM28 is greater,
カウンタ30のカウント値が“0”になるまでつまり、 That is until the count value of the counter 30 becomes "0",
出力信号CDが立ち上がるまでの時間が長くなり、逆に、小さければ“0”になるまでつまり、出力信号CD The longer the time until the output signal CD rises, on the contrary, that is, until the smaller "0", the output signal CD
が立ち上がるまでの時間は短くなる。 Time is short of up to rises. このため、フリップフロップ34の出力クロックCK 2はROM28の出力データが“4”のときには図5(F)に示す時刻t 3 ,出力データが“6”のときは図5(G)に示す時刻t 4 ,出力データが“8”のときは図5(H)に示す時刻t 5 ,出力データが“16”のときは図5(I)に示す時刻t 6で立ち上がり、カウンタ30のクリア信号CLが立ち上がる時刻t 8で立ち下がる信号が得られる。 Therefore, the time that shown in FIG. 5 (G) when the output clock CK 2 of the flip-flop 34 is the output data of the ROM 28 "4" time t 3 when shown in FIG. 5 (F) when the output data is "6" t 4, the time t 5 that shown in FIG. 5 (H) when the output data is "8", when the output data is "16" rises at time t 6 shown in FIG. 5 (I), the counter 30 clear signal It falls at the time t 8 that CL rises is obtained.

【0043】このため、フリップフロップ35の出力クロックCK 1 (図5(C))が立ち上がってからフリップフロップ34の出力クロックCK 2が立ち上がるまでの時間T 1 ,T 2 ,T 3 ,T 4がROM28の出力データが大きくなるほど大きくなる(T 1 <T 2 <T 3 <T [0043] Therefore, the output clock CK 1 (FIG. 5 (C)) times T 1 of the after is risen up output clock CK 2 of the flip-flop 34 rises, T 2, T 3, T 4 of the flip-flop 35 is output data of the ROM28 is as large increases (T 1 <T 2 <T 3 <T
4 )。 4). サンプリングホールド回路20はフリップフロップ35の出力クロックCK 1の立ち上がり、サンプリングホールド回路21はフリップフロップ34の出力クロックCK 2の立ち上がりでサンプリングされるため、検出電流の差分(変化)が小さいほどサンプリングホールド回路20がサンプリングされてから、サンプリングホールド回路21がサンプリングを行なうまでの時間が長くなり、微小な変化をサンプリングTの間隔を長くすることにより検出している。 Sampling hold circuit 20 rises of the output clock CK 1 of the flip-flop 35, for sampling hold circuit 21 is sampled at the rising edge of the output clock CK 2 of the flip-flop 34, as the difference of the detected current (change) is small sampling hold circuit 20 is sampled, the sampling hold circuit 21 is detected by a longer time to perform sampling, a longer sampling interval T a small change.

【0044】また、カウンタ29はカウンタ30読み出しクロックCK 13をROM28の出力データの最上位ビットが2進値“1”の間、つまり、検出電流の差分が最小のときに出力される10進値“16”が出力されている間、4クロック分カウントした後、充電完了信号を出力する。 [0044] Also, during the counter 29 is a counter 30 read clock CK 13 the most significant bit binary value of the output data of ROM 28 "1", i.e., decimal value difference of the detected current is output when the minimum while "16" is output, after four counts clocks and outputs a charge completion signal. これは検出電流の差分が最小である状態が連続したことを意味しており、つまり、検出電流の差分が十分に小さくなった後に充電完了信号が出力されることになる。 This is means that the state difference of the detected current is a minimum is continuous, i.e., so that the charge completion signal after the difference between the detected current becomes sufficiently small is output.

【0045】このように、充電電流検出部27は測定対象11に流れる電流の変化がほとんど零になった後に充電完了信号をコントローラ19に対して出力することになる。 [0045] Thus, so that the charging current detector 27 for outputting a charge completion signal after the change of the current flowing through the measurement target 11 has become substantially zero to the controller 19.

【0046】図6に充電電流検出部19の効果を説明するための図を示す。 [0046] Figure 6 shows a diagram for explaining the effect of the charging current detection unit 19. 図6(A)に示すように検出電流の変化が急激で、検出電流の差分Va 1が大きくなってしまう場合には、次のサンプリング期間T 11を小さくすることにより、次の次のサンプリング期間T 11の検出電流の差分Va 2があまり大きくならない構成とされており、差分Va 4の急激な変化を緩和することにより、回路の発振を防止している。 FIG 6 (A) to a change in the detected current is abruptly as shown, when the difference Va 1 of the detected current is increased, by reducing the next sampling period T 11, the next following sampling period difference Va 2 of the detected current of T 11 are configured not so large, by relaxing the abrupt change of the difference Va 4, thereby preventing the oscillation of the circuit.

【0047】また、図6(B)に示すように検出電流の変化が緩く検出電流の差分Va 3が小さくなってしまう場合には次のサンプリング期間T 12を大きくすることにより次のサンプリング期間T 12の検出電流の差分Va 4 [0047] FIG. 6 (B) in the next sampling period by increasing the next sampling period T 12 in the case where the difference Va 3 changes are loosely detected current of the detection current becomes smaller as shown T 12 difference Va 4 of the detected current of
を大きくすることができ、差分Vaが小さくなっても、 It can be increased, even if the difference Va becomes smaller,
差分を検出することができ、このため、微小な差分まで検出ができる。 Can be detected difference, Therefore, it is detected up small differences.

【0048】 [0048]

【発明の効果】上述の如く、本発明によれば、電流の変化量に応じて電流を検出する検出間隔を制御することにより、電流の変化量を正確に検出できるため、静電容量への充電完了を正確に検出することができる等の特長を有する。 [Effect of the Invention] As described above, according to the present invention, by controlling the detection interval for detecting a current in accordance with the amount of change in current, it is possible to accurately detect the amount of change in current, to the electrostatic capacitance having characteristics such as can accurately detect the completion of charging.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の原理ブロック図である。 1 is a principle block diagram of the present invention.

【図2】本発明の一実施例のブロック図である。 2 is a block diagram of an embodiment of the present invention.

【図3】本発明の一実施例の検出制御回路の構成図である。 3 is a block diagram of a detection control circuit of an embodiment of the present invention.

【図4】本発明の一実施例の検出制御回路の動作説明図である。 4 is an explanatory view of the operation of the detection control circuit in an embodiment of the present invention.

【図5】本発明の一実施例の検出制御回路の動作波形図である。 5 is an operation waveform diagram of the detection control circuit in an embodiment of the present invention.

【図6】本発明の一実施例の検出制御回路の効果を説明するための図である。 6 is a diagram for explaining the effect of the detection control circuit in an embodiment of the present invention.

【図7】抵抗測定装置のブロック構成図である。 7 is a block diagram of a resistance measuring device.

【図8】抵抗測定装置の動作説明図である。 8 is a diagram for describing operation of the resistance measuring device.

【図9】従来の一例の構成図である。 9 is a configuration diagram of a conventional example.

【図10】従来の一例の動作説明図である。 10 is an operation explanatory diagram of a conventional example.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 静電容量 2 電流変化検出手段 3 クロック制御手段 4 充電完了検出手段 10 測定対象 11 抵抗測定装置 12 スイッチ 13 電流検出部 14 電源 15 電圧検出部 16 充電電流検出部 17,18 A/D変換器 19 コントローラ 20,21 サンプルホールド回路 22 減算器 23,24,25 比較器 26 基準電圧生成部 27 検出制御回路 1 capacitance 2 current change detection means 3 clock control unit 4 charge completion detecting means 10 the measurement target 11 resistance measuring device 12 switch 13 current detecting unit 14 Power 15 voltage detection unit 16 charging current detector 17, 18 A / D converter 19 controller 20, 21 sample-and-hold circuit 22 subtractor 23, 24, 25 a comparator 26 the reference voltage generator 27 detection control circuit

Claims (4)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 静電容量(1)への充電完了を検出する充電電流検出回路において、 該静電容量(1)に供給される電流をクロック信号に応じた検出間隔で検出し、該検出間隔での該電流の変化量を検出する電流変化検出手段(2)と、 前記電流変化検出手段(2)で検出された電流の変化量に応じて前記電流変化検出手段(2)に供給するクロック信号の周期を制御するクロック制御手段(3)と、 前記電流変化検出手段(2)で検出された電流の変化量及び前記クロック制御手段(3)で制御されるクロック信号の周期が共に所定時間変化しないときに充電完了を検出する充電完了検出手段(4)とを有することを特徴とする充電電流検出回路。 1. A charging current detection circuit for detecting the completion of charging the capacitance (1), detected by the detection interval according to the current supplied to the electrostatic capacitance (1) to the clock signal, the detection a current change detection means (2) for detecting a change amount of the current in the interval, supplied to the current change detection means (2) in accordance with the change amount of a current detected by the current change detecting means (2) and clock control means for controlling the period of the clock signal (3), the current change detection means (2) the amount of change in the detected current and said clock control means (3) both a predetermined periodic controlled by clock signals charging current detection circuit, characterized in that it comprises a charging completion detecting means (4) for detecting completion of charging when not in time change.
  2. 【請求項2】 前記電流変化検出手段(2)は前記クロック信号に応じた検出間隔で前記電流をサンプルホールドする複数のサンプルホールド回路(20,21)と、 前記複数のサンプルホールド回路(20,21)にホールドされた電流を減算して、電流の差分を求める減算回路(22)とを有することを特徴とする請求項1記載の充電電流検出回路。 Wherein said current change detection means and (2) a plurality of sample and hold circuit for sampling and holding the current at detection intervals corresponding to the clock signal (20, 21), said plurality of sample and hold circuits (20, subtracts the held current to 21), the charging current detection circuit according to claim 1, characterized in that it comprises a subtraction circuit for obtaining a difference between the current (22).
  3. 【請求項3】 前記クロック制御手段(3)は前記電流変化検出手段(2)で検出された電流の変化量が大きくなるに従って前記検出間隔が短くなるように前記クロック信号を制御することを特徴とする請求項1又は2記載の充電電流検出回路。 Wherein said clock control means (3) controls said clock signal as the detection interval becomes shorter as the amount of change in a current detected by the current change detecting means (2) is increased charging current detecting circuit according to claim 1 or 2 wherein the.
  4. 【請求項4】 前記充電完了検出手段(4)は前記電流変化検出手段(2)で検出された電流の変化量が略零で、かつ、前記クロック制御手段(3)が前記検出間隔を最大とするように前記クロック信号を制御する状態が所定時間連続したときに充電完了を検出することを特徴とする請求項1乃至3のいずれか一項記載の充電電流検出回路。 Up wherein said charging completion detection means (4) is the current change detection means (2) substantially zero amount of change detected current, and said clock control means (3) is the detection interval the charging current detection circuit of the any one of claims 1 to 3 states to control the clock signal and detects the completion of charging when the continuous predetermined time so as to.
JP13215793A 1993-06-02 1993-06-02 Charge current detecting circuit Withdrawn JPH06351170A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13215793A JPH06351170A (en) 1993-06-02 1993-06-02 Charge current detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13215793A JPH06351170A (en) 1993-06-02 1993-06-02 Charge current detecting circuit

Publications (1)

Publication Number Publication Date
JPH06351170A true JPH06351170A (en) 1994-12-22

Family

ID=15074701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13215793A Withdrawn JPH06351170A (en) 1993-06-02 1993-06-02 Charge current detecting circuit

Country Status (1)

Country Link
JP (1) JPH06351170A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018519780A (en) * 2016-02-05 2018-07-19 グァンドン オッポ モバイル テレコミュニケーションズ コーポレーション リミテッド Adapter and charge control method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018519780A (en) * 2016-02-05 2018-07-19 グァンドン オッポ モバイル テレコミュニケーションズ コーポレーション リミテッド Adapter and charge control method

Similar Documents

Publication Publication Date Title
EP2100156B1 (en) Integrated time and/or capacitance measurement method and apparatus
US4069452A (en) Apparatus for automatically detecting values of periodically time varying signals
CN100505107C (en) Test apparatus, phase adjusting method and memory controller
US4710704A (en) IC test equipment
KR960006439B1 (en) Circuit for converting analog signal to logic signal
JP4445114B2 (en) Jitter measuring apparatus and method
US4082998A (en) Dual slope integration circuit
US4825147A (en) Capacitance measuring method and apparatus
JP3453133B2 (en) ic test apparatus having a calibration function using the timing calibration method and calibration method thereof Ic test device
JPH08500443A (en) Double sensitivity stud detector
US5021740A (en) Method and apparatus for measuring the distance between a body and a capacitance probe
US5822369A (en) Sensor device
US4303983A (en) Method and apparatus for measuring time
US5886660A (en) Time-to-digital converter using time stamp extrapolation
US4816745A (en) Method and arrangement for measuring the resistance ratio in a resistance half-bridge
US20020097035A1 (en) Apparatus for measuring the duty cycle of a high speed clocking signal
JPH08139604A (en) Multiple slope analog/digital converter
CN1234015C (en) Power-supply current measuring unit for semiconductor testing system
US5579236A (en) Voltage/current measuring unit and method
EP2715384B1 (en) Method for operating a hall sensor assembly, and hall sensor assembly
JP2593106B2 (en) Maximum Minimum detection device of the input signal
JPH07159460A (en) Input device for resistance sensor
US6886120B2 (en) Memory control circuit
US4523289A (en) Time interval measuring system
JP2004093345A (en) Jitter measuring circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000905