JPH06351007A - In-loop filter circuit for dynamic image encoding device - Google Patents

In-loop filter circuit for dynamic image encoding device

Info

Publication number
JPH06351007A
JPH06351007A JP5165188A JP16518893A JPH06351007A JP H06351007 A JPH06351007 A JP H06351007A JP 5165188 A JP5165188 A JP 5165188A JP 16518893 A JP16518893 A JP 16518893A JP H06351007 A JPH06351007 A JP H06351007A
Authority
JP
Japan
Prior art keywords
pixel signal
input
output
filter
delayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5165188A
Other languages
Japanese (ja)
Inventor
Chiaki Watanabe
千彰 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5165188A priority Critical patent/JPH06351007A/en
Publication of JPH06351007A publication Critical patent/JPH06351007A/en
Pending legal-status Critical Current

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

PURPOSE:To reduce a noise stored in a prediction loop by inserting an in-loop filter into a prediction loop in a dynamic image encoding device used for broadcasting. CONSTITUTION:The timing of the right and left picture elements of a picture element under consideration is matched by a delay part 1 and a delay part 2, and the data of those picture elements are inputted to ROM 3 and 4 in which the arithmetic result of a filter is preliminarily stored. Thus, the filter in a horizontal direction is operated, and noise components stored in the prediction loop can be reduced.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は動画像符号化装置におけ
るループ内フィルタ回路に関し、特に放送用に用いられ
る高ビットレートの動画像の符号化装置内の予測ループ
内に配置されるループ内フィルタ回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an in-loop filter circuit in a moving picture coding apparatus, and more particularly to an in-loop filter arranged in a prediction loop in a moving picture coding apparatus of high bit rate used for broadcasting. Regarding the circuit.

【0002】[0002]

【従来の技術】動画像の高能率符号化の一つとして、局
部復号化予測ループ内にフィルタを設けて予測ループ内
に雑音が累積するのを防ぎ、蓄積するノイズを軽減して
符号化能率を向上する方式が知られている。すなわち、
たとえばフィルタを低域通過形の2次元フィルタとして
動作させ、予測ループ内に含まれる信号と雑音との高周
波成分を減衰させるものである。
2. Description of the Related Art As one of high-efficiency coding of moving images, a filter is provided in a local decoding prediction loop to prevent noise from accumulating in the prediction loop, and to reduce accumulated noise to improve coding efficiency. There are known methods for improving That is,
For example, the filter is operated as a low-pass type two-dimensional filter to attenuate high frequency components of the signal and noise included in the prediction loop.

【0003】しかし、この方式はテレビ会議やテレビ電
話等の動画伝送における画像符号化装置に用いられたも
のであり、放送用に用いるような高ビットレートの動画
像符号化装置においては、符号化データがブロック状の
スキャンに変換されているため予測ループ内にフィルタ
が用いられることはなかった。
However, this system is used for an image encoding device in moving picture transmission such as a video conference and a videophone, and in a high bit rate moving image encoding device used for broadcasting, the encoding is performed. No filter was used in the prediction loop because the data was converted into a block-like scan.

【0004】[0004]

【発明が解決しようとする課題】上述のように、従来、
放送用に用いる動画像符号化装置には、ループ内フィル
タは用いられていなかった。このような装置において
は、予測ループ内のデータは通常の走査線方向のスキャ
ンではなくブロック状のスキャンに変換されているた
め、ループ内フィルタを入れようとしても、通常の2次
元フィルタ等を使用することができなかった。
As described above, as described above,
The in-loop filter has not been used in the moving picture coding apparatus used for broadcasting. In such an apparatus, since the data in the prediction loop is converted into a block-shaped scan instead of the normal scan line direction scan, even if an in-loop filter is inserted, a normal two-dimensional filter or the like is used. I couldn't.

【0005】本発明は上述した問題点を解消するために
なされたもので、放送用に用いられる動画像符号化装置
において、予測ループ内にフィルタを入れることによ
り、予測ループ内に蓄積するノイズを軽減することの出
来る動画像符号化装置におけるループ内フィルタ回路を
提供することを目的とする。
The present invention has been made to solve the above-mentioned problems, and in a moving picture coding apparatus used for broadcasting, a noise is accumulated in the prediction loop by inserting a filter in the prediction loop. An object of the present invention is to provide an in-loop filter circuit in a moving picture coding device that can be reduced.

【0006】[0006]

【課題を解決するための手段】本発明のフィルタ回路
は、入力された画素信号N+8を8画素分遅延させて第
1の遅延画素信号Nとして出力する第1の遅延手段と、
第1の遅延部の出力をさらに8画素分遅延させて第2の
遅延画素信号N−8として出力する第2の遅延手段と、
入力された画素信号N+8、第1および第2の遅延画素
信号N、N−8に演算処理を施こし、フィルタ係数をK
として、出力画素信号N′を、N′=(N−8)×K+
N×(1−2K)+(N+8)×Kにより与える演算手
段とを有する。
A filter circuit according to the present invention comprises first delay means for delaying an input pixel signal N + 8 by 8 pixels and outputting the delayed pixel signal N + 8 as a first delayed pixel signal N.
Second delay means for further delaying the output of the first delay part by 8 pixels and outputting as the second delayed pixel signal N-8;
The input pixel signal N + 8 and the first and second delayed pixel signals N and N-8 are subjected to arithmetic processing, and the filter coefficient is set to K.
, The output pixel signal N ′ is N ′ = (N−8) × K +
And N = (1-2K) + (N + 8) × K.

【0007】[0007]

【作用】本発明では、第1及び第2の遅延部から出力さ
れる遅延画素信号は入力画素信号とタイミングが一致す
る。そしてこの遅延画素信号と入力画素信号とに所定の
フィルタ係数を記憶回路から読み出して演算処理を施こ
すことにより、注目画素に対して水平方向のフィルタを
かけることが出来る。
According to the present invention, the delay pixel signal output from the first and second delay sections has the same timing as the input pixel signal. Then, a predetermined filter coefficient is read from the storage circuit for the delayed pixel signal and the input pixel signal and subjected to arithmetic processing, whereby the pixel of interest can be filtered in the horizontal direction.

【0008】[0008]

【実施例】次に、図面を参照して本発明の実施例を説明
する。図1は本発明の一実施例の構成を示すブロック図
である。同図に示すように、本回路は第1の遅延部1お
よび第2の遅延部2を有する。遅延部1は入力された画
素データを8画素分遅延させる。遅延部1の出力は遅延
部2の入力に接続されている。遅延部2は、遅延部1よ
り出力されるデータをさらに8画素分遅延させる。
Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. As shown in the figure, this circuit has a first delay section 1 and a second delay section 2. The delay unit 1 delays the input pixel data by 8 pixels. The output of the delay unit 1 is connected to the input of the delay unit 2. The delay unit 2 further delays the data output from the delay unit 1 by 8 pixels.

【0009】ROM3は、その入力が遅延部2の出力に
接続され、また遅延部1と同様の画素データが入力され
る。ROM3は、入力画素データと遅延部2より出力さ
れるデータの値に基づき所定の演算を行うとともに、そ
の結果を記憶し、設定された値を出力する。ROM4
は、その入力がROM3の出力および遅延部1の出力に
接続されている。ROM4は、ROM3より出力される
データと遅延部1より出力されるデータの値に基づき所
定の演算を行うとともに、その結果を記憶し、設定され
た値を出力する。
The input of the ROM 3 is connected to the output of the delay unit 2, and the same pixel data as that of the delay unit 1 is input. The ROM 3 performs a predetermined calculation based on the input pixel data and the value of the data output from the delay unit 2, stores the result, and outputs the set value. ROM4
Has its input connected to the output of the ROM 3 and the output of the delay unit 1. The ROM 4 performs a predetermined calculation based on the values of the data output from the ROM 3 and the data output from the delay unit 1, stores the result, and outputs the set value.

【0010】次に動作について説明する。入力される画
素データD1は、通常の走査線方向の順番から図2で示
すように、あらかじめあるブロック単位で入力される。
ここでは、8×8画素のブロック単位とする。図2の画
素信号Nについて次式に示すような水平方向のフィルタ
を施す場合について説明する。 N′=(N−8)×K+N×(1−2K)+(N+8)×K (1) 但し、N′はフィルタ後のデータ、Kはフィルタ係数
(0≦K<1)である。
Next, the operation will be described. The input pixel data D1 is input in advance in a unit of a block in advance from the normal order in the scanning line direction, as shown in FIG.
Here, the block unit is 8 × 8 pixels. A case where the pixel signal N in FIG. 2 is filtered in the horizontal direction as shown in the following equation will be described. N ′ = (N−8) × K + N × (1-2K) + (N + 8) × K (1) where N ′ is the filtered data and K is the filter coefficient (0 ≦ K <1).

【0011】入力された画素信号(N+8)は、遅延部
1に入力され8画素分遅延される。さらに遅延部2に入
力され、8画素分遅延される。その合計16画素分遅延
された画素信号(N−8)は入力画素信号(N+8)と
タイミングが一致し、ROM3に入力される。ここでは
次式で表わされる計算結果が得られるよう、所定のデー
タが記憶されている。 S1=(N−8)×K+(N+8)×K (2)
The input pixel signal (N + 8) is input to the delay unit 1 and delayed by eight pixels. Further, it is input to the delay unit 2 and delayed by 8 pixels. The pixel signal (N-8) delayed by a total of 16 pixels has the same timing as the input pixel signal (N + 8), and is input to the ROM 3. Here, predetermined data is stored so that the calculation result represented by the following equation can be obtained. S1 = (N-8) × K + (N + 8) × K (2)

【0012】この出力信号S1の出力タイミングは、遅
延部1から出力される遅延画素信号Nのタイミングと一
致する。この2つの画素信号は、ROM4に入力され
る。ROM4には、次式で表わされる計算結果が得られ
るよう所定のデータが記憶されている。 N′=S1+N×(1−2K) (3)
The output timing of the output signal S1 coincides with the timing of the delayed pixel signal N output from the delay unit 1. The two pixel signals are input to the ROM 4. The ROM 4 stores predetermined data so as to obtain the calculation result represented by the following equation. N ′ = S1 + N × (1-2K) (3)

【0013】したがって(2)式を(3)式に代入する
ことにより、(1)式となり注目画素Nに対する水平方
向のフィルタをかけることができる。
Therefore, by substituting the equation (2) into the equation (3), the equation (1) is obtained, and the pixel N of interest can be filtered in the horizontal direction.

【0014】このように本装置によれば、簡単な構成で
予測ループ内に蓄積するノイズ成分を抑えることができ
る。特に、画面上のエッジ部分に発生するノイズを軽減
することができる。
As described above, according to this apparatus, the noise component accumulated in the prediction loop can be suppressed with a simple structure. In particular, it is possible to reduce the noise generated at the edge portion on the screen.

【0015】[0015]

【発明の効果】以上に述べたように本発明は、回路的に
比較的簡易な構成で出来るため、ハードウェアの負担が
少なくかつ、予測ループ内に蓄積するノイズ成分を抑え
るのに効果がある。
As described above, the present invention can be implemented with a relatively simple circuit structure, and is therefore effective in reducing the load on the hardware and suppressing the noise component accumulated in the prediction loop. .

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】図1の動作を説明するための図である。FIG. 2 is a diagram for explaining the operation of FIG.

【符号の説明】[Explanation of symbols]

1、2 遅延部 3、4 ROM 1, 2 Delay section 3, 4 ROM

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 入力された画素信号N+8を8画素分遅
延させて第1の遅延画素信号Nとして出力する第1の遅
延手段と、 前記第1の遅延部の出力をさらに8画素分遅延させて第
2の遅延画素信号N−8として出力する第2の遅延手段
と、 前記入力された画素信号N+8、前記第1および第2の
遅延画素信号N、N−8に演算処理を施こし、フィルタ
係数をKとして、出力画素信号N′を、N′=(N−
8)×K+N×(1−2K)+(N+8)×Kにより与
える演算手段とを有することを特徴とする動画像符号化
装置におけるループ内フィルタ回路。
1. A first delay means for delaying an input pixel signal N + 8 by 8 pixels and outputting it as a first delay pixel signal N, and further delaying an output of the first delay section by 8 pixels. Second delay means for outputting the second delayed pixel signal N-8 as a second delayed pixel signal N-8, and arithmetic processing on the input pixel signal N + 8 and the first and second delayed pixel signals N, N-8 When the filter coefficient is K, the output pixel signal N ′ is N ′ = (N−
8) × K + N × (1-2K) + (N + 8) × K, and an in-loop filter circuit in the moving picture coding device.
【請求項2】 前記演算手段が、 前記入力された画素信号N+8および前記第2の遅延画
素信号N−8とを入力として演算処理を施こし、出力画
素信号Sとして、S=(N−8)×K+(N+8)×K
を与える演算を記憶した第1のROMと、 前記第1の遅延画素信号Nと前記出力画素信号Sとを入
力として演算処理を施こし、前記出力画素信号N′とし
てN′=S+(1−2K)×Nを与える演算を記憶した
第2のROMとから構成されることを特徴とする請求項
1記載の動画像符号化装置におけるループ内フィルタ回
路。
2. The arithmetic means receives the input pixel signal N + 8 and the second delayed pixel signal N-8 as input, performs arithmetic processing, and outputs S = (N-8) as an output pixel signal S. ) × K + (N + 8) × K
And a first ROM storing an operation for giving the operation to give the first delayed pixel signal N and the output pixel signal S as inputs, and N '= S + (1- 2. The in-loop filter circuit in the moving picture coding apparatus according to claim 1, further comprising a second ROM which stores an operation for giving 2K) * N.
JP5165188A 1993-06-10 1993-06-10 In-loop filter circuit for dynamic image encoding device Pending JPH06351007A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5165188A JPH06351007A (en) 1993-06-10 1993-06-10 In-loop filter circuit for dynamic image encoding device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5165188A JPH06351007A (en) 1993-06-10 1993-06-10 In-loop filter circuit for dynamic image encoding device

Publications (1)

Publication Number Publication Date
JPH06351007A true JPH06351007A (en) 1994-12-22

Family

ID=15807515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5165188A Pending JPH06351007A (en) 1993-06-10 1993-06-10 In-loop filter circuit for dynamic image encoding device

Country Status (1)

Country Link
JP (1) JPH06351007A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63121375A (en) * 1986-11-10 1988-05-25 Fujitsu Ltd Motion compensation interframe coding system
JPH0556416A (en) * 1991-08-23 1993-03-05 Nec Corp In-loop filter control system for inter-frame predictive coding device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63121375A (en) * 1986-11-10 1988-05-25 Fujitsu Ltd Motion compensation interframe coding system
JPH0556416A (en) * 1991-08-23 1993-03-05 Nec Corp In-loop filter control system for inter-frame predictive coding device

Similar Documents

Publication Publication Date Title
US6385248B1 (en) Methods and apparatus for processing luminance and chrominance image data
CA2145218C (en) Prediction filter
US7262818B2 (en) Video system with de-motion-blur processing
US6122321A (en) Methods and apparatus for reducing the complexity of inverse quantization operations
US20070040943A1 (en) Digital noise reduction apparatus and method and video signal processing apparatus
US6148032A (en) Methods and apparatus for reducing the cost of video decoders
KR920022902A (en) Video signal encoding / decoding device
US6353459B1 (en) Method and apparatus for down conversion of video data
US5850257A (en) Noise reduction device employing a sample and hold circuit, and an image pickup device using the noise reduction device
US6507673B1 (en) Method and apparatus for video encoding decision
JPH06351007A (en) In-loop filter circuit for dynamic image encoding device
JPH0614218A (en) Noise reducing device
JPH1084499A (en) Adaptive filter
JPH0898176A (en) Picture compression/expansion device
JP5045119B2 (en) Color transient correction device
JPH11298898A (en) Block distortion reduction circuit
JPH0525142B2 (en)
JP3312456B2 (en) Video signal processing device
US9182993B2 (en) Data and phase locking buffer design in a two-way handshake system
JPH09214980A (en) Half picture element processing unit for macro block at compensation of motion of moving image
JPH0614312A (en) Coding device
JP3158781B2 (en) Noise reduction device
JP4439338B2 (en) Image converter
JP2581340B2 (en) Conditional pixel replenishment method
Vainio et al. An Edge Preserving Filter with Variable Window Size for Real Time Video Signal Processing

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19960709