JPH06347481A - Probe structure - Google Patents

Probe structure

Info

Publication number
JPH06347481A
JPH06347481A JP5140399A JP14039993A JPH06347481A JP H06347481 A JPH06347481 A JP H06347481A JP 5140399 A JP5140399 A JP 5140399A JP 14039993 A JP14039993 A JP 14039993A JP H06347481 A JPH06347481 A JP H06347481A
Authority
JP
Japan
Prior art keywords
base material
insulating base
bump
probe structure
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5140399A
Other languages
Japanese (ja)
Inventor
Kazuo Ouchi
一男 大内
Masakazu Sugimoto
正和 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP5140399A priority Critical patent/JPH06347481A/en
Publication of JPH06347481A publication Critical patent/JPH06347481A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To secure the contact of a bump and an electrode by putting in the bump together with an insulating base material in an through hole, giving a cushion effect in a continuety test, and correcting the unevenness of the distance between the bump and the electrode of a semiconductor, when a pressure head is lowered, and the bump and the electrode of a semiconductor are made to abut against each other. CONSTITUTION:A lead 2 is placed between an insulating base material 1 and a dielectric layer 5, and a bump 3 is formed on the other side surface of the insulating base material 1. A conductive passage 4 to connect the lead 2 and the bump 3 is formed in the thickness direction of the insulating base material 1. A through hole 6 penetrating in the thickness direction is formed in the dielectric layer 5. The diameter of the through hole 6 is larger than the diameter of the conductive passage 4, and the area N of the through hole 6 includes the area n where the conductive passage 4 is formed. And the center point of the through hole 6 is coincident to the center point of the conductive passage 4, or almost coincident with it.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、プローブ構造に関し、
特に半導体素子、ダイシング前の半導体素子が形成され
たウエハなどの半導体素子集合体、TAB、半導体装置
などの導通検査、半導体装置搭載用回路基板、LCD用
回路基板などの配線回路の導通検査に用いられるテスタ
ーなどの試験機器の先端部に設けられるプローブ構造に
関する。
FIELD OF THE INVENTION The present invention relates to a probe structure,
Especially used for semiconductor device assembly, semiconductor device assembly such as wafer on which semiconductor device before dicing is formed, TAB, continuity inspection of semiconductor device, semiconductor device mounting circuit board, wiring circuit continuity inspection of LCD circuit substrate, etc. The present invention relates to a probe structure provided at the tip of a test device such as a tester.

【0002】[0002]

【従来の技術】近年、半導体技術を中心に高密度実装技
術が進み、関連する装置群の電極数は増加し、電極形成
の微細化が進んでいる。しかも高価な部品が増え、検査
装置への要求は、ますます厳しい状況にある。従来、半
導体チップには針型のプローブが用いられたり、TAB
やパッケージされた半導体装置では、専用のソケットで
ばね式のピンプローブが用いられたり、表示装置の代表
であるLCDのパネル検査にはFPCの端子プローブが
用いられてきた。
2. Description of the Related Art In recent years, high-density mounting technology has advanced mainly in semiconductor technology, the number of electrodes in a related device group has increased, and the formation of electrodes has become finer. Moreover, as the number of expensive parts increases, the demand for inspection equipment is becoming more and more severe. Conventionally, needle type probes have been used for semiconductor chips, TAB
In a packaged semiconductor device, a spring-type pin probe has been used in a dedicated socket, and an FPC terminal probe has been used in the panel inspection of an LCD, which is a typical display device.

【0003】しかしながらこのような方式では高密度な
電極の検査に追従できなくなったり、アレイ型からエリ
ア型へと変化する電極配置に対応できなくなってきてい
る。このような検査装置の要求に答えるべく、バンプ状
の金属突出物(以下「バンプ」という。)付きのプロー
ブ構造が発案されている(例えば特開平3−23736
9号公報、特開平3−293566号公報など参照)。
However, such a method cannot follow the inspection of high-density electrodes, or cannot cope with the electrode arrangement changing from the array type to the area type. In order to meet the demands of such an inspection apparatus, a probe structure with bump-shaped metal protrusions (hereinafter referred to as "bumps") has been proposed (for example, Japanese Patent Laid-Open No. 2323736).
No. 9, JP-A-3-293566, etc.).

【0004】図9は、従来のバンプ付きプローブ構造を
示す断面図である。このプローブ構造P4によれば、上
記の電極密度や電極配列の問題を解決できるが、接点と
なるバンプ90にはクッション性がないので、被検査体
である半導体素子91の電極92にバンプ90を接触さ
せる際に、電極92の損傷を防ぐべく、加圧ヘッド93
とプローブ構造P4との間にクッション材94を介在さ
せなければならず、クッション材からの汚染やクッショ
ン材の伸縮による寸法変化という問題があった。
FIG. 9 is a sectional view showing a conventional probe structure with bumps. According to the probe structure P4, the problems of the electrode density and the electrode arrangement described above can be solved, but since the bumps 90 serving as contacts have no cushioning property, the bumps 90 are mounted on the electrodes 92 of the semiconductor element 91 as the inspection object. In order to prevent the electrode 92 from being damaged during the contact, the pressure head 93
The cushion member 94 must be interposed between the probe structure P4 and the probe structure P4, and there is a problem of contamination from the cushion member and dimensional change due to expansion and contraction of the cushion member.

【0005】また、導通検査の際に電極92との導通を
確実にするために、バンプ90の高さを均一に形成する
必要があるが、電極92の数が増えるとそのコントロー
ルが困難であったり、電極92に平面性がない場合、バ
ンプ90との接触が不完全となることがあり、導通検査
の結果に問題が生じることがあった。
Further, in order to ensure electrical continuity with the electrodes 92 during the continuity inspection, it is necessary to form the bumps 90 to have a uniform height, but if the number of the electrodes 92 increases, it is difficult to control them. Alternatively, if the electrode 92 does not have flatness, the contact with the bump 90 may be incomplete, which may cause a problem in the result of the continuity test.

【0006】[0006]

【発明が解決しようとする課題】本発明はこのような実
情に鑑みてなされたもので、導通検査の際に被検査体に
対してクッション効果を奏し、接点部と被検査体の端子
との間の距離のばらつきによる接続不良を解消すること
により、被検査体の端子との導通を確実に行い得るプロ
ーブ構造の提供をその目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has a cushioning effect on an object to be inspected at the time of a continuity inspection, and a contact portion and a terminal of the object to be inspected. It is an object of the present invention to provide a probe structure that can reliably conduct electricity to a terminal of a device under test by eliminating a connection failure due to a variation in the distance between them.

【0007】[0007]

【課題を解決するための手段】本発明者らは上記の目的
を達成するために鋭意検討を重ねた結果、以下のプロー
ブ構造を提供することにより、導通検査の際にクッショ
ン効果が得られ、被検査体の端子との高さのばらつきに
よる接続不良が解消されることを見出し、本発明を完成
するに至った。
Means for Solving the Problems The inventors of the present invention have conducted extensive studies to achieve the above object, and as a result, by providing the following probe structure, a cushioning effect can be obtained during a continuity test. The inventors have found that a poor connection due to variations in height with the terminals of the device under test is eliminated, and have completed the present invention.

【0008】すなわち、本発明のプローブ構造は、被検
査体の導通検査を行うための試験機器に接続される回路
配線が、絶縁性基材と誘電体層との間に重層され、該絶
縁性基材の該回路配線が形成された面と反対側の面に、
該被検査体の端子に接触する接点部が形成され、該回路
配線と該接点部とを接続する導通路が、該絶縁性基材の
厚み方向に形成され、該誘電体層の面方向において該導
通路の幅よりも大きく、該導通路の領域を含む凹部が該
誘電体層の面に形成されていることを特徴とする。
That is, in the probe structure of the present invention, the circuit wiring connected to the test equipment for conducting the continuity inspection of the object to be inspected is laminated between the insulating base material and the dielectric layer, On the surface of the base material opposite to the surface on which the circuit wiring is formed,
A contact portion that contacts the terminal of the device under test is formed, and a conduction path that connects the circuit wiring and the contact portion is formed in the thickness direction of the insulating base material, and in the plane direction of the dielectric layer. A recess is formed on the surface of the dielectric layer, the recess being larger than the width of the conductive path and including the region of the conductive path.

【0009】また、該凹部の中心点が、該導通路の中心
点からずれていることを特徴とする。
Further, the center point of the recess is deviated from the center point of the conducting path.

【0010】さらに、該凹部を被覆する被覆層が、該誘
電体層に積層されていることを特徴とする。
Further, a coating layer for coating the recess is laminated on the dielectric layer.

【0011】本発明において「被検査体」とは、半導体
素子、半導体素子集合体(ダイシング前のシリコンウエ
ハおよびダイシング後のシリコンチップなど)、半導体
装置、半導体装置搭載用回路基板、LCD用回路基板な
どをいい、「端子」は、電極、パッド、ランドの概念を
包含する。「回路配線」とは、配線パターンのみなら
ず、電極、リードなどを包含する広い概念のことであ
る。「試験機器」とは、テスターのみならず、例えば、
被検査体と回路配線との間のインピーダンス整合に用い
られるデバイスをも包含する。
In the present invention, "inspection object" means a semiconductor element, a semiconductor element assembly (a silicon wafer before dicing, a silicon chip after dicing, etc.), a semiconductor device, a semiconductor device mounting circuit board, an LCD circuit board. The term “terminal” includes the concepts of electrodes, pads, and lands. “Circuit wiring” is a broad concept including not only a wiring pattern but also electrodes, leads and the like. "Test equipment" means not only testers but also, for example,
It also includes a device used for impedance matching between the device under test and the circuit wiring.

【0012】「接点部」とは、被検査体の端子に接触す
ることにより導通する導電体をいう。「接点部」の形状
は特に限定されず、三角形、正方形、長方形、台形、平
行四辺形、その他の多角形、円形などの平面、あるいは
角柱、円柱、球体、錐体(円錐、角錐)などの立体であ
ってもよい。また、必ずしも絶縁性基材の表面よりも外
方向に突出するように形成される必要はなく、被検査体
のレイアウトや回路の形状などによって任意に設定する
ことができる。「導通路」の形状も同様に限定されな
い。
The term "contact part" means a conductor which is brought into conduction when it comes into contact with a terminal of a device under test. The shape of the “contact point” is not particularly limited, and includes flat surfaces such as triangles, squares, rectangles, trapezoids, parallelograms, other polygons and circles, or prisms, cylinders, spheres, cones (cones, pyramids), etc. It may be three-dimensional. The insulating base material does not necessarily have to be formed so as to project outward from the surface of the insulating base material, and can be arbitrarily set depending on the layout of the device under test, the shape of the circuit, and the like. Similarly, the shape of the “conduction path” is not limited.

【0013】「凹部」についても、接点部と同様に、そ
の形状は限定されず、凹部は誘電体層の回路配線側と反
対の面(誘電体層のいずれか一方の面、または両面)に
形成されており、さらに、回路配線および誘電体層が露
出するように、誘電体層を貫通して形成されていてもよ
い。
Similarly to the contact portion, the shape of the "recess" is not limited, and the recess is formed on the surface of the dielectric layer opposite to the circuit wiring side (either one surface or both surfaces of the dielectric layer). It may be formed so as to penetrate the dielectric layer so that the circuit wiring and the dielectric layer are exposed.

【0014】[0014]

【作用】本発明のプローブ構造によれば、誘電体層の面
方向において導通路の幅よりも大きく、導通路の領域を
含む凹部が誘電体層の面に形成されているので、接点部
と被検査体の端子とが接触した際に、その応力によっ
て、凹部が形成された領域の絶縁性基材の部分が該凹部
に入り込む。したがって、該領域内の回路配線、導通路
および接点部が、絶縁性基材とともに凹部内に入り込む
ので、接点部のクッション効果が得られ、被検査体の端
子の損傷を防ぐことができる。さらに、接点部と被検査
体の端子との間の距離のばらつきが補正されるので、追
従性(Compliance)がさらに向上し、電気的接続がより
確実なものとなる。
According to the probe structure of the present invention, since the recess which is larger than the width of the conductive path in the surface direction of the dielectric layer and includes the area of the conductive path is formed on the surface of the dielectric layer, it is possible to form the contact portion. When the terminals of the device under test come into contact with each other, the stress causes the insulating base material in the region where the recess is formed to enter the recess. Therefore, the circuit wiring, the conductive path, and the contact portion in the region enter the recess together with the insulating base material, so that the cushion effect of the contact portion can be obtained and the terminal of the device under test can be prevented from being damaged. Furthermore, since the variation in the distance between the contact portion and the terminal of the device under test is corrected, the compliance is further improved, and the electrical connection becomes more reliable.

【0015】また、凹部の中心点が、導通路の中心点か
らずれている場合には、導通路の中心点から凹部の周縁
までの距離がばらつくので、接点部に応力が負荷される
に従って導通路とともに接点部が傾き、接点部は被検査
体の端子の表面と接触した状態でスライドし、その摩擦
力によって、端子の表面に形成された酸化物、および付
着、転写などによる絶縁層が擦り取られ、端子と接点部
との導通が確実となる。
Further, when the center point of the concave portion is deviated from the center point of the conducting path, the distance from the central point of the conducting path to the peripheral edge of the concave portion varies. The contact part tilts along with the passage, and the contact part slides in contact with the surface of the terminal of the DUT, and the frictional force rubs the oxide formed on the surface of the terminal and the insulating layer due to adhesion, transfer, etc. The connection between the terminal and the contact portion is ensured.

【0016】さらに、凹部を被覆する被覆層が、誘電体
層に積層されている場合には、被覆層により凹部内の気
体または液体が密封され、接点部と端子との接触による
応力に抗して凹部内の内圧が上昇し、接点部と端子とが
離反した際に、絶縁性基材が外方向へ押されて、接点部
が元の状態に復元する。したがって、接点部のクッショ
ン性が向上するとともに、接点部の復元がより確実とな
り、以降の導通検査において端子との導通が確実とな
る。
Further, when the coating layer for coating the recess is laminated on the dielectric layer, the coating layer seals the gas or liquid in the recess and resists the stress caused by the contact between the contact portion and the terminal. When the internal pressure in the recess increases and the contact part and the terminal are separated from each other, the insulating base material is pushed outward, and the contact part is restored to the original state. Therefore, the cushioning property of the contact part is improved, the contact part is restored more reliably, and the continuity with the terminal is assured in the continuity test thereafter.

【0017】[0017]

【実施例】以下、本発明を詳細に説明するため実施例を
挙げるが、本発明はこれら実施例によって何ら限定され
るものではない。
EXAMPLES Examples will be given below to explain the present invention in detail, but the present invention is not limited to these examples.

【0018】図1は、本発明のプローブ構造の一実例を
示す断面図であり、図2は、図1に示されるプローブ構
造P1の平面図である。図1に示されるプローブ構造P
1において、絶縁性基材1の一方表面1aには、回路配
線であるリード2が形成されており、このリード2は図
示しない試験機器(テスター)に接続されている。リー
ド2は、後述するバンプ3および導通路4によって、被
検査体の回路パターンや半導体素子上の電極端子と電気
的に接続され、所定の機能を有するか否かを導通検査で
きるように、所望の線状パターンにて配線される。
FIG. 1 is a sectional view showing an example of the probe structure of the present invention, and FIG. 2 is a plan view of the probe structure P1 shown in FIG. Probe structure P shown in FIG.
1, a lead 2 which is a circuit wiring is formed on one surface 1a of the insulating base material 1, and the lead 2 is connected to a test device (tester) not shown. The leads 2 are electrically connected to the circuit pattern of the device under test and the electrode terminals on the semiconductor element by the bumps 3 and the conduction paths 4 which will be described later, so that the continuity test can be performed to determine whether or not the leads 2 have a predetermined function. Wired in the linear pattern.

【0019】また、絶縁性基材1の他方表面1bには、
絶縁性基材1の表面1bよりも外方向に突出して形成さ
れた接点部であるバンプ3が形成されており、このバン
プ3は、被検査体である半導体素子10上の電極11に
接触する位置に形成されている。
On the other surface 1b of the insulating base material 1,
Bumps 3 which are contact portions formed so as to project outward from the surface 1b of the insulating base material 1 are formed, and the bumps 3 come into contact with the electrodes 11 on the semiconductor element 10 which is the device under test. Is formed in position.

【0020】リード2が絶縁性基材1に接触する領域
内、または該領域を含むその近傍領域には、絶縁性基材
1を厚み方向に貫通する導通路4が形成されており、こ
の導通路4は、リード2およびバンプ3に接続されてい
る。このバンプ3の形状は、特に限定されないが、半導
体素子、電気回路、電気回路部品などの被検査体と確実
に接触させるためには、図示するようなマッシュルーム
形状とすることが好ましい。
A conductive path 4 penetrating the insulating base material 1 in the thickness direction is formed in the area in which the lead 2 contacts the insulating base material 1 or in the vicinity of the area including the area. The passage 4 is connected to the lead 2 and the bump 3. The shape of the bumps 3 is not particularly limited, but it is preferable that the bumps 3 have a mushroom shape as shown in the figure in order to surely make contact with a device under test such as a semiconductor element, an electric circuit, or an electric circuit component.

【0021】なお、本発明では図1に示されるように接
点部がバンプ状に盛り上がらず、絶縁性基材1の表面1
bと同一平面上まで導通路4が形成され、その端部が接
点部となる態様をも包含することはいうまでもない。
In the present invention, as shown in FIG. 1, the contact portion does not rise in a bump shape, and the surface 1 of the insulating substrate 1
It goes without saying that a mode in which the conduction path 4 is formed on the same plane as b and the end portion of the conduction path 4 serves as a contact portion is also included.

【0022】絶縁性基材1の一方表面1aには、誘電体
層5が積層され、リード2の一部を被覆している。誘電
体層5には、厚み方向に貫通する貫通孔6が穿設されて
おり、リード2および絶縁性基材1の一部が、貫通孔6
を通して露出している。この貫通孔6の直径は導通路4
の直径よりも大きく、貫通孔6の領域Nは導通路4が形
成されている領域nを含んでいる。また、貫通孔6の中
心点は、導通路4の中心点と一致するか、あるいはほぼ
一致しており、導通路4の中心点から貫通孔6の周縁部
までの距離は、貫通孔6の半径にほぼ等しく、均一であ
る。
A dielectric layer 5 is laminated on one surface 1a of the insulating base material 1 to cover a part of the lead 2. The dielectric layer 5 is provided with a through hole 6 penetrating in the thickness direction, and the lead 2 and a part of the insulating base material 1 are covered with the through hole 6.
Exposed through. The diameter of this through hole 6 is equal to
Region N of the through hole 6 includes a region n in which the conduction path 4 is formed. Further, the center point of the through hole 6 coincides with or substantially coincides with the center point of the conduction path 4, and the distance from the center point of the conduction path 4 to the peripheral portion of the through hole 6 is It is almost equal to the radius and uniform.

【0023】なお、本実施例において、貫通孔6は円孔
であるが、特に円孔に限定されず、導通路4の形状もま
た特に円柱に限定されるものではない。さらに、誘電体
層5に形成される凹部は、貫通していなくてもよく、例
えばリード2および絶縁性基材1が露出しない程度に凹
部が形成されていてもよい。すなわち、凹部が形成され
る領域での誘電体層5の厚みが、凹部以外の領域での誘
電体層5の厚みよりも薄く、絶縁性基材1の一部が入り
込むだけの間隙が形成されていればよい。
In this embodiment, the through hole 6 is a circular hole, but the through hole 6 is not particularly limited to a circular hole, and the shape of the conducting path 4 is not particularly limited to a cylindrical shape. Furthermore, the recess formed in the dielectric layer 5 may not be penetrated, and for example, the recess may be formed to the extent that the lead 2 and the insulating base material 1 are not exposed. That is, the thickness of the dielectric layer 5 in the region where the recess is formed is smaller than the thickness of the dielectric layer 5 in the region other than the recess, and a gap is formed to allow a part of the insulating base material 1 to enter. If you have.

【0024】図3は、プローブ構造P1を用いた導通検
査を示す断面図である。導通検査に際しては、プローブ
構造P1を被検査体である半導体素子10と加圧ヘッド
20との間に介在させ、プローブ構造P1と半導体素子
10との位置合わせを行った後、加圧ヘッド20を半導
体素子10に近接する方向(図1においては下方向)に
変移させ、バンプ3を半導体素子10の電極11に接触
させる。さらに、加圧ヘッド20を下降させることによ
り、絶縁性基材1は半導体素子10に近接し、バンプ3
は貫通孔6の領域N内の絶縁性基材1とともに、貫通孔
6内に真上に入り込み、導通検査時のクッション効果を
奏する。バンプ3が貫通孔6内に入り込むことにより、
バンプ3および半導体素子10の電極11の高さのばら
つきが補正され、バンプ3と電極11との接触が確実と
なる。
FIG. 3 is a cross-sectional view showing a continuity test using the probe structure P1. At the time of the continuity test, the probe structure P1 is interposed between the semiconductor element 10 which is the object to be inspected and the pressure head 20, the probe structure P1 and the semiconductor element 10 are aligned, and then the pressure head 20 is moved. The bump 3 is moved in the direction close to the semiconductor element 10 (downward in FIG. 1) to bring the bump 3 into contact with the electrode 11 of the semiconductor element 10. Further, by lowering the pressure head 20, the insulating base material 1 comes close to the semiconductor element 10, and the bump 3
Together with the insulating base material 1 in the region N of the through hole 6 penetrates directly into the through hole 6 and has a cushioning effect at the time of the continuity test. By the bumps 3 entering the through holes 6,
The height variation of the bump 3 and the electrode 11 of the semiconductor element 10 is corrected, and the contact between the bump 3 and the electrode 11 is ensured.

【0025】その後、半導体素子10の回路を導通検査
するための特定周波数の信号が、図示しないテスターか
らバンプ3を介して、半導体素子10の電極11に入力
され、半導体素子10の導通検査が行われる。導通検査
が終了した後、加圧ヘッド20を半導体素子10から離
反する方向(図3においては上方向)に変移させると、
バンプ3に負荷されていた応力が緩和され、絶縁性基材
1の伸びがもとに戻り、図1に示される状態に復元す
る。
After that, a signal of a specific frequency for inspecting the circuit of the semiconductor element 10 is input from the tester (not shown) to the electrode 11 of the semiconductor element 10 via the bump 3, and the continuity inspection of the semiconductor element 10 is performed. Be seen. After the continuity test is completed, when the pressure head 20 is displaced in the direction away from the semiconductor element 10 (upward in FIG. 3),
The stress applied to the bumps 3 is relaxed, the expansion of the insulating base material 1 is restored, and the state shown in FIG. 1 is restored.

【0026】絶縁性基材1および誘電体層5の形成材料
としては、電気絶縁特性を有するものであり、適度な可
撓性を有するものであれば特に限定されない。具体的に
は、ポリエステル系樹脂、エポキシ系樹脂、ウレタン系
樹脂、ポリスチレン系樹脂、ポリエチレン系樹脂、ポリ
アミド系樹脂、ポリイミド系樹脂、アクリロニトリル−
ブタジエン−スチレン(ABS)共重合体樹脂、ポリカ
ーボネート系樹脂、シリコーン系樹脂、フッ素系樹脂な
どの熱硬化性樹脂または熱可塑性樹脂が挙げられる。こ
れらの樹脂うち、導通検査の際の位置合わせの容易性の
点から、透光性を有するものが好ましく、さらに、耐熱
性および機械的強度の点から、ポリイミド系樹脂が特に
好適に使用される。
The material for forming the insulating base material 1 and the dielectric layer 5 is not particularly limited as long as it has electric insulation properties and has appropriate flexibility. Specifically, polyester resin, epoxy resin, urethane resin, polystyrene resin, polyethylene resin, polyamide resin, polyimide resin, acrylonitrile-
A thermosetting resin or a thermoplastic resin such as a butadiene-styrene (ABS) copolymer resin, a polycarbonate-based resin, a silicone-based resin, or a fluorine-based resin can be used. Among these resins, those having a light-transmitting property are preferable from the viewpoint of easiness of alignment at the time of continuity inspection, and further, polyimide resin is particularly preferably used from the viewpoint of heat resistance and mechanical strength. .

【0027】絶縁性基材1および誘電体層5の厚さは、
特に限定されないが、十分な機械的強度や可撓性を有す
るようにするため、5〜500μm、好ましくは5〜1
50μmに設定する。絶縁性基材1および誘電体層5の
形成材料は、相互に異なっていてもよいが、プローブ構
造自体の反りの点から、同じ形成材料を用いることが望
ましい。
The thickness of the insulating substrate 1 and the dielectric layer 5 is
Although not particularly limited, in order to have sufficient mechanical strength and flexibility, it is 5 to 500 μm, preferably 5 to 1
Set to 50 μm. The forming materials of the insulating base material 1 and the dielectric layer 5 may be different from each other, but it is preferable to use the same forming material from the viewpoint of warpage of the probe structure itself.

【0028】リード2、バンプ3および導通路4を構成
する形成材料としては、導電性を有するものであれば特
に限定されず、公知の金属材料が使用できるが、例えば
金、銀、銅、白金、鉛、錫、ニッケル、コバルト、イン
ジウム、ロジウム、クロム、タングステン、ルテニウム
などの単独金属、またはこれらを成分とする各種合金、
例えば、半田、ニッケル−錫、金−コバルトなどが挙げ
られる。なお、通常、被検査体の端子である電極11上
の酸化物層や配線パターン上の絶縁層を破壊することが
できるように、硬質で酸化しにくく、かつ電気抵抗の低
い金属、例えば、ロジウム、ルテニウム、白金などの貴
金属が好適に用いられる。
The material for forming the leads 2, the bumps 3, and the conductive paths 4 is not particularly limited as long as it has conductivity, and known metal materials can be used. For example, gold, silver, copper, platinum. , Single metals such as lead, tin, nickel, cobalt, indium, rhodium, chromium, tungsten, and ruthenium, or various alloys containing these,
For example, solder, nickel-tin, gold-cobalt, etc. may be mentioned. Usually, a metal that is hard and resistant to oxidation and has a low electric resistance, such as rhodium, so that the oxide layer on the electrode 11 which is the terminal of the device under test or the insulating layer on the wiring pattern can be destroyed. Noble metals such as aluminum, ruthenium and platinum are preferably used.

【0029】リード2の厚さは、特に限定されないが、
1〜200μm、好ましくは5〜80μmに設定する。
バンプ3の絶縁性基材1の表面1bからの高さは特に限
定されるものではなく、接触する被検査体の端子の大き
さに応じて任意に設定することができ、通常、0.1μ
m〜数百μmとすることが好ましい。バンプ3は、図1
に示すようなマッシュルーム状(傘状)の他、半球状、
球状に形成される。
The thickness of the lead 2 is not particularly limited,
It is set to 1 to 200 μm, preferably 5 to 80 μm.
The height of the bump 3 from the surface 1b of the insulative base material 1 is not particularly limited and can be arbitrarily set according to the size of the terminal of the DUT to be contacted, and is usually 0.1 μm.
The thickness is preferably m to several hundreds of μm. The bump 3 is shown in FIG.
In addition to mushroom-shaped (umbrella-shaped) as shown in, hemispherical,
It is formed into a spherical shape.

【0030】導通路4を構成する形成材料は、バンプ3
を構成する形成材料と同一の物質または別の物質のいず
れであってもよいが、通常は同一の物質を使用し、また
この場合、バンプ3と導通路4とを一体的に形成するこ
とが製造上好ましい。
The material forming the conductive path 4 is the bump 3
It may be either the same substance as the forming material constituting the above or a different substance, but usually the same substance is used, and in this case, the bump 3 and the conductive path 4 may be integrally formed. It is preferable in manufacturing.

【0031】バンプ3は、単一の金属層から形成するだ
けでなく、被検査体の端子に対して適した物性にコント
ロールするために、複数種の金属を用いて多層構造にし
てもよい。例えば、繰り返して応力が負荷されるような
接点への使用の場合、または被検査体の端子への食い込
みが必要な場合には、バンプ3の心材金属にニッケルの
ような比較的硬い金属を用い、表層金属として金、半田
などの接合用金属を用いた多層構造のものを形成するこ
とが好ましい。
The bump 3 is not limited to a single metal layer, but may have a multi-layer structure using a plurality of kinds of metals in order to control physical properties suitable for the terminals of the device under test. For example, when the bump 3 is used for a contact to which stress is repeatedly applied or when it is necessary to bite into the terminal of the DUT, a relatively hard metal such as nickel is used for the core metal of the bump 3. It is preferable to form a multi-layered structure using a joining metal such as gold or solder as the surface metal.

【0032】図4は、本発明のプローブ構造の他の実施
例を示す断面図であり、図5は、図4に示されるプロー
ブ構造P2の平面図である。以下の実施例において、図
1〜図3と同一の参照符号が付された部分は、同一また
は相当する部分を示す。図4および図5に示されるプロ
ーブ構造P2において注目すべきは、貫通孔6の中心点
が、導通路4の中心点からずれており、導通路4の中心
点から貫通孔6の周縁部までの距離がばらついている点
である。本実施例によれば、図4に示されるように、導
通検査の際にバンプ3に応力が負荷されるに従って、絶
縁性基材1が貫通孔6内に入り込む。このとき、絶縁性
基材1の凹みの底部1cよりも導通路4がずれて形成さ
れているので、導通路4とともにバンプ3が傾き、バン
プ3は半導体素子10の電極11の表面と接触した状態
でスライドし、その摩擦力によって、電極の表面に形成
された酸化膜、汚染物などが擦り取られ、バンプと電極
11との導通が確実となる。
FIG. 4 is a sectional view showing another embodiment of the probe structure of the present invention, and FIG. 5 is a plan view of the probe structure P2 shown in FIG. In the following embodiments, the same reference numerals as those in FIGS. 1 to 3 denote the same or corresponding parts. It should be noted in the probe structure P2 shown in FIGS. 4 and 5 that the center point of the through hole 6 is deviated from the center point of the conduction path 4 and the distance from the center point of the conduction path 4 to the peripheral portion of the through hole 6 is increased. The point is that the distance is different. According to the present embodiment, as shown in FIG. 4, the insulating base material 1 enters the through holes 6 as stress is applied to the bumps 3 during the continuity test. At this time, since the conductive path 4 is formed to be displaced from the recessed bottom portion 1c of the insulating base material 1, the bump 3 is inclined together with the conductive path 4, and the bump 3 comes into contact with the surface of the electrode 11 of the semiconductor element 10. It slides in the state, and the frictional force scrapes off the oxide film, contaminants, etc. formed on the surface of the electrode, and ensures the electrical continuity between the bump and the electrode 11.

【0033】図6は、本発明のプローブ構造のさらに他
の実施例を示す断面図であり、図7は、図6のプローブ
構造P3を用いた導通検査を示す断面図である。図6お
よび図7に示されるプローブ構造P3において注目すべ
きは、貫通孔6を被覆する被覆層7が誘電体層5上に積
層されている点である。この被覆層7の形成により、貫
通孔6が閉鎖され、緩衝層8が形成される。この緩衝層
8内には、気体または液体が密封されており、加圧ヘッ
ド20を下降させると、バンプ3と電極11との接触に
よる応力に抗して、緩衝層8内の内圧が上昇する。導通
検査終了後に、加圧ヘッド20を上昇させると、バンプ
3に負荷される応力が低下し、緩衝層8内の内圧と応力
との差によって、絶縁性基材1が外方向へ押されて、バ
ンプ3は図6に示される状態に復元する。このように、
被覆層7により密閉された緩衝層8の内圧の変化を利用
して、バンプ3の復元を行うので、バンプ3のクッショ
ン性が向上し、バンプ3の復元がより確実となる。
FIG. 6 is a sectional view showing still another embodiment of the probe structure of the present invention, and FIG. 7 is a sectional view showing a continuity test using the probe structure P3 of FIG. What should be noted in the probe structure P3 shown in FIGS. 6 and 7 is that the coating layer 7 that covers the through holes 6 is laminated on the dielectric layer 5. By forming the coating layer 7, the through hole 6 is closed and the buffer layer 8 is formed. Gas or liquid is hermetically sealed in the buffer layer 8. When the pressure head 20 is lowered, the internal pressure in the buffer layer 8 rises against the stress due to the contact between the bump 3 and the electrode 11. . When the pressure head 20 is raised after the continuity inspection is completed, the stress applied to the bumps 3 is reduced, and the insulating base material 1 is pushed outward due to the difference between the internal pressure and the stress in the buffer layer 8. , The bump 3 is restored to the state shown in FIG. in this way,
Since the bump 3 is restored by utilizing the change in the internal pressure of the buffer layer 8 sealed by the coating layer 7, the cushioning property of the bump 3 is improved, and the restoration of the bump 3 becomes more reliable.

【0034】なお、被覆層7の形成材料としては、絶縁
性基材1および誘電体層5の形成材料と同じものが使用
され、被覆層7の厚さは、特に限定されないが、十分な
機械的強度や可撓性を有するようにするため、5〜50
0μm、好ましくは5〜150μmに設定する。
The material for forming the coating layer 7 is the same as the material for forming the insulating base material 1 and the dielectric layer 5, and the thickness of the coating layer 7 is not particularly limited, but a sufficient mechanical strength is used. 5 to 50 in order to have dynamic strength and flexibility
The thickness is set to 0 μm, preferably 5 to 150 μm.

【0035】図8は、本発明のプローブ構造の製造工程
を示す断面図であり、例えば以下のようにして製造する
ことができる。
FIG. 8 is a sectional view showing a manufacturing process of the probe structure of the present invention, which can be manufactured, for example, as follows.

【0036】まず、図8(a)に示されるように、絶縁
性基材1の一方表面1aに、公知の方法にて、導電性物
質層9が積層されて形成された積層基材を用意する。絶
縁性基材1の一方表面1aへの導電性物質層9の形成方
法としては、スパッタリング、各種蒸着、各種メッキな
どの方法が挙げられる。また、導電性物質層9として導
電体箔を用い、導電体箔上に絶縁性基材1をラミネート
する方法、あるいは導電体箔上に絶縁体を塗布して固化
させ、導電性物質層9の表面に絶縁性基材1を形成する
方法が挙げられる。
First, as shown in FIG. 8 (a), a laminated base material formed by laminating a conductive material layer 9 on one surface 1a of the insulating base material 1 by a known method is prepared. To do. Examples of the method for forming the conductive material layer 9 on the one surface 1a of the insulating base material 1 include methods such as sputtering, various vapor depositions, and various platings. In addition, a conductive foil is used as the conductive material layer 9, and the insulating base material 1 is laminated on the conductive foil, or an insulator is applied on the conductive foil and solidified to form the conductive material layer 9 The method of forming the insulating base material 1 on the surface is mentioned.

【0037】次いで、図8(b)に示されるように、導
電性物質層9の表面9aにレジスト層を形成して絶縁し
た後、フォト工程を用いて、化学的エッチング処理によ
って、リード2を形成する領域以外の領域のレジストを
除去する。その後、導電性物質層9をエッチングして、
所望の線状パターンに形成し、リード2を形成する。
Next, as shown in FIG. 8B, a resist layer is formed on the surface 9a of the conductive material layer 9 to insulate it, and then the leads 2 are formed by a chemical etching process using a photo process. The resist in the area other than the area to be formed is removed. Then, the conductive material layer 9 is etched,
The leads 2 are formed by forming a desired linear pattern.

【0038】次に、図8(c)に示されるように、キャ
スティングや圧着などの方法によって、絶縁性基材1の
一方表面1aに、リード2を被覆する誘電体層5を形成
する。
Next, as shown in FIG. 8C, a dielectric layer 5 covering the leads 2 is formed on the one surface 1a of the insulating base material 1 by a method such as casting or pressure bonding.

【0039】次に、図8(d)に示されるように、絶縁
性基材1の他方表面1bのバンプ3を形成する位置にの
み穿孔して、微細貫通孔9を穿設する。この微細貫通孔
9は、絶縁性基材1のみを貫通して形成され、リード2
の一部が微細貫通孔9を通して露出する。
Next, as shown in FIG. 8D, fine through holes 9 are formed by punching only the positions on the other surface 1b of the insulating base material 1 where the bumps 3 are to be formed. The fine through holes 9 are formed by penetrating only the insulating base material 1, and the leads 2
Are partially exposed through the fine through holes 9.

【0040】微細貫通孔9の穿設は、パンチングなどの
機械的穿孔方法、プラズマ加工、レーザー加工、フォト
リソグラフィー加工、または絶縁性基材1と耐薬品性の
異なるレジストなどを用いた化学エッチング、ファイン
ピッチ化に対応するためには微細加工が可能なレーザー
加工などの方法により、任意の孔径や孔間ピッチにて設
けることができる。なかでもパルス数またはエネルギー
量を制御したエキシマレーザーの如き紫外線レーザーを
照射するレーザー加工法が、微細加工性や加工形状の自
由度などの点から特に好ましい。微細貫通孔9の孔径
は、5〜1000μm、好ましくは5〜500μm程度
とする。微細貫通孔9の孔径は、隣合う微細貫通孔同士
がつながらない程度にまで大きくし、さらに孔間ピッチ
もできる限り小さくして、リード2に接する微細貫通孔
9の数を増やすことが、微細貫通孔9に形成する導通路
4の電気抵抗を小さくする上で好ましいものである。
The fine through holes 9 are formed by mechanical punching such as punching, plasma processing, laser processing, photolithography processing, or chemical etching using a resist having different chemical resistance from the insulating base material 1, In order to correspond to the fine pitch, it is possible to provide the holes at an arbitrary hole diameter or hole pitch by a method such as laser processing which enables fine processing. Among them, the laser processing method of irradiating an ultraviolet laser such as an excimer laser whose pulse number or energy amount is controlled is particularly preferable from the viewpoints of fine processability and degree of freedom of processed shape. The diameter of the fine through holes 9 is 5 to 1000 μm, preferably about 5 to 500 μm. The diameter of the fine through holes 9 is increased to such an extent that adjacent fine through holes are not connected to each other and the pitch between the fine holes is made as small as possible to increase the number of the fine through holes 9 in contact with the leads 2. This is preferable in reducing the electric resistance of the conductive path 4 formed in the hole 9.

【0041】次に、図8(e)に示されるように、微細
貫通孔9に導電性物質を充填して導通路4およびバンプ
3を形成する。
Next, as shown in FIG. 8E, the fine through holes 9 are filled with a conductive material to form the conductive paths 4 and the bumps 3.

【0042】導通路4およびバンプ3の形成は、物理的
に導電性物質を微細貫通孔9内に埋め込む方法、CVD
法、電解メッキや無電解メッキなどのメッキ法、ワイヤ
ーボンディング法、クリーム半田ポッティング法、上記
工程により得られた構造物を導電性物質の溶融浴に浸漬
し引き上げて導電性物質を析出させる化学的方法などに
より行うことができるが、微細な突起電極の形成が容易
であることや、作業性などの点から、リード2を電極と
した電解メッキによる方法が好ましい。本発明において
導電性物質の充填とは、物理的に導電性物質を埋め込む
ことだけでなく、上記化学的析出などによるものも含
み、さらに微細貫通孔9の壁面にチューブ状にメッキを
形成するスルーホールメッキをも包含する広い概念のこ
とである。
The conductive paths 4 and the bumps 3 are formed by physically embedding a conductive material in the fine through holes 9, or by CVD.
Method, plating method such as electrolytic plating or electroless plating, wire bonding method, cream solder potting method, chemical to deposit the conductive material by immersing and pulling up the structure obtained in the above step in a molten bath of conductive material Although it can be performed by a method or the like, an electrolytic plating method using the lead 2 as an electrode is preferable from the viewpoints of easy formation of fine protruding electrodes and workability. In the present invention, the term “filling with a conductive substance” includes not only physical filling of a conductive substance but also the above-mentioned chemical deposition and the like. It is a broad concept that also includes hole plating.

【0043】最後に、図8(f)に示されるように、誘
電体層5の絶縁性基材1が形成された面と反対の面に、
貫通孔6を穿設する。貫通孔6の孔径は、上記の微細貫
通孔9よりも大きく設定し、通常、微細貫通孔9の孔径
の2〜100倍、好ましくは2〜10程度とする。ま
た、図1〜図3に示されるプローブ構造P1の場合、貫
通孔6の中心点は、微細貫通孔9の中心点と一致する
か、あるいはほぼ一致するように設定されるが、図4お
よび図5に示されるプローブ構造P2の場合、貫通孔6
の中心点は、微細貫通孔9の中心点からずれるように設
定される。貫通孔6の中心点と微細貫通孔9の中心点と
のずれは、微細貫通孔9の孔径の1/100〜10倍、
好ましくは1/10〜1倍程度とする。
Finally, as shown in FIG. 8F, on the surface of the dielectric layer 5 opposite to the surface on which the insulating base material 1 is formed,
A through hole 6 is formed. The diameter of the through hole 6 is set to be larger than that of the fine through hole 9 described above, and is usually 2 to 100 times the diameter of the fine through hole 9, preferably about 2 to 10. Further, in the case of the probe structure P1 shown in FIGS. 1 to 3, the center point of the through hole 6 is set so as to coincide with or substantially coincide with the center point of the fine through hole 9. In the case of the probe structure P2 shown in FIG. 5, the through hole 6
The center point of is set so as to deviate from the center point of the fine through hole 9. The deviation between the center point of the through hole 6 and the center point of the fine through hole 9 is 1/100 to 10 times the hole diameter of the fine through hole 9,
It is preferably about 1/10 to 1 times.

【0044】なお、貫通孔6の穿設は、上記の微細貫通
孔9の穿設と同様にして行ってもよいが、図8(b)の
工程を経た後、絶縁性基材1の一方表面1aに、予め貫
通孔6が穿設された誘電体層を圧着して形成してもよ
い。
Although the through holes 6 may be formed in the same manner as the above-described fine through holes 9, one of the insulating base materials 1 is formed after the step of FIG. The surface 1a may be formed by pressure-bonding a dielectric layer in which the through holes 6 are previously formed.

【0045】以上の工程を経ることにより、図1〜図3
に示されるプローブ構造P1が製造されるが、図6およ
び図7に示されるプローブ構造P3を製造するには、さ
らに、誘電体層5に被覆層7を圧着などにより積層す
る。
Through the above steps, FIGS.
The probe structure P1 shown in FIG. 6 is manufactured. To manufacture the probe structure P3 shown in FIGS. 6 and 7, the coating layer 7 is further laminated on the dielectric layer 5 by pressure bonding or the like.

【0046】[0046]

【発明の効果】以上のように本発明のプローブ構造は、
プローブ構造自体がクッション性を有しており、導通検
査の際にクッション効果を付与するための他の材料を必
要とせず、半導体、高密度な電気部品、電気回路などの
被検査体に対して精度よく、しかも容易に導通検査をす
ることができる。また、被検査体が平面性に欠ける場合
でも、接点部と被検査体の端子との開いた間の距離のば
らつきが補正されるので、追従性(Compliance)がさら
に向上し、電気的接続がより確実なものとなる。
As described above, the probe structure of the present invention is
The probe structure itself has a cushioning property, and does not require any other material for giving a cushioning effect when conducting a continuity test, and is suitable for semiconductors, high-density electrical components, electrical circuits, and other devices under test. The conduction test can be performed accurately and easily. Even if the DUT lacks flatness, the variation in the distance between the contact point and the terminal of the DUT is corrected, which further improves compliance and improves electrical connection. It will be more certain.

【0047】また、凹部の中心点が、導通路の中心点か
らずれている場合には、導通検査に際して、接点部は被
検査体の端子の表面と接触した状態でスライドし、その
摩擦力によって、端子の表面に形成された酸化物、およ
び付着、転写などによる絶縁層が擦り取られ、端子と接
点部との導通が確実となる。
When the center point of the concave portion is deviated from the center point of the conduction path, the contact portion slides in contact with the surface of the terminal of the object to be inspected during the conduction inspection, and the frictional force causes the contact point portion to slide. The oxide formed on the surface of the terminal and the insulating layer formed by adhesion, transfer, or the like are scraped off, so that electrical continuity between the terminal and the contact portion is ensured.

【0048】さらに、凹部を被覆する被覆層が、誘電体
層に積層されている場合には、接点部のクッション性が
向上するとともに、接点部の復元がより確実となり、以
降の導通検査において端子との導通が確実となる。
Further, when the coating layer for covering the concave portion is laminated on the dielectric layer, the cushioning property of the contact portion is improved and the contact portion is restored more reliably, and the terminal is checked in the continuity test thereafter. Conduction with is reliable.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のプローブ構造の一実例を示す断面図で
ある。
FIG. 1 is a cross-sectional view showing an example of a probe structure of the present invention.

【図2】図1に示されるプローブ構造P1の平面図であ
る。
2 is a plan view of the probe structure P1 shown in FIG. 1. FIG.

【図3】図1に示されるプローブ構造P1を用いた導通
検査を示す断面図である。
3 is a cross-sectional view showing a continuity test using the probe structure P1 shown in FIG.

【図4】本発明のプローブ構造の他の実施例を示す断面
図である。
FIG. 4 is a cross-sectional view showing another embodiment of the probe structure of the present invention.

【図5】図4に示されるプローブ構造P2の平面図であ
る。
5 is a plan view of the probe structure P2 shown in FIG. 4. FIG.

【図6】本発明のプローブ構造のさらに他の実施例を示
す断面図である。
FIG. 6 is a sectional view showing still another embodiment of the probe structure of the present invention.

【図7】図6に示されるプローブ構造P3を用いた導通
検査を示す断面図である。
7 is a sectional view showing a continuity test using the probe structure P3 shown in FIG.

【図8】本発明のプローブ構造の製造工程を示す断面図
である。
FIG. 8 is a cross-sectional view showing the manufacturing process of the probe structure of the present invention.

【図9】従来のバンプ付きプローブ構造を示す断面図で
ある。
FIG. 9 is a cross-sectional view showing a conventional probe structure with bumps.

【符号の説明】[Explanation of symbols]

1 絶縁性基材 1a 一方表面 1b 他方表面 2 リード(回路配線) 3 バンプ(接点部) 4 導通路 5 誘電体層 6 貫通孔(凹部) 7 被覆層 10 半導体素子(被検査体) 11 アルミニウム電極(端子) P1,P2,P3 プローブ構造 1 Insulating Substrate 1a One Surface 1b Other Surface 2 Lead (Circuit Wiring) 3 Bump (Contact Point) 4 Conducting Path 5 Dielectric Layer 6 Through Hole (Concave) 7 Cover Layer 10 Semiconductor Element (Inspection Object) 11 Aluminum Electrode (Terminal) P1, P2, P3 probe structure

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 被検査体の導通検査を行うための試験機
器に接続される回路配線が、絶縁性基材と誘電体層との
間に重層され、該絶縁性基材の該回路配線が形成された
面と反対側の面に、該被検査体の端子に接触する接点部
が形成され、該回路配線と該接点部とを接続する導通路
が、該絶縁性基材の厚み方向に形成され、該誘電体層の
面方向において該導通路の幅よりも大きく、該導通路の
領域を含む凹部が該誘電体層の面に形成されていること
を特徴とするプローブ構造。
1. A circuit wiring connected to a test device for conducting a continuity test of an object to be inspected is layered between an insulating base material and a dielectric layer, and the circuit wiring of the insulating base material is On the surface opposite to the formed surface, a contact portion that contacts the terminal of the DUT is formed, and a conduction path that connects the circuit wiring and the contact portion is formed in the thickness direction of the insulating base material. A probe structure characterized in that a concave portion is formed on the surface of the dielectric layer, the recess having a width larger than the width of the conductive path in the surface direction of the dielectric layer and including a region of the conductive path.
【請求項2】 該凹部の中心点が、該導通路の中心点か
らずれていることを特徴とする請求項1記載のプローブ
構造。
2. The probe structure according to claim 1, wherein a center point of the recess is displaced from a center point of the conduction path.
【請求項3】 該凹部を被覆する被覆層が、該誘電体層
に積層されていることを特徴とする請求項1または2記
載のプローブ構造。
3. The probe structure according to claim 1, wherein a coating layer that covers the recess is laminated on the dielectric layer.
JP5140399A 1993-06-11 1993-06-11 Probe structure Pending JPH06347481A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5140399A JPH06347481A (en) 1993-06-11 1993-06-11 Probe structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5140399A JPH06347481A (en) 1993-06-11 1993-06-11 Probe structure

Publications (1)

Publication Number Publication Date
JPH06347481A true JPH06347481A (en) 1994-12-22

Family

ID=15267886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5140399A Pending JPH06347481A (en) 1993-06-11 1993-06-11 Probe structure

Country Status (1)

Country Link
JP (1) JPH06347481A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114864A (en) * 1996-04-15 2000-09-05 Nec Corporation Probe card with plural probe tips on a unitary flexible tongue
JP2003066066A (en) * 2001-08-30 2003-03-05 Yamaha Fine Technologies Co Ltd Bump-shaped probe card
JP2007292781A (en) * 2007-06-25 2007-11-08 Hoya Corp Contact board and components thereof
KR20210050425A (en) * 2019-10-25 2021-05-07 프린코 코포레이션 Metal probe structure and method for fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114864A (en) * 1996-04-15 2000-09-05 Nec Corporation Probe card with plural probe tips on a unitary flexible tongue
JP2003066066A (en) * 2001-08-30 2003-03-05 Yamaha Fine Technologies Co Ltd Bump-shaped probe card
JP2007292781A (en) * 2007-06-25 2007-11-08 Hoya Corp Contact board and components thereof
KR20210050425A (en) * 2019-10-25 2021-05-07 프린코 코포레이션 Metal probe structure and method for fabricating the same

Similar Documents

Publication Publication Date Title
US8691601B2 (en) Semiconductor device and penetrating electrode testing method
US5828226A (en) Probe card assembly for high density integrated circuits
US5529504A (en) Electrically anisotropic elastomeric structure with mechanical compliance and scrub
KR100391022B1 (en) Film carrier, method of mounting semiconductor device and semiconductor device using film carrier
US7180318B1 (en) Multi-pitch test probe assembly for testing semiconductor dies having contact pads
US20100009471A1 (en) Adapter board and method for manufacturing same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device
TW200307135A (en) Connector for measuring resistance, apparatus and method for measuring resistance of circuit board
JP5408602B2 (en) Multilayer wiring board
JPH1164425A (en) Method and device for continuity inspection in electronic part
US11002760B1 (en) High isolation housing for testing integrated circuits
JPH06347481A (en) Probe structure
JP3096235B2 (en) Probe structure and method of manufacturing the same
JPH06347480A (en) Probe structure
JPH0727789A (en) Circuit wiring board and its manufacture
JPH10197557A (en) Inspection member and manufacture thereof
JPH0755839A (en) Probe structure
JPH07167912A (en) Lcd inspection device
JP2842416B2 (en) Socket for semiconductor device
JPH08297142A (en) Probe structure
JPH06308158A (en) Continuity tester
JP2733359B2 (en) Test head structure
JPH08304462A (en) Probe structure for burn in test
JPH0712848A (en) Probe structure and fabrication thereof
JPH06308196A (en) Test head structure
JP3033594B2 (en) Inspection device

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060125

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070402