JPH06338549A - Detecting method for defect of insulating film buried in semiconductor board - Google Patents

Detecting method for defect of insulating film buried in semiconductor board

Info

Publication number
JPH06338549A
JPH06338549A JP12973893A JP12973893A JPH06338549A JP H06338549 A JPH06338549 A JP H06338549A JP 12973893 A JP12973893 A JP 12973893A JP 12973893 A JP12973893 A JP 12973893A JP H06338549 A JPH06338549 A JP H06338549A
Authority
JP
Japan
Prior art keywords
carriers
insulating film
defect
semiconductor substrate
pipe defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP12973893A
Other languages
Japanese (ja)
Inventor
Isao Hamaguchi
功 浜口
Takayuki Yano
孝幸 矢野
Tetsuo Fujita
哲男 藤田
Kenji Kajiyama
健二 梶山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP12973893A priority Critical patent/JPH06338549A/en
Publication of JPH06338549A publication Critical patent/JPH06338549A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To accurately locate defects in a short time by a method wherein a semiconductor board is irradiated with an electron beam to generate carriers, and carriers are led out and checked in quantity change. CONSTITUTION:If no pipe defect 4 is present in a buried oxide film 2 irradiated with an electron beam 7, only carriers 8 generated inside a surface silicon layer 1 are able to reach a space-charge layer 6 by scattering. On the other hard, if a pipe defect 4 is located in a buried oxide film 2 irradiated with an electron beam 7, not only carriers 8 generated in the surface silicon layer 1 but also carriers generated even in a board 3 region are able to reach the space-charge layer 6 and led out as external signals. Therefore, a part of the oxide film 2 where carriers are relatively high in yield is detected as a spot, where a pipe defect 4 is located. The contrast signal of a scanning electron microscope is modulated with this carrier yield, whereby a pipe defect 4 can be easily defined as a microscopic image.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はイオン注入によって埋め
込絶縁膜を形成する方法によって得られた半導体基板の
評価に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to evaluation of a semiconductor substrate obtained by a method of forming a buried insulating film by ion implantation.

【0002】[0002]

【従来の技術】半導体基板の元素と反応して絶縁物を形
成する元素をイオン注入法によって半導体基板中に高濃
度にドープすることによって、当該半導体基板中に埋め
込絶縁膜を形成する方法、例えばシリコン基板中に酸素
をイオン注入して、埋め込酸化膜を形成する方法(以下
SIMOX法とよぶ)などによって形成された半導体基
板において、埋め込絶縁膜の一部が不連続となり、本来
埋め込絶縁膜によって電気的に分離されている表面シリ
コン層が、基板シリコンと導通してしまう埋め込絶縁膜
の欠陥(以下この欠陥をパイプ欠陥と呼ぶ)が発生する
ことがある。
2. Description of the Related Art A method of forming a buried insulating film in a semiconductor substrate by doping the semiconductor substrate with a high concentration of an element that reacts with an element of the semiconductor substrate to form an insulator, For example, in a semiconductor substrate formed by a method of implanting oxygen into a silicon substrate to form a buried oxide film (hereinafter referred to as SIMOX method), a part of the buried insulating film becomes discontinuous, and the buried buried film is originally buried. A defect (hereinafter, this defect is referred to as a pipe defect) may occur in the embedded insulating film in which the surface silicon layer electrically separated by the embedded insulating film is electrically connected to the substrate silicon.

【0003】例えばSIMOX法によって作成された半
導体基板(以下SIMOXウェハと呼ぶ)上に電子デバ
イスを作成する場合、埋め込絶縁膜のこのようなパイプ
欠陥はデバイスの動作不良の原因となる。そのため半導
体基板中の埋め込絶縁膜の形成においてはパイプ欠陥の
発生を極力抑制することが重要であり、このパイプ欠陥
の検出方法の開発が求められている。
For example, when an electronic device is formed on a semiconductor substrate (hereinafter referred to as SIMOX wafer) formed by the SIMOX method, such a pipe defect of the buried insulating film causes a malfunction of the device. Therefore, it is important to suppress the occurrence of pipe defects as much as possible in the formation of the buried insulating film in the semiconductor substrate, and development of a method for detecting this pipe defect is required.

【0004】ここで問題としているパイプ欠陥は半導体
基板の内部にある埋め込絶縁膜中に存在するため、通常
の半導体基板の場合のように基板表面を化学エッチング
して得られるエッチピットを観察することによっては検
出が困難である。
Since the pipe defect, which is a problem here, exists in the buried insulating film inside the semiconductor substrate, an etch pit obtained by chemically etching the substrate surface as in the case of a normal semiconductor substrate is observed. In some cases it is difficult to detect.

【0005】パイプ欠陥の評価法としては、例えばピ
ー.ロイットマン(P. Roitman)らはKOH液によってS
IMOXウェハの表面シリコン層をエッチオフし、さら
にパイプ欠陥を通して基板シリコンをエッチングするこ
とによって光学顕微鏡で観察できる程度のピットを形成
し、パイプ欠陥を観察した報告がある(1990 IEEE inter
national SOI/SOS conference proceedings P. 154) 。
As a pipe defect evaluation method, for example, P.I. P. Roitman et al.
There is a report of observing pipe defects by etching off the surface silicon layer of the IMOX wafer and further etching the substrate silicon through the pipe defects to form pits that can be observed with an optical microscope (1990 IEEE inter
national SOI / SOS conference proceedings P. 154).

【0006】さらにケイ.ジョヴナー(K. Jovner)ら
は、SIMOXウェハの表面シリコン層上に、リソグラ
フィーとエッチング技術によってそれぞれ電気的に絶縁
された多数のシリコンアイランドを形成し、走査型電子
顕微鏡によってこれらのシリコンアイランドを観察し
た。このときシリコンアイランド下の埋め込酸化膜にパ
イプ欠陥があるシリコンアイランドの走査型電子顕微鏡
像のコントラストの相違によって、パイプ欠陥の有無を
確認した(1991 IEEE international SOI conference pr
oceedings P. 64 )。
Furthermore, Kei. K. Jovner et al. Formed a number of electrically isolated silicon islands on the surface silicon layer of a SIMOX wafer by lithography and etching techniques and observed these silicon islands by scanning electron microscopy. . At this time, the presence or absence of pipe defects was confirmed by the difference in the contrast of the scanning electron microscope images of the silicon islands with pipe defects in the buried oxide film under the silicon islands (1991 IEEE international SOI conference pr
oceedings P. 64).

【0007】[0007]

【発明が解決しようとする課題】しかしながら、例えば
ピー.ロイットマンらのKOH溶液のエッチングによる
エッチピット観察の方法は、パイプ欠陥が埋め込絶縁膜
中を3次元的に配置しているときや粒界に沿ってクレバ
ス状の形状をしているときにはその検出が困難である、
またパイプ欠陥そのものの大きさや形状を知ることが難
しい。またケイ.ジョヴナーらの方法は測定するシリコ
ンアイランドを形成するためにリソグラフィー、エッチ
ング等のプロセスを経る必要があるため煩雑であり、結
果を得るまでのターン−アラウンド−タイム(turn arou
nd time)が長くなる。またこの方法では分離したアイラ
ンドの面積内にパイプ欠陥が存在しているかどうかはわ
かるが、個々のパイプ欠陥の位置や形状を検出すること
ができない。
However, for example, P.I. The method of observing the etch pits by etching KOH solution by Reuttman et al. Is to detect when the pipe defects are three-dimensionally arranged in the buried insulating film or when they have a crevasse shape along the grain boundaries. Is difficult,
In addition, it is difficult to know the size and shape of the pipe defect itself. See you again. The method of Jovener et al. Is complicated because it requires a process such as lithography and etching to form a silicon island to be measured, and the turn-around-time (turn arou-
nd time) becomes longer. Although this method can know whether or not there are pipe defects within the area of the separated island, it is not possible to detect the position and shape of each pipe defect.

【0008】本発明は、従来法におけるかかる問題点に
鑑みて創出されたものであり、短いターン−アラウンド
−タイムで欠陥の存在している場所とその形状を検出す
ることを目的とする。
The present invention has been made in view of such problems in the conventional method, and an object thereof is to detect a place where a defect exists and its shape in a short turn-around-time.

【0009】[0009]

【課題を解決するための手段】上記の目的を達成するた
め本発明は、イオン注入によって半導体基板内部に埋め
込絶縁膜を形成させた半導体基板において、埋め込絶縁
膜をはさむ上下半導体層の両表面あるいは片側表面に金
属電極を形成し、上記半導体基板上を粒子線あるいは光
線で走査することによって上記半導体基板内部にキャリ
アを発生させ、上記電極を通してこのキャリアを外部に
取り出し、このキャリアの量の変化を調べることを特徴
とすること、さらに望ましくは埋め込絶縁膜をはさむ2
つの半導体領域の片方をもう一方と異なる導電体とする
ことを特徴とする。
In order to achieve the above object, the present invention is directed to a semiconductor substrate having a buried insulating film formed inside the semiconductor substrate by ion implantation, wherein both upper and lower semiconductor layers sandwiching the buried insulating film are provided. A metal electrode is formed on the surface or one side surface, a carrier is generated inside the semiconductor substrate by scanning the semiconductor substrate with a particle beam or a light beam, the carrier is taken out through the electrode, and the amount of the carrier is Characterized by investigating changes, more preferably sandwiching a buried insulating film 2
One of the semiconductor regions is made of a conductor different from the other.

【0010】[0010]

【作用】上記半導体基板上を粒子線あるいは光線で走査
することによって、半導体基板内部にキャリアを発生さ
せ、上記電極を通して外部にこのキャリアを取り出す
が、この際パイプ欠陥の有無により取り出せるキャリア
の収率が異なる。すなわち、パイプ欠陥がなく表面シリ
コン層1と基板3とが完全に絶縁されている場合は、上
記電極に到達出来るキャリアは表面シリコン層1で発生
したキャリアのみであり、埋め込酸化膜2下の基板3で
発生したキャリアは拡散途中に再結合反応を起こして大
部分が消滅するが、これに対してパイプ欠陥がある場合
は表面シリコン層1ばかりではなく、パイプ欠陥を通し
て基板3の領域で発生したキャリア8も外部信号として
取り出せるからである。上記の走査信号と上記キャリア
に基づく外部信号によりパイプ欠陥の分布が判明する。
By scanning the semiconductor substrate with a particle beam or a light beam, carriers are generated inside the semiconductor substrate and taken out to the outside through the electrodes. At this time, the yield of carriers that can be taken out depends on the presence or absence of a pipe defect. Is different. That is, when there is no pipe defect and the surface silicon layer 1 and the substrate 3 are completely insulated, the carriers that can reach the electrode are only the carriers generated in the surface silicon layer 1, and the carriers below the buried oxide film 2 The carriers generated on the substrate 3 undergo a recombination reaction during diffusion and are mostly eliminated. On the other hand, when there is a pipe defect, the carriers are generated not only on the surface silicon layer 1 but also in the region of the substrate 3 through the pipe defect. This is because the generated carrier 8 can also be taken out as an external signal. The distribution of pipe defects is identified by the scanning signal and the external signal based on the carrier.

【0011】[0011]

【実施例】【Example】

実施例1 SIMOX法によってシリコン基板中に埋め込酸化膜を
形成するとき、例えばドーズ量0.3×1018cm-2
酸素イオンを注入エネルギー180keVで注入し、そ
の後Ar雰囲気中で1300℃で6時間熱処理してシリ
コン基板中に埋め込酸化膜を形成したとき、注入中の基
板表面のパーティクルの存在等によって、図1のように
埋め込酸化膜2が不連続となり表面シリコン層1と基板
シリコン3とが導通してしまうようなパイプ欠陥4が発
生する。この基板の表面に図2のように金属を蒸着して
これを電極5とし、ここから電流を外部信号として取り
出せるようにする。この金属はシリコン基板に対してシ
ョットキー接合をつくるようなものにする。例えばこの
場合はN型シリコン基板表面に適当な条件でAu電極を
形成すればN型シリコン/Au界面にショットキー接合
を形成し、その結果シリコン表面近傍に空間電荷層6が
形成される。ここに電子線7を照射するとそれらがシリ
コンを通過する際に多数のキャリア8を発生させる(図
3a)。発生したキャリア8の一部は拡散して表層近傍
の空間電荷層6に達し、空間電荷層6に到着したキャリ
ア8は空間電荷層6内の電場によって金属電極5まで運
ばれ、その後電極に配線された導線9を通してメータ1
0でその量が測定される。電子線7を照射した場所の埋
め込酸化膜にパイプ欠陥がなく表面シリコン層1と基板
3とが完全に絶縁されていれば、空間電荷層6まで拡散
して到達することが出来るのは、表面シリコン層1内で
発生したキャリアのみであり、埋め込酸化膜2下の基板
3内で発生したキャリアは拡散途中に再結合反応を起こ
して大部分が消滅する。これに対して電子線を、埋め込
酸化膜2にパイプ欠陥4が存在しているところに照射し
た場合は、表面シリコン層1ばかりではなくパイプ欠陥
4を通して埋め込酸化膜2下の基板3領域で発生したキ
ャリア8も空間電荷層6まで到達し、外部信号として取
り出される。すなわち、電子線あるいは光線を基板上で
2次元的に走査した結果、相対的にキャリア収率の高い
箇所をパイプ欠陥の存在場所として検出できる(図3
b)。このキャリア収率を走査型顕微鏡のコントラスト
信号に変調させてやれば、パイプ欠陥4の場所を顕微鏡
像として容易に特定することができる。さらにこの方法
によって表面シリコン1中の電気的に活性な欠陥の存在
も検出できる。
Example 1 When a buried oxide film is formed in a silicon substrate by the SIMOX method, oxygen ions with a dose amount of 0.3 × 10 18 cm −2 are implanted with an implantation energy of 180 keV, and then at 1300 ° C. in an Ar atmosphere. When a buried oxide film is formed in a silicon substrate by heat treatment for 6 hours, the buried oxide film 2 becomes discontinuous as shown in FIG. 1 due to the presence of particles on the surface of the substrate during implantation and the surface silicon layer 1 and the substrate. A pipe defect 4 is generated which is electrically connected to the silicon 3. A metal is vapor-deposited on the surface of this substrate as shown in FIG. 2 to form an electrode 5, from which a current can be taken out as an external signal. This metal is such that it creates a Schottky junction to the silicon substrate. For example, in this case, if an Au electrode is formed on the surface of the N-type silicon substrate under appropriate conditions, a Schottky junction is formed at the N-type silicon / Au interface, and as a result, the space charge layer 6 is formed near the silicon surface. When the electron beam 7 is irradiated here, a large number of carriers 8 are generated when they pass through silicon (FIG. 3a). A part of the generated carriers 8 diffuse and reach the space charge layer 6 near the surface layer, and the carriers 8 reaching the space charge layer 6 are carried to the metal electrode 5 by the electric field in the space charge layer 6 and then wired to the electrodes. Meter 1 through the lead wire 9
At 0 the quantity is measured. If there is no pipe defect in the buried oxide film where the electron beam 7 is irradiated and the surface silicon layer 1 and the substrate 3 are completely insulated, it is possible to diffuse and reach the space charge layer 6. Only the carriers generated in the surface silicon layer 1 and the carriers generated in the substrate 3 under the buried oxide film 2 undergo recombination reaction during diffusion and most of them disappear. On the other hand, when the electron beam is applied to the buried oxide film 2 where the pipe defect 4 exists, not only the surface silicon layer 1 but also the region of the substrate 3 below the buried oxide film 2 through the pipe defect 4. The carriers 8 generated in 1 also reach the space charge layer 6 and are taken out as an external signal. That is, as a result of two-dimensionally scanning the substrate with an electron beam or a light beam, a portion having a relatively high carrier yield can be detected as the location of the pipe defect (FIG. 3).
b). If the carrier yield is modulated into the contrast signal of the scanning microscope, the location of the pipe defect 4 can be easily specified as a microscope image. Furthermore, the presence of electrically active defects in the surface silicon 1 can also be detected by this method.

【0012】実施例2 上記のように半導体/金属界面でのショットキー結合の
かわりに、半導体のPN接合による空間電荷層を利用し
ても同様な測定が行える。すなわち、N型のSIMOX
ウェハに対して、表面シリコン層1をイオン注入等によ
る不純物のドーパントによって反対の導電型すなわちP
型にする。さらに表面にオーミックコンタクトをとる電
極12を形成し、そこから電流を外部信号として取り出
せるようにする。このとき、パイプ欠陥4の存在によっ
て表面シリコン層1と基板3とが接している箇所にのみ
PN接合が形成され、空間電荷層13が発生する。ここ
に上記と同様に電子線または光線7を照射する。ここで
埋め込酸化膜2によって表面シリコン層1と基板3とが
絶縁されているところでは、基板3内部で発生したキャ
リア8の大部分は拡散途中で再結合して消滅する。これ
に対してパイプ欠陥4の箇所でPN接合を形成し空間電
荷層13が存在している箇所に電子線あるいは光線が照
射された場合は、発生したキャリアは空間電荷層13の
電場によって表面に形成した電極12に到達し外部信号
として取り出される。前述と同様に電子線あるいは光線
を基板表面に2次元的に走査することによって、信号電
流が相対的に大きい箇所がパイプ欠陥の存在として検出
できる。さらに表面シリコン層の不純物量添加を制御し
て表面シリコン層1を電気的に縮退させれば表面の欠陥
による発生キャリアの影響を抑制することができ、パイ
プ欠陥4の検出感度を向上させることができる。
Example 2 Similar measurement can be performed by using a space charge layer formed by a PN junction of a semiconductor instead of the Schottky coupling at the semiconductor / metal interface as described above. That is, N-type SIMOX
For the wafer, the surface silicon layer 1 is made to have an opposite conductivity type, that is, P
Make a mold. Further, an electrode 12 having ohmic contact is formed on the surface so that a current can be taken out as an external signal from the electrode 12. At this time, due to the presence of the pipe defect 4, the PN junction is formed only in the portion where the surface silicon layer 1 and the substrate 3 are in contact with each other, and the space charge layer 13 is generated. The electron beam or the light beam 7 is applied to the same as above. Here, where the surface silicon layer 1 and the substrate 3 are insulated from each other by the buried oxide film 2, most of the carriers 8 generated inside the substrate 3 recombine and disappear during the diffusion. On the other hand, when a PN junction is formed at the location of the pipe defect 4 and an electron beam or a light beam is applied to the location where the space charge layer 13 exists, the generated carriers are generated on the surface by the electric field of the space charge layer 13. It reaches the formed electrode 12 and is taken out as an external signal. By two-dimensionally scanning the surface of the substrate with an electron beam or a light beam as described above, a portion having a relatively large signal current can be detected as the presence of a pipe defect. Further, by controlling the addition of impurities in the surface silicon layer to electrically degenerate the surface silicon layer 1, it is possible to suppress the influence of carriers generated due to surface defects and improve the detection sensitivity of the pipe defect 4. it can.

【0013】[0013]

【発明の効果】以上説明したように、半導体基板に埋め
込まれた絶縁膜の欠陥観察において、本発明によって短
期間で、欠陥の場所を正確に検出することができる。
As described above, in the defect observation of the insulating film embedded in the semiconductor substrate, the present invention can accurately detect the location of the defect in a short period of time.

【図面の簡単な説明】[Brief description of drawings]

【図1】 埋め込酸化膜中にパイプ欠陥が存在するSI
MOXウェハを示す断面図、
FIG. 1 SI in which a pipe defect exists in the buried oxide film.
Sectional view showing MOX wafer,

【図2】 図1のSIMOXウェハ表面に金属を蒸着し
てショットキー接合を形成したことを示す断面図、
FIG. 2 is a cross-sectional view showing that a Schottky junction is formed by depositing a metal on the surface of the SIMOX wafer of FIG.

【図3】 (a)は実施例1における検出方法を示す模
式図、また(b)はその結果を示す図、
FIG. 3A is a schematic diagram showing the detection method in Example 1, and FIG. 3B is a diagram showing the results.

【図4】 実施例2における検出方法を示す模式図。FIG. 4 is a schematic diagram showing a detection method in Example 2.

【符号の説明】[Explanation of symbols]

1…表面シリコン層 2…埋め込酸化膜 3…基板シリコン 4…パイプ欠陥 5…電極 6…ショットキー接合
による空間電荷層 7…電子線 8…キャリア 9…導線 10…メーター 11…キャリア収量の分布 12…オーミックコン
タクトをとった電極 13…PN接合による空間電荷層
DESCRIPTION OF SYMBOLS 1 ... Surface silicon layer 2 ... Buried oxide film 3 ... Substrate silicon 4 ... Pipe defect 5 ... Electrode 6 ... Space charge layer by Schottky junction 7 ... Electron beam 8 ... Carrier 9 ... Conducting wire 10 ... Meter 11 ... Carrier yield distribution 12 ... Electrode with ohmic contact 13 ... Space charge layer by PN junction

───────────────────────────────────────────────────── フロントページの続き (72)発明者 梶山 健二 神奈川県相模原市淵野辺5−10−1 新日 本製鐵株式会社エレクトロニクス研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kenji Kajiyama 5-10-1 Fuchinobe, Sagamihara-shi, Kanagawa Inside the Electronics Research Laboratory, Nippon Steel Corporation

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 イオン注入によって半導体基板内部に埋
め込絶縁膜を形成させた半導体基板において、埋め込絶
縁膜をはさむ上下半導体層の両表面あるいは片側表面に
金属電極を形成し、上記半導体基板上を粒子線あるいは
光線で走査することによって上記半導体基板内部にキャ
リアを発生させ、上記電極を通してこのキャリアを外部
に取り出し、このキャリアの量の変化を調べることを特
徴とする、半導体基板に埋め込まれた絶縁膜の欠陥検出
方法。
1. A semiconductor substrate in which a buried insulating film is formed inside a semiconductor substrate by ion implantation, wherein metal electrodes are formed on both surfaces or one surface of upper and lower semiconductor layers sandwiching the buried insulating film. By generating a carrier inside the semiconductor substrate by scanning with a particle beam or a light beam, taking out the carrier to the outside through the electrode, and examining the change in the amount of the carrier embedded in the semiconductor substrate. Insulating film defect detection method.
【請求項2】 半導体基板において、埋め込絶縁膜をは
さむ2つの半導体領域の片方をもう一方と異なる導電体
とすることを特徴とする請求項1に記載の半導体基板に
埋め込まれた絶縁膜の欠陥検出方法。
2. The insulating film embedded in the semiconductor substrate according to claim 1, wherein one of the two semiconductor regions sandwiching the embedded insulating film is a conductor different from the other in the semiconductor substrate. Defect detection method.
JP12973893A 1993-05-31 1993-05-31 Detecting method for defect of insulating film buried in semiconductor board Withdrawn JPH06338549A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12973893A JPH06338549A (en) 1993-05-31 1993-05-31 Detecting method for defect of insulating film buried in semiconductor board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12973893A JPH06338549A (en) 1993-05-31 1993-05-31 Detecting method for defect of insulating film buried in semiconductor board

Publications (1)

Publication Number Publication Date
JPH06338549A true JPH06338549A (en) 1994-12-06

Family

ID=15016990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12973893A Withdrawn JPH06338549A (en) 1993-05-31 1993-05-31 Detecting method for defect of insulating film buried in semiconductor board

Country Status (1)

Country Link
JP (1) JPH06338549A (en)

Similar Documents

Publication Publication Date Title
US8450820B2 (en) Radiation detector
TWI660392B (en) Scanning electron microscope, multi-pixel electron detector, and electron sensor pixel
JP5102580B2 (en) Charged particle beam application equipment
US7968959B2 (en) Methods and systems of thick semiconductor drift detector fabrication
JP3431228B2 (en) Charged particle detection device and charged particle irradiation device
KR102619433B1 (en) Semiconductor detector and method of manufacturing the same
KR100546289B1 (en) In-line monitoring method of contact hole using electron beam inspection apparatus
CN110391308A (en) A kind of flat panel detector and its manufacturing method
US8901690B2 (en) Semiconductor structure for photon detection
US3983574A (en) Semiconductor devices having surface state control
US6465857B1 (en) Semiconductor particle detector and a method for its manufacture
JPH06338549A (en) Detecting method for defect of insulating film buried in semiconductor board
TWI472782B (en) Semiconctor device inspecting method and semiconctor device inspecting method system
US11579317B2 (en) Hydrogenated amorphous silicon detector
JP5167043B2 (en) PIN TYPE DETECTOR AND CHARGED PARTICLE BEAM DEVICE PROVIDED WITH PIN TYPE DETECTOR
US3956025A (en) Semiconductor devices having surface state control and method of manufacture
JPH06338550A (en) Detecting method for defect of oxide film buried in silicon board
JP2001305234A (en) Semiconductor electron beam detector
WO2011109425A1 (en) Silicon-on-insulator direct electron detector for low voltage electron microscopy
Vivet et al. Electrical homo-junction delineation techniques: A comparative study
Shi-Qiu et al. A novel contactless method for characterization of semiconductors: surface electron beam induced voltage in scanning electron microscopy
JPH08162060A (en) Electron detecting device and electron microscopic device
JPH07318419A (en) Electromagnetic wave sensor
CN117913154A (en) Silicon-based detector and preparation method thereof
JP3150394B2 (en) Electronic detector

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000801