JPH06334113A - Multichip module - Google Patents

Multichip module

Info

Publication number
JPH06334113A
JPH06334113A JP5141309A JP14130993A JPH06334113A JP H06334113 A JPH06334113 A JP H06334113A JP 5141309 A JP5141309 A JP 5141309A JP 14130993 A JP14130993 A JP 14130993A JP H06334113 A JPH06334113 A JP H06334113A
Authority
JP
Japan
Prior art keywords
chip
substrate
semiconductor chip
conductive adhesive
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5141309A
Other languages
Japanese (ja)
Inventor
Yutaka Takamizawa
裕 高見沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5141309A priority Critical patent/JPH06334113A/en
Publication of JPH06334113A publication Critical patent/JPH06334113A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE:To provide a multilayer three-dimensional MCM whose manufacturing cost is low, whose design can be changed easily and which can be mounted at high density. CONSTITUTION:Many electrodes 14 are formed at the peripheral part of a substrate 12, and a plurality of cavities 20 which are matched to the shape of semiconductor chips or the like to be mounted are formed in individual places at the inside. Metal layers 22 which are held at a ground potential are formed at the inside of the cavities 20, the bottom face of IC chips 16 or the like is coated with a conductive adhesive 24, and the IC chips or the like are fitted into the cavities 20. Parts between the IC chips 16 or parts between the IC chips 16 and the electrodes 14 on the substrate 12 are connected by fine metal wires 26 by a wire bonding operation. A polyimide layer is formed on the surface of the substrate 12, the fine metal wires 26 are insulated from each other, and the fine medal wires 20 are held by, and fixed to, the substrate 12.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】半導体チップ(以下、ICチップ
と言う)及びそれ以外のチップ部品等を多数個基板に実
装したマルチチップモジュールに係り、詳しくは多層3
次元化が容易で、かつ設計変更に容易に対応でき、かつ
経済的に製作できるマルチチップモジュールに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-chip module in which a large number of semiconductor chips (hereinafter referred to as IC chips) and other chip parts etc. are mounted on a substrate.
The present invention relates to a multi-chip module that can be easily dimensioned, can easily respond to design changes, and can be manufactured economically.

【0002】[0002]

【従来の技術】電子機器の機能の大規模や高速化が求め
られるにつれ、論理ICのゲート当たりの遅延時間は、
数百psレベルに高速化ないし短縮化してきた。これに対
して、プリント基板上に多数のDIP(dual in-line p
ackage)やピングリッドアレーを搭載する従来の実装形
態のものでは、信号の伝播時間に比べて、チップ間の配
線が長いので、遅延時間を要求どおり短縮できない。そ
のため、高速化したICの性能を充分に発揮させること
が困難になっていた。そこで、チップ間の配線長を極力
短くするために、1枚の基板に多数個のベアICチップ
等のベアチップを搭載、接続して、高性能を発揮するよ
うにしたマルチチップモジュール(以下、MCMとい
う。)が開発され、実用化されている。
2. Description of the Related Art With the demand for large-scale and high-speed functions of electronic devices, the delay time per gate of a logic IC is
It has been accelerated or shortened to the level of several hundred ps. On the other hand, many DIPs (dual in-line p
ackage) and the conventional implementation of a pin grid array, the wiring between chips is longer than the signal propagation time, so the delay time cannot be shortened as required. Therefore, it has been difficult to sufficiently bring out the performance of the speeded up IC. Therefore, in order to reduce the wiring length between chips as much as possible, a multi-chip module (hereinafter, referred to as MCM) in which a large number of bare chips such as bare IC chips are mounted on one substrate and connected to achieve high performance. It has been developed and put into practical use.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、従来の
MCMは、シリコン,セラミックあるいはガラスエポキ
シ樹脂等の基板上に予め所要の配線を形成し、次いでI
Cチップ或いはそれ以外のチップを配置し、接続して、
MCMを完成すると言う、その製作ステップ及び構造に
起因する理由から、以下に説明するような問題を有して
いた。即ち、第1には、基板のパターン設計から基板の
製造に至る工程が複雑であって、しかも一つのMCMに
ついてそのパターン設計から基板の完成までの所要時間
が長かった。また、パターン設計を変更する場合には、
その変更が些細なものでも、MCMを最初から作り直す
ことが必要となり、製作コストが嵩むと言う問題があっ
た。第2には、基板上に多数のICチップ或いはその他
のチップ部品を搭載しているので、放熱がどうしても不
充分になり、MCMの温度が上昇して、ICチップ及び
チップ部品の性能が発揮できないという問題が生じた。
従って、ICチップ等を多層に重ね合わせて実装するこ
とができないため、高密度実装の要望を満足できないと
言う問題があった。
However, in the conventional MCM, the required wiring is formed in advance on a substrate made of silicon, ceramic, glass epoxy resin or the like, and then I
Place the C chip or other chips, connect them,
The MCM has a problem as described below because of the manufacturing steps and the structure of the MCM. That is, first, the process from the pattern design of the substrate to the manufacturing of the substrate is complicated, and moreover, the time required from the pattern design to the completion of the substrate for one MCM is long. When changing the pattern design,
Even if the change is insignificant, it is necessary to remake the MCM from the beginning, which causes a problem that the manufacturing cost increases. Secondly, since a large number of IC chips or other chip parts are mounted on the substrate, heat dissipation is inadequate, the temperature of the MCM rises, and the performance of the IC chips and chip parts cannot be exhibited. The problem arises.
Therefore, there is a problem in that the demand for high-density mounting cannot be satisfied because the IC chips and the like cannot be stacked and mounted in multiple layers.

【0004】本発明は、製造にかかるコストが低く、設
計変更が容易で、さらに3次元MCMの形成が可能な、
高密度実装のできるマルチチップモジュールの提供を目
的としている。
According to the present invention, the manufacturing cost is low, the design can be easily changed, and a three-dimensional MCM can be formed.
The purpose is to provide a multi-chip module capable of high-density mounting.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するた
め、本発明に係るマルチチップモジュールは、半導体チ
ップと、半導体チップ以外の部品素子と、周辺部に基板
電極を備え、かつ上方に開口したキャビティを有し、該
キャビティの底面には基板電極の少なくとも一部と接続
するように金属層が形成された基板とを備えたマルチチ
ップモジュールであって、半導体チップ及び部品素子
は、キャビティ内に配置され、かつ金属層上にそれぞれ
導電性接着剤により接着されるか、又は導電性接合剤に
より接合され、半導体チップ、部品素子及び基板電極と
の間は、ボンディングワイヤにより接続され、ボンディ
ングワイヤは、非導電性接着剤層により、相互に電気的
に絶縁されているとともに、基板に対して保持固定され
ていることを特徴としている。
To achieve the above object, a multi-chip module according to the present invention comprises a semiconductor chip, a component element other than the semiconductor chip, a substrate electrode in the peripheral portion, and an opening upward. A multi-chip module having a cavity and a substrate having a metal layer formed on the bottom surface of the cavity so as to be connected to at least a part of a substrate electrode, wherein a semiconductor chip and a component element are provided in the cavity. The semiconductor chip, the component element, and the substrate electrode are arranged and bonded on the metal layer with a conductive adhesive or bonded with a conductive bonding agent. , Is electrically insulated from each other by a non-conductive adhesive layer and is held and fixed to the substrate. There.

【0006】本発明で使用する基板は、従来使用されて
きた材料で形成された基板であって、例えばセラミック
ス、シリコン、合成樹脂、或いはそれら複合材料で形成
されている。半導体チップ以外の部品素子とは、電気
的、電子的部品素子を意味し、例えば通常使用されてい
る角型チップ部品、或いは薄型チップ部品に形成されて
いる抵抗、コンデンサー或いはその他の部品を指す。
尚、部品素子には、金属材料で形成された電極が、微細
金属線でボンディングできるように設けられている。キ
ャビティは、MCMの薄型化及び配線平坦化のために、
基板の上面を部品大きさに合わせて凹部状に加工するこ
とにより形成され、半導体チップ及び部品素子の装入、
ボンディングが容易であるように上方に開口している。
The substrate used in the present invention is a substrate formed of a conventionally used material, for example, ceramics, silicon, synthetic resin, or a composite material thereof. A component element other than a semiconductor chip means an electrical or electronic component element, for example, a commonly used rectangular chip component or a resistor, capacitor or other component formed in a thin chip component.
It should be noted that the component element is provided with an electrode formed of a metal material so as to be bonded with a fine metal wire. The cavity is for thinning the MCM and flattening the wiring.
Formed by processing the upper surface of the substrate into a concave shape according to the size of the component, loading of semiconductor chips and component elements,
Opening upwards for easy bonding.

【0007】金属層は、半導体チップ及び部品素子のオ
ーミックコンタクト及び熱伝導のためにキャビティ底面
に薄膜又は厚膜にメタライズして形成されている。導電
性接着剤、或いは導電性接合剤は、キャビティの金属層
と半導体チップ及び部品素子との間でオーミックコンタ
クト及び機械的接続を行うために使用され、通常ダイア
タッチ剤と称されている、熱伝導を阻害しないものであ
る。接着剤には有機材料系、接合剤には半田を例として
挙げることができる。ボンディングワイヤとしては、I
Cチップのボンディングに通常使用されている、例えば
25μm〜100μmの太さの金線、アルミニウム線、
銅線等を使用できるが、詳細には必要とする特性やコス
トを考慮して定める。ボンディングするには、通常のワ
イヤボンダを本発明の目的に改良して使用する。また、
多層3次元マルチチップモジュールを形成するには、好
適にはボンディングワイヤとして電気絶縁材料で被覆さ
れた被覆線を使用する。被覆の材料は、ボンディング時
の熱で溶融、除去されるものを使用する。
The metal layer is formed by metallizing a thin film or a thick film on the bottom surface of the cavity for ohmic contact and heat conduction of the semiconductor chip and the component device. A conductive adhesive or a conductive bonding agent is used for making ohmic contact and mechanical connection between the metal layer of the cavity and the semiconductor chip and component elements, and is usually called a die attach agent. It does not interfere with conduction. Examples of the adhesive include organic materials, and examples of the bonding agent include solder. As a bonding wire, I
Gold wires, aluminum wires having a thickness of, for example, 25 μm to 100 μm, which are usually used for bonding C chips,
Copper wire or the like can be used, but it is determined in detail taking into account the required characteristics and cost. For bonding, a conventional wire bonder is modified and used for the purposes of the present invention. Also,
To form a multi-layer three-dimensional multi-chip module, a coated wire coated with an electrically insulating material is preferably used as a bonding wire. The coating material used is one that is melted and removed by the heat during bonding.

【0008】また、本発明に係るマルチチップモジュー
ルの好適な実施態様は、非導電性接着剤層がポリイミド
樹脂からなることを特徴としている。
A preferred embodiment of the multi-chip module according to the present invention is characterized in that the non-conductive adhesive layer is made of polyimide resin.

【0009】また更に、本発明に係るマルチチップモジ
ュールの別の好適な実施態様は、基板のキャビティ内面
に付設された金属層が、半導体チップをグランド電位に
固定するものであることを特徴としている。
Furthermore, another preferred embodiment of the multi-chip module according to the present invention is characterized in that the metal layer attached to the inner surface of the cavity of the substrate fixes the semiconductor chip to the ground potential. .

【0010】本発明の多層3次元化された実施態様で
は、請求項1に記載のマルチチップモジュール表面の非
導電性接着剤層に孔を形成し、非導電性接着剤層上に別
の半導体チップ及び半導体チップ以外の部品素子を装着
し、下層の半導体チップ、部品素子及び電極との間を接
続するボンディングワイヤと上層の別の半導体チップと
部品素子とを孔を介して別のボンディングワイヤにより
接続して多層3次元に構成したことを特徴としている。
In the multi-dimensional three-dimensional embodiment of the present invention, holes are formed in the non-conductive adhesive layer on the surface of the multi-chip module according to claim 1, and another semiconductor is formed on the non-conductive adhesive layer. A chip and a component element other than a semiconductor chip are mounted, and a bonding wire for connecting between the lower semiconductor chip, the component element and the electrode, and another semiconductor chip in the upper layer and the component element through another bonding wire through a hole. The feature is that they are connected to form a three-dimensional multilayer.

【0011】[0011]

【作用】本マルチチップモジュール(以下、簡単のため
にMCMと略称する)は、上述のように構成されている
ので、その製造工程は、極めて単純で、かつその実施
は、簡単である。即ち、先ず、基板に搭載すべき半導体
チップ(以下、ICチップと言う)や他のチップ部品等
の形状に合わせたキャビティを形成する。次に、基板の
周辺部に電極を設けるとともに、キャビティの内面にも
金属層を設ける。続いて、導電性接着剤をキャビティの
底面にコーティングして、その部分にICチップ等を接
着する。次に、ワイヤボンダを用いて、これらICチッ
プや他のチップ部品間及びこれらと基板電極間にボンデ
ィングワイヤを接続する。そして、基板の上面にポリイ
ミド等からなる非導電性接着剤層を形成して、これらボ
ンディングワイヤ間を互いに絶縁するとともに、これら
ボンディングワイヤを基板に対して保持固定して、MC
Mを完成する。
The present multi-chip module (hereinafter, simply referred to as MCM for simplification) is constructed as described above, so that its manufacturing process is extremely simple and its implementation is simple. That is, first, a cavity is formed in conformity with the shape of a semiconductor chip (hereinafter referred to as an IC chip) to be mounted on a substrate, other chip components, or the like. Next, an electrode is provided on the peripheral portion of the substrate, and a metal layer is also provided on the inner surface of the cavity. Then, a conductive adhesive is coated on the bottom surface of the cavity, and an IC chip or the like is bonded to that portion. Next, using a wire bonder, bonding wires are connected between these IC chips and other chip components and between these and the substrate electrodes. Then, a non-conductive adhesive layer made of polyimide or the like is formed on the upper surface of the substrate to insulate the bonding wires from each other, and the bonding wires are held and fixed to the substrate.
Complete M.

【0012】このため、従来のように予め基板に必要な
配線をしておく必要がないので、製造工程の時間が短縮
され、また設計変更があってもボンディングワイヤの接
続位置を変えるだけで対応が可能となる。また、非導電
性接着剤の上にも更に別のICチップ等を実装すること
が可能となるため、高密度実装の3次元MCMを実現す
ることができる。更に、ICチップ等で発熱した熱は、
キャビティの内面の金属層及び基板電極を介して外部に
を伝導され、放熱される。従って、MCMの温度が上昇
することはないので、MCMの各素子の性能が充分に発
揮できる。
Therefore, unlike the conventional case, it is not necessary to preliminarily provide necessary wiring on the substrate, so that the manufacturing process time is shortened, and even if the design is changed, the connection position of the bonding wire is simply changed. Is possible. Further, since another IC chip or the like can be mounted on the non-conductive adhesive, a high-density mounting three-dimensional MCM can be realized. Furthermore, the heat generated by the IC chip etc.
It is conducted to the outside through the metal layer on the inner surface of the cavity and the substrate electrode to radiate heat. Therefore, since the temperature of the MCM does not rise, the performance of each element of the MCM can be fully exhibited.

【0013】[0013]

【実施例】以下、本発明の実施例を図面に基づき説明す
る。第1実施例 図1は、本発明に係るマルチチップモジュールの第1の
実施例の構成を示す斜視断面図である。図1において、
本実施例に係るマルチチップモジュール(以下、簡単の
ためにMCMと略称する)10は、基板12と、ICチ
ップ16と、チップ部品18とを備えている。基板12
は、基板として必要な、機械的強度、耐熱性、電気絶縁
性等の特性を有する、セラミック,シリコン,樹脂ある
いはそれらの複合材料等の材料で構成されている。基板
12は、周辺部に多数の基板電極14を、更に中央部の
各所に複数個のキャビティ(凹部)20をそれぞれ備え
ている。キャビティ20は、MCMとして搭載するIC
チップ16及びチップ部品18の形状に合致し、かつそ
れらの装入及びボンディングが容易であるように上方が
開口した形状に形成されている。
Embodiments of the present invention will be described below with reference to the drawings. First Embodiment FIG. 1 is a perspective sectional view showing a configuration of a first embodiment of a multichip module according to the present invention. In FIG.
A multi-chip module (hereinafter abbreviated as MCM) 10 according to the present embodiment includes a substrate 12, an IC chip 16, and a chip component 18. Board 12
Is made of a material such as ceramic, silicon, resin, or a composite material thereof, which has characteristics such as mechanical strength, heat resistance, and electrical insulation required as a substrate. The substrate 12 is provided with a large number of substrate electrodes 14 in the peripheral portion and a plurality of cavities (recesses) 20 in the central portion. The cavity 20 is an IC mounted as an MCM
The chip 16 and the chip component 18 are formed in a shape that is open at the top so as to match the shapes of the chips 16 and the chip components 18 and to facilitate their insertion and bonding.

【0014】ICチップ16としては、ベアICチップ
が用いられている。ICチップ16の性能の良否がMC
M製品の歩留りを大きく左右する要因となるので、予め
ペレットチェックやベアダイバーインによって選別した
良好なベアICチップを使用する。チップ部品18は、
通常の角形チップ部品あるいは薄膜チップ部品であっ
て、その上面には、金属材料からなる電極が、微細金属
線(ボンディングワイヤ)でボンディングできるように
設けられている。本実施例では、チップ部品18は、例
えば所要のコンデンサー素子、抵抗素子等である。
A bare IC chip is used as the IC chip 16. The performance of the IC chip 16 is MC
Since it is a factor that greatly affects the yield of M products, a good bare IC chip selected beforehand by pellet check or bare diver-in is used. The chip component 18 is
An ordinary rectangular chip part or a thin film chip part, on the upper surface of which an electrode made of a metal material is provided so as to be bonded by a fine metal wire (bonding wire). In this embodiment, the chip component 18 is, for example, a required capacitor element, resistance element, or the like.

【0015】これらキャビティ20の内面には、金属層
22が形成されており、この金属層22は、基板電極1
4の一部と接続されていてグランド電位に保たれてい
る。これらのキャビティ20の内部に、ICチップ16
及びチップ部品18が配置され、更にICチップ16及
びチップ部品18の底面は、導電性のダイアタッチ剤2
4によりキャビティ20底面の金属層22にそれぞれ接
合されている。また、ダイアタッチ剤24は、ICチッ
プ16/チップ部品18と基板12とのオーミックコン
タクト及び機械的接続を目的とするもので、例えば導電
性接着剤やハンダ等が使用できる。
A metal layer 22 is formed on the inner surfaces of these cavities 20, and the metal layer 22 is used as the substrate electrode 1.
It is connected to a part of 4 and kept at the ground potential. Inside these cavities 20, the IC chip 16
And the chip component 18 are arranged, and the bottom surfaces of the IC chip 16 and the chip component 18 are electrically conductive die attach agent 2
4 are joined to the metal layer 22 on the bottom surface of the cavity 20. The die attach agent 24 is for the purpose of ohmic contact and mechanical connection between the IC chip 16 / chip component 18 and the substrate 12, and for example, a conductive adhesive agent or solder can be used.

【0016】ICチップ16及びチップ部品18間、あ
るいはICチップ16やチップ部品18と基板電極14
との間は、ボンディングワイヤ26により結線されてい
る。このボンディングワイヤ26は、通常のICのワイ
ヤボンディングに使用されている金線やアルミニウム線
であって、その直径は、25μm〜100μmの範囲に
ある。結線は、本目的に改良した通常のワイヤボンダ
(結線機)によって行われる。
Between the IC chip 16 and the chip component 18, or between the IC chip 16 and the chip component 18 and the substrate electrode 14.
A bonding wire 26 is connected between these and. The bonding wire 26 is a gold wire or an aluminum wire used for normal IC wire bonding, and its diameter is in the range of 25 μm to 100 μm. Wiring is performed by a normal wire bonder (wiring machine) modified for this purpose.

【0017】また、基板12の表面には、外部のマザー
基板(図示せず)等と接続するための基板電極14の領
域を除き、ポリイミド樹脂系等の非導電性接着剤(図示
せず)で被覆されている。非導電性接着剤は、ボンディ
ングワイヤ26同士を相互に電気的に絶縁するととも
に、これらボンディングワイヤ26を基板12に対して
保持固定する機能を有する。
On the surface of the substrate 12, a non-conductive adhesive (not shown) such as a polyimide resin is used except for a region of the substrate electrode 14 for connecting to an external mother substrate (not shown). It is covered with. The non-conductive adhesive has a function of electrically insulating the bonding wires 26 from each other and holding and fixing the bonding wires 26 to the substrate 12.

【0018】ボンディングワイヤ26には、被覆線を用
いることもできる。この場合、被覆線の被覆材は、ボン
ディング時の熱で電気絶縁層層が溶融、除去できるもの
を用いる。ボンディングワイヤ26として被覆線を使用
した場合には、上述の非導電性接着剤層でボンディング
ワイヤ26同士を電気的に絶縁する必要は、必ずしもな
い。図1中、Aはボンディングワイヤ26同士を接続し
た接続点を示している。ボンディングワイヤ26として
被覆線を使用した場合の接続点Aの構造は、拡大して図
2に示されている。図2(a)は平面図、図2(b)は
断面図であり、接続点は金属ボール状に形成されてい
る。
A coated wire may be used as the bonding wire 26. In this case, as the coating material for the coated wire, a coating material that can melt and remove the electric insulating layer by heat during bonding is used. When a covered wire is used as the bonding wire 26, it is not always necessary to electrically insulate the bonding wires 26 from each other by the above-mentioned non-conductive adhesive layer. In FIG. 1, A indicates a connection point where the bonding wires 26 are connected to each other. The structure of the connection point A when a covered wire is used as the bonding wire 26 is enlarged and shown in FIG. 2 (a) is a plan view and FIG. 2 (b) is a sectional view, and the connection points are formed in a metal ball shape.

【0019】本実施例は、従来行われていたような、予
め基板上に必要な配線を形成しておく必要がないので、
基板のパターン設計から製作完了に要する期間が短縮さ
れ、また製造工程に要する時間も短縮される。ボンディ
ングワイヤによる結線は、他の結線方法に比べて、極め
て簡単であるので、作業能率が高い。また、設計変更が
あっても、ボンディングワイヤ26による接続を変更す
ることにより、或いはボンディングワイヤ26の接続位
置を変えることにより、簡単に対応することができる。
ICチップ16やチップ部品18等によって生じた熱
は、キャビティ20の内面の金属層22とそれに接続し
た基板電極14とを介して外部に伝導し、放熱されるの
で、MCMの温度が上昇せず、MCM内の各素子の特性
を充分に発揮させることができる。
In the present embodiment, it is not necessary to previously form the necessary wiring on the substrate, which has been conventionally done.
The time required from the pattern design of the substrate to the completion of manufacturing is shortened, and the time required for the manufacturing process is also shortened. The connection with the bonding wire is extremely simple as compared with other connection methods, so that the work efficiency is high. Further, even if the design is changed, it can be easily dealt with by changing the connection by the bonding wire 26 or by changing the connection position of the bonding wire 26.
The heat generated by the IC chip 16, the chip component 18, etc. is conducted to the outside through the metal layer 22 on the inner surface of the cavity 20 and the substrate electrode 14 connected thereto and is radiated, so that the temperature of the MCM does not rise. , The characteristics of each element in the MCM can be sufficiently exhibited.

【0020】第2実施例 次に、図3を参照して本発明の第2の実施例について説
明する。図3は、本発明に係る第2の実施例のMCMの
構成を示す断面図である。なお、先の実施例で説明した
ものと同一または相当する部分には同一符号を付し説明
を省略する。図3に示す第2実施例のMCM30では、
第1実施例のMCM10と同様に、基板電極14の少な
くとも一部に接続した金属層22を底面に備えたキャビ
ティ20内にICチップ16やチップ部品18等を配置
し、これらICチップ16及びチップ部品18の底面を
導電性のダイアタッチ剤24によりキャビティ20底面
の金属層22に接合している。ICチップ16及びチッ
プ部品18間、あるいはICチップ16やチップ部品1
8と基板12の電極14との間の接続は、第1配線層3
2としてボンディングワイヤにより結線されている。
Second Embodiment Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 3 is a sectional view showing the configuration of the MCM of the second embodiment according to the present invention. In addition, the same or corresponding parts as those described in the previous embodiment are designated by the same reference numerals and the description thereof will be omitted. In the MCM 30 of the second embodiment shown in FIG. 3,
Similar to the MCM 10 of the first embodiment, the IC chip 16 and the chip component 18 are arranged in the cavity 20 having the metal layer 22 connected to at least a part of the substrate electrode 14 on the bottom surface. The bottom surface of the component 18 is joined to the metal layer 22 on the bottom surface of the cavity 20 by a conductive die attach agent 24. Between the IC chip 16 and the chip component 18, or between the IC chip 16 and the chip component 1
8 and the electrode 14 of the substrate 12 are connected by the first wiring layer 3
2 is connected by a bonding wire.

【0021】第1配線層32上には、ポリイミド絶縁層
28が、非導電性接着剤層として設けられている。更
に、ポリイミド絶縁層28の孔34を通してICチップ
16等の配線を引出し、第2配線層36が形成されてい
る。なお、図3中、Bはボンディングワイヤ同士の接続
点を示し、図4は、その拡大図である。図4に示すよう
に、ボンディングワイヤ36は、ポリイミド絶縁層28
の孔34を通ってICチップ18から垂直に立ち上がっ
た後、ポリイミド絶縁層28の上面に沿って水平に曲が
る。一方のボンディングワイヤ36aは、ポリイミド絶
縁層28の上面を延在し、次いで上方に曲がった曲線部
36bを形成した後、ボンディングワイヤ36の曲がり
部に接続する。
On the first wiring layer 32, the polyimide insulating layer 28 is provided as a non-conductive adhesive layer. Further, the wiring of the IC chip 16 and the like is drawn out through the hole 34 of the polyimide insulating layer 28 to form the second wiring layer 36. In addition, in FIG. 3, B shows the connection point of bonding wires, and FIG. 4 is the enlarged view. As shown in FIG. 4, the bonding wire 36 is formed of the polyimide insulating layer 28.
After vertically rising from the IC chip 18 through the hole 34, the substrate is bent horizontally along the upper surface of the polyimide insulating layer 28. One of the bonding wires 36a extends on the upper surface of the polyimide insulating layer 28, and then forms a curved portion 36b that is bent upward, and then is connected to the bent portion of the bonding wire 36.

【0022】第3実施例 図5は、図3に示すMCMを更に加工して多層3次元に
形成した第3実施例の構成を示す断面図である。図5に
示す第3実施例のMCM40において、基板12、基板
電極14、ICチップ16、チップ部品18、キャビテ
ィ20、金属層22、ダイアタッチ剤24、ポリイミド
絶縁層28、第1配線層32、孔34、第2配線層36
は、上述の第2実施例のMCM30と同じ構成である。
MCM40は、更に、第2ポリイミド絶縁層42と、そ
の上に配置された別のICチップ44と、同じく別のチ
ップ部品46とを備え、ICチップ44及びチップ部品
46とは第3配線層48を介して相互に、更に第2ポリ
イミド絶縁層42に設けられた孔50を通して第2配線
層36に接続されている。なお、第1ポリイミド絶縁層
28、第2ポリイミド絶縁層42は、ポリイミドフィル
ムで形成してもよく、あるいは液状ポリイミドを塗布し
たあと硬化させたものでもよい。
Third Embodiment FIG. 5 is a sectional view showing the structure of a third embodiment in which the MCM shown in FIG. 3 is further processed to form a multilayer three-dimensional structure. In the MCM 40 of the third embodiment shown in FIG. 5, the substrate 12, the substrate electrode 14, the IC chip 16, the chip component 18, the cavity 20, the metal layer 22, the die attach agent 24, the polyimide insulating layer 28, the first wiring layer 32, Hole 34, second wiring layer 36
Has the same configuration as the MCM 30 of the second embodiment described above.
The MCM 40 further includes a second polyimide insulating layer 42, another IC chip 44 disposed on the second polyimide insulating layer 42, and another chip component 46, and the IC chip 44 and the chip component 46 include a third wiring layer 48. Via the holes 50 provided in the second polyimide insulating layer 42, and are further connected to the second wiring layer 36. The first polyimide insulating layer 28 and the second polyimide insulating layer 42 may be formed of a polyimide film, or may be a liquid polyimide that is applied and then cured.

【0023】本実施例は、このような構成により、通常
のボンディングワイヤによる多層回路形成、或いは下層
のICチップ及びチップ部品上にポリイミド絶縁層を介
して別のICチップ及びチップ部品を搭載した多層3次
元MCMを実現している。
In this embodiment, with such a structure, a multilayer circuit is formed by ordinary bonding wires, or another IC chip and chip component are mounted on the lower IC chip and chip component via a polyimide insulating layer. Realizes a three-dimensional MCM.

【0024】次に、図6及び図7を参照して、図5に示
す3次元MCMの製造プロセスを説明する。図6及び図
7は、MCMの各製造工程を説明するためのMCMの断
面図であり、図6は工程(a)から(e)を示し、図7
はそれに続く工程(f)から(i)を示す。 工程(a) セラミックあるいは有機材料からなる基板
12を機械加工して、ICチップ等の素子を配置するキ
ャビティ20を形成する。 工程(b) キャビティ20内面と基板12上に金属層
(メタライズ層)22を形成する。キャビティ20内の
金属層22はICチップ16等をグランド電位に固定す
るもので、基板12上の金属層は基板電極14である。 工程(c) キャビティ20内の金属層22上にICチ
ップ16及び他のチップ部品18をマウントし、導電性
接着剤あるいはハンダで接合する。 工程(d) 微細金属線ボンダ(ワイヤボンダを改良し
たもの)を使用して、素子間を微細金属線によりワイヤ
ボンディング接続して第1配線層32を形成する。微細
金属線として、ここでは被覆線を用いる。この被覆はボ
ンディング時の熱によって分解する樹脂で構成されてい
る。 工程(e) 第1配線層32を形成した上に電気絶縁層
として感光性ポリイミド樹脂層28をコウティングす
る。更に、フォトリソグラフィにより所定電極部のとこ
ろを開口して孔34を形成する。
Next, the manufacturing process of the three-dimensional MCM shown in FIG. 5 will be described with reference to FIGS. 6 and 7. 6 and 7 are cross-sectional views of the MCM for explaining each manufacturing process of the MCM, and FIG. 6 shows steps (a) to (e), and FIG.
Indicates the subsequent steps (f) to (i). Step (a) The substrate 12 made of ceramic or organic material is machined to form a cavity 20 in which an element such as an IC chip is arranged. Step (b) A metal layer (metallized layer) 22 is formed on the inner surface of the cavity 20 and the substrate 12. The metal layer 22 in the cavity 20 fixes the IC chip 16 and the like to the ground potential, and the metal layer on the substrate 12 is the substrate electrode 14. Step (c) The IC chip 16 and other chip components 18 are mounted on the metal layer 22 in the cavity 20 and joined with a conductive adhesive or solder. Step (d) Using a fine metal wire bonder (improved wire bonder), the elements are wire-bonded to each other by a fine metal wire to form the first wiring layer 32. As the fine metal wire, a covered wire is used here. This coating is made of a resin that is decomposed by heat during bonding. Step (e) The photosensitive polyimide resin layer 28 is coated as an electrical insulating layer on the first wiring layer 32. Further, a hole 34 is formed by opening at a predetermined electrode portion by photolithography.

【0025】工程(f) 第2配線層36を(d)と同
様にして結線する。ここで、(d)、(f)工程とも被
覆線を用いてボンディングいるので、ポリイミド樹脂層
28を省略することも可能であるが、この点は回路特性
や信頼性を充分考慮して選択する。 工程(g) 第2配線層36を形成した後、その上に、
上部部品を実装するための電気絶縁層42を形成する。
この絶縁層42はポリイミド、エポキシ等を用い、フォ
トリソグラフィにより開口部50をパターニングする。 工程(h) 上部部品としてICチップ44及びチップ
部品46を電気絶縁層42上に配置する。ここで、メタ
ライズ層が必要な場合には、(b)と同様にメタライズ
層を形成する。 工程(i) 素子44、46及び電極間を(d)と同様
に結線して第3配線層48を形成してMCM40の製作
を終了する。更に、その上に素子の積層が必要な場合に
は、工程(e)から(f)を同様に繰り返す。 工程(j) 実装済のMCM40を、セラミックあるい
は金属等のパッケージに入れ、外部電極との接続をとっ
て電気チェックを行い、製品として完成させる。
Step (f) The second wiring layer 36 is connected in the same manner as in (d). Here, since the covered wire is used for bonding in both steps (d) and (f), the polyimide resin layer 28 can be omitted, but this point is selected in consideration of circuit characteristics and reliability. . Step (g) After forming the second wiring layer 36,
An electrical insulation layer 42 is formed for mounting the upper part.
The insulating layer 42 is made of polyimide, epoxy, or the like, and the opening 50 is patterned by photolithography. Step (h) The IC chip 44 and the chip component 46 are arranged on the electrical insulating layer 42 as upper components. Here, when a metallized layer is required, the metallized layer is formed similarly to (b). Step (i) The elements 44 and 46 and the electrodes are connected in the same manner as in (d) to form the third wiring layer 48, and the manufacturing of the MCM 40 is completed. Further, when it is necessary to stack an element on it, steps (e) to (f) are similarly repeated. Step (j) The mounted MCM 40 is put in a package of ceramic, metal or the like, connected to external electrodes, and an electrical check is performed to complete the product.

【0026】本方法によれば、上層に別のICチップ及
びチップ部品を搭載するために、搭載面を平坦化するこ
とが簡単であり、微細金属線による配線は、設計変更に
対するフレキシビリティがあり、製作コストが低い。
According to this method, it is easy to flatten the mounting surface in order to mount another IC chip and chip component on the upper layer, and the wiring using fine metal wires has flexibility for design changes. , Production cost is low.

【0027】[0027]

【発明の効果】以上説明したように、請求項1に記載の
本発明は、半導体チップ及び素子を基板のキャビティ内
に配置し、キャビティ底面の金属層上に導電性接着剤に
よりそれぞれ接着し、半導体チップ、素子及び基板電極
との間をボンディングワイヤにより接続し、更に非導電
性接着剤層によりボンディングワイヤを相互に電気的に
絶縁するとともに基板に対して保持固定することによ
り、以下の効果を奏することができる。 (1)従来のように予め基板に必要な配線を形成してお
く必要がないので、パターン設計に要する期間を短縮す
ると共に設計変更にも容易に追随できるマルチチップモ
ジュールを実現している。 (2)キャビティ底面に形成した金属層を基板周辺部の
電極の少なくとも一部に接続しているので、素子から発
熱された熱は、金属層及び基板電極を介して外部に放熱
される。従って、本発明に係るマルチチップモジュール
は、従来のマルチチップモジュールに比べて放熱特性が
格段に良く、モジュール内温度を所定値に維持できるた
め、実装した各素子の性能を充分に発揮させることがで
きる。 (3)ワイヤボンディングにより結線することにより、
結線工程が簡単になり、作業能率を向上させることがで
きる。 請求項4の発明は、下層の配線面を電気絶縁層(例え
ば、ポリイミド層)で覆うことにより、多層配線が可能
となり、更に電気絶縁層上に別の半導体チップ等を搭載
して、3次元マルチチップモジュールを形成することが
でき、高密度実装化が図れる。
As described above, according to the present invention as set forth in claim 1, the semiconductor chip and the element are arranged in the cavity of the substrate, and are adhered to the metal layer on the bottom surface of the cavity by a conductive adhesive, respectively. The following effects are obtained by connecting the semiconductor chip, the element and the substrate electrode with a bonding wire, and electrically insulating the bonding wire from each other with a non-conductive adhesive layer and holding and fixing it to the substrate. Can play. (1) Since it is not necessary to previously form the necessary wiring on the substrate as in the conventional case, a multi-chip module that can shorten the period required for pattern design and easily follow the design change is realized. (2) Since the metal layer formed on the bottom surface of the cavity is connected to at least a part of the electrode in the peripheral portion of the substrate, the heat generated from the element is radiated to the outside through the metal layer and the substrate electrode. Therefore, the multi-chip module according to the present invention has remarkably better heat dissipation characteristics than the conventional multi-chip module, and the temperature inside the module can be maintained at a predetermined value, so that the performance of each mounted element can be sufficiently exhibited. it can. (3) By connecting by wire bonding,
The connection process is simplified and the work efficiency can be improved. According to a fourth aspect of the invention, by covering the lower wiring surface with an electric insulating layer (for example, a polyimide layer), multilayer wiring is possible, and another semiconductor chip or the like is mounted on the electric insulating layer to form a three-dimensional structure. A multi-chip module can be formed and high-density mounting can be achieved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例の斜視図である。FIG. 1 is a perspective view of a first embodiment of the present invention.

【図2】図1におけるA点の拡大図で、(a)は平面
図、(b)は断面図である。
2 is an enlarged view of a point A in FIG. 1, where (a) is a plan view and (b) is a sectional view.

【図3】本発明の第2の実施例の断面図である。FIG. 3 is a sectional view of a second embodiment of the present invention.

【図4】第3図におけるB点の拡大図である。FIG. 4 is an enlarged view of point B in FIG.

【図5】本発明の第3の実施例の断面図である。FIG. 5 is a sectional view of a third embodiment of the present invention.

【図6】3次元マルチチップモジュールの製造プロセス
を示す図である。
FIG. 6 is a diagram showing a manufacturing process of a three-dimensional multi-chip module.

【図7】図6に続く3次元マルチチップモジュールの製
造プロセスを示す図である。
FIG. 7 is a diagram showing a manufacturing process of the three-dimensional multi-chip module subsequent to FIG. 6;

【符号の説明】[Explanation of symbols]

10 第1実施例のマルチチップモジュール 12 基板 14 基板電極 16 ICチップ 18 チップ部品 20 キャビティ 22 金属層 24 導電性接着剤 26 微細金属線(ボンディングワイヤ) 28 非導電性接着剤層(ポリイミド層) 30 第2実施例のマルチチップモジュール 32 第1配線層 34 第1非導電性接着剤層(ポリイミド層)の
孔 36 第2配線層 40 第3実施例のマルチチップモジュール 42 第2非導電性接着剤層(ポリイミド層) 44 別のICチップ 46 別のチップ部品 48 第3配線層 50 第2非導電性接着剤層(ポリイミド層)の
10 Multi-chip module of the first embodiment 12 Substrate 14 Substrate electrode 16 IC chip 18 Chip component 20 Cavity 22 Metal layer 24 Conductive adhesive 26 Fine metal wire (bonding wire) 28 Non-conductive adhesive layer (Polyimide layer) 30 Multi-chip module 32 of the second embodiment 32 First wiring layer 34 Holes in the first non-conductive adhesive layer (polyimide layer) 36 Second wiring layer 40 Multi-chip module 42 of the third embodiment 42 Second non-conductive adhesive Layer (polyimide layer) 44 Another IC chip 46 Another chip component 48 Third wiring layer 50 Second non-conductive adhesive layer (polyimide layer) hole

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップと、 半導体チップ以外の部品素子と、 周辺部に基板電極を備え、かつ上方に開口したキャビテ
ィを有し、該キャビティの底面には前記基板電極の少な
くとも一部と接続するように金属層が形成された基板と
を備えたマルチチップモジュールであって、 前記半導体チップ及び部品素子は、前記キャビティ内に
配置され、かつ前記金属層上にそれぞれ導電性接着剤に
より接着されるか、又は導電性接合剤により接合され、 前記半導体チップ、部品素子及び前記基板電極との間
は、ボンディングワイヤにより接続され、 前記ボンディングワイヤは、非導電性接着剤層により、
相互に電気的に絶縁されているとともに、前記基板に対
して保持固定されていることを特徴とするマルチチップ
モジュール。
1. A semiconductor chip, a component element other than the semiconductor chip, a substrate electrode in a peripheral portion, and a cavity opened upward, the bottom surface of the cavity being connected to at least a part of the substrate electrode. And a substrate on which a metal layer is formed so that the semiconductor chip and the component element are arranged in the cavity, and are bonded to the metal layer by a conductive adhesive, respectively. Or bonded by a conductive bonding agent, the semiconductor chip, the component element and the substrate electrode are connected by a bonding wire, the bonding wire is a non-conductive adhesive layer,
A multi-chip module, which is electrically insulated from each other and is held and fixed to the substrate.
【請求項2】 前記非導電性接着剤層は、ポリイミド樹
脂からなることを特徴とする請求項1記載のマルチチッ
プモジュール。
2. The multichip module according to claim 1, wherein the non-conductive adhesive layer is made of a polyimide resin.
【請求項3】 前記基板のキャビティの底面に被着され
た金属層は、前記半導体チップをグランド電位に固定す
るものであることを特徴とする請求項1記載のマルチチ
ップモジュール。
3. The multi-chip module according to claim 1, wherein the metal layer deposited on the bottom surface of the cavity of the substrate fixes the semiconductor chip to the ground potential.
【請求項4】 請求項1に記載のマルチチップモジュー
ル表面の非導電性接着剤層に孔を形成し、 前記非導電性接着剤層上に別の半導体チップ及び半導体
チップ以外の部品素子を装着し、 下層の半導体チップ、部品素子及び電極との間を接続す
るボンディングワイヤと前記上層の別の半導体チップと
部品素子とを前記孔を介して別のボンディングワイヤに
より接続して多層3次元に構成したことを特徴とするマ
ルチチップモジュール。
4. A hole is formed in the non-conductive adhesive layer on the surface of the multi-chip module according to claim 1, and another semiconductor chip and a component element other than the semiconductor chip are mounted on the non-conductive adhesive layer. Then, a bonding wire connecting between the lower semiconductor chip, the component element and the electrode, and the other upper semiconductor chip and the component element are connected through the hole by another bonding wire to form a multilayer three-dimensional structure. A multi-chip module characterized by the above.
JP5141309A 1993-05-21 1993-05-21 Multichip module Pending JPH06334113A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5141309A JPH06334113A (en) 1993-05-21 1993-05-21 Multichip module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5141309A JPH06334113A (en) 1993-05-21 1993-05-21 Multichip module

Publications (1)

Publication Number Publication Date
JPH06334113A true JPH06334113A (en) 1994-12-02

Family

ID=15288901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5141309A Pending JPH06334113A (en) 1993-05-21 1993-05-21 Multichip module

Country Status (1)

Country Link
JP (1) JPH06334113A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004073064A1 (en) * 2003-02-17 2004-08-26 Renesas Technology Corp. Semiconductor device
CN1332440C (en) * 2004-06-02 2007-08-15 富士通株式会社 Semiconductor device
JP2007214545A (en) * 2006-01-10 2007-08-23 Semiconductor Energy Lab Co Ltd Semiconductor device, method for manufacturing therefor, and rfid tag
US8404525B2 (en) 2006-01-10 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and RFID tag
JP2013528946A (en) * 2010-05-20 2013-07-11 インターナショナル・ビジネス・マシーンズ・コーポレーション Improved modularity in heterogeneous 3D stacks

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63318802A (en) * 1987-06-22 1988-12-27 Sumitomo Electric Ind Ltd Integrated circuit package
JPH0353853U (en) * 1989-09-29 1991-05-24
JPH03152967A (en) * 1989-11-09 1991-06-28 Nec Corp Hybrid integrated circuit device
JPH0536863A (en) * 1991-07-26 1993-02-12 Sony Corp Semiconductor device
JPH0555398A (en) * 1991-08-22 1993-03-05 Fujitsu Ltd Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63318802A (en) * 1987-06-22 1988-12-27 Sumitomo Electric Ind Ltd Integrated circuit package
JPH0353853U (en) * 1989-09-29 1991-05-24
JPH03152967A (en) * 1989-11-09 1991-06-28 Nec Corp Hybrid integrated circuit device
JPH0536863A (en) * 1991-07-26 1993-02-12 Sony Corp Semiconductor device
JPH0555398A (en) * 1991-08-22 1993-03-05 Fujitsu Ltd Semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004073064A1 (en) * 2003-02-17 2004-08-26 Renesas Technology Corp. Semiconductor device
CN1332440C (en) * 2004-06-02 2007-08-15 富士通株式会社 Semiconductor device
JP2007214545A (en) * 2006-01-10 2007-08-23 Semiconductor Energy Lab Co Ltd Semiconductor device, method for manufacturing therefor, and rfid tag
US8404525B2 (en) 2006-01-10 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and RFID tag
JP2013528946A (en) * 2010-05-20 2013-07-11 インターナショナル・ビジネス・マシーンズ・コーポレーション Improved modularity in heterogeneous 3D stacks
US9373557B2 (en) 2010-05-20 2016-06-21 Globalfoundries Inc. Enhanced modularity in heterogeneous 3D stacks
US9390989B2 (en) 2010-05-20 2016-07-12 Globalfoundries Inc. Enhanced modularity in heterogeneous 3D stacks

Similar Documents

Publication Publication Date Title
US7291929B2 (en) Semiconductor device and method of manufacturing thereof
JP4505983B2 (en) Semiconductor device
KR100480543B1 (en) Method for sealing semiconductor device with resin
US8729690B2 (en) Assembly having stacked die mounted on substrate
JP3544974B2 (en) Integrated laminate
JPH0220848Y2 (en)
TWI241700B (en) Packaging assembly with integrated circuits redistribution routing semiconductor die and method for fabrication
JPH06224246A (en) High multiterminal package for semiconductor element
JP2002057241A (en) Semiconductor package including transplantable conductive pattern, and manufacturing method thereof
US5457071A (en) Stackable vertical thin package/plastic molded lead-on-chip memory cube
JP2002184934A (en) Semiconductor device and manufacturing method thereof
WO2018098922A1 (en) Chip wiring method and structure
US5989935A (en) Column grid array for semiconductor packaging and method
JP3728847B2 (en) Multi-chip module and manufacturing method thereof
US9136197B2 (en) Impedence controlled packages with metal sheet or 2-layer RDL
JPH0888316A (en) Hybrid ic and its manufacture
JP2002050721A (en) Electronic device and manufacturing method thereof
US20050093121A1 (en) Chip package and substrate
JPH06334113A (en) Multichip module
US7838333B2 (en) Electronic device package and method of manufacturing the same
JP3656861B2 (en) Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device
JPH05175407A (en) Semiconductor mounting board
JPH0582713A (en) Multi-chip module and manufacture thereof
JPS61168926A (en) Resin substrate
JPH09307019A (en) Manufacture of semiconductor package and semiconductor package