JPH06333919A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH06333919A
JPH06333919A JP5292107A JP29210793A JPH06333919A JP H06333919 A JPH06333919 A JP H06333919A JP 5292107 A JP5292107 A JP 5292107A JP 29210793 A JP29210793 A JP 29210793A JP H06333919 A JPH06333919 A JP H06333919A
Authority
JP
Japan
Prior art keywords
oxide film
fluorine
gas
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5292107A
Other languages
Japanese (ja)
Other versions
JP3451380B2 (en
Inventor
Takuji Fukada
卓史 深田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP29210793A priority Critical patent/JP3451380B2/en
Publication of JPH06333919A publication Critical patent/JPH06333919A/en
Application granted granted Critical
Publication of JP3451380B2 publication Critical patent/JP3451380B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To suppress the generation of particles so as to improve the quality, yield and flattening characteristic of an Si oxide film containing a specific amount of fluorine by forming the Si oxide film by a plasma CVD method using a silicon compound gas containing fluorine and O2 or N2O. CONSTITUTION:The device is provided with an Si oxide film 24 formed by a plasma CVD method using a silicon compound gas containing fluorine and O2 or N2O and containing fluorine by 0.1-20at.%. For example, a first Si oxide film 23 containing no fluorine is formed to a thickness of 1,000Angstrom on the surface of a sample having Al wiring 22 on the surface of a substrate 21 by using an SiH4 gas, Ar gas, and O2 gas. After the film 23, a second Si oxide film 24 is deposited to a nearly flat surface on the surface of the film 23 by using an SiF4 gas, Ar gas, and O2 gas. Therefore, the film 24 can be formed of the SiF4 without causing any reaction between the SiF4 and Al wiring 22.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、フッ化ケイ素ガスを用
いてプラズマCVD法により形成されたSi酸化膜を備
える半導体装置及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a Si oxide film formed by a plasma CVD method using silicon fluoride gas and a method for manufacturing the same.

【0002】[0002]

【従来の技術】LSI,超LSIに使用される絶縁膜に
は、キャパシタ絶縁膜、層間絶縁膜、パッシベーション
膜が挙げられる。これらの内層間絶縁膜は、SiH4
2 又はN2 Oを用いたプラズマCVD法により形成さ
れることが多い。これは、プラズマCVD法が、絶縁膜
にピンホール,クラック等の欠陥を発生させ難いからで
ある。
2. Description of the Related Art Insulating films used in LSIs and VLSIs include capacitor insulating films, interlayer insulating films, and passivation films. These inner interlayer insulating films are SiH 4 ,
It is often formed by a plasma CVD method using O 2 or N 2 O. This is because the plasma CVD method is unlikely to cause defects such as pinholes and cracks in the insulating film.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、SiH
4 はO2 又はN2 Oとの反応性が強く、混合されただけ
で爆発的に反応する。プラズマにより活性化されている
場合は更に反応し易く、プラズマCVD法によりSi酸
化膜を形成する場合に、Si酸化膜が形成されるチャン
バ内壁のように半導体上以外の部分に反応物が堆積す
る。この堆積物がパーティクル発生の原因となり、半導
体装置の品質を低下させるという問題があった。また、
パーティクルを防止するために、チャンバ内のクリーニ
ングを頻繁に行う必要があり、このため、装置の稼働率
が悪化して半導体製造の歩留りが減少するという問題が
あった。
However, SiH
4 has a strong reactivity with O 2 or N 2 O, and reacts explosively only when mixed. When activated by plasma, the reaction is more likely to occur, and when a Si oxide film is formed by the plasma CVD method, the reactant is deposited on a portion other than the semiconductor such as the inner wall of the chamber where the Si oxide film is formed. . There is a problem in that the deposit causes particles to be generated and deteriorates the quality of the semiconductor device. Also,
In order to prevent particles, it is necessary to frequently clean the inside of the chamber, which causes a problem that the operating rate of the apparatus is deteriorated and the yield of semiconductor manufacturing is reduced.

【0004】これを解決するために、SiH4 よりも反
応性が弱いフッ化ケイ素ガスを用いてSi酸化膜を形成
する方法が考えられている(J. Appl. Phys. 64(8),15
Oct.1988)。この方法は、原料ガスとしてSi2 6
2 及びSi2 6 を用いて光CVD法により成膜す
る。これにより、反応性は若干弱くなり、チャンバ内壁
に付着する反応物は減少するが、Si2 6 及びO2
けでは成膜しないために、反応性が強いSi2 6 を用
いなければならず、やはり強い反応がおこるという問題
があった。
In order to solve this, a method of forming a Si oxide film by using a silicon fluoride gas having a reactivity lower than that of SiH 4 has been considered (J. Appl. Phys. 64 (8), 15).
Oct.1988). This method uses Si 2 F 6 as a raw material gas,
A film is formed by a photo CVD method using O 2 and Si 2 H 6 . As a result, the reactivity becomes slightly weaker and the amount of reactants attached to the inner wall of the chamber is reduced. However, since Si 2 F 6 and O 2 alone do not form a film, Si 2 H 6 having high reactivity must be used. However, there was a problem that a strong reaction still occurred.

【0005】また、層間絶縁膜形成には平坦化特性が重
要であるが、配線間が 0.5μm以下の微細なパターンを
覆って層間絶縁膜を形成する場合には、ボイド即ち配線
のエッジ部分に堆積した絶縁膜で配線間が覆われ、絶縁
膜が配線間に充分に入り込まずに空間を生じたような欠
陥が発生し、平坦化特性を低減させるという問題があっ
た。
Further, the flattening property is important for forming the interlayer insulating film, but when the interlayer insulating film is formed so as to cover a fine pattern of 0.5 μm or less between wirings, a void, that is, an edge portion of the wiring is formed. There has been a problem that the deposited insulating film covers the space between the wirings, and the insulating film does not sufficiently enter between the wirings to cause a defect such as a space, thereby reducing the planarization characteristic.

【0006】また、近年特にLSIの高速化を図ること
を目的とし、Al配線を伝わる信号の時定数を小さくす
るために、Al配線の層間絶縁膜、パッシベーション膜
に比誘電率が低いSi酸化膜を用いることが要望されて
いる。SiH4 及びO2 ,SiH4 及びN2 O, 又はT
EOS,O3 及びO2 等を用いた、従来の光CVD法,
熱CVD法,プラズマCVD法等のような酸化膜CVD
法では、Si酸化膜の比誘電率は 3.8以上となり、LS
Iの高速化を妨げる要因であった。この比誘電率の値は
Si酸化中のOH基含有量に因り、上記Si酸化膜中に
はOH基含有量が多いため、比誘電率が大きな値となっ
ている。
Further, in recent years, particularly for the purpose of speeding up the LSI, in order to reduce the time constant of the signal transmitted through the Al wiring, an Si oxide film having a low relative dielectric constant is formed on the interlayer insulating film and the passivation film of the Al wiring. Is required to be used. SiH 4 and O 2 , SiH 4 and N 2 O, or T
A conventional photo-CVD method using EOS, O 3, O 2, etc.,
Oxide film CVD such as thermal CVD method and plasma CVD method
Method, the relative permittivity of Si oxide film becomes 3.8 or more,
It was a factor that hinders the speedup of I. The value of the relative dielectric constant depends on the content of OH groups during the oxidation of Si, and since the content of OH groups is large in the Si oxide film, the relative dielectric constant has a large value.

【0007】また、アルコキシフルオロシランを主成分
とする原料ガスを用い、熱CVD法によりフッ素を含ん
だシリコン酸化膜が提案されている(特開平4−239750
号公報)。この膜の比誘電率は 3.7であり、従来から1
割未満の減少に留まっている。この比誘電率は成膜温度
により変動するが、この膜中にはOH基が含まれるの
で、層間絶縁膜として用いる場合に信頼性が低いという
問題があった。
Further, a silicon oxide film containing fluorine has been proposed by a thermal CVD method using a source gas containing alkoxyfluorosilane as a main component (Japanese Patent Laid-Open No. 4-239750).
Issue). The relative permittivity of this film is 3.7, which is 1
The decrease is less than a percent. This relative permittivity varies depending on the film forming temperature, but since this film contains OH groups, there is a problem that reliability is low when used as an interlayer insulating film.

【0008】また、絶縁ゲート型電界効果トランジスタ
のゲート絶縁膜を、ジクロロシラン(SiH2 Cl2
等の塩素を含むモノシラン誘導体ガス又はフッ素を含む
モノシラン誘導体ガスを用い、プラズマCVD法によっ
て形成することが提案されている(特開平3−36767 号
公報)。しかしながら、この提案の内容は多結晶シリコ
ン上へのSi酸化膜の形成において、従来の熱酸化法又
はCVD法の問題であった絶縁耐圧の改善と界面準位密
度の低減とを目的としたものであり、塩素又はフッ素等
の元素を含むモノシラン誘導体ガス又は塩化水素の比率
を成膜時に高めることで、シリコン層上の自然酸化膜,
有機物及び金属等の汚染物質を除去しつつ、成膜するこ
とを図ったものであって、フッ素を含有するSi酸化膜
についての記載はない。
Further, the gate insulating film of the insulated gate field effect transistor is formed of dichlorosilane (SiH 2 Cl 2 )
It has been proposed to form by a plasma CVD method using a monosilane derivative gas containing chlorine or a monosilane derivative gas containing fluorine (JP-A-3-36767). However, the contents of this proposal are aimed at improving the dielectric strength and reducing the interface state density, which have been problems of the conventional thermal oxidation method or CVD method in forming a Si oxide film on polycrystalline silicon. By increasing the ratio of monosilane derivative gas containing elements such as chlorine or fluorine or hydrogen chloride during film formation, a natural oxide film on the silicon layer,
It is intended to form a film while removing contaminants such as organic substances and metals, and there is no description of a Si oxide film containing fluorine.

【0009】そして逆に、塩素若しくはフッ素等の元素
を含むモノシラン誘導体ガス又は塩化水素等と、モノシ
ランとの混合物を用いた場合には、モノシランガスの比
率を高めることで、膜中に混入する塩素又はフッ素の量
を低減させ、絶縁耐圧が高い良質の酸化膜を形成すると
記載されており、塩素又はフッ素を含むことが好ましく
ないことを示唆している。
On the contrary, when a mixture of monosilane derivative gas containing elements such as chlorine or fluorine or hydrogen chloride and monosilane is used, the ratio of the monosilane gas is increased so that chlorine or It is described that the amount of fluorine is reduced and a high-quality oxide film having a high withstand voltage is formed, which suggests that it is not preferable to contain chlorine or fluorine.

【0010】本発明は、かかる事情に鑑みてなされたも
のであり、フッ素を含むシリコン化合物ガスを用いたプ
ラズマCVD法でSi酸化膜を形成することにより、パ
ーティクルの発生を抑制して品質及び歩留りを向上さ
せ、また層間絶縁膜又はパッシベーション膜としてのS
i酸化膜の平坦化特性を向上させ、さらに信号伝達の高
速化を図ることができる半導体装置及びその製造方法を
提供することを目的とする。
The present invention has been made in view of the above circumstances. By forming a Si oxide film by a plasma CVD method using a silicon compound gas containing fluorine, generation of particles is suppressed and quality and yield are improved. S as an interlayer insulating film or a passivation film.
An object of the present invention is to provide a semiconductor device capable of improving the planarization characteristic of the i oxide film and further increasing the speed of signal transmission, and a method of manufacturing the same.

【0011】[0011]

【課題を解決するための手段】第1発明に係る半導体装
置は、フッ素を含むシリコン化合物ガスとO2 又はN 2
Oとを用いたプラズマCVD法により形成された 0.1〜
20 atomic %のフッ素6含むSi酸化膜を備えることを
特徴とする。
A semiconductor device according to a first aspect of the present invention.
The device is a silicon compound gas containing fluorine and O.2Or N 2
0.1 to 0.1 formed by the plasma CVD method using O and
Provide a Si oxide film containing 20 atomic% of fluorine 6.
Characterize.

【0012】第2発明に係る半導体装置は、第1発明に
おいて、前記Si酸化膜は隣合う配線間に形成されてい
ることを特徴とする。
A semiconductor device according to a second invention is characterized in that, in the first invention, the Si oxide film is formed between adjacent wirings.

【0013】第3発明に係る半導体装置は、フッ素を含
むシリコン化合物ガスとO2 又はN 2 Oとを用いたプラ
ズマCVD法により形成された 3.7〜2.9 の比誘電率を
有するSi酸化膜を備えることを特徴とする。
A semiconductor device according to a third invention contains fluorine.
Silicon compound gas and O2Or N 2Plastic using O and
The relative dielectric constant of 3.7 to 2.9 formed by the Zuma CVD method
It is characterized in that it is provided with a Si oxide film.

【0014】第4発明に係る半導体装置は、第1又は第
3発明において、前記Si酸化膜は層間絶縁膜であるこ
とを特徴とする。
A semiconductor device according to a fourth invention is characterized in that, in the first or third invention, the Si oxide film is an interlayer insulating film.

【0015】第5発明に係る半導体装置は、第1又は第
3発明において、前記Si酸化膜はパッシベーション膜
であることを特徴とする。
A semiconductor device according to a fifth invention is characterized in that, in the first or third invention, the Si oxide film is a passivation film.

【0016】第6発明に係る半導体装置の製造方法は、
フッ素を含むシリコン化合物ガスとO2 又はN2 Oとを
用いて、プラズマCVD法により、Si酸化膜を形成す
ることを特徴とする。
A method of manufacturing a semiconductor device according to a sixth aspect of the invention is
It is characterized in that a Si oxide film is formed by a plasma CVD method using a fluorine-containing silicon compound gas and O 2 or N 2 O.

【0017】第7発明に係る半導体装置の製造方法は、
プラズマCVD法により、フッ素を含まないシリコン化
合物ガスとO2 又はN2 Oとを用いて第1のSi酸化膜
を形成する工程と、フッ素を含むシリコン化合物ガスと
2 又はN2 Oとを用いて、前記第1のSi酸化膜上に
第2のSi酸化膜を堆積する工程とを有することを特徴
とする。
A method of manufacturing a semiconductor device according to the seventh invention is
A step of forming a first Si oxide film by a plasma CVD method using a fluorine-free silicon compound gas and O 2 or N 2 O; and a fluorine-containing silicon compound gas and O 2 or N 2 O. And a step of depositing a second Si oxide film on the first Si oxide film.

【0018】第8発明に係る半導体装置の製造方法は、
プラズマCVD法により、フッ素を含むシリコン化合物
ガスとO2 又はN2 Oとを用いて第2のSi酸化膜を形
成する工程と、フッ素を含まないシリコン化合物ガスと
2 又はN2 Oとを用いて、前記第2のSi酸化膜上に
第1のSi酸化膜を堆積する工程とを有することを特徴
とする。
A method of manufacturing a semiconductor device according to the eighth invention is
A step of forming a second Si oxide film using a silicon compound gas containing fluorine and O 2 or N 2 O by a plasma CVD method; and a silicon compound gas containing no fluorine and O 2 or N 2 O. And a step of depositing a first Si oxide film on the second Si oxide film.

【0019】第9発明に係る半導体装置の製造方法は、
プラズマCVD法により、フッ素を含まないシリコン化
合物ガスとO2 又はN2 Oとを用いて第1のSi酸化膜
を形成する工程と、フッ素を含むシリコン化合物ガスと
2 又はN2 Oとを用いて、前記第1のSi酸化膜上に
第2のSi酸化膜を堆積する工程と、フッ素を含まない
シリコン化合物ガスとO2 又はN2 Oとを用いて、前記
第2のSi酸化膜上に第3のSi酸化膜を形成する工程
とを有することを特徴とする。
A method of manufacturing a semiconductor device according to a ninth aspect of the invention is
A step of forming a first Si oxide film by a plasma CVD method using a fluorine-free silicon compound gas and O 2 or N 2 O; and a fluorine-containing silicon compound gas and O 2 or N 2 O. Using the step of depositing a second Si oxide film on the first Si oxide film, and the second Si oxide film using a fluorine-free silicon compound gas and O 2 or N 2 O. And a step of forming a third Si oxide film thereon.

【0020】第10発明に係る半導体装置の製造方法
は、第6,第7,第8又は第9発明において、基板に負
電位を与えて、フッ素を含むシリコン化合物ガスとO2
又はN 2 Oとを用いたプラズマCVD法を行うことを特
徴とする。
A method of manufacturing a semiconductor device according to the tenth invention
In the sixth, seventh, eighth or ninth invention,
By applying an electric potential, a silicon compound gas containing fluorine and O2
Or N 2A special feature is that the plasma CVD method using O and
To collect.

【0021】[0021]

【作用】本発明の半導体装置及びその製造方法では、フ
ッ素を含むシリコン化合物ガスとO2 又はN2 Oとを用
いて、プラズマCVD法を行うことにより、従来よりも
穏やかな反応でSi酸化膜を、例えば層間絶縁膜又はパ
ッシベーション膜のような絶縁膜として形成する。従っ
て、プラズマ発生部以外で反応が進行せず、装置壁面へ
の反応物の付着が減少し、パーティクルの発生が削減さ
れる。そして、このように堆積したSi酸化膜は、OH
基含有量が少ないか又は全く無く、 0.1〜20 atomic %
のフッ素を含み、又 3.7〜2.9 の比誘電率を有するの
で、半導体装置の信号伝達の高速化を図る。また、半導
体装置の信号伝達速度を従来と同程度とする場合は、従
来よりもSi酸化膜の膜厚を薄くできる。さらに、プラ
ズマ中で成膜されるフッ素系の成膜種はマイグレーショ
ンを起こし易いので、基板表面の凹部への被覆性が向上
する。
In the semiconductor device and the method of manufacturing the same according to the present invention, the plasma CVD method is performed using the silicon compound gas containing fluorine and O 2 or N 2 O, so that the Si oxide film can be reacted more gently than before. Is formed as an insulating film such as an interlayer insulating film or a passivation film. Therefore, the reaction does not proceed except in the plasma generating part, the adhesion of the reactant to the wall surface of the apparatus is reduced, and the generation of particles is reduced. The Si oxide film deposited in this way is OH
0.1-20 atomic% with little or no group content
Since it contains fluorine and has a relative dielectric constant of 3.7 to 2.9, the signal transmission of the semiconductor device can be speeded up. Further, when the signal transmission speed of the semiconductor device is set to the same level as in the related art, the film thickness of the Si oxide film can be made thinner than in the related art. Further, since the fluorine-based film-forming species that are formed in plasma easily cause migration, the coverage of the recesses on the substrate surface is improved.

【0022】また、本発明の半導体装置では、隣合う配
線間に 0.1〜20 atomic %のフッ素を含むSi酸化膜を
形成してあるので、同一層での配線間容量の増加を抑制
する。
Further, in the semiconductor device of the present invention, since the Si oxide film containing 0.1 to 20 atomic% of fluorine is formed between the adjacent wirings, the increase of the wiring capacitance in the same layer is suppressed.

【0023】またさらに、本発明の半導体装置の製造方
法では、SiH4 及びO2 、又はSiH4 及びN2 Oを
用いてプラズマCVD法により第1のSi酸化膜を、例
えばフッ素との反応性を有する物質を備える基板上に堆
積し、この上に、フッ素を含むシリコン化合物ガスとO
2 又はN2 Oとを用いて、フッ素を含む第2のSi酸化
膜を堆積する。また、例えばフッ素を含むシリコン化合
物ガスを用いて第2のSi酸化膜を堆積した上に、Si
4 を用いて第1のSi酸化膜を堆積する。また、形成
した第1のSi酸化膜上にフッ素を含む第2のSi酸化
膜を堆積し、さらにその上にフッ素を含まない第3のS
i酸化膜を堆積する。この第1,第3のSi酸化膜によ
り、例えばアルミ配線のようなフッ素との反応性を有す
る物質は、フッ素との反応による腐食が防止される。
Furthermore, in the method of manufacturing a semiconductor device of the present invention, the reactivity of the first Si oxide film, for example, with fluorine, by the plasma CVD method using SiH 4 and O 2 or SiH 4 and N 2 O is used. And a silicon compound gas containing fluorine and O.
2 or N 2 O is used to deposit a second Si oxide film containing fluorine. Further, for example, a second Si oxide film is deposited using a silicon compound gas containing fluorine, and then Si
A first Si oxide film is deposited using H 4 . Further, a second Si oxide film containing fluorine is deposited on the formed first Si oxide film, and a third S that does not contain fluorine is further deposited thereon.
Deposit i oxide film. The first and third Si oxide films prevent a substance such as aluminum wiring having reactivity with fluorine from being corroded by the reaction with fluorine.

【0024】さらにまた、本発明の半導体装置の製造方
法では、基板に負電位を与えて、基板表面の凹凸にスパ
ッタエッチングを行いながら成膜するので、比誘電率が
低いSi酸化膜を、凹凸の段差を縮小して平坦性良く堆
積する。
Furthermore, in the method for manufacturing a semiconductor device of the present invention, a negative potential is applied to the substrate to form the film while performing the sputter etching on the unevenness of the substrate surface, so that the Si oxide film having a low relative dielectric constant is formed on the uneven surface. To reduce the level difference and deposit with good flatness.

【0025】[0025]

【実施例】以下本発明をその実施例を示す図面に基づい
て詳述する。図1は、本発明の実施に使用するECRプ
ラズマCVD装置の構造を示す模式的縦断面図である。
図中1はプラズマ生成室であり、中空の円筒形に形成さ
れている。その上部中央には円形のマイクロ波導入口1
bが設けられ、円筒形のマイクロ波導波管3が一端を図
示しないマイクロ波発振器に接続し、他端にフランジ3
aを設けて前記マイクロ波導入口1bに接続されてい
る。そして、マイクロ波導入口1bには、石英ガラス板
で構成されるマイクロ波導入窓1aがマイクロ波導入口
1bを塞ぐ様態で設けられている。また、プラズマ生成
室1の周囲にはこれに接続されたマイクロ波導波管3の
一端部にわたってこれらを囲む様態にて、これらと同心
状に励磁コイル4を配設し、励磁コイル4は図示しない
直流電源に接続されている。また、プラズマ生成室1上
部壁にはガス導入系6が開口されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings showing the embodiments. FIG. 1 is a schematic vertical sectional view showing the structure of an ECR plasma CVD apparatus used for implementing the present invention.
In the figure, 1 is a plasma generation chamber, which is formed in a hollow cylindrical shape. A circular microwave inlet 1 in the upper center
b, a cylindrical microwave waveguide 3 has one end connected to a microwave oscillator (not shown), and the other end has a flange 3
a is provided and is connected to the microwave introduction port 1b. The microwave introduction port 1b is provided with a microwave introduction window 1a made of a quartz glass plate so as to close the microwave introduction port 1b. Further, around the plasma generating chamber 1, an exciting coil 4 is arranged concentrically with one end of a microwave waveguide 3 connected to the plasma generating chamber 1 so as to surround them, and the exciting coil 4 is not shown. Connected to DC power supply. A gas introduction system 6 is opened on the upper wall of the plasma generation chamber 1.

【0026】プラズマ生成室1下部壁中央には、前記マ
イクロ波導入口1bと対向する位置にプラズマ引出窓1
cを備え、プラズマ引出窓1cに臨ませて反応室2が形
成されている。反応室2内には前記プラズマ引出窓1c
と対向する位置に試料台5が配設され、その上に試料S
が載置されるようになっている。また、反応室2の側壁
にはガス導入系7が、下部壁には図示しない排気装置に
連なる排気系8が開口されている。
In the center of the lower wall of the plasma generation chamber 1, a plasma extraction window 1 is provided at a position facing the microwave introduction port 1b.
The reaction chamber 2 is formed so as to face the plasma extraction window 1c. The plasma extraction window 1c is provided in the reaction chamber 2.
A sample table 5 is arranged at a position facing the
Are to be placed. A gas introduction system 7 is opened on the side wall of the reaction chamber 2, and an exhaust system 8 connected to an exhaust device (not shown) is opened on the lower wall.

【0027】以上の如き装置を用いて試料S上にSi酸
化膜を形成する場合は、まず、試料台5の温度を 300
℃、排気系8によりプラズマ生成室1及び反応室2内を
1×10 -6Torr以下の圧力とし、ガス導入系7から、30sc
cmのSiF4 ,を反応室2内に供給して、ガス導入系6
から43sccmのAr,70sccmのO2 をプラズマ生成室1内
に供給する。この後、反応室2内を所定の圧力、例えば
2×10-3Torrとする。そして、出力 2.8kWのマイクロ波
を、図示しないマイクロ波発振器からマイクロ波導波管
3,マイクロ波導入窓1aを介してプラズマ生成室1内
に導入すると共に、励磁コイル4によりプラズマ生成室
1内に磁場を生じさせる。これによってプラズマ生成室
1内にはECR条件が成立し、プラズマ生成室1内に供
給されたAr,O2 ガスは分解されてプラズマが生成す
る。生成されたプラズマは前記磁場によって反応室2内
に導入され、SiF4 ガスを活性化して試料S表面にフ
ッ素を含むSi酸化膜を形成させる。
Using the above-mentioned apparatus, Si acid was added on the sample S.
When forming a chemical film, first set the temperature of the sample table 5 to 300
℃, the inside of the plasma generation chamber 1 and reaction chamber 2 by the exhaust system 8
1 x 10 -6Pressure less than Torr, 30 sc from gas introduction system 7
cm SiFFour, Into the reaction chamber 2 to supply the gas introduction system 6
To 43 sccm Ar, 70 sccm O2Inside the plasma generation chamber 1
Supply to. Then, the reaction chamber 2 is pressurized to a predetermined pressure, for example,
2 x 10-3Torr. And the microwave of output 2.8kW
From a microwave oscillator (not shown) to a microwave waveguide.
3, Inside the plasma generation chamber 1 through the microwave introduction window 1a
Is introduced into the plasma generation chamber by the exciting coil 4.
A magnetic field is generated in 1. This makes the plasma generation chamber
The ECR condition is satisfied in 1 and the
Ar, O supplied2Gas is decomposed and plasma is generated
It The generated plasma is generated in the reaction chamber 2 by the magnetic field.
Introduced to SiFFourThe gas is activated to move the gas to the surface of the sample S.
A Si oxide film containing nitrogen is formed.

【0028】以下に、上述の製造方法により形成された
第1実施例の半導体装置について説明する。図2は、上
述のSi酸化膜の赤外吸収スペクトルである。図から明
らかなように、 940cm-1にSi−Fボンドに起因する吸
収がみられ、フッ素がSi酸化膜中に取り込まれている
ことが判る。また、従来のCVD法で形成されたSi酸
化膜では3600cm-1付近にSi−OHボンドに起因する吸
収が現れることが知られているが、上述の実施例による
Si酸化膜ではSi−OHボンドに起因する吸収が現れ
ておらず、OH基がSi酸化膜中に存在しないことが判
る。
The semiconductor device of the first embodiment formed by the above manufacturing method will be described below. FIG. 2 is an infrared absorption spectrum of the above Si oxide film. As is clear from the figure, absorption due to the Si—F bond was observed at 940 cm −1, and it was found that fluorine was incorporated in the Si oxide film. Further, it is known that absorption due to Si—OH bond appears near 3600 cm −1 in the Si oxide film formed by the conventional CVD method, but in the Si oxide film according to the above-described embodiment, the Si—OH bond is present. It can be seen that the absorption due to is not present, and the OH group does not exist in the Si oxide film.

【0029】図3は、上述のSi酸化膜の 400cm-1〜15
00cm-1までの赤外吸収スペクトルである。比較例として
熱酸化膜の赤外吸収スペクトルを示している。1000cm-1
〜1300cm-1に見られるSi−Oボンドに起因する吸収ス
ペクトルの形状が極めて似ており、Si−Oボンドの状
態が熱酸化膜と同様に安定で良質な膜質であることが判
る。
FIG. 3 shows the above Si oxide film of 400 cm −1 to 15 cm.
It is an infrared absorption spectrum up to 00 cm -1 . As a comparative example, the infrared absorption spectrum of the thermal oxide film is shown. 1000 cm -1
The shape of the absorption spectrum due to the Si—O bond observed at ˜1300 cm −1 is very similar, and it can be seen that the state of the Si—O bond is as stable and of good quality as the thermal oxide film.

【0030】図4は、上述の方法により製造されたSi
酸化膜の比誘電率のSiF4 依存性を示したグラフであ
る。縦軸は比誘電率、横軸はSiF4 流量を表してい
る。従来のSiH4 及びO2 を用いてCVD法で形成さ
れたSi酸化膜では、比誘電率は 3.8〜 3.9が最小限界
であることが知られている。図から明らかなように、本
実施例では比誘電率 3.3〜3.6 が得られており、比誘電
率の低いSi酸化膜が得られることが判る。
FIG. 4 shows the Si produced by the method described above.
Is a graph showing the SiF 4 dependence of the dielectric constant of the oxide film. The vertical axis represents the relative permittivity and the horizontal axis represents the SiF 4 flow rate. It is known that a Si oxide film formed by a conventional CVD method using SiH 4 and O 2 has a minimum relative dielectric constant of 3.8 to 3.9. As is apparent from the figure, in this example, a relative dielectric constant of 3.3 to 3.6 was obtained, and it was found that a Si oxide film having a low relative dielectric constant was obtained.

【0031】図5は、上述の方法により製造されたSi
酸化膜の絶縁耐圧特性を示すグラフである。横軸は絶縁
破壊耐圧、縦軸は頻度を表している。図から明らかなよ
うに、絶縁破壊電圧がおよそ 6.5〜8.0 MV/cmの範囲
に分布しており、従来と同様に優れた絶縁耐圧特性を有
していると言える。
FIG. 5 shows the Si manufactured by the above-mentioned method.
6 is a graph showing the dielectric strength characteristics of an oxide film. The horizontal axis represents breakdown voltage and the vertical axis represents frequency. As is clear from the figure, the breakdown voltage is distributed in the range of approximately 6.5 to 8.0 MV / cm, and it can be said that the dielectric breakdown voltage characteristics are excellent as in the conventional case.

【0032】次に、上述の実施例と異なる条件で形成さ
れる第2実施例のSi酸化膜について説明する。上述の
実施例に用いた装置(図1)の反応室2内に試料Sを載
置し、マイクロ波パワ及びO2 ガス流量を最適化した条
件で、試料S上にSi酸化膜を形成した。図6は、この
Si酸化膜中のフッ素量に対する比誘電率を示したグラ
フである。縦軸は比誘電率を、横軸はフッ素含有量を表
している。フッ素含有量が0.01atomic%から 0.1atomic
%まで変化するに従い比誘電率は 3.9から3.7まで減少
し、 0.1atomic%から20atomic%まで変化するに従い
3.7から2.9 まで減少している。フッ素含有量が 0.1ato
mic%より小さいSi酸化膜は、従来のSi酸化膜と特
性上での区別は不可能である。
Next, the Si oxide film of the second embodiment formed under the conditions different from those of the above embodiment will be described. The sample S was placed in the reaction chamber 2 of the apparatus (FIG. 1) used in the above-mentioned example, and the Si oxide film was formed on the sample S under the conditions that the microwave power and the O 2 gas flow rate were optimized. . FIG. 6 is a graph showing the relative dielectric constant with respect to the amount of fluorine in the Si oxide film. The vertical axis represents the relative permittivity and the horizontal axis represents the fluorine content. Fluorine content from 0.01 atomic% to 0.1 atomic
%, The relative permittivity decreases from 3.9 to 3.7, and from 0.1 atomic% to 20 atomic%
It has decreased from 3.7 to 2.9. Fluorine content is 0.1ato
The Si oxide film smaller than mic% cannot be distinguished in characteristics from the conventional Si oxide film.

【0033】また、図7は、上述のSi酸化膜中のフッ
素量に対するBHFエッチング速度を示したグラフであ
る。縦軸はBHFエッチング速度を、横軸はフッ素含有
量を表している。フッ素含有量が 0.01atomic %から20
atomic%まで変化するに従い、BHFエッチング速度は
3000Å/min〜4800Å/minに増加している。フッ素含有量
が20atomic%より大きいSi酸化膜のBHFエッチング
速度は、8000Å/minを越える。エッチング速度が速いこ
とは、その膜質がポーラス状態になっており、絶縁膜と
しての信頼性が著しく低下していることを示している。
このことから、フッ素含有量が20atomic%より大きいS
i酸化膜は、層間絶縁膜、パッシベーション膜へ適用す
ることが困難であることがいえる。
FIG. 7 is a graph showing the BHF etching rate with respect to the amount of fluorine in the above Si oxide film. The vertical axis represents the BHF etching rate, and the horizontal axis represents the fluorine content. Fluorine content from 0.01 atomic% to 20
As it changes to atomic%, the BHF etching rate becomes
Increased from 3000Å / min to 4800Å / min. The BHF etching rate of a Si oxide film having a fluorine content larger than 20 atomic% exceeds 8000Å / min. The high etching rate indicates that the quality of the film is in a porous state and the reliability as an insulating film is remarkably lowered.
From this, the fluorine content is more than 20 atomic% S
It can be said that it is difficult to apply the i oxide film to the interlayer insulating film and the passivation film.

【0034】次に、本発明の第3実施例を具体的に説明
する。以下に説明する実施例はECRプラズマCVD装
置を用いて試料S上にSi酸化膜を形成する。この装置
は、ガス導入系7からSiF4 とSiH4 とが選択的に
導入されるようになっていること以外は上述した図1に
示す装置と同様であり、対応する部分に同符号を付して
説明は省略する。この装置を用いて試料S上にSi酸化
膜を形成するには、まず、ガス導入系6からプラズマ生
成室1内にArガス,O2 ガスを供給し、ガス導入系7
から反応室2内にSiH4 ガスを供給し、プラズマを発
生させて試料S上にSi酸化膜を形成する。Si酸化膜
を1000Å形成し、マイクロ波の発振を停止して、ガス導
入系7から供給するガスをSiH4 からSiF4 に切り
換える。そして、再度マイクロ波をプラズマ生成室1内
へ導入し、フッ素を含むSi酸化膜を形成する。
Next, the third embodiment of the present invention will be concretely described. In the examples described below, an ECR plasma CVD apparatus is used to form a Si oxide film on a sample S. This device is the same as the device shown in FIG. 1 described above except that SiF 4 and SiH 4 are selectively introduced from the gas introduction system 7, and corresponding parts have the same reference numerals. The description is omitted. In order to form a Si oxide film on the sample S using this apparatus, first, Ar gas and O 2 gas are supplied from the gas introduction system 6 into the plasma generation chamber 1 and the gas introduction system 7 is supplied.
To supply SiH 4 gas into the reaction chamber 2 to generate plasma and form a Si oxide film on the sample S. The Si oxide film is formed to 1000 liters, the microwave oscillation is stopped, and the gas supplied from the gas introduction system 7 is switched from SiH 4 to SiF 4 . Then, microwaves are again introduced into the plasma generation chamber 1 to form a Si oxide film containing fluorine.

【0035】図8は、この実施例により形成されたSi
酸化膜の模式的断面図である。基板21上にAl配線22,2
2 が形成された試料Sの表面にSiH4 によるフッ素を
含まない前記第1のSi酸化膜23が1000Åの厚さに形成
され、その上にSiF4 によるフッ素を含む前記第2の
Si酸化膜24が堆積されて表面がほぼ平坦になってい
る。配線材料であるAlはフッ素と反応してAlF3
ような絶縁物を形成してしまうので、Al配線22,22 が
形成された試料S上にSiF4 ガスを接触させることは
好ましくないが、本実施例のようにAl配線22,22 上に
SiH4 によるSi酸化膜23を薄く堆積させることによ
り、Al配線22,22 とSiF4 とが反応することなく、
SiF4 によるSi酸化膜24を形成することができる。
なお、Al配線22,22 はAl合金配線であっても良い。
FIG. 8 shows the Si formed by this embodiment.
It is a schematic cross section of an oxide film. Al wiring 22,2 on substrate 21
The first Si oxide film 23 containing SiH 4 containing no fluorine is formed on the surface of the sample S on which 2 is formed to a thickness of 1000Å, and the second Si oxide film containing fluorine containing SiF 4 is formed thereon. 24 is deposited and the surface is almost flat. Since Al, which is a wiring material, reacts with fluorine to form an insulator such as AlF 3 , it is not preferable to bring SiF 4 gas into contact with the sample S on which the Al wirings 22 and 22 are formed. By thinly depositing the Si oxide film 23 of SiH 4 on the Al wirings 22 and 22 as in the present embodiment, the Al wirings 22 and 22 do not react with SiF 4, and
The Si oxide film 24 made of SiF 4 can be formed.
The Al wirings 22 and 22 may be Al alloy wirings.

【0036】次に、本発明の第4実施例を示す図面に基
づき具体的に説明する。図9は、第4実施例における製
造の実施に使用するECRプラズマCVD装置の構造を
示す模式的縦断面図である。図中1はプラズマ生成室で
あり、2は反応室である。この装置は、反応室2内に配
設された試料Sを載置する試料台5に高周波電源9が接
続され、試料Sにバイアス電圧が印加されるようになっ
ている以外は、上述の図1に示す装置と同様であり、対
応する部分に同符号を付して説明は省略する。
Next, a fourth embodiment of the present invention will be specifically described with reference to the drawings. FIG. 9 is a schematic vertical sectional view showing the structure of the ECR plasma CVD apparatus used for carrying out the manufacturing in the fourth embodiment. In the figure, 1 is a plasma generation chamber and 2 is a reaction chamber. In this apparatus, a high-frequency power source 9 is connected to a sample table 5 on which a sample S placed in the reaction chamber 2 is mounted, and a bias voltage is applied to the sample S, except for the above-mentioned drawings. The device is the same as that of the device shown in FIG.

【0037】図10は、この装置を用いて製造されたS
i酸化膜の比誘電率のSiF4 流量依存性を示したグラ
フであり、縦軸は比誘電率、横軸はSiF4 流量を表し
ている。成膜条件のガス流量は、Arが43sccm,O2
70sccmであり、圧力が2×10 -3Torr、マイクロ波出力が
2.8kW 、高周波電力が 400W、基板温度が 300℃であ
る。図から明らかなように、比誘電率が2.9 〜3.0 の極
めて低い値のSi酸化膜が得られることが判る。また、
図11は、このSi酸化膜の絶縁耐圧特性を示すグラフ
である。横軸は絶縁破壊耐圧、縦軸は頻度を表してい
る。図から明らかなように、絶縁破壊電圧がおよそ 6.0
〜7.5 MV/cmの範囲に分布しており、従来と同様に優
れた絶縁耐圧特性を有していると言える。
FIG. 10 shows an S manufactured using this apparatus.
SiF with relative permittivity of i oxide filmFourA graph showing the flow rate dependence
Where the vertical axis is the relative permittivity and the horizontal axis is SiF.FourRepresents the flow rate
ing. The gas flow rate under the film forming conditions is 43 sccm for Ar and O.2But
70sccm, pressure is 2 × 10 -3Torr, microwave output
2.8kW, high frequency power 400W, substrate temperature 300 ℃
It As is clear from the figure, the poles with a relative permittivity of 2.9 to 3.0
It can be seen that a low value of Si oxide film is obtained. Also,
FIG. 11 is a graph showing the dielectric strength characteristics of this Si oxide film.
Is. The horizontal axis shows the breakdown voltage and the vertical axis shows the frequency.
It As is clear from the figure, the breakdown voltage is about 6.0.
It is distributed in the range of up to 7.5 MV / cm, which is excellent as before.
It can be said that it has excellent withstand voltage characteristics.

【0038】次に、図9に示した装置を用いて、Al配
線が形成された試料S上に、層間絶縁膜としてSi酸化
膜を形成する場合について説明する。まず、ガス導入系
6からプラズマ生成室1内にArガス,O2 ガスを供給
し、ガス導入系7から反応室2内にSiH4 ガスを供給
してプラズマにより試料S上に、フッ素を含まないSi
酸化膜を1000Å形成する。そして、マイクロ波の発振を
停止してSiH4 ガスをSiF4 ガスに切り換え、再度
マイクロ波をプラズマ生成室1内へ導入し、フッ素を含
むSi酸化膜を形成する。このとき、高周波電源9によ
り試料Sに負のバイアス電圧を印加する。これにより、
試料S上には成膜と同時にスパッタエッチングが行われ
る。
Next, a case will be described in which a Si oxide film is formed as an interlayer insulating film on the sample S on which Al wiring is formed, using the apparatus shown in FIG. First, Ar gas and O 2 gas are supplied from the gas introduction system 6 into the plasma generation chamber 1, and SiH 4 gas is supplied from the gas introduction system 7 into the reaction chamber 2 to contain fluorine on the sample S by plasma. Not Si
Form 1000Å oxide film. Then, the oscillation of the microwave is stopped, the SiH 4 gas is switched to the SiF 4 gas, and the microwave is again introduced into the plasma generation chamber 1 to form the Si oxide film containing fluorine. At this time, the high frequency power source 9 applies a negative bias voltage to the sample S. This allows
Sputter etching is performed on the sample S simultaneously with film formation.

【0039】図12(a) ,図12(b) は、この実施例に
より形成されたSi酸化膜の模式的断面図であり、図1
3は従来例のSi酸化膜の模式的断面図である。図12
(a)に示すように、半導体基板41上にAl配線42,42 が
形成された試料Sの表面にSiH4 によるフッ素を含ま
ないSi酸化膜43が1000Åの厚さに形成され、その上に
SiF4 によるSi酸化膜44が堆積される。スパッタエ
ッチングにより、SiF4 によるSi酸化膜44のエッジ
部44a は平坦部44b よりもスパッタ効率が大きいため
に、削られてテーパ状になっている。また、Si酸化膜
44の堆積が進むと、平坦部44c は平坦部44b よりもスパ
ッタ効率が小さいために、実質的に平坦部44c の成膜速
度が大きくなり、図12(b) に示すように、SiF4
よるSi酸化膜44が平坦性良く堆積される。また、エッ
ジ部44a がテーパ状となることにより、Al配線42,42
間にもSi酸化膜44が入り込み易くなり、ボイドのよう
は欠陥が生じない。なお、Al配線22,22 はAl合金配
線であっても良い。
12 (a) and 12 (b) are schematic cross-sectional views of the Si oxide film formed in this embodiment.
3 is a schematic cross-sectional view of a conventional Si oxide film. 12
As shown in (a), a fluorine-free Si oxide film 43 of SiH 4 is formed on the surface of a sample S having Al wirings 42, 42 formed on a semiconductor substrate 41 to a thickness of 1000 Å, and is formed thereon. A Si oxide film 44 of SiF 4 is deposited. Due to the sputter etching, the edge portion 44a of the Si oxide film 44 made of SiF 4 has a higher sputtering efficiency than the flat portion 44b, and is thus cut and tapered. Also, Si oxide film
When 44 of the deposition progresses, since the flat portion 44c is smaller sputtering efficiency than the flat portion 44b, substantially the deposition rate of the flat portion 44c is increased, as shown in FIG. 12 (b), by SiF 4 The Si oxide film 44 is deposited with good flatness. Further, since the edge portion 44a is tapered, the Al wirings 42, 42
The Si oxide film 44 also easily enters in between, and defects such as voids do not occur. The Al wirings 22 and 22 may be Al alloy wirings.

【0040】図13は、従来のSiH4 を用いたCVD
法により、試料にSi酸化膜を堆積させた従来例であ
る。半導体基板51上に形成されたAl配線42,42 の表面
にSiH4 によるSi酸化膜53が堆積されている。Al
配線42,42 上に堆積したエッジ部52a,52a は成膜が進む
に従いその上部で接触し、Al配線42,42 間にSi酸化
膜53を入り込み難くし、さらに成膜が進むとAl配線4
2,42 間の上方がエッジ部52a で覆われて、ボイド55を
発生している。以上のように、本実施例により、平坦化
特性を向上させたSi酸化膜を有する半導体装置が製造
される。
FIG. 13 shows a conventional CVD method using SiH 4.
This is a conventional example in which a Si oxide film is deposited on a sample by the method. A Si oxide film 53 of SiH 4 is deposited on the surfaces of the Al wirings 42, 42 formed on the semiconductor substrate 51. Al
The edge portions 52a, 52a deposited on the wirings 42, 42 come into contact with each other as the film formation progresses, making it difficult for the Si oxide film 53 to enter between the Al wirings 42, 42.
The upper part between the two and 42 is covered with the edge part 52a, and the void 55 is generated. As described above, according to this embodiment, the semiconductor device having the Si oxide film with improved planarization characteristics is manufactured.

【0041】次に、本発明の第5実施例をその図面に基
づき具体的に説明する。図14は、第5実施例の製造方
法で製造された半導体装置の模式的断面図である。上述
の図9に示した装置を用いて、ガス導入系6からプラズ
マ生成室1内にArガス,O2 ガスを供給し、ガス導入
系7から反応室2内にSiF4 ガスを供給してプラズマ
を発生せしめ、高周波電源9により試料Sに負のバイア
ス電圧を印加することにより、半導体基板61上にAl配
線62,62 が形成された試料S上にフッ素を含むSi酸化
膜64を形成する。そして、Si酸化膜64上にAl配線6
5,65 を形成する。
Next, a fifth embodiment of the present invention will be specifically described with reference to the drawings. FIG. 14 is a schematic sectional view of a semiconductor device manufactured by the manufacturing method of the fifth embodiment. By using the apparatus shown in FIG. 9 described above, Ar gas and O 2 gas are supplied from the gas introduction system 6 into the plasma generation chamber 1 and SiF 4 gas is supplied from the gas introduction system 7 into the reaction chamber 2. By generating a plasma and applying a negative bias voltage to the sample S by the high frequency power source 9, a Si oxide film 64 containing fluorine is formed on the sample S having Al wirings 62, 62 formed on the semiconductor substrate 61. . Then, the Al wiring 6 is formed on the Si oxide film 64.
Form 5,65.

【0042】上述したように、SiF4 ガスを用いたS
i酸化膜は比誘電率が 2.9〜3.7 であるので、Al配線
62,62 及びAl配線65,65 間の相互干渉ノイズが減少
し、また、Al配線62,62 及びAl配線65,65 間の信号
遅延特性が向上する。
As described above, S using SiF 4 gas is used.
Since the i-oxide film has a relative dielectric constant of 2.9 to 3.7, Al wiring
Mutual interference noise between the 62, 62 and the Al wirings 65, 65 is reduced, and the signal delay characteristic between the Al wirings 62, 62 and the Al wirings 65, 65 is improved.

【0043】また、比誘電率が4.0 程度の従来の層間S
i酸化膜と比較して、配線間容量を一定とした場合に、
本実施例の比誘電率が3.0 程度の層間Si酸化膜の方が
膜厚を薄くできる。例えば、従来では1μmの膜厚が必
要であった場合に、本発明のフッ素を含むSi酸化膜を
0.75μmで形成することにより、同配線間容量を有する
ことができる。このように、本発明によるフッ素を含む
Si酸化膜を用いることにより、配線間容量を維持した
まま膜厚を薄くすることが可能である。これにより、例
えば微細化に伴いますます大きくなるビアホールのアス
ペクト比を軽減できる。
The conventional interlayer S having a relative dielectric constant of about 4.0 is used.
Compared with the i oxide film, when the capacitance between the wirings is constant,
The interlayer Si oxide film having a relative permittivity of about 3.0 in this embodiment can be made thinner. For example, when a film thickness of 1 μm is conventionally required, the Si oxide film containing fluorine of the present invention is used.
By forming it with 0.75 μm, it is possible to have the same inter-wiring capacitance. As described above, by using the Si oxide film containing fluorine according to the present invention, it is possible to reduce the film thickness while maintaining the inter-wiring capacitance. Thereby, for example, the aspect ratio of the via hole, which becomes larger with miniaturization, can be reduced.

【0044】図15は、第5実施例の製造方法で製造さ
れた半導体装置の模式的断面図である。上述の図9に示
した装置を用いて、ガス導入系6からプラズマ生成室1
内にArガス,O2 ガスを供給し、ガス導入系7から反
応室2内にSiF4 ガスを供給してプラズマを発生せし
め、高周波電源9により試料Sに負のバイアス電圧を印
加することにより、半導体基板61上にAl配線62,62 が
形成された試料S上にフッ素を含むSi酸化膜64を形成
する。そして、マイクロ波の発振を停止してSiF4
スをSiH4 ガスに切り換え、再度マイクロ波をプラズ
マ生成室1内へ導入し、300 Åのフッ素を含まないSi
酸化膜66を形成する。そして、Si酸化膜66上にAl配
線65,65 を形成する。
FIG. 15 is a schematic sectional view of a semiconductor device manufactured by the manufacturing method of the fifth embodiment. Using the apparatus shown in FIG. 9 described above, the gas introduction system 6 is connected to the plasma generation chamber 1
By supplying Ar gas and O 2 gas into the reaction chamber, supplying SiF 4 gas into the reaction chamber 2 from the gas introduction system 7 to generate plasma, and applying a negative bias voltage to the sample S by the high frequency power supply 9. A Si oxide film 64 containing fluorine is formed on the sample S having Al wirings 62, 62 formed on the semiconductor substrate 61. Then, the oscillation of the microwave is stopped, the SiF 4 gas is switched to the SiH 4 gas, the microwave is again introduced into the plasma generation chamber 1, and 300 Å fluorine-free Si is introduced.
An oxide film 66 is formed. Then, Al wirings 65, 65 are formed on the Si oxide film 66.

【0045】これにより、Al配線65,65 の形成時のフ
ッ素を含むシリコン化合物ガスとの接触及びAl配線6
5,65 のフッ素との接触を低減でき、接触によるAl配
線65,65 の腐食, 結晶粒径の変化等を防止できる。ま
た、フッ素を含まないSi酸化膜66を薄く形成すること
により、配線間への影響がなく、従来と比較して相互干
渉ノイズ及び信号遅延特性が向上する。
As a result, when the Al wirings 65, 65 are formed, contact with the silicon compound gas containing fluorine and the Al wiring 6
The contact of 5,65 with fluorine can be reduced, and the corrosion of the Al wiring 65,65 due to the contact and the change of the crystal grain size can be prevented. Further, by forming the Si oxide film 66 that does not contain fluorine thinly, there is no effect on the wiring, and mutual interference noise and signal delay characteristics are improved compared to the conventional case.

【0046】なお、上述の製造方法において、層間絶縁
膜であるフッ素を含むSi酸化膜64形成終了直後に、高
周波電力を増加させて表面のスパッタ率を上昇させるこ
とにより、表面のフッ素原子を減少させる、又はSi酸
化膜64形成終了直後に、Arガスのような非反応性ガス
のプラズマを照射しつつ、基板に高周波バイアスを印加
して積極的にスパッタリングを行い、表面のフッ素原子
を減少させることにより、さらに接触によるAl配線6
5,65 の腐食, 結晶粒径の変化等を防止できる。
In the above-mentioned manufacturing method, immediately after the formation of the fluorine-containing Si oxide film 64 which is the interlayer insulating film, the high frequency power is increased to increase the sputtering rate on the surface, thereby reducing the fluorine atoms on the surface. Or immediately after the formation of the Si oxide film 64, while applying plasma of a non-reactive gas such as Ar gas, a high frequency bias is applied to the substrate to actively perform sputtering to reduce fluorine atoms on the surface. As a result, the Al wiring 6
It can prevent corrosion of 5,65 and change of crystal grain size.

【0047】また、図16は、第5実施例の製造方法で
製造された半導体装置の模式的断面図である。上述の図
9に示した装置を用いて、半導体基板61上にAl配線6
2,62が形成された試料Sの表面に、まずSiH4 による
プラズマCVD 法により、前記フッ素を含まない第1のS
i酸化膜63を形成し、つぎに、ガス導入系7から反応室
2内にSiF4 ガスを供給してプラズマを発生せしめ、
高周波電源9により試料Sに負のバイアス電圧を印加す
ることにより、半導体基板61上にAl配線62,62 が形成
された試料S上にフッ素を含む前記第2のSi酸化膜64
を形成する。そして、マイクロ波の発振を停止してSi
4 ガスをSiH4 ガスに切り換え、再度マイクロ波を
プラズマ生成室1内へ導入し、300 Åのフッ素を含まな
い前記第3のSi酸化膜66を形成する。そして、Si酸
化膜66上にAl配線65,65 を形成する。このように製造
された半導体装置では、Al配線62,62,及びAl配線6
5,65 のフッ素による腐食が、さらに防止される。
FIG. 16 is a schematic sectional view of a semiconductor device manufactured by the manufacturing method of the fifth embodiment. Using the device shown in FIG. 9 described above, Al wiring 6 is formed on the semiconductor substrate 61.
On the surface of the sample S on which 2,62 were formed, first, the first S containing no fluorine was formed by the plasma CVD method using SiH 4.
An i-oxide film 63 is formed, and then SiF 4 gas is supplied from the gas introduction system 7 into the reaction chamber 2 to generate plasma,
By applying a negative bias voltage to the sample S by the high frequency power source 9, the second Si oxide film 64 containing fluorine is provided on the sample S having the Al wirings 62, 62 formed on the semiconductor substrate 61.
To form. Then, the microwave oscillation is stopped and Si
The F 4 gas is switched to the SiH 4 gas, and the microwave is again introduced into the plasma generation chamber 1 to form the third Si oxide film 66 containing 300 Å no fluorine. Then, Al wirings 65, 65 are formed on the Si oxide film 66. In the semiconductor device manufactured in this way, the Al wirings 62, 62, and the Al wiring 6
Corrosion of 5,65 fluorine is further prevented.

【0048】次に、本発明の第6実施例をこれを示す図
面に基づき具体的に説明する。図17は、第6実施例に
おける製造の実施に使用するECRプラズマCVD装置
の構造を示す模式的縦断面図である。図中1はプラズマ
生成室であり、2は反応室である。この装置は、反応室
2内に配設された試料Sを載置する試料台5に直流電源
10が接続され、試料Sに負の直流電界が印加されるよう
になっており、ガス導入系6からO2 及びN2 を同時に
又は選択的に導入でき、ガス導入系7からSiF4 ガス
及びSiH4 ガスを同時に又は選択的に導入可能になっ
ている以外は、上述の図9に示す装置と同様であり、対
応する部分に同符号を付して説明は省略する。
Next, a sixth embodiment of the present invention will be specifically described with reference to the drawings showing the same. FIG. 17 is a schematic longitudinal sectional view showing the structure of the ECR plasma CVD apparatus used for carrying out the manufacture in the sixth embodiment. In the figure, 1 is a plasma generation chamber and 2 is a reaction chamber. In this apparatus, a DC power source is provided on a sample table 5 on which a sample S placed in the reaction chamber 2 is placed.
10 is connected so that a negative DC electric field is applied to the sample S, O 2 and N 2 can be introduced simultaneously or selectively from the gas introduction system 6, and SiF 4 gas and SiF 4 gas can be introduced from the gas introduction system 7. The apparatus is the same as the apparatus shown in FIG. 9 described above except that the SiH 4 gas can be introduced simultaneously or selectively.

【0049】図18は、第6実施例の製造方法で製造さ
れた半導体装置の模式的断面図である。上述の装置を用
いて、基板71にAl配線72,72 が形成された試料S上
に、まず、ガス導入系6から反応室2内にSiF4 ガス
を導入してプラズマを発生せしめ、試料Sに負のバイア
ス電圧を印加して、フッ素を含むSi酸化膜73を形成す
る。次に、そして、マイクロ波の発振を停止してSiF
4 ガスをSiH4 ガスに切り換え、再度マイクロ波をプ
ラズマ生成室1内へ導入し、300 Åのフッ素を含まない
Si酸化膜74を形成する。そして、Si酸化膜74上に最
上層のAl配線75,75 を形成した後、再度SiF4 ガス
を導入してプラズマを発生せしめ、試料Sに負のバイア
ス電圧を印加して、フッ素を含むSi酸化膜76を形成し
て、Al配線75,75 間を埋め込み平坦化させる。その
後、SiH4 ガス及びN2 ガスを用いてSi窒化膜77を
形成する。このSi窒化膜77はパッシベーッション膜と
して機能する。なお、Si窒化膜77を形成する際に、S
iH4 ガスの代わりにSiF4ガスを導入しても良い
し、N2 ガスの代わりにN2 とO2 とを、又はN2 とN
2Oとを導入することにより、Si窒化膜77をSi酸
化窒化膜としても良い。Si酸化窒化膜を形成すること
により、更に低ストレスのパッシベーション膜を形成す
ることができる。
FIG. 18 is a schematic sectional view of a semiconductor device manufactured by the manufacturing method of the sixth embodiment. Using the apparatus described above, first, SiF 4 gas is introduced into the reaction chamber 2 from the gas introduction system 6 to generate plasma on the sample S on which the Al wirings 72, 72 are formed on the substrate 71. Then, a negative bias voltage is applied to the Si oxide film 73 containing fluorine. Then, stop the microwave oscillation and turn the SiF
The 4 gas is switched to the SiH 4 gas, and the microwave is again introduced into the plasma generation chamber 1 to form a 300 Å fluorine-free Si oxide film 74. Then, after forming the uppermost Al wirings 75, 75 on the Si oxide film 74, SiF 4 gas is again introduced to generate plasma, and a negative bias voltage is applied to the sample S to make Si containing fluorine. An oxide film 76 is formed to fill and flatten the space between the Al wirings 75, 75. After that, the Si nitride film 77 is formed using SiH 4 gas and N 2 gas. This Si nitride film 77 functions as a passivation film. When the Si nitride film 77 is formed, S
It instead of iH 4 gas may be introduced SiF 4 gas and N 2 and O 2 in place of the N 2 gas, or N 2 and N
The Si nitride film 77 may be a Si oxynitride film by introducing 2 O. By forming the Si oxynitride film, a passivation film having lower stress can be formed.

【0050】このように、最上層のAl配線75,75 間に
は低比誘電率のSi酸化膜が形成され、さらにこの上に
Si窒化膜が形成される。従来では、パッシベーッショ
ン膜としてSi窒化膜を最上層のAl配線75,75 表面に
被覆していたので、高比誘電率 (= 6.9) のSi窒化膜
がAl配線75,75 間に存在していたが、本実施例によう
に低比誘電率のSi窒化膜を被覆することにより、Al
配線75,75 間の相互干渉ノイズが減少し、信号遅延特性
が向上される。また、本発明により優れた特性を有する
Si酸化膜の形成が可能となると共に、パーティクルの
発生をも低減することができる。
As described above, the Si oxide film having a low relative dielectric constant is formed between the uppermost Al wirings 75, 75, and the Si nitride film is further formed thereon. In the past, since the surface of the uppermost Al wiring 75,75 was covered with a Si nitride film as a passivation film, a Si nitride film with a high relative dielectric constant (= 6.9) was present between the Al wiring 75,75. However, by coating a Si nitride film having a low relative dielectric constant as in this embodiment, Al
Mutual interference noise between the wires 75, 75 is reduced, and signal delay characteristics are improved. Further, according to the present invention, it is possible to form a Si oxide film having excellent characteristics, and it is possible to reduce the generation of particles.

【0051】図19は第7実施例の製造方法で製造され
た半導体装置の模式的断面図である。上述の図9に示し
た装置を用いて、ガス導入系6からプラズマ生成室1内
にArガス,O2 ガスを供給し、ガス導入系7から反応
室2内にSiF4 ガスを供給してプラズマを発生せし
め、高周波電源9により試料Sに負のバイアス電圧を印
加することにより、試料Sにフッ素を含むSi酸化膜79
を形成する。試料Sには、フッ素を含まない絶縁膜81上
にAl配線78,78 …が形成されている。そして、フッ素
を含むSi酸化膜79の表面がAl配線78,78 …の表面と
面一になった時点で、マイクロ波の発振を停止してSi
4 ガスをSiH4 ガスに切り換え、再度マイクロ波を
プラズマ生成室1内へ導入し、Al配線78,78 …及びフ
ッ素を含むSi酸化膜79上にフッ素を含まないSi酸化
膜80を形成する。
FIG. 19 is a schematic sectional view of a semiconductor device manufactured by the manufacturing method of the seventh embodiment. By using the apparatus shown in FIG. 9 described above, Ar gas and O 2 gas are supplied from the gas introduction system 6 into the plasma generation chamber 1 and SiF 4 gas is supplied from the gas introduction system 7 into the reaction chamber 2. By generating a plasma and applying a negative bias voltage to the sample S by the high frequency power source 9, the Si oxide film 79 containing fluorine is added to the sample S.
To form. In the sample S, Al wirings 78, 78 ... Are formed on the insulating film 81 containing no fluorine. Then, when the surface of the Si oxide film 79 containing fluorine becomes flush with the surface of the Al wirings 78, 78 ...
The F 4 gas is switched to the SiH 4 gas, the microwave is again introduced into the plasma generation chamber 1, and the Si oxide film 80 containing no fluorine is formed on the Al wirings 78, 78 ... And the Si oxide film 79 containing fluorine. .

【0052】このように、フッ素を含むSi酸化膜79を
Al配線78,78 …間にのみ埋め込むことで、同一層での
配線間容量の増加を抑制することができる。これによ
り、半導体デバイスの高速動作に関与する配線間にのみ
フッ素を含むSi酸化膜79を用い、その他の部分には従
来のフッ素を含まないSi酸化膜を用いて、従来と同程
度のコストでより高速動作が可能な半導体デバイスを形
成できる。
As described above, by embedding the fluorine-containing Si oxide film 79 only between the Al wirings 78, 78, ..., It is possible to suppress an increase in inter-wiring capacitance in the same layer. As a result, the Si oxide film 79 containing fluorine is used only between the wirings involved in the high-speed operation of the semiconductor device, and the conventional Si oxide film containing no fluorine is used for the other parts, at the same cost as the conventional one. A semiconductor device capable of higher speed operation can be formed.

【0053】本実施例では、Al配線78,78 …の下側の
絶縁膜81及び上側のSi酸化膜80にフッ素を含まない絶
縁膜を用いている。この絶縁膜は例えば、SiH4 又は
TEOS等を用いてプラズマCVD法により形成された
通常のSi酸化膜であっても良い。また、上述のAl配
線78,78 …が形成された層が最終配線層である場合に
は、Al配線78,78 …及びフッ素を含むSi酸化膜79上
には窒化シリコン等のパッシベーション膜を形成する。
In this embodiment, the insulating film 81 on the lower side of the Al wirings 78, 78 ... And the insulating film 80 not containing fluorine are used for the upper Si oxide film 80. This insulating film may be, for example, a normal Si oxide film formed by plasma CVD using SiH 4 or TEOS. Further, when the layer in which the Al wirings 78, 78 ... Is formed is the final wiring layer, a passivation film such as silicon nitride is formed on the Al wirings 78, 78 ... And the Si oxide film 79 containing fluorine. To do.

【0054】また、本実施例ではAl配線を用いている
が、これに限るものではなく、Al合金,W,Cu,A
g,Au,又はTiN等の金属による配線であっても良
い。
Further, although the Al wiring is used in this embodiment, it is not limited to this, and Al alloy, W, Cu, A is used.
The wiring may be made of a metal such as g, Au, or TiN.

【0055】なお、以上の如き実施例では、SiF4
びO2 を供給した場合を説明しているが、これに限るも
のではなく、フッ素を含むシリコン化合物ガスとO2
はN 2 Oを用いても良い。
In the above embodiment, SiF is used.FourOver
And O2However, it is not limited to this.
Instead of fluorine containing silicon compound gas and O2or
Is N 2O may be used.

【0056】また、上述の実施例ではプラズマCVD法
としてECRプラズマCVD法を用いているが、これに
限るものではなく、マイクロ波プラズマCVD法、RF
プラズマCVD法等でも良い。
Further, although the ECR plasma CVD method is used as the plasma CVD method in the above-mentioned embodiments, the present invention is not limited to this, and microwave plasma CVD method, RF
A plasma CVD method or the like may be used.

【0057】[0057]

【発明の効果】以上のように、本発明においては、フッ
素を含むシリコン化合物ガスを用いたプラズマCVD法
でSi酸化膜を形成することにより、パーティクルの発
生を抑制して半導体装置の品質及び歩留りを向上させ
る。またSi酸化膜の平坦化特性を向上させ、半導体装
置の高速化を図り、さらに配線間容量の増加を抑制する
ことができる等、本発明は優れた効果を奏するものであ
る。
As described above, according to the present invention, by forming the Si oxide film by the plasma CVD method using the silicon compound gas containing fluorine, the generation of particles is suppressed and the quality and yield of the semiconductor device are improved. Improve. Further, the present invention has excellent effects such as improving the flattening characteristics of the Si oxide film, increasing the speed of the semiconductor device, and suppressing the increase in inter-wiring capacitance.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例に使用するECRプラズマ
CVD装置の構造を示す模式的縦断面図である。
FIG. 1 is a schematic longitudinal sectional view showing the structure of an ECR plasma CVD apparatus used in a first embodiment of the present invention.

【図2】第1実施例のSi酸化膜の赤外吸収スペクトル
である。
FIG. 2 is an infrared absorption spectrum of the Si oxide film of the first embodiment.

【図3】第1実施例のSi酸化膜の赤外吸収スペクトル
である。
FIG. 3 is an infrared absorption spectrum of the Si oxide film of the first example.

【図4】第1実施例のSi酸化膜の比誘電率のSiF4
依存性を示したグラフである。
FIG. 4 shows the relative dielectric constant SiF 4 of the Si oxide film of the first embodiment.
It is a graph showing dependence.

【図5】第1実施例のSi酸化膜の絶縁耐圧特性を示す
グラフである。
FIG. 5 is a graph showing withstand voltage characteristics of the Si oxide film of the first embodiment.

【図6】第2実施例のSi酸化膜中のフッ素量に対する
比誘電率を示したグラフである。
FIG. 6 is a graph showing the relative dielectric constant with respect to the amount of fluorine in the Si oxide film of the second embodiment.

【図7】第2実施例のSi酸化膜中のフッ素量に対する
BHFエッチング速度を示したグラフである。
FIG. 7 is a graph showing the BHF etching rate with respect to the amount of fluorine in the Si oxide film of the second example.

【図8】第3実施例のSi酸化膜の模式的断面図であ
る。
FIG. 8 is a schematic sectional view of a Si oxide film of a third embodiment.

【図9】第4実施例に使用するECRプラズマCVD装
置の構造を示す模式的縦断面図である。
FIG. 9 is a schematic vertical sectional view showing the structure of an ECR plasma CVD apparatus used in a fourth embodiment.

【図10】第4実施例のSi酸化膜の比誘電率のSiF
4 流量依存性を示したグラフである。
FIG. 10 SiF having a relative dielectric constant of the Si oxide film of the fourth embodiment
4 is a graph showing the flow rate dependency.

【図11】第4実施例のSi酸化膜の絶縁耐圧特性を示
すグラフである。
FIG. 11 is a graph showing the dielectric strength characteristics of the Si oxide film of the fourth embodiment.

【図12】第4実施例のSi酸化膜の模式的断面図であ
る。
FIG. 12 is a schematic sectional view of a Si oxide film of a fourth embodiment.

【図13】従来例のSi酸化膜の模式的断面図である。FIG. 13 is a schematic sectional view of a conventional Si oxide film.

【図14】第5実施例の製造方法で製造された半導体装
置の模式的断面図である。
FIG. 14 is a schematic cross-sectional view of a semiconductor device manufactured by the manufacturing method according to the fifth embodiment.

【図15】第5実施例の製造方法で製造された半導体装
置の模式的断面図である。
FIG. 15 is a schematic cross-sectional view of a semiconductor device manufactured by the manufacturing method according to the fifth embodiment.

【図16】第5実施例の製造方法で製造された半導体装
置の模式的断面図である。
FIG. 16 is a schematic cross-sectional view of a semiconductor device manufactured by the manufacturing method according to the fifth embodiment.

【図17】第6実施例に使用するECRプラズマCVD
装置の構造を示す模式的縦断面図である。
FIG. 17: ECR plasma CVD used in the sixth embodiment
It is a typical longitudinal cross-sectional view showing the structure of the device.

【図18】第6実施例の製造方法で製造された半導体装
置の模式的断面図である。
FIG. 18 is a schematic cross-sectional view of a semiconductor device manufactured by the manufacturing method according to the sixth embodiment.

【図19】第7実施例の製造方法で製造された半導体装
置の模式的断面図である。
FIG. 19 is a schematic sectional view of a semiconductor device manufactured by a manufacturing method according to a seventh embodiment.

【符号の説明】[Explanation of symbols]

1 プラズマ生成室 2 反応室 5 試料台 6 ガス導入系 9 高周波電源 21,41,51,61,71 基板 23,43,63,66,74,80 フッ素を含まないSi酸化膜 22,42,62,65,72,75,78 アルミ配線 24,44,53,64,73,76,79 フッ素を含むSi酸化膜 55 ボイド 1 Plasma generation chamber 2 Reaction chamber 5 Sample stage 6 Gas introduction system 9 High frequency power supply 21,41,51,61,71 Substrate 23,43,63,66,74,80 Fluorine-free Si oxide film 22,42,62 , 65,72,75,78 Aluminum wiring 24,44,53,64,73,76,79 Si oxide film containing fluorine 55 Void

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 フッ素を含むシリコン化合物ガスとO2
又はN2 Oとを用いたプラズマCVD法により形成され
た 0.1〜20 atomic %のフッ素を含むSi酸化膜を備え
ることを特徴とする半導体装置。
1. A silicon compound gas containing fluorine and O 2
Alternatively, a semiconductor device comprising a Si oxide film containing 0.1 to 20 atomic% of fluorine formed by a plasma CVD method using N 2 O.
【請求項2】 前記Si酸化膜は隣合う配線間に形成
されている請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the Si oxide film is formed between adjacent wirings.
【請求項3】 フッ素を含むシリコン化合物ガスとO2
又はN2 Oとを用いたプラズマCVD法により形成され
た 3.7〜2.9 の比誘電率を有するSi酸化膜を備えるこ
とを特徴とする半導体装置。
3. A silicon compound gas containing fluorine and O 2
Alternatively, a semiconductor device comprising a Si oxide film having a relative dielectric constant of 3.7 to 2.9 formed by a plasma CVD method using N 2 O.
【請求項4】 前記Si酸化膜は、層間絶縁膜である請
求項1又は3記載の半導体装置。
4. The semiconductor device according to claim 1, wherein the Si oxide film is an interlayer insulating film.
【請求項5】 前記Si酸化膜は、パッシベーション膜
である請求項1又は3記載の半導体装置。
5. The semiconductor device according to claim 1, wherein the Si oxide film is a passivation film.
【請求項6】 フッ素を含むシリコン化合物ガスとO2
又はN2 Oとを用いて、プラズマCVD法により、Si
酸化膜を形成することを特徴とする半導体装置の製造方
法。
6. A silicon compound gas containing fluorine and O 2
Alternatively, by using N 2 O and a plasma CVD method, Si
A method of manufacturing a semiconductor device, which comprises forming an oxide film.
【請求項7】 プラズマCVD法により、フッ素を含ま
ないシリコン化合物ガスとO2 又はN2 Oとを用いて第
1のSi酸化膜を形成する工程と、フッ素を含むシリコ
ン化合物ガスとO2 又はN2 Oとを用いて、前記第1の
Si酸化膜上に第2のSi酸化膜を堆積する工程とを有
することを特徴とする半導体装置の製造方法。
7. A step of forming a first Si oxide film by a plasma CVD method using a fluorine-free silicon compound gas and O 2 or N 2 O, and a fluorine-containing silicon compound gas and O 2 or And a step of depositing a second Si oxide film on the first Si oxide film using N 2 O.
【請求項8】 プラズマCVD法により、フッ素を含む
シリコン化合物ガスとO2 又はN2 Oとを用いて第2の
Si酸化膜を形成する工程と、フッ素を含まないシリコ
ン化合物ガスとO2 又はN2 Oとを用いて、前記第2の
Si酸化膜上に第1のSi酸化膜を堆積する工程とを有
することを特徴とする半導体装置の製造方法。
8. A step of forming a second Si oxide film by a plasma CVD method using a silicon compound gas containing fluorine and O 2 or N 2 O, and a silicon compound gas containing no fluorine and O 2 or O 2. And a step of depositing a first Si oxide film on the second Si oxide film by using N 2 O.
【請求項9】 プラズマCVD法により、フッ素を含ま
ないシリコン化合物ガスとO2 又はN2 Oとを用いて第
1のSi酸化膜を形成する工程と、フッ素を含むシリコ
ン化合物ガスとO2 又はN2 Oとを用いて、前記第1の
Si酸化膜上に第2のSi酸化膜を堆積する工程と、フ
ッ素を含まないシリコン化合物ガスとO2 又はN2 Oと
を用いて、第2のSi酸化膜上に第3のSi酸化膜を形
成する工程とを有することを特徴とする半導体装置の製
造方法。
9. A step of forming a first Si oxide film by a plasma CVD method using a fluorine-free silicon compound gas and O 2 or N 2 O, and a fluorine-containing silicon compound gas and O 2 or A step of depositing a second Si oxide film on the first Si oxide film using N 2 O, and a second silicon oxide gas containing no fluorine and O 2 or N 2 O. And a step of forming a third Si oxide film on the Si oxide film.
【請求項10】 基板に負電位を与えて、フッ素を含む
シリコン化合物ガスとO2 又はN2 Oとを用いたプラズ
マCVD法を行う請求項6,7,8又は9記載の半導体
装置の製造方法。
10. The method for manufacturing a semiconductor device according to claim 6, wherein a plasma CVD method using a silicon compound gas containing fluorine and O 2 or N 2 O is performed by applying a negative potential to the substrate. Method.
JP29210793A 1992-11-24 1993-11-22 Method for manufacturing semiconductor device Expired - Fee Related JP3451380B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29210793A JP3451380B2 (en) 1992-11-24 1993-11-22 Method for manufacturing semiconductor device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP31372092 1992-11-24
JP4-313720 1992-11-24
JP6711693 1993-03-25
JP5-67116 1993-03-25
JP29210793A JP3451380B2 (en) 1992-11-24 1993-11-22 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH06333919A true JPH06333919A (en) 1994-12-02
JP3451380B2 JP3451380B2 (en) 2003-09-29

Family

ID=27299355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29210793A Expired - Fee Related JP3451380B2 (en) 1992-11-24 1993-11-22 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3451380B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955376A (en) * 1995-08-15 1997-02-25 Sony Corp Plasma cvd method
JPH09148433A (en) * 1995-11-28 1997-06-06 Nec Corp Semiconductor device and its manufacture
JPH09266207A (en) * 1996-03-29 1997-10-07 Nec Corp Semiconductor device and manufacture thereof
JPH10186408A (en) * 1996-11-26 1998-07-14 Samsung Electron Co Ltd Thin film transistor substrate for liquid crystal display device, its production, and liquid crystal display device
US5962346A (en) * 1997-12-29 1999-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fluorine-doped silicate glass hard mask to improve metal line etching profile
KR100231603B1 (en) * 1996-11-23 1999-11-15 김영환 Manufacturing method for transistor of semiconductor device
US6157083A (en) * 1996-06-03 2000-12-05 Nec Corporation Fluorine doping concentrations in a multi-structure semiconductor device
KR100322890B1 (en) * 1999-12-30 2002-02-08 박종섭 Method for forming oxide layer of semiconductor device
US6346302B2 (en) 1997-11-20 2002-02-12 Nec Corporation High density plasma enhanced chemical vapor deposition method
JP2005159169A (en) * 2003-11-27 2005-06-16 Kyocera Corp Thin film capacitor
US6940566B1 (en) 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
JP2017228806A (en) * 2010-05-21 2017-12-28 株式会社半導体エネルギー研究所 Manufacture method of semiconductor device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955376A (en) * 1995-08-15 1997-02-25 Sony Corp Plasma cvd method
JPH09148433A (en) * 1995-11-28 1997-06-06 Nec Corp Semiconductor device and its manufacture
JPH09266207A (en) * 1996-03-29 1997-10-07 Nec Corp Semiconductor device and manufacture thereof
US6157083A (en) * 1996-06-03 2000-12-05 Nec Corporation Fluorine doping concentrations in a multi-structure semiconductor device
KR100231603B1 (en) * 1996-11-23 1999-11-15 김영환 Manufacturing method for transistor of semiconductor device
JPH10186408A (en) * 1996-11-26 1998-07-14 Samsung Electron Co Ltd Thin film transistor substrate for liquid crystal display device, its production, and liquid crystal display device
US6862050B2 (en) 1996-11-26 2005-03-01 Samsung Electronics Co., Ltd. Liquid crystal displays using organic insulating material for a gate insulating layer and/or having photolithographic formed spacers
US6940566B1 (en) 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
US6346302B2 (en) 1997-11-20 2002-02-12 Nec Corporation High density plasma enhanced chemical vapor deposition method
US5962346A (en) * 1997-12-29 1999-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fluorine-doped silicate glass hard mask to improve metal line etching profile
KR100322890B1 (en) * 1999-12-30 2002-02-08 박종섭 Method for forming oxide layer of semiconductor device
JP2005159169A (en) * 2003-11-27 2005-06-16 Kyocera Corp Thin film capacitor
JP4502632B2 (en) * 2003-11-27 2010-07-14 京セラ株式会社 Thin film capacitor
JP2017228806A (en) * 2010-05-21 2017-12-28 株式会社半導体エネルギー研究所 Manufacture method of semiconductor device

Also Published As

Publication number Publication date
JP3451380B2 (en) 2003-09-29

Similar Documents

Publication Publication Date Title
US5753564A (en) Method for forming a thin film of a silicon oxide on a silicon substrate, by BCR plasma
KR0131439B1 (en) Semiconductor device and manufacturing method thereof
US5850102A (en) Semiconductor device having a second insulating layer which includes carbon or fluorine at a density lower than a first insulating layer
US7211524B2 (en) Method of forming insulating layer in semiconductor device
US6583069B1 (en) Method of silicon oxide and silicon glass films deposition
US6355581B1 (en) Gas-phase additives for an enhancement of lateral etch component during high density plasma film deposition to improve film gap-fill capability
US6252303B1 (en) Intergration of low-K SiOF as inter-layer dielectric
US6391795B1 (en) Low k dielectric composite layer for intergrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning
US6348421B1 (en) Dielectric gap fill process that effectively reduces capacitance between narrow metal lines using HDP-CVD
JP3178375B2 (en) Method of forming insulating film
JPH06333919A (en) Semiconductor device and its manufacture
KR100292393B1 (en) Semiconductor device and manufacturing method thereof
KR100430114B1 (en) Method for forming an interlayer insulating film, and semiconductor device
JP3173426B2 (en) Method for manufacturing silica insulating film and method for manufacturing semiconductor device
US6303525B1 (en) Method and structure for adhering MSQ material to liner oxide
US5869394A (en) Teos-ozone planarization process
JPH098031A (en) Manufacture of insulation film by means of chemical vapor phase epitaxy
JP3601988B2 (en) Method of forming insulating film
JPH05291415A (en) Production of semiconductor device
JP2000223485A (en) Formation of composite insulation film and fabrication of semiconductor device employing the same
JPH11220024A (en) Method and device for manufacturing semiconductor integrated circuit
JPH05335299A (en) Fabrication of semiconductor device
JPH06216122A (en) Manufacture of semiconductor device
JPH11354470A (en) Barrier metal layer and its formation
JPH10340898A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees