JPH06318588A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH06318588A JPH06318588A JP5077698A JP7769893A JPH06318588A JP H06318588 A JPH06318588 A JP H06318588A JP 5077698 A JP5077698 A JP 5077698A JP 7769893 A JP7769893 A JP 7769893A JP H06318588 A JPH06318588 A JP H06318588A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- thermal
- silicon
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にシリコン酸化膜形成にかかる半導体装置の
製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device for forming a silicon oxide film.
【０００２】[0002]
【従来の技術】シリコン半導体デバイスは、良好な絶縁
特性を有するシリコン酸化膜が容易に形成できることを
基礎として発展してきた。特に、ＭＯＳ型デバイスは、
良質のゲート絶縁膜をシリコン半導体を直接熱酸化して
形成できることに支えられて発展してきた。而して、半
導体装置の微細化に伴ってそのゲート酸化膜は薄膜化が
推し進められ、いまやその膜厚は１０ｎｍ以下になりつ
つある。2. Description of the Related Art Silicon semiconductor devices have been developed based on the fact that a silicon oxide film having good insulating properties can be easily formed. In particular, MOS devices
The development has been supported by the fact that a good-quality gate insulating film can be formed by directly thermally oxidizing a silicon semiconductor. With the miniaturization of semiconductor devices, the gate oxide film is being made thinner, and the film thickness is now becoming 10 nm or less.
【０００３】現在、ゲート酸化膜は、主として上述のよ
うにシリコン半導体を直接酸化雰囲気で熱酸化する方法
により形成されている。図６は、そのゲート酸化膜の製
造方法の工程手順とその方法によって形成された酸化膜
の構造を示す断面図である。シリコン半導体基体２１を
洗浄した後［図６の（ａ）］、酸素雰囲気あるいは酸素
と水素の混合雰囲気中で熱処理を施し、熱酸化膜２２を
形成する［図６の（ｂ）］。形成された熱酸化膜２２に
は、酸化膜とシリコン半導体界面付近にバルクの酸化膜
２２ｂよりも密度が低い酸化膜の層、すなわち構造遷移
層２２ａが存在しており、その厚さは７〜８ｎｍ程度に
達する。従って、例えば１０ｎｍの熱酸化膜を形成した
ときには、通常の密度を持ったバルク酸化膜２２ｂの厚
さは２〜３ｎｍになってしまう。一方、シリコン半導体
基体２１側にも熱酸化膜の影響で歪んだ層、すなわち構
造遷移層２１ａができる。At present, the gate oxide film is mainly formed by the method of directly thermally oxidizing the silicon semiconductor in the oxidizing atmosphere as described above. FIG. 6 is a cross-sectional view showing the steps of the method for manufacturing the gate oxide film and the structure of the oxide film formed by the method. After cleaning the silicon semiconductor substrate 21 [(a) in FIG. 6], heat treatment is performed in an oxygen atmosphere or a mixed atmosphere of oxygen and hydrogen to form a thermal oxide film 22 [(b) in FIG. 6]. In the formed thermal oxide film 22, an oxide film layer having a lower density than the bulk oxide film 22b, that is, a structural transition layer 22a exists near the interface between the oxide film and the silicon semiconductor, and the thickness thereof is 7 to 7. It reaches about 8 nm. Therefore, when a thermal oxide film having a thickness of 10 nm is formed, the bulk oxide film 22b having a normal density has a thickness of 2 to 3 nm. On the other hand, a layer distorted due to the influence of the thermal oxide film, that is, a structural transition layer 21a is formed on the silicon semiconductor substrate 21 side.
【０００４】一方、薄膜トランジスタのゲート絶縁膜の
形成手段として、単結晶シリコン層上に熱酸化膜を２〜
１０ｎｍ程度成長させた後、気相成長法によって厚さ１
０〜５０ｎｍのシリコン酸化膜を堆積させる方法も提案
されている（特開平２−１７４１２９号公報）。On the other hand, as a means for forming the gate insulating film of the thin film transistor, a thermal oxide film is formed on the single crystal silicon layer by 2 to 2.
After growing about 10 nm, a thickness of 1 is obtained by vapor phase epitaxy.
A method of depositing a silicon oxide film having a thickness of 0 to 50 nm has also been proposed (JP-A-2-174129).
【０００５】[0005]
【発明が解決しようとする課題】上述したように、必要
とされる酸化膜の厚さが１０ｎｍ以下になると、熱酸化
法によって必ず形成されてしまう構造遷移層の厚さが無
視できなくなる。構造遷移層はバルク酸化膜よりも密度
が低い酸化膜層であり、絶縁性および安定性に劣る。ま
た、酸化膜の絶縁破壊もこうした密度の低い構造遷移層
ではじまるとされている。酸化膜が厚く形成されていた
ときには、バルク部の酸化膜の絶縁性によって、全体の
酸化膜としての絶縁性が保たれていた。しかしながら、
例えば、酸化膜厚が７ｎｍ以下になってしまうと、酸化
膜全てが構造遷移層で構成されることになり、著しい電
気的特性劣化を招く。As described above, when the required thickness of the oxide film is 10 nm or less, the thickness of the structural transition layer that is necessarily formed by the thermal oxidation method cannot be ignored. The structural transition layer is an oxide film layer having a density lower than that of the bulk oxide film, and is inferior in insulation and stability. Further, it is said that the dielectric breakdown of the oxide film also starts in such a low structure transition layer. When the oxide film was formed thick, the insulating property of the entire oxide film was maintained by the insulating property of the oxide film in the bulk portion. However,
For example, when the oxide film thickness is 7 nm or less, the entire oxide film is composed of the structural transition layer, which causes a remarkable deterioration in electrical characteristics.
【０００６】構造遷移層は、熱酸化膜法で酸化膜を形成
する限り不可避的に形成される膜であるが、その発生メ
カニズムは以下のように考えられる。シリコン原子が整
然と配列されている結晶中に、シリコン原子同士の結合
ボンドを裂くように酸素原子が割り込むと、シリコン酸
化膜／シリコン基板の界面において、酸化膜側の拡がろ
うとする力と、基板側の元に戻ろうとする力によって、
両側のそれぞれの結合に歪みが生じる（図７）。つま
り、基板側では、結晶格子が安定なシリコン原子の結合
距離よりも、長くなったり、その角度が変化してしま
う。酸化膜では、シリコン原子と酸素原子の結合距離
が、安定な状態よりも短くなったり、結合の角度が変化
してしまう。その歪みの影響はそれぞれの側に７〜８ｎ
ｍまでおよび、この酸化膜側の歪みは密度の低下として
あらわれ、そして、歪みで生じた電荷の不均一性によっ
てここに各種のトラップが形成されてしまう。したがっ
て、熱酸化法を使用する限りにおいては、酸化膜のシリ
コン側７ｎｍ以下の層での極端な特性劣化は避けること
ができなかった。The structural transition layer is a film that is inevitably formed as long as an oxide film is formed by the thermal oxide film method, and the mechanism of its formation is considered as follows. When oxygen atoms break into a crystal in which silicon atoms are arranged in an orderly manner so as to break bond bonds between silicon atoms, the force to spread on the oxide film side at the silicon oxide film / silicon substrate interface and the substrate By the force to return to the side,
Distortion occurs in each bond on both sides (Fig. 7). That is, on the substrate side, the crystal lattice becomes longer than the bond distance of a stable silicon atom, or its angle changes. In the oxide film, the bond distance between the silicon atom and the oxygen atom becomes shorter than that in the stable state, or the bond angle changes. The effect of the distortion is 7-8n on each side
Up to m, the strain on the oxide film side appears as a decrease in density, and various traps are formed here due to the non-uniformity of charges generated by the strain. Therefore, as long as the thermal oxidation method is used, it is unavoidable that the characteristics are extremely deteriorated in the layer having a thickness of 7 nm or less on the silicon side of the oxide film.
【０００７】また、特開平２−１７４１２９号公報で提
案されている、熱酸化膜を成膜しその上に気相成長法で
酸化膜を堆積する方法では、気相成長法で堆積した酸化
膜中に多くの水分が含まれ、かつ熱酸化膜と気相成長酸
化膜との界面の整合性が悪いために、多くの準位が存在
するものとなる。そして、この準位が各種トラップとし
て働き、デバイスの電気的特性の不安定さを誘発する。Further, in the method proposed in Japanese Patent Laid-Open No. 2-174129, in which a thermal oxide film is formed and an oxide film is deposited thereon by a vapor phase growth method, the oxide film deposited by the vapor phase growth method is used. Many levels are present because a large amount of water is contained therein and the interface between the thermal oxide film and the vapor phase grown oxide film is poorly matched. Then, these levels act as various traps and induce instability of the electrical characteristics of the device.
【０００８】よって、本発明の目的とするところは、第
１に、構造遷移層の膜厚が極めて薄い酸化膜を形成しう
るようにすることであり、第２に、長期安定性に優れ、
絶縁耐圧が高くかつ膜厚の薄い酸化膜を形成しうるよう
にすることであり、もって、長期信頼性が高くかつ特性
の優れた半導体デバイスを提供しうるようにすることで
ある。Therefore, an object of the present invention is, firstly, to enable formation of an oxide film having a very thin structure transition layer, and secondly, it is excellent in long-term stability.
This is to make it possible to form an oxide film having a high withstand voltage and a thin film thickness, and thus to be able to provide a semiconductor device having high long-term reliability and excellent characteristics.
【０００９】[0009]
【課題を解決するための手段】前述の問題点を解決する
ために、本発明によれば、１ｎｍ以上２ｎｍ以下の極薄
熱酸化シリコン膜を急速熱酸化法や３００〜７００℃の
低温熱酸化法で形成する工程と、その上に気相成長法に
よってシリコン酸化膜を堆積する工程と、酸化性雰囲気
中で５００〜１１５０℃の温度の熱処理を施す工程と、
を有する半導体装置の製造方法が提供される。In order to solve the above problems, according to the present invention, an ultrathin thermally oxidized silicon film having a thickness of 1 nm or more and 2 nm or less is subjected to a rapid thermal oxidation method or a low temperature thermal oxidation at 300 to 700 ° C. Forming process, a step of depositing a silicon oxide film thereon by a vapor phase growth method, and a process of performing heat treatment at a temperature of 500 to 1150 ° C. in an oxidizing atmosphere,
A method of manufacturing a semiconductor device having the above is provided.
【００１０】[0010]
【作用】本発明による酸化膜形成方法は、従来の酸化方
法で形成されてしまう密度の低い粗悪な酸化膜の層（構
造遷移層）の厚さを薄くするとともに、この工程で形成
される熱酸化膜とその上に成膜される気相成長酸化膜と
の界面の整合をとり、さらに気相成長酸化膜中に含まれ
る水分を除去する熱処理を施すものであり、これによ
り、絶縁性の良好な、長期信頼性に優れた酸化膜を形成
しようとするものである。The method of forming an oxide film according to the present invention reduces the thickness of a layer of low-density rough oxide film (structural transition layer) that is formed by the conventional oxidation method and reduces the heat generated in this step. The interface between the oxide film and the vapor-grown oxide film formed on the oxide film is aligned, and heat treatment is performed to remove the water contained in the vapor-grown oxide film. It is intended to form a good oxide film having excellent long-term reliability.
【００１１】構造遷移層の薄層化のみを考えるのであれ
ば、直接シリコン半導体に気相成長法で酸化膜を堆積す
る方がよいことになる。しかしながら、その場合には、
後工程で熱酸化工程を施しても完全に整合のとれた酸化
膜／シリコン界面を形成することは困難である。熱酸化
膜の最大の特徴の１つは、界面準位の少ない良好な酸化
膜／シリコン界面を形成できることにある。本発明で
は、界面を直接熱酸化により形成することにより界面準
位の低減化を図っている。If only thinning of the structural transition layer is considered, it is better to deposit the oxide film directly on the silicon semiconductor by vapor phase epitaxy. However, in that case,
It is difficult to form a perfectly matched oxide film / silicon interface even if a thermal oxidation process is performed in a subsequent process. One of the greatest features of the thermal oxide film is that a good oxide film / silicon interface with few interface states can be formed. In the present invention, the interface state is reduced by directly forming the interface by thermal oxidation.
【００１２】しかし、一方、初期熱酸化膜の厚さはでき
るだけ薄い方がよい。密度の小さい構造遷移層の影響を
できるだけ少なくするためである。しかしながら、１ｎ
ｍ以下にするとシリコン表面を完全に熱酸化膜で覆うこ
とは非常に難しくなる。現在デバイスに使用されている
シリコン基板の面方位はほとんどの場合（１００）であ
る。どんなに平坦な表面を形成しても、（１００）シリ
コン表面には必ずステップと呼ばれる段差が形成され
る。そのステップは通常シリコン原子１層分であるが、
ときには２〜３層分の段差が形成されることもある。し
たがって、シリコン表面を完全に覆う熱酸化膜はシリコ
ン原子３層分以上の厚さが必要になる。その厚さはシリ
コン（１００）面の場合、１ｎｍ以上である。こうし
た、極薄の酸化膜を形成するには、従来の抵抗加熱型拡
散炉において通常温度（例えば酸素雰囲気では８００〜
１１００℃、酸素・水素混合雰囲気では７５０〜９５０
℃）で形成することは難しい。そこで、３００〜７００
℃の低温酸化法が適用される。熱酸化の初期過程は、シ
リコン表面を大部分覆っている水素原子の脱離をともな
っておこるとされている。その水素は３００〜５５０℃
でシリコン表面から容易に脱離する。つまり、極薄熱酸
化膜形成は、１〜２ｎｍの厚さを形成し終わるまでの時
間的な問題を考慮しなければ、膜厚制御という観点も含
めて低温化が望ましい。On the other hand, however, the thickness of the initial thermal oxide film should be as thin as possible. This is to minimize the influence of the structural transition layer having a low density. However, 1n
When it is less than m, it becomes very difficult to completely cover the silicon surface with the thermal oxide film. The plane orientation of silicon substrates currently used in devices is (100) in most cases. No matter how flat a surface is formed, a step called a step is always formed on the (100) silicon surface. The step is usually one layer of silicon atoms,
Sometimes, a step difference of 2 to 3 layers may be formed. Therefore, the thermal oxide film that completely covers the silicon surface needs to have a thickness of three silicon atoms or more. The thickness of the silicon (100) surface is 1 nm or more. To form such an ultrathin oxide film, a conventional resistance heating type diffusion furnace is used at a normal temperature (for example, 800 to 800 in an oxygen atmosphere).
1100 ° C, 750-950 in oxygen / hydrogen mixed atmosphere
Is difficult to form. Therefore, 300-700
The low temperature oxidation method of ℃ is applied. The initial process of thermal oxidation is said to occur with the elimination of hydrogen atoms, which mostly cover the silicon surface. The hydrogen is 300 ~ 550 ℃
It is easily detached from the silicon surface. That is, in forming the ultrathin thermal oxide film, it is desirable to lower the temperature including the viewpoint of controlling the film thickness, unless the time problem until the formation of the thickness of 1 to 2 nm is completed is taken into consideration.
【００１３】また、通常抵抗加熱型拡散炉による低温化
のほかに、赤外線や紫外線照射による急速熱酸化法によ
っても極薄酸化膜形成は可能である。その装置では、大
気中の酸素・水素が試料室に混入しないこと、試料室容
積が小さいためガス置換が容易なこと、赤外線・紫外線
照射用ランプによる急速な昇温が可能なことによって、
秒単位のシーケンス制御ができ、比較的高温の処理が可
能になっている。つまり、通常の抵抗加熱型拡散炉でお
こなわれているような温度でも、極めて短時間の処理の
制御が可能であり、２ｎｍ以下の酸化膜を精度よく形成
することが可能である。In addition to the use of a resistance heating type diffusion furnace to lower the temperature, it is also possible to form an ultrathin oxide film by a rapid thermal oxidation method using infrared rays or ultraviolet rays. In that device, oxygen and hydrogen in the atmosphere are not mixed in the sample chamber, gas replacement is easy because the volume of the sample chamber is small, and rapid temperature rise by an infrared / ultraviolet irradiation lamp is possible.
Sequence control in units of seconds is possible and relatively high temperature processing is possible. That is, it is possible to control the treatment for an extremely short time even at the temperature which is used in a normal resistance heating type diffusion furnace, and it is possible to accurately form an oxide film of 2 nm or less.
【００１４】次に、このようにして形成された熱酸化膜
上に、すなわち、良好な界面を有する、極薄の酸化膜上
に、気相成長法によって酸化膜を堆積して、所望の膜厚
の酸化膜を得る。しかし、気相成長酸化膜自体には、水
分が多量に含まれており、良質の絶縁膜とはいえない。
また、下の極薄熱酸化膜との界面の整合性は悪く、その
界面に多くの準位が存在してしまう。そこで、その不整
合性の解消と水分除去のために、それまでに形成した熱
酸化膜と気相成長酸化膜の２層膜に熱処理を施す。酸化
性の雰囲気で熱処理を施すことによって、熱酸化膜と気
相成長酸化膜の界面に存在する界面準位は新たに供給さ
れる酸素によって埋められる。水分は膜中を拡散し、蒸
発する。熱処理の温度と時間は、新たに供給される酸素
原子が準位に到達して界面の再構築が行われ、水分が完
全に除去されるのに十分な条件が選択される。Next, an oxide film is deposited on the thermal oxide film thus formed, that is, on the ultrathin oxide film having a good interface by a vapor phase growth method to obtain a desired film. Obtain a thick oxide film. However, the vapor phase grown oxide film itself contains a large amount of water and cannot be said to be a good quality insulating film.
Also, the interface with the underlying ultrathin thermal oxide film is poorly matched, and many levels exist at the interface. Therefore, in order to eliminate the inconsistency and remove moisture, the heat treatment is applied to the two-layer film of the thermal oxide film and the vapor growth oxide film that have been formed so far. By performing the heat treatment in an oxidizing atmosphere, the interface level existing at the interface between the thermal oxide film and the vapor growth oxide film is filled with newly supplied oxygen. Moisture diffuses in the film and evaporates. The temperature and time for the heat treatment are selected so that oxygen atoms newly supplied reach the level to rebuild the interface and completely remove water.
【００１５】[0015]
【実施例】次に、本発明の実施例について図面を参照し
て説明し、本発明の特徴およびその作用・効果を一層明
らかにする。図１は、本発明の第１の実施例を説明する
ための工程断面図とその結果形成された酸化膜の構造を
示す拡大断面図である。図１の（ａ）に示すようなシリ
コン半導体基体１に所望の洗浄を施した後、急速熱酸化
（Rapid Thermal Oxidation）法により、半導体基体１
の表面に極薄熱酸化膜２を形成する［図１の（ｂ）］。
この熱酸化は、酸素雰囲気中で赤外線・紫外線照射装
置、例えばランプアニーラーを使用し、温度１１５０℃
に５秒間加熱することにより行われる。形成された熱酸
化膜２の厚さは１ｎｍである。したがって、酸化膜の構
造遷移層の膜厚は１ｎｍである。Embodiments of the present invention will now be described with reference to the drawings, to further clarify the features of the present invention and the functions and effects thereof. FIG. 1 is a process cross-sectional view for explaining a first embodiment of the present invention and an enlarged cross-sectional view showing the structure of an oxide film formed as a result. After the desired cleaning is performed on the silicon semiconductor substrate 1 as shown in FIG. 1A, the semiconductor substrate 1 is formed by a rapid thermal oxidation (Rapid Thermal Oxidation) method.
An ultra-thin thermal oxide film 2 is formed on the surface of the substrate [(b) of FIG. 1].
This thermal oxidation is carried out in an oxygen atmosphere using an infrared / ultraviolet irradiation device such as a lamp annealer at a temperature of 1150 ° C.
By heating for 5 seconds. The thickness of the formed thermal oxide film 2 is 1 nm. Therefore, the thickness of the structural transition layer of the oxide film is 1 nm.
【００１６】次に、その熱酸化膜２上に気相成長法によ
って酸化膜３を成長させる［図１の（ｃ）］。この気相
成長法のプロセス条件は、たとえば、シランガスと酸素
ガスの混合ガス雰囲気中において、４００℃以下の温
度、常圧とする。気相成長酸化膜３の厚さは、最終的な
ゲート酸化膜の膜厚を１０ｎｍに設定した場合、９ｎｍ
程度必要である。この条件で形成された酸化膜３は多量
の水分を含んでいる。さらに、熱酸化膜２と気相成長酸
化膜３との界面にも多くの準位が存在する。Next, an oxide film 3 is grown on the thermal oxide film 2 by the vapor phase growth method [(c) of FIG. 1]. The process conditions for this vapor phase growth method are, for example, a temperature of 400 ° C. or less and normal pressure in a mixed gas atmosphere of silane gas and oxygen gas. The thickness of the vapor grown oxide film 3 is 9 nm when the final gate oxide film thickness is set to 10 nm.
It is necessary to some extent. The oxide film 3 formed under these conditions contains a large amount of water. Further, many levels exist at the interface between the thermal oxide film 2 and the vapor growth oxide film 3.
【００１７】これらの２層酸化膜に酸素雰囲気中で１０
５０℃、６０秒の熱処理を行うと、図１の（ｄ）に示す
ように、極薄熱酸化膜２と気相成長酸化膜３の整合がと
れた複合酸化膜４が形成される。この膜では、熱処理前
に存在した多量の水分と、極薄熱酸化膜２と気相成長酸
化膜３の界面に存在した界面準位が、従来法の抵抗加熱
炉熱酸化膜（図６の熱酸化膜２２）と同等あるいはそれ
以下の十分少ないレベルに低減化される。These two-layer oxide films are formed in an oxygen atmosphere at 10
When heat treatment is performed at 50 ° C. for 60 seconds, as shown in FIG. 1D, a composite oxide film 4 in which the ultrathin thermal oxide film 2 and the vapor growth oxide film 3 are aligned is formed. In this film, a large amount of water existing before the heat treatment and the interface level existing at the interface between the ultrathin thermal oxide film 2 and the vapor-phase grown oxide film 3 are caused by the conventional resistance heating furnace thermal oxide film (see FIG. 6). The thermal oxide film 22) is reduced to a level sufficiently lower than or equal to that of the thermal oxide film 22).
【００１８】この方法によって形成された複合酸化膜４
の詳細断面図を図１の（ｅ）に示す。同図に示されるよ
うに、複合酸化膜４は、構造遷移層４ａとバルク酸化膜
４ｂとにより構成されるが、バルク酸化膜４ｂよりも密
度が低い構造遷移層４ａの厚さは、最初に形成した極薄
熱酸化膜２の厚さとほば同等の１ｎｍに抑えられてい
る。よって、この製造方法により理想的構造の酸化膜の
割合が多い酸化膜が形成されたことになる。シリコン半
導体基体１の酸化膜との界面には約１ｎｍの構造遷移層
１ａが形成されるが、この膜厚は熱酸化膜を厚く形成し
た場合と比較して薄くなっている。これは本発明によっ
てもたらされる副次的効果である。The composite oxide film 4 formed by this method
A detailed cross-sectional view of the above is shown in FIG. As shown in the figure, the composite oxide film 4 is composed of the structural transition layer 4a and the bulk oxide film 4b, but the thickness of the structural transition layer 4a having a density lower than that of the bulk oxide film 4b is The thickness is suppressed to 1 nm, which is almost the same as the thickness of the formed ultra-thin thermal oxide film 2. Therefore, an oxide film having a large proportion of the oxide film having an ideal structure is formed by this manufacturing method. A structural transition layer 1a having a thickness of about 1 nm is formed at the interface of the silicon semiconductor substrate 1 with the oxide film, but this film thickness is smaller than when the thermal oxide film is formed thick. This is a side effect brought about by the present invention.
【００１９】本発明の実施例による酸化膜の電気的特性
の改善状況を図２に示す。これは、ホウ素を不純物とし
て導入したシリコン基板に本実施例および従来法によっ
て酸化膜を形成し、その後多結晶シリコン膜電極を形成
したＭＯＳ型キャパシタの電流電圧特性の測定結果であ
る。横軸に印加電圧から計算した酸化膜にかかる電界強
度を、縦軸にその時に流れる電流密度をとっている。ま
ず、低電界領域における電流密度を比較してみると、本
実施例により形成された酸化膜（Ａ）の方が熱酸化法で
形成した従来例のもの（Ｂ）より電流が少ないことがわ
かる。これは、密度の低い構造遷移層が薄く、絶縁性が
改善されたことを示す。また、高電界領域においても、
実施例の酸化膜（Ａ）と従来例のもの（Ｂ）との間に差
がみられる。これらの曲線をＦ−Ｎ（Fowler−Nordhei
m）プロットすると［横軸（リニア目盛）：１／（外部
電界強度）、縦軸（対数目盛）：電流密度／（外部電界
強度）2 のスケール上でプロットすると］、（Ａ）では
直線になるが、（Ｂ）の場合には直線からずれる。この
ことは、（Ａ）では理論的に理想的なＦ−Ｎ電流機構に
基づいた電流が流れているのに対し、（Ｂ）の場合には
その電流機構から外れていることを示す。この（Ｂ）に
おけるシフトは酸化膜に注入された電子がトラップされ
たことによっておこるものである。つまり、本発明によ
って、密度の低いところに多く存在する電子トラップが
減少して、理想的な酸化膜形成が可能になったことを示
している。FIG. 2 shows the improvement of the electrical characteristics of the oxide film according to the embodiment of the present invention. This is the measurement result of the current-voltage characteristics of the MOS type capacitor in which the oxide film was formed on the silicon substrate into which boron was introduced as an impurity by the present example and the conventional method, and then the polycrystalline silicon film electrode was formed. The horizontal axis represents the electric field strength applied to the oxide film calculated from the applied voltage, and the vertical axis represents the current density flowing at that time. First, comparing the current densities in the low electric field region, it can be seen that the oxide film (A) formed in this example has a smaller current than the conventional example (B) formed by the thermal oxidation method. . This indicates that the low-density structural transition layer is thin and the insulating property is improved. Also in the high electric field region,
There is a difference between the oxide film (A) of the example and the oxide film (B) of the conventional example. These curves are FN (Fowler-Nordhei
m) When plotted [horizontal axis (linear scale): 1 / (external electric field intensity), vertical axis (logarithmic scale): current density / (external electric field intensity) 2 ], and (A) becomes a straight line However, in the case of (B), it deviates from the straight line. This shows that in (A), the current based on the theoretically ideal FN current mechanism is flowing, whereas in (B), it is out of the current mechanism. The shift in (B) is caused by trapping of electrons injected into the oxide film. That is, it is shown that the present invention reduces the number of electron traps that are often present in a low density area, and enables ideal oxide film formation.
【００２０】図３は、酸化膜に存在するトラップ量の改
善の様子を示すグラフである。横軸に注入電荷量をと
り、縦軸にフラットバンド電圧ＶFBのシフト量をとって
いる。このフラットバンド電圧のシフト量は、電子を注
入する前後でのフラットバンド電圧の差を示し、注入さ
れた電荷量に対してそのシフト量の少ない方がトラップ
が少ない酸化膜であることを意味する。この結果から
も、本実施例により形成された酸化膜（Ａ）は、従来の
熱酸化法によって形成された酸化膜（Ｂ）よりもトラッ
プ量が少ないことがわかる。そして、熱酸化膜と気相成
長酸化膜を積層した従来型２層膜（Ｃ）の場合には、気
相成長酸化膜中の水分や熱酸化膜と気相成長酸化膜の界
面準位（トラップになる）が多いために、フラットバン
ド電圧のシフト量が非常に大きくなっている。このこと
は、気相成長法で酸化膜を堆積させた後に熱処理工程を
実施する本発明の工程が、酸化膜の電気的特性を著しく
向上させることを意味する。FIG. 3 is a graph showing how the amount of traps existing in the oxide film is improved. The amount of injected charges is plotted on the horizontal axis, and the shift amount of the flat band voltage V FB is plotted on the vertical axis. The shift amount of the flat band voltage indicates the difference between the flat band voltage before and after the electron injection, and the smaller the shift amount with respect to the injected charge amount, the more the oxide film has less traps. . From this result, it can be seen that the oxide film (A) formed in this example has a smaller trap amount than the oxide film (B) formed by the conventional thermal oxidation method. In the case of the conventional two-layer film (C) in which the thermal oxide film and the vapor growth oxide film are laminated, the moisture in the vapor growth oxide film and the interface state between the thermal oxide film and the vapor growth oxide film ( Since it becomes a trap), the shift amount of the flat band voltage is very large. This means that the process of the present invention in which the heat treatment process is performed after depositing the oxide film by the vapor phase growth method significantly improves the electrical characteristics of the oxide film.
【００２１】初期熱酸化膜の膜厚が電気的特性に与える
影響を調べた結果を図４に示す。横軸に初期熱酸化膜
厚、縦軸に定電流ＴＤＤＢ（Time Dependent Dielectri
c Breakdown ；定電流を注入した場合のブレークダウン
の時間依存特性）評価によって得られた５０％破壊注入
電荷量（酸化膜の絶縁破壊までに注入できた電荷量をあ
る試料数だけ調べて半数破壊した時のその電荷量）をと
った。トータルの酸化膜厚は１０ｎｍとした。初期酸化
膜１０ｎｍの時、つまり通常の熱酸化膜だけの場合は１
５Ｃ／ｃｍ2 であるが、初期熱酸化膜が少なくなるほど
その注入電荷量は多くなり、良質の酸化膜が形成されて
いることがわかる。すなわち、初期熱酸化膜の膜厚を薄
くすると、熱酸化で形成されてしまう密度の低い構造遷
移層の厚さが薄くなり、絶縁膜としての安定性が高くな
る。FIG. 4 shows the result of examining the influence of the film thickness of the initial thermal oxide film on the electrical characteristics. The horizontal axis shows the initial thermal oxide film thickness, and the vertical axis shows the constant current TDDB (Time Dependent Dielectri).
c Breakdown: Time-dependent characteristics of breakdown when constant current is injected) 50% breakdown injection charge amount obtained by evaluation (charge amount that could be injected until dielectric breakdown of oxide film was examined by a certain number of samples and half breakdown The amount of electric charge when it did) was taken. The total oxide film thickness was 10 nm. 1 when the initial oxide film is 10 nm, that is, only the normal thermal oxide film
It is 5 C / cm 2 , but it can be seen that as the initial thermal oxide film decreases, the injected charge amount increases and a good quality oxide film is formed. That is, when the film thickness of the initial thermal oxide film is reduced, the thickness of the structural transition layer having a low density which is formed by thermal oxidation is reduced, and the stability as an insulating film is increased.
【００２２】しかし、初期熱酸化膜を形成することな
く、気相成長法による酸化膜のみで全体の酸化膜を形成
した場合には、後工程の熱処理をおこなっても界面の再
構築は行われず、著しい特性劣化を示す。この測定結果
からも明らかなように、初期熱酸化膜の膜厚には最適値
が存在しており、その値は１〜２ｎｍの範囲内である。
本発明により、電界を印加された状態での酸化膜の長期
信頼性（寿命）を従来例の２〜３倍以上とすることがで
きた。However, when the entire oxide film is formed only by the oxide film by the vapor phase growth method without forming the initial thermal oxide film, the interface is not reconstructed even if the heat treatment in the subsequent step is performed. , Shows remarkable deterioration of characteristics. As is clear from this measurement result, there is an optimum value for the film thickness of the initial thermal oxide film, and the value is within the range of 1 to 2 nm.
According to the present invention, the long-term reliability (lifetime) of the oxide film under the condition where an electric field is applied can be made two to three times or more that of the conventional example.
【００２３】次に、本発明の第２の実施例について説明
する。第２の実施例についても図１に示す工程断面図を
参照して説明する。まず、図１の（ａ）に示すように、
シリコン半導体基体１に所望の洗浄を施した後、通常の
抵抗加熱型拡散炉にて、酸素／窒素混合ガス（酸素分圧
１０-3気圧）を用い、５５０℃の低温で１０分間熱酸化
を行い、膜厚１ｎｍの極薄熱酸化膜２を形成した［図１
の（ｂ）］。この酸化膜は全膜厚にわたって構造遷移層
となっている。Next, a second embodiment of the present invention will be described. The second embodiment will also be described with reference to the process sectional views shown in FIG. First, as shown in FIG.
After the silicon semiconductor substrate 1 is washed as desired, it is thermally oxidized at a low temperature of 550 ° C. for 10 minutes in an ordinary resistance heating type diffusion furnace using an oxygen / nitrogen mixed gas (oxygen partial pressure of 10 −3 atm). Then, an extremely thin thermal oxide film 2 having a film thickness of 1 nm was formed [Fig. 1
(B)]. This oxide film serves as a structural transition layer over the entire film thickness.
【００２４】次に、その熱酸化膜２上に、減圧ＣＶＤ装
置にて、０．１Toll、４００℃の条件で、シランガスと
酸素ガスの反応により膜厚９ｎｍの気相成長酸化膜３を
成長させた［図１の（ｃ）］。次に、熱酸化膜２と気相
成長酸化膜３の界面における整合をとり、気相成長酸化
膜中の水分を除去するために、酸素雰囲気中で１０００
℃、８０秒の熱処理を行って、図１の（ｄ）に示すよう
に、複合酸化膜４を形成した。得られた複合酸化膜は先
の実施例のものと同様の良好な絶縁特性を示した。Then, on the thermal oxide film 2, a 9 nm-thickness vapor-deposited oxide film 3 is grown by a reaction of silane gas and oxygen gas under the conditions of 0.1 Toll and 400 ° C. in a low pressure CVD apparatus. [FIG. 1 (c)]. Next, in order to match the interface between the thermal oxide film 2 and the vapor-grown oxide film 3 and remove the water in the vapor-grown oxide film, 1000 times in an oxygen atmosphere.
Heat treatment was performed at 80 ° C. for 80 seconds to form a composite oxide film 4 as shown in FIG. The obtained composite oxide film showed good insulating properties similar to those of the previous example.
【００２５】本発明により形成される酸化膜は、用途が
限定されるものではなく各種デバイスに適用可能である
が、薄い絶縁膜を介してのＦ−Ｎトンネル電流を利用す
る不揮発性メモリについては特に有用である。図５に、
本発明の適用される例として、代表的不揮発性メモリで
あるフラッシュメモリの断面図を示す。The oxide film formed according to the present invention is not limited in its use and can be applied to various devices. However, for a nonvolatile memory utilizing an FN tunnel current through a thin insulating film, Especially useful. In Figure 5,
As an example to which the present invention is applied, a sectional view of a flash memory, which is a typical nonvolatile memory, is shown.
【００２６】図５において、１０はトンネル酸化膜、１
１はゲート絶縁膜、１２は多結晶シリコンからなる制御
ゲート電極、１３は多結晶シリコンからなる浮遊ゲート
電極、１４、１５は、それぞれソース、ドレインを構成
する不純物拡散層、１６はシリコン基板である。フラッ
シュメモリでは、制御ゲート電極１２に印加する電圧を
コントロールすることにより、シリコン基板１６から浮
遊ゲート電極１３に電子を注入しあるいは放出させて情
報を記録する。ここで、トンネル酸化膜１０は、高電界
が加えられる膜であり、そして電子の注入・放出がこの
膜を通して行われるため、ストレスに対して強固である
必要がある。すなわち、注入電荷量に対するトラップ形
成が少なく、そして注入電荷に対する絶縁破壊耐性が大
きいことが望まれる。In FIG. 5, 10 is a tunnel oxide film and 1 is a tunnel oxide film.
Reference numeral 1 is a gate insulating film, 12 is a control gate electrode made of polycrystalline silicon, 13 is a floating gate electrode made of polycrystalline silicon, 14 and 15 are impurity diffusion layers respectively forming a source and a drain, and 16 is a silicon substrate. . In the flash memory, information is recorded by controlling the voltage applied to the control gate electrode 12 to inject or emit electrons from the silicon substrate 16 to the floating gate electrode 13. Here, the tunnel oxide film 10 is a film to which a high electric field is applied, and since electrons are injected and emitted through this film, it is necessary to be strong against stress. That is, it is desired that the trap formation with respect to the injected charge amount is small and the dielectric breakdown resistance against the injected charge is large.
【００２７】本発明にしたがって形成された酸化膜で
は、図２、図３および図４に示されるようにトラップの
発生が少なく、また長時間絶縁破壊耐性が高いので、こ
の酸化膜をトンネル酸化膜として利用したフラッシュメ
モリでは、データの書き込み／消去の繰り返しによって
特性が劣化することがなくなり、デバイスの長期安定性
（寿命）を１桁以上向上させることができる。In the oxide film formed according to the present invention, as shown in FIGS. 2, 3 and 4, the generation of traps is small and the dielectric breakdown resistance is high for a long time. Therefore, this oxide film is a tunnel oxide film. In the flash memory used as, the characteristics do not deteriorate due to repeated writing / erasing of data, and the long-term stability (lifetime) of the device can be improved by one digit or more.
【００２８】さらに、図２の低電界領域での電流密度特
性が示すように、本発明による酸化膜では低電界でのリ
ーク電流が減少しているので、この酸化膜をトンネル酸
化膜として用いることにより、浮遊ゲート電極の電荷保
持特性を向上させることができる。また、ゲート絶縁膜
１１には、比較的低電界が印加されるだけであるが、こ
の絶縁膜にも浮遊ゲート電極に注入された電子をリーク
させない特性が求められる。よって、このゲート絶縁膜
にも本発明による酸化膜を用いることにより、一層の特
性安定化を達成することができる。Further, as shown by the current density characteristics in the low electric field region of FIG. 2, since the leak current in the low electric field is reduced in the oxide film according to the present invention, this oxide film should be used as the tunnel oxide film. As a result, the charge retention characteristics of the floating gate electrode can be improved. Further, although a relatively low electric field is only applied to the gate insulating film 11, this insulating film is also required to have a property of not leaking electrons injected into the floating gate electrode. Therefore, by further using the oxide film according to the present invention for this gate insulating film, further stabilization of the characteristics can be achieved.
【００２９】本発明は上記実施例に限定されるものでは
なく各種の変更が可能である。例えば、気相成長酸化膜
の形成手段としてプラズマＣＶＤ法やスパッタ法等を用
いることができ、また、実施例での各種条件も本発明の
範囲内において適宜変更が可能である。さらに、本発明
による酸化膜の適用例として、不揮発性メモリの外、Ｄ
ＲＡＭやＳＲＡＭ、ＣＭＯＳ、ＢｉＣＭＯＳ等のデバイ
スのゲート絶縁膜を挙げることができる。また、ゲート
絶縁膜に限らず、層間膜などにも応用可能である。ま
た、図５で説明したように、多結晶シリコン膜上に形成
することもでき、ＴＦＴのゲート絶縁膜としても効果が
期待できる。The present invention is not limited to the above embodiment, but various modifications can be made. For example, a plasma CVD method, a sputtering method, or the like can be used as the vapor growth oxide film forming means, and various conditions in the embodiments can be appropriately changed within the scope of the present invention. Further, as an application example of the oxide film according to the present invention, in addition to the non-volatile memory, D
Examples thereof include a gate insulating film of a device such as RAM, SRAM, CMOS, BiCMOS. Further, the invention is not limited to the gate insulating film, but can be applied to an interlayer film or the like. Further, as described with reference to FIG. 5, it can be formed on a polycrystalline silicon film, and an effect can be expected as a gate insulating film of a TFT.
【００３０】[0030]
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法は、１ｎｍ以上２ｎｍ以下の極薄熱酸化膜
を形成した後、気相成長法によって酸化膜を堆積し、さ
らに５００〜１０５０℃の酸化性雰囲気中で熱処理する
ものであるので、従来の熱酸化法で不可避に形成されて
しまう密度が低い粗悪な構造遷移層の厚さを低減でき、
また、気相成長酸化膜に含まれる水分や界面準位による
トラップ量の低減化が可能になる。よって、本発明によ
れば、絶縁膜単体の長期信頼性（寿命）を向上させるこ
とができ、ストレスに対する不安定さも大幅に改善され
る。その結果、本発明による酸化膜を使用した半導体デ
バイスの長期信頼性を飛躍的に向上させることができ
る。さらに、本発明によれば、熱酸化膜を極薄化したこ
とによってシリコン基体表面に形成される構造遷移層の
膜厚を薄くすることができ、デバイス特性の安定化とい
う副次的効果も期待することができる。As described above, according to the method for manufacturing a semiconductor device of the present invention, an ultrathin thermal oxide film having a thickness of 1 nm or more and 2 nm or less is formed, and then an oxide film is deposited by the vapor phase epitaxy method. Since the heat treatment is performed in an oxidizing atmosphere at 1050 ° C., it is possible to reduce the thickness of a poorly structured transition layer having a low density that is inevitably formed by the conventional thermal oxidation method.
Further, it becomes possible to reduce the amount of traps due to water contained in the vapor grown oxide film and the interface state. Therefore, according to the present invention, the long-term reliability (lifetime) of the insulating film alone can be improved, and the instability with respect to stress is significantly reduced. As a result, the long-term reliability of the semiconductor device using the oxide film according to the present invention can be dramatically improved. Further, according to the present invention, the thickness of the structural transition layer formed on the surface of the silicon substrate can be reduced by making the thermal oxide film extremely thin, and a secondary effect of stabilizing device characteristics is also expected. can do.
【図１】本発明の実施例を説明するための工程断面図と
実施例により形成された酸化膜の構造を示す断面図であ
る。FIG. 1 is a process cross-sectional view for explaining an embodiment of the present invention and a cross-sectional view showing a structure of an oxide film formed by the embodiment.
【図２】本発明の効果を説明するための、外部電界強度
と電流密度との関係を示す特性曲線図である。FIG. 2 is a characteristic curve diagram showing the relationship between the external electric field strength and the current density for explaining the effect of the present invention.
【図３】本発明の効果を説明するための、注入電荷量と
フラットバンド電圧ＶFBのシフト量との関係を示す特性
曲線図である。FIG. 3 is a characteristic curve diagram showing the relationship between the injected charge amount and the shift amount of the flat band voltage V FB for explaining the effect of the present invention.
【図４】本発明の効果を説明するための、初期熱酸化膜
の膜厚と、注入電荷量に対する絶縁破壊耐性との関係を
示す特性曲線図である。FIG. 4 is a characteristic curve diagram showing the relationship between the film thickness of the initial thermal oxide film and the dielectric breakdown resistance with respect to the injected charge amount, for explaining the effect of the present invention.
【図５】本発明にしたがって形成された酸化膜を使用し
たデバイスの例を示す断面図である。FIG. 5 is a cross-sectional view showing an example of a device using an oxide film formed according to the present invention.
【図６】従来例を説明するための工程断面図と従来例に
より形成された酸化膜の構造を示す断面図である。FIG. 6 is a process cross-sectional view for explaining a conventional example and a cross-sectional view showing a structure of an oxide film formed by the conventional example.
【図７】熱酸化によって構造遷移層が形成されることを
説明するための半導体基体の断面図である。FIG. 7 is a cross-sectional view of a semiconductor substrate for explaining that a structural transition layer is formed by thermal oxidation.
１、２１ シリコン半導体基体 １ａ、２１ａ 構造遷移層（Ｓｉ） ２ 極薄熱酸化膜 ２２ 熱酸化膜 ３ 気相成長（ＣＶＤ）酸化膜 ４ 複合酸化膜 ４ａ、２２ａ 構造遷移層（酸化膜） ４ｂ、２２ｂ バルク酸化膜 １０ トンネル酸化膜 １１ ゲート絶縁膜 １２ 制御ゲート電極 １３ 浮遊ゲート電極 １４、１５ 不純物拡散層 １６ シリコン基板 1, 21 Silicon semiconductor substrate 1a, 21a Structural transition layer (Si) 2 Ultrathin thermal oxide film 22 Thermal oxide film 3 Vapor deposition (CVD) oxide film 4 Composite oxide film 4a, 22a Structural transition layer (oxide film) 4b, 22b Bulk oxide film 10 Tunnel oxide film 11 Gate insulating film 12 Control gate electrode 13 Floating gate electrodes 14 and 15 Impurity diffusion layer 16 Silicon substrate
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/205 21/26 Ｌ 8617−4Ｍ 29/784 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 21/205 21/26 L 8617-4M 29/784
Claims (5)
極薄熱酸化シリコン膜を形成する第１工程と、該極薄熱
酸化シリコン膜上に気相成長法によりシリコン酸化膜を
堆積する第２工程と、酸化性雰囲気中で熱処理する第３
工程と、を備えることを特徴とする半導体装置の製造方
法。1. A first step of forming an ultrathin thermal oxide film on a surface of a silicon semiconductor by a thermal oxidation method, and a second step of depositing a silicon oxide film on the ultrathin thermal oxide film by a vapor phase epitaxy method. Process and third heat treatment in oxidizing atmosphere
A method of manufacturing a semiconductor device, comprising:
ｍ以上２ｎｍ以下であることを特徴とする請求項１記載
の半導体装置の製造方法。2. The ultrathin thermal oxide silicon film has a thickness of 1 n.
2. The method for manufacturing a semiconductor device according to claim 1, wherein the thickness is not less than m and not more than 2 nm.
化（Rapid ThermalOxidation ）によって行われること
を特徴とする請求項１記載の半導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein the thermal oxidation in the first step is performed by rapid thermal oxidation.
７００℃の低温熱酸化によって行われることを特徴とす
る請求項１記載の半導体装置の製造方法。4. The thermal oxidation in the first step is 300 to 300.
The method of manufacturing a semiconductor device according to claim 1, wherein the method is performed by low temperature thermal oxidation at 700 ° C.
１１５０℃の温度で行われることを特徴とする請求項１
記載の半導体装置の製造方法。5. The heat treatment in the third step is 500 to
The process is performed at a temperature of 1150 ° C.
A method for manufacturing a semiconductor device as described above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5077698A JPH06318588A (en) | 1993-03-11 | 1993-03-11 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5077698A JPH06318588A (en) | 1993-03-11 | 1993-03-11 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06318588A true JPH06318588A (en) | 1994-11-15 |
Family
ID=13641121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5077698A Pending JPH06318588A (en) | 1993-03-11 | 1993-03-11 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06318588A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100379136B1 (en) * | 1998-10-02 | 2003-04-08 | 인터내셔널 비지네스 머신즈 코포레이션 | Beta control using a rapid thermal oxidation |
| FR2886457A1 (en) * | 2005-05-27 | 2006-12-01 | Soitec Silicon On Insulator | METHOD FOR MANUFACTURING THICKENED OXIDE LAYER STRUCTURE, ESPECIALLY ON GE OR SIG SUBSTRATE |
| US7282449B2 (en) | 2004-03-05 | 2007-10-16 | S.O.I.Tec Silicon On Insulator Technologies | Thermal treatment of a semiconductor layer |
| US7285495B2 (en) | 2004-03-05 | 2007-10-23 | S.O.I.Tec Silicon On Insulator Technologies | Methods for thermally treating a semiconductor layer |
| JP2008063607A (en) * | 2006-09-06 | 2008-03-21 | Sumitomo Electric Ind Ltd | Diamond-covered substrate, electrode and method for electrochemical treatment, and manufacturing method of diamond-covered substrate |
| US7449394B2 (en) | 2004-03-05 | 2008-11-11 | S.O.I.Tec Silicon On Insulator Technologies | Atomic implantation and thermal treatment of a semiconductor layer |
| CN112992672A (en) * | 2019-12-16 | 2021-06-18 | 山东有研半导体材料有限公司 | Preparation method of silica-based back-sealing film |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH036022A (en) * | 1989-06-02 | 1991-01-11 | Seiko Instr Inc | Formation of multilayer insulating film |
| JPH04324632A (en) * | 1991-04-24 | 1992-11-13 | Sharp Corp | Manufacture of insulating film of semiconductor device |
-
1993
- 1993-03-11 JP JP5077698A patent/JPH06318588A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH036022A (en) * | 1989-06-02 | 1991-01-11 | Seiko Instr Inc | Formation of multilayer insulating film |
| JPH04324632A (en) * | 1991-04-24 | 1992-11-13 | Sharp Corp | Manufacture of insulating film of semiconductor device |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100379136B1 (en) * | 1998-10-02 | 2003-04-08 | 인터내셔널 비지네스 머신즈 코포레이션 | Beta control using a rapid thermal oxidation |
| US6984593B2 (en) * | 1998-10-02 | 2006-01-10 | International Business Machines Corporation | Beta control using a rapid thermal oxidation |
| US7439607B2 (en) | 1998-10-02 | 2008-10-21 | International Business Machines Corporation | Beta control using a rapid thermal oxidation |
| US7282449B2 (en) | 2004-03-05 | 2007-10-16 | S.O.I.Tec Silicon On Insulator Technologies | Thermal treatment of a semiconductor layer |
| US7285495B2 (en) | 2004-03-05 | 2007-10-23 | S.O.I.Tec Silicon On Insulator Technologies | Methods for thermally treating a semiconductor layer |
| US7449394B2 (en) | 2004-03-05 | 2008-11-11 | S.O.I.Tec Silicon On Insulator Technologies | Atomic implantation and thermal treatment of a semiconductor layer |
| FR2886457A1 (en) * | 2005-05-27 | 2006-12-01 | Soitec Silicon On Insulator | METHOD FOR MANUFACTURING THICKENED OXIDE LAYER STRUCTURE, ESPECIALLY ON GE OR SIG SUBSTRATE |
| JP2008063607A (en) * | 2006-09-06 | 2008-03-21 | Sumitomo Electric Ind Ltd | Diamond-covered substrate, electrode and method for electrochemical treatment, and manufacturing method of diamond-covered substrate |
| CN112992672A (en) * | 2019-12-16 | 2021-06-18 | 山东有研半导体材料有限公司 | Preparation method of silica-based back-sealing film |
| CN112992672B (en) * | 2019-12-16 | 2022-10-14 | 山东有研半导体材料有限公司 | Preparation method of silicon-based silicon dioxide back sealing film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100284935B1 (en) | Floating gate avalanche injection mos transistors with high k dielectric control gates | |
| US7989870B2 (en) | Use of dilute steam ambient for improvement of flash devices | |
| US6586797B2 (en) | Graded composition gate insulators to reduce tunneling barriers in flash memory devices | |
| US6846753B2 (en) | Flash memory device and a fabrication process thereof, method of forming a dielectric film | |
| US6455372B1 (en) | Nucleation for improved flash erase characteristics | |
| JP2004533108A (en) | High-K dielectric film and method of manufacturing the same | |
| US20090124096A1 (en) | Method of fabricating flash memory device | |
| JPH06318588A (en) | Manufacture of semiconductor device | |
| JP2004193413A (en) | Nonvolatile semiconductor memory and its manufacturing process | |
| US6162684A (en) | Ammonia annealed and wet oxidized LPCVD oxide to replace ono films for high integrated flash memory devices | |
| US6323114B1 (en) | Stacked/composite gate dielectric which incorporates nitrogen at an interface | |
| JP3041066B2 (en) | Insulating film forming method | |
| JP3802945B2 (en) | Method for manufacturing nonvolatile semiconductor memory device | |
| JP3041065B2 (en) | Insulating film forming method | |
| JPH0992738A (en) | Semiconductor device and fabrication thereof | |
| KR100274352B1 (en) | Method of manufacturing a flash memory cell | |
| JPH0831962A (en) | Manufacture of non-volatile semiconductor storage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050217 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070711 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070724 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A762 | Written abandonment of application |
Effective date: 20070914 Free format text: JAPANESE INTERMEDIATE CODE: A762 |