JPH06317609A - Display circuit device - Google Patents

Display circuit device

Info

Publication number
JPH06317609A
JPH06317609A JP4130133A JP13013392A JPH06317609A JP H06317609 A JPH06317609 A JP H06317609A JP 4130133 A JP4130133 A JP 4130133A JP 13013392 A JP13013392 A JP 13013392A JP H06317609 A JPH06317609 A JP H06317609A
Authority
JP
Japan
Prior art keywords
data
frame memory
display
image data
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4130133A
Other languages
Japanese (ja)
Other versions
JPH087238B2 (en
Inventor
Minoru Fukuda
実 福田
Noriyuki Matsushima
紀之 松島
Kensaku Ono
健作 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iwatsu Electric Co Ltd
Original Assignee
Iwatsu Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iwatsu Electric Co Ltd filed Critical Iwatsu Electric Co Ltd
Priority to JP4130133A priority Critical patent/JPH087238B2/en
Publication of JPH06317609A publication Critical patent/JPH06317609A/en
Publication of JPH087238B2 publication Critical patent/JPH087238B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To provide a display circuit device through which variable persistence characteristic can be easily obtained. CONSTITUTION:An analog input signal is XY-converted to decide the address in a buffer frame memory 9, and brightness data are written in the decided address. The contents of the buffer frame memory 9 are transferred to a display frame memory 2. Fixed value is subtracted from the output of the display frame memory 2, and the result of subtraction is rewritten in the same address of the display frame memory 2. The value of the data of the display frame memory 2 thereby becomes slowly smaller. The output of the display frame memory 2 is DA converted and displayed in a raster scanning displayer 4. The brightness of the display of the displayer 4 lowers with the elapse of time, and variable persistence characteristic can therefore be obtained. In addition, the output of a CCD image sensor can be A/D converted and written in the display frame memory 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、波形、文字、図形等を
可変残光特性を有して表示することができる表示回路装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display circuit device capable of displaying waveforms, characters, figures and the like with variable afterglow characteristics.

【0002】[0002]

【従来の技術】オシロスコープのような波形観測装置に
おいて、時間的な繰返し周期の長い電気信号や、時々刻
々と波形が変化するような電気信号の波形を観測する場
合、表示のちらつきを防止したり、繰返し周期の長い波
形の変化のようすを観測するために、可変残光式の装置
が使用されている。そして、このような可変残光式の波
形観測装置においては、ブラウン管として残光性の蛍光
体のものを使用したり、観測信号をディジタル化してか
らその波形データをコンピュータで計算して残光時間を
制御している。
2. Description of the Related Art In a waveform observing device such as an oscilloscope, when observing a waveform of an electric signal having a long repetitive cycle or a waveform of which the waveform changes from moment to moment, it is possible to prevent flicker on the display. A variable afterglow device is used for observing changes in a waveform having a long repetition period. In such a variable afterglow type waveform observing device, an afterglow fluorescent substance is used as a cathode ray tube, or the observed signal is digitized and then the waveform data is calculated by a computer to obtain an afterglow time. Are in control.

【0003】[0003]

【発明が解決しようとする課題】ところが、残光性の蛍
光体のブラウン管を使用する場合には、その残光時間を
広範囲に制御することが困難である。また、波形データ
をコンピュータ処理して残光時間を制御する場合には、
波形データの経過時間をすべてメモリに記憶し、その一
つ一つの経過時間を加算すると共に、その値をチェック
して輝度を制御している。従って、各サンプリング点の
時間経過、過去の波形の履歴、経過時間等を管理する必
要があり、処理が複雑であった。更に、経過時間を制御
する場合は、全データの経過時間を計数するため、多く
の計算を行わなければならない。このため、この種の波
形観測装置においては、波形データのメモリ以外に過去
の波形の履歴を記憶するメモリや、経過時間を管理する
ためのリンク・テーブル・メモリ等のメモリを必要とし
たり、計算のためにデータの取り込み間隔が長くなる欠
点があった。
However, it is difficult to control the afterglow time in a wide range when a CRT made of a phosphor having a afterglow is used. When the waveform data is processed by a computer to control the afterglow time,
All the elapsed time of the waveform data is stored in the memory, and the elapsed time of each is added, and the value is checked to control the brightness. Therefore, it is necessary to manage the elapsed time of each sampling point, the history of past waveforms, the elapsed time, etc., and the processing is complicated. Furthermore, when controlling the elapsed time, many calculations must be performed in order to count the elapsed time of all data. Therefore, in this type of waveform observation device, in addition to the waveform data memory, a memory for storing the history of past waveforms, a memory such as a link table memory for managing the elapsed time, and the like are required. Due to this, there was a drawback that the data acquisition interval becomes long.

【0004】そこで、本発明の目的は可変残光特性を容
易に得ることができる表示回路装置を提供することにあ
る。
Therefore, an object of the present invention is to provide a display circuit device which can easily obtain a variable afterglow characteristic.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
の本発明は、輝度情報を含む画像データを記憶するため
の複数のアドレスを有するフレームメモリと、前記フレ
ームメモリに輝度情報を含む画像データを供給する画像
データ供給手段と、前記フレームメモリから前記画像デ
ータを所定の周期で繰返して読み出すための読み出し制
御手段と、前記フレームメモリから読み出した画像デー
タから所定値を引算して今迄前記画像データが書き込ま
れていたアドレスと同一のアドレスに引算後の画像デー
タを書き込む引算手段と、前記フレームメモリから読み
出された画像データに対応した表示を得るための表示手
段とを備えた表示回路装置に係わるものである。なお、
請求項2に示すように、引算すべき所定値を変更する手
段を有することが望ましい。また、請求項3に示すよう
に、フレームメモリと表示手段との間に加算手段を付加
することができる。また、請求項4に示すように、画像
データ供給手段の出力と引算手段の出力の大小を比較
し、大きい方をフレームメモリに供給することが望まし
い。また、請求項5及び6に示すように、画像データ供
給手段を、輝度信号をアナログ・ディジタル変換する構
成にすること、又はCCDイメージセンサのような固体
撮像素子の出力をアナログ・ディジタル変換する構成に
することができる。また、請求項7に示すように、入力
データが所定値よりも大きい時に、これを置換データに
置き換えることができる。
SUMMARY OF THE INVENTION To achieve the above object, the present invention provides a frame memory having a plurality of addresses for storing image data containing brightness information, and image data containing brightness information in the frame memory. Image data supply means, read control means for repeatedly reading the image data from the frame memory at a predetermined cycle, and subtracting a predetermined value from the image data read from the frame memory until now. A subtraction unit for writing the subtracted image data to the same address as the image data was written, and a display unit for obtaining a display corresponding to the image data read from the frame memory were provided. It relates to a display circuit device. In addition,
As described in claim 2, it is desirable to have means for changing the predetermined value to be subtracted. Further, as described in claim 3, addition means can be added between the frame memory and the display means. Further, as described in claim 4, it is desirable to compare the output of the image data supply means and the output of the subtraction means and supply the larger one to the frame memory. Further, as described in claims 5 and 6, the image data supply means is configured to perform analog-to-digital conversion of the luminance signal, or a configuration to perform analog-to-digital conversion of the output of a solid-state image sensor such as a CCD image sensor. Can be Further, as described in claim 7, when the input data is larger than the predetermined value, it can be replaced with the replacement data.

【0006】[0006]

【作用及び効果】各請求項の発明においては、フレーム
メモリから読み出されたデータから所定値が引算された
データが再びフレームメモリに書き込まれる。従って、
フレームメモリからの読み出しを周期的に繰返すことに
よって徐々にレベルが低下するデータを得ることができ
る。このレベルが徐々に低下するデータに対応した表示
の輝度は時間の経過と共に低下し、可変残光特性が得ら
れる。可変残光特性を有するように表示すれば、輝度の
大小によって時間経過を知ることができる。上述のよう
に本発明によればフレームメモリの出力から所定値を引
算して再びフレームメモリに書き込むという簡単な構成
によって可変残光特性を得ることができる。また、請求
項2によれば、可変残光特性を容易に変えることができ
る。また、請求項3によれば、可変残光特性の変更が可
能になる。また、フレームメモリの出力データのレベル
が表示手段の表示可能な最低レベル以下になった場合で
あっても、加算手段で所定値を加算すると、表示可能な
レベルになる。従って、過去の表示を再び表示すること
ができる。請求項4によれば、レベルの高い新しいデー
タが供給された時には、引算出力に代って新しいデータ
がフレームメモリに書き込まれる。従って、フレームメ
モリに新旧両方の画像をストアし、これ等を表示するこ
とができる。請求項5によれば、波形を可変残光特性を
有して表示することができる。請求項6によればCCD
等の固体撮像素子(イメージセンサ)に基づく画像の残
光特性を有する表示が可能になる。請求項7によれば、
高輝度部分を制限するので、これ以外の部分の表示を見
やすくすることができる。
In the invention of each claim, the data obtained by subtracting the predetermined value from the data read from the frame memory is written again in the frame memory. Therefore,
Data whose level gradually decreases can be obtained by periodically repeating the reading from the frame memory. The brightness of the display corresponding to the data whose level is gradually decreased decreases with the passage of time, and the variable afterglow characteristic is obtained. If the display is made to have the variable afterglow characteristic, it is possible to know the elapsed time by the magnitude of the brightness. As described above, according to the present invention, the variable afterglow characteristic can be obtained by a simple configuration in which a predetermined value is subtracted from the output of the frame memory and the result is written again in the frame memory. According to claim 2, the variable afterglow characteristic can be easily changed. According to claim 3, the variable afterglow characteristic can be changed. Further, even when the level of the output data of the frame memory becomes lower than the minimum level that can be displayed by the display means, it becomes a displayable level when the predetermined value is added by the addition means. Therefore, the past display can be displayed again. According to the fourth aspect, when high level new data is supplied, the new data is written into the frame memory instead of the subtraction force. Therefore, it is possible to store both old and new images in the frame memory and display them. According to the fifth aspect, the waveform can be displayed with a variable afterglow characteristic. According to claim 6, CCD
A display having afterglow characteristics of an image based on a solid-state image sensor (image sensor) such as is possible. According to claim 7,
Since the high-brightness portion is limited, it is possible to make the display of the other portions easier to see.

【0007】[0007]

【第1の実施例】次に、図1〜図5を参照して第1の実
施例の表示回路装置即ちディジタル・ストレージオシロ
スコープを説明する。この表示回路装置は、主要構成要
素として被観測画像データ即ち被観測波形データ供給回
路1と、表示フレームメモリ2と、DAC(ディジタル
・アナログ変換器)3と、CRT又は液晶表示装置のよ
うなラスタ走査型表示器4とを備えている。
First Embodiment Next, a display circuit device, that is, a digital storage oscilloscope of the first embodiment will be described with reference to FIGS. This display circuit device includes observed image data, that is, an observed waveform data supply circuit 1, a display frame memory 2, a DAC (digital / analog converter) 3, and a raster such as a CRT or a liquid crystal display device as main components. And a scanning type display 4.

【0008】被観測波形データ供給回路1は、被観測ア
ナログ波形信号入力端子5と、ADC(アナログ・ディ
ジタル変換器)6と、高速メモリ7と、XY変換回路8
と、バッファフレームメモリ9と、A/Dクロック信号
入力端子10と、制御回路11とから成る。ADC6は
入力端子5のアナログ入力信号(被観測波形入力信号)
をA/Dクロック信号入力端子10のクロック信号に基
づいてディジタル信号に変換する。ADC6の出力は高
速メモリ7を介してXY変換回路8に入力する。高速メ
モリ7はADC6とXY変換回路8との間のバッファと
しての機能を有し、制御回路11の制御に従ってデータ
をXY変換回路8に送る。XY変換回路8は制御回路1
1の制御に基づいてバッファフレームメモリ9のXYア
ドレスを決定し、ここに輝度データを書き込む。バッフ
ァフレームメモリ9は、表示フレームメモリ2と同様に
構成されている。即ち、バッファフレームメモリ9及び
表示フレームメモリ2はラスタ走査方式の表示器4の2
次元(XY)表示画面に対応したアドレスを有する。換
言すれば、各フレームメモリ9、2はXY座標に対応し
たアドレスを有する。ADC6から1次元的に供給され
るデータをバッファフレームメモリ9の2次元配列のア
ドレスにそのまま書き込むことは出来ないので、XY変
換回路8でADC6から得られる振幅データをXYアド
レスデータに変換する。図2及び図3はXY変換回路8
に対する入力及びバッファフレームメモリ9上における
波形の書き込みをアナログ類推で示す。図2に示す時間
と共に振幅が変化する入力データに基づいてバッファフ
レームメモリ9のアドレス信号が形成される。即ち、図
2の時間軸が図3の列アドレスX1 〜X5 に変換され、
図2の振幅が図3の行アドレスY1 〜Y5 に変換されて
いる。この種のXY変換技術は周知であるので、これ以
上の詳しい説明は省く。本実施例では図2の波形に対応
するバッファフレームメモリ9のアドレスに所定の輝度
データを書き込む。従って、XY変換回路8をデータ書
き込み回路と呼ぶこともできる。バッファフレームメモ
リ9にストアされた輝度情報を含む画像データは、クロ
ック発生器12のクロック信号に基づいて読み出され
る。即ち、図3に説明的に示すXYアドレスのデータを
順次に読み出す。この読み出しのアドレス指定は表示器
4におけるラスタ走査に対応する。
The observed waveform data supply circuit 1 includes an observed analog waveform signal input terminal 5, an ADC (analog / digital converter) 6, a high speed memory 7, and an XY conversion circuit 8.
And a buffer frame memory 9, an A / D clock signal input terminal 10 and a control circuit 11. ADC 6 is an analog input signal of the input terminal 5 (observed waveform input signal)
Is converted into a digital signal based on the clock signal from the A / D clock signal input terminal 10. The output of the ADC 6 is input to the XY conversion circuit 8 via the high speed memory 7. The high-speed memory 7 has a function as a buffer between the ADC 6 and the XY conversion circuit 8, and sends data to the XY conversion circuit 8 under the control of the control circuit 11. The XY conversion circuit 8 is the control circuit 1
Based on the control of 1, the XY address of the buffer frame memory 9 is determined, and the brightness data is written therein. The buffer frame memory 9 has the same structure as the display frame memory 2. That is, the buffer frame memory 9 and the display frame memory 2 are the same as those of the display unit 4 of the raster scanning system.
It has an address corresponding to a dimension (XY) display screen. In other words, each frame memory 9 and 2 has an address corresponding to XY coordinates. Since the data one-dimensionally supplied from the ADC 6 cannot be written in the addresses of the two-dimensional array of the buffer frame memory 9 as it is, the XY conversion circuit 8 converts the amplitude data obtained from the ADC 6 into XY address data. 2 and 3 show an XY conversion circuit 8
The analog input and the waveform writing on the buffer frame memory 9 are shown. The address signal of the buffer frame memory 9 is formed based on the input data whose amplitude changes with time shown in FIG. That is, the time axis of FIG. 2 is converted into the column addresses X1 to X5 of FIG.
The amplitude of FIG. 2 is converted into the row addresses Y1 to Y5 of FIG. Since this type of XY conversion technique is well known, further detailed description will be omitted. In this embodiment, predetermined luminance data is written in the address of the buffer frame memory 9 corresponding to the waveform of FIG. Therefore, the XY conversion circuit 8 can also be called a data writing circuit. The image data including the brightness information stored in the buffer frame memory 9 is read out based on the clock signal of the clock generator 12. That is, the data of the XY addresses illustrated in FIG. 3 are sequentially read. This read addressing corresponds to a raster scan on the display 4.

【0009】バッファフレームメモリ9の出力データは
切換スイッチ13の接点aを介して表示フレームメモリ
2に書き込まれる。切換スイッチ13は機械的スイッチ
で示されているが電子スイッチにすることができる。表
示フレームメモリ2は前述したようにバッファフレーム
メモリ9と同様に構成されているので、バッファフレー
ムメモリ9と全く同様なデータ書き込み状態を得ること
ができる。なお、表示フレームメモリ2のデータの書き
込み及び読み出しはクロック発生器12のクロックに基
づいて行われる。
The output data of the buffer frame memory 9 is written in the display frame memory 2 via the contact a of the changeover switch 13. The changeover switch 13 is shown as a mechanical switch but can be an electronic switch. Since the display frame memory 2 is configured similarly to the buffer frame memory 9 as described above, it is possible to obtain the same data writing state as the buffer frame memory 9. The writing and reading of data in the display frame memory 2 are performed based on the clock of the clock generator 12.

【0010】本実施例では表示フレームメモリ2にバッ
ファフレームメモリ9の出力データのみでなく、引算器
14の出力データも書き込まれる。引算器14は表示フ
レームメモリ2の出力ライン15に接続され、表示フレ
ームメモリ2の出力データ(輝度データ)から所定値を
引算する。引算器14には引算データ設定回路16が接
続されており、ここから引算すべき所定値が与えられ
る。今、表示フレームメモリ2の出力データの値がB、
引算データ設定回路16から与えられる所定値がCとす
れば、引算器14からB−C=Dの出力データが得られ
る。この引算出力データDは切換スイッチ13の接点b
を介して表示フレームメモリ2に書き込まれる。引算出
力データDの表示フレームメモリ2に対する書き込み
は、引算出力データDの演算に使用したデータBが読み
出されたアドレスに行われる。例えば、表示フレームメ
モリ2のX2 Y2 で示される座標アドレスから出力デー
タBが読み出されたら、引算出力データDをX2 Y2 ア
ドレスに書き込む。これにより、表示フレームメモリ2
に前よりも低い輝度のデータが書き込まれる。もし、切
換スイッチ13の接点bが連続的にオンになっていれ
ば、表示フレームメモリ2の次の読み出しにおいては、
表示フレームメモリ2から引算処理されたデータDが読
み出され、このデータから再び所定値Cが引算され、更
に低い輝度レベルのデータが表示フレームメモリ2に書
き込まれる。ラスタ走査型表示器4は表示フレームメモ
リ2の出力ライン15にDAC(ディジタル・アナログ
変換器)3を介して接続されている。このため、表示器
の表示面には表示フレームメモリ2のデータ配置及び大
きさに対応した表示が得られる。即ち、表示フレームメ
モリ2における波形データの配置が図3であれば、表示
器4の表示面にも図3と同一波形が表示される。また、
表示フレームメモリ2のデータは輝度データであるの
で、表示器4には輝度データの大きさに対応した輝度を
有する波形が表示される。表示器4における表示輝度は
図4の特性線aに示すように時間の経過と共に低下す
る。即ち、表示フレームメモリ2の最初の出力に基づい
て輝度L3 が得られた場合には、表示フレームメモリ2
の全アドレスの読み出し時間を周期とした引算器14に
よる引算動作により一定値Kの輝度低下が順次に生じ、
輝度はL2 、L1 、L0 のように変化する。このように
引算デ−タ設定回路16から引算器14に与えられるデ
−タCの値によって表示器4に表示される波形の輝度が
低下していく時間が決定されるため、デ−タCの値を変
えることによって残光特性を変化させることができる。
デ−タCの値が大きい場合、輝度デ−タは早く小さくな
るため図4の実線で示す特性線aのように輝度が低下す
る時間は短くなる。またデ−タCの値を小さくすると、
輝度デ−タから引算される値が小さいので、図4の鎖線
で示す特性線b、cのように輝度が低下する時間が長く
なる。さらにデ−タCの値を0にすると、一度フレ−ム
メモリ2に書き込まれた輝度デ−タは減少することはな
く、いつまでも同一輝度デ−タが得られ、この結果、図
4の特性線dに示すように無限残光的表示となる。
In this embodiment, not only the output data of the buffer frame memory 9 but also the output data of the subtractor 14 is written in the display frame memory 2. The subtractor 14 is connected to the output line 15 of the display frame memory 2 and subtracts a predetermined value from the output data (luminance data) of the display frame memory 2. A subtraction data setting circuit 16 is connected to the subtractor 14, and a predetermined value to be subtracted is given from the subtraction data setting circuit 16. Now, the value of the output data of the display frame memory 2 is B,
Assuming that the predetermined value given from the subtraction data setting circuit 16 is C, the output data of BC = D is obtained from the subtractor 14. This pulling force data D is the contact b of the changeover switch 13.
Is written in the display frame memory 2 via. The writing of the pulling force data D to the display frame memory 2 is performed at the address where the data B used for the calculation of the pulling force data D is read. For example, when the output data B is read from the coordinate address indicated by X2 Y2 in the display frame memory 2, the subtraction force data D is written in the X2 Y2 address. As a result, the display frame memory 2
Data having a lower brightness than before is written in. If the contact b of the changeover switch 13 is continuously turned on, the next reading of the display frame memory 2
The subtracted data D is read from the display frame memory 2, the predetermined value C is again subtracted from this data, and data of a lower brightness level is written in the display frame memory 2. The raster scanning display 4 is connected to the output line 15 of the display frame memory 2 via a DAC (digital / analog converter) 3. Therefore, a display corresponding to the data arrangement and size of the display frame memory 2 can be obtained on the display surface of the display. That is, if the arrangement of the waveform data in the display frame memory 2 is as shown in FIG. 3, the same waveform as that shown in FIG. 3 is displayed on the display surface of the display unit 4. Also,
Since the data in the display frame memory 2 is brightness data, a waveform having a brightness corresponding to the size of the brightness data is displayed on the display unit 4. The display brightness on the display 4 decreases as time passes, as indicated by the characteristic line a in FIG. That is, when the luminance L3 is obtained based on the first output of the display frame memory 2,
The subtraction operation by the subtracter 14 with the read time of all the addresses as the cycle causes the luminance of the constant value K to decrease in sequence.
The brightness changes like L2, L1 and L0. Thus, the value of the data C supplied from the subtraction data setting circuit 16 to the subtractor 14 determines the time during which the brightness of the waveform displayed on the display 4 decreases. The afterglow characteristic can be changed by changing the value of C.
When the value of the data C is large, the luminance data decreases quickly, so that the time for the luminance to decrease as shown by the characteristic line a shown by the solid line in FIG. 4 becomes short. When the value of data C is reduced,
Since the value subtracted from the brightness data is small, it takes a long time for the brightness to decrease as indicated by the characteristic lines b and c shown by the chain line in FIG. Further, when the value of the data C is set to 0, the luminance data once written in the frame memory 2 does not decrease, and the same luminance data can be obtained forever. As a result, the characteristic line of FIG. An infinite afterglow display is obtained as shown in d.

【0011】大小比較器17は切換スイッチ13を制御
するために設けられている。この大小比較器17の一方
の入力端子はバツファフレームメモリ9に接続され、他
方の入力端子は引算器14に接続されている。従って、
バッファフレームメモリ9の出力データAと引算器14
の出力データDとが比較器17で比較され、データAが
データD以上の時間に切換スイッチ13の接点aがオン
になり、データAがデータBよりも小さい時に切換スイ
ッチ13の接点bがオンになる。これにより、表示フレ
ームメモリ2の任意のアドレスにおいて引算出力データ
Dよりも大きいバッファフレームメモリ9の出力データ
Aが発生すると、この新しいデータAが同一アドレスに
書き込まれる。一般には表示フレームメモリ2の全アド
レスに高い輝度のデータが書き込まれているわけではな
く、図3に示すように一部のアドレスのみに輝度データ
が書き込まれ、残りのアドレスは輝度が実質的にゼロの
状態にあるので、異なるパターンの波形データがバッフ
ァフレームメモリ9から発生すると、表示フレームメモ
リ2にこの新しい波形データが書き込まれる。新しい波
形に対する引算処理回数と、古い波形に対する引算処理
回数とには必然的に差が生じるので、両方の波形の初期
輝度が同一であるとすれば、新しい波形は明るく表示さ
れ、古い波形は新しい波形よりも暗く表示され、両者を
表示面上に容易に区別することができる。
The magnitude comparator 17 is provided to control the changeover switch 13. One input terminal of the size comparator 17 is connected to the buffer frame memory 9, and the other input terminal is connected to the subtractor 14. Therefore,
Output data A of buffer frame memory 9 and subtractor 14
Is compared with the output data D of No. 1 by the comparator 17, the contact a of the changeover switch 13 is turned on when the data A is equal to or more than the data D, and the contact b of the changeover switch 13 is turned on when the data A is smaller than the data B. become. As a result, when the output data A of the buffer frame memory 9 larger than the pulling force data D is generated at any address of the display frame memory 2, this new data A is written at the same address. Generally, high-luminance data is not written in all the addresses of the display frame memory 2, but the luminance data is written in only some of the addresses as shown in FIG. Since it is in the zero state, when waveform data of a different pattern is generated from the buffer frame memory 9, this new waveform data is written in the display frame memory 2. Since the number of subtraction processes for the new waveform and the number of subtraction processes for the old waveform are inevitably different, if the initial brightness of both waveforms is the same, the new waveform is displayed brightly and the old waveform is displayed. Appears darker than the new waveform, and both can be easily distinguished on the display surface.

【0012】表示フレームメモリ2の出力ライン15に
接続された大小比較器18は、比較データ発生器19の
比較データEと出力データBとを比較し、スイッチ20
を介して引算データ設定回路16に送られる。この大小
比較器18はスイッチ20をオンにすることによって図
5に示すような表示輝度を得るために設けられている。
比較データ発生回路19の比較データEは図5の輝度L
2 に対応するように設定されている。表示フレームメモ
リ2の出力データBが図5の輝度L2 よりも大きい場合
には比較器18の出力は例えば低レベルであり、引算デ
ータ設定回路16は輝度K1 を示すデータCを出力す
る。これにより、表示フレームメモリ2の出力データB
は徐々に低下し、表示器4の表示輝度は図5のL4 から
L3 、L2と低下する。輝度がL2 まで低下すると、大
小比較器18の出力が高レベルに転換し、引算データ設
定回路16における引算データの大きさが切換えられ、
例えば図5の輝度K2 に対応する小さなデータCが引算
器14に与えられる。これにより、表示フレームメモリ
2にデータの大きさの低下速度が遅くなり、表示器4に
おける表示輝度の低下も遅くなる。
The magnitude comparator 18 connected to the output line 15 of the display frame memory 2 compares the comparison data E of the comparison data generator 19 with the output data B, and the switch 20
Is sent to the subtraction data setting circuit 16 via. The size comparator 18 is provided to obtain the display brightness as shown in FIG. 5 by turning on the switch 20.
The comparison data E of the comparison data generation circuit 19 is the brightness L of FIG.
It is set to correspond to 2. When the output data B of the display frame memory 2 is larger than the brightness L2 of FIG. 5, the output of the comparator 18 is at a low level, for example, and the subtraction data setting circuit 16 outputs the data C indicating the brightness K1. As a result, the output data B of the display frame memory 2
Gradually decreases, and the display brightness of the display 4 decreases from L4 to L3 and L2 in FIG. When the brightness decreases to L2, the output of the magnitude comparator 18 is switched to a high level, and the size of the subtraction data in the subtraction data setting circuit 16 is switched.
For example, a small data C corresponding to the brightness K2 in FIG. As a result, the decrease rate of the size of the data in the display frame memory 2 becomes slow, and the decrease in the display brightness of the display 4 becomes slow.

【0013】可変残光動作中においてバッファフレーム
メモリ9から再書き込みがない場合には一定の残光表示
後に表示器4の表示は消失する。なお、表示フレームメ
モリ2はフリーズ動作が可能であるので、引算動作によ
る残光動作を禁止してフリーズ状態にすれば、同一の波
形データを繰返して送出することが可能になり、無限残
光的表示状態になる。
When there is no rewriting from the buffer frame memory 9 during the variable afterglow operation, the display on the display 4 disappears after a certain afterglow display. Since the display frame memory 2 can perform the freeze operation, if the afterglow operation due to the subtraction operation is prohibited and the freeze operation is performed, the same waveform data can be repeatedly transmitted, and the infinite afterglow is possible. The display state is changed.

【0014】[0014]

【第2の実施例】次に、図6に示す第2の実施例の表示
回路装置を説明する。但し、図6及び後述する図7及び
図8において図1と共通する部分には同一の符号を付し
てその説明を省略する。図6の回路は図1の回路に第1
の加算器21、第1の加算データ発生回路22、第2の
加算器23、第2の加算データ発生回路24、比較器2
5、比較データ発生回路26、及び切換スイッチ27を
付加したものである。なお、データ供給回路1の内部は
図1と同一である。
[Second Embodiment] A display circuit device according to a second embodiment shown in FIG. 6 will be described below. However, in FIG. 6 and later-described FIGS. 7 and 8, the same parts as those in FIG. 1 are designated by the same reference numerals and the description thereof will be omitted. The circuit of FIG. 6 is the same as the circuit of FIG.
Adder 21, first addition data generation circuit 22, second addition device 23, second addition data generation circuit 24, comparator 2
5, a comparison data generation circuit 26, and a changeover switch 27 are added. The inside of the data supply circuit 1 is the same as in FIG.

【0015】第1の加算器21は表示出力ライン15に
接続され、この出力ライン28はスイッチ27の接点a
とDAC3を介して表示器4に接続されていると共に、
第2の加算器23とスイッチ27の接点bとDAC3を
介して表示器4に接続されている。第1の加算データ発
生回路22は第1の加算器21に加算データを与える。
第2の加算データ発生回路24は第2の加算器23に加
算データを与える。比較器25は第2の加算データ発生
回路24を制御するために設けられており、加算器21
の出力ライン28のデータと比較データ発生回路26の
比較データとの大小を比較する。
The first adder 21 is connected to the display output line 15, and this output line 28 is connected to the contact a of the switch 27.
And connected to the display 4 via the DAC 3 and
The second adder 23, the contact b of the switch 27, and the DAC 3 are connected via the DAC 3. The first addition data generation circuit 22 gives addition data to the first adder 21.
The second addition data generation circuit 24 gives the addition data to the second adder 23. The comparator 25 is provided to control the second addition data generation circuit 24, and the adder 21
The data on the output line 28 and the comparison data of the comparison data generation circuit 26 are compared in magnitude.

【0016】図6の回路を図1の回路と同一動作させる
場合には、第1の加算データ発生回路22の出力をゼロ
にし、且つスイッチ27の接点aをオンにする。スイッ
チ27の接点aをオンにして図1と同一動作で可変残光
表示している場合において、表示器4の表示最低レベル
よりも低いレベルの古いデータが表示フレームメモリに
残っており、これを表示器4に表示したい場合には第1
の加算データ発生回路22から古いデータを表示最低レ
ベル以上に上げるための加算データを発生させる。これ
により、表示フレームメモリ2の出力データにこの加算
データが加算されてDAC3に送られ、表示器4に表示
される。表示フレームメモリ2に古い波形データと新し
い波形データとが重ね書きされている場合には、それぞ
れに一定の加算データが加算されるために表示輝度の差
で古い波形と新しい波形を区別することができる。
When the circuit of FIG. 6 is operated in the same manner as the circuit of FIG. 1, the output of the first addition data generation circuit 22 is set to zero and the contact a of the switch 27 is turned on. When the contact a of the switch 27 is turned on and the variable afterglow display is performed by the same operation as in FIG. 1, old data having a level lower than the minimum display level of the display 4 remains in the display frame memory. If you want to display on the display 4, first
The addition data generation circuit 22 generates the addition data for raising the old data to the display minimum level or higher. As a result, this addition data is added to the output data of the display frame memory 2, sent to the DAC 3, and displayed on the display unit 4. When the old waveform data and the new waveform data are overwritten in the display frame memory 2, a certain addition data is added to each of them, so that the old waveform and the new waveform can be distinguished by the difference in display brightness. it can.

【0017】比較器25によって第2の加算データ発生
回路24を制御する場合には、無限残光的表示が得られ
る。即ち、引算動作で可変残光制御が行われて表示フレ
ームメモリ2の出力データのレベルが比較データ発生回
路26の比較データの値よりも低くなると、比較器25
の出力が反転して第2の加算データ発生回路24から第
2の加算データが発生する。この第2の加算データが第
2の加算器23で表示フレームメモリ2の出力データに
加算されると、DAC3の入力が大きくなり、表示器4
における表示輝度が上昇する。これにより、見掛け上無
限残光表示になる。なお、表示フレームメモリ2のデー
タのレベルが引算動作によってゼロになれば、加算動作
にも拘らず表示器4における表示波形は消滅する。
When the second addition data generation circuit 24 is controlled by the comparator 25, an infinite afterglow display is obtained. That is, when the variable afterglow control is performed by the subtraction operation and the level of the output data of the display frame memory 2 becomes lower than the value of the comparison data of the comparison data generation circuit 26, the comparator 25
And the second addition data generation circuit 24 generates the second addition data. When this second addition data is added to the output data of the display frame memory 2 by the second adder 23, the input of the DAC 3 becomes large and the display 4
The display brightness at increases. This gives an apparently infinite afterglow display. When the level of the data in the display frame memory 2 becomes zero by the subtraction operation, the display waveform on the display 4 disappears regardless of the addition operation.

【0018】第1及び第2の加算器21、23の加算値
を表示器4の飽和表示レベルまで上げると、表示フレー
ムメモリ2に波形データが有る期間はほぼ同一輝度の表
示が得られ、無限残光的表示になる。
When the added values of the first and second adders 21 and 23 are raised to the saturated display level of the display 4, a display having substantially the same brightness is obtained during the period when the display frame memory 2 has the waveform data, and the display is infinite. Afterglow is displayed.

【0019】[0019]

【第3の実施例】図7は図1のデータ供給回路1を変形
した表示回路装置の一部を示す。この実施例のデータ供
給回路1aは、CCDを使用した2次元イメージセンサ
30とADC31で構成されている。CCD2次元イメ
ージセンサ30は、画素がマトリックス状(XY座標
状)に配置されているので、図1の表示フレームメモリ
2のアドレス配置に対応している。従って、イメージセ
ンサ30に光入力を与えると、図1のバッファフレーム
メモリ9及び表示フレームメモリ2の書き込み状態と実
質的に同一の書き込み状態が得られる。この結果、デー
タ供給回路1aには図1に示したXY変換回路8やバッ
ファフレームメモリ9を設けなくても表示フレームメモ
リ2にデータを書き込むことができる。即ち、イメージ
センサ30の出力は輝度情報を含むので、ADC31を
通すことにより、輝度データが得られ、これが表示フレ
ームメモリ2に書き込まれる。表示フレームメモリ2に
対するデータの書き込みはADC31と同一のクロック
発生器12のクロック信号に基づいて実行される。な
お、図6のデータ供給回路1を図7のCCDイメージセ
ンサ30を含むデータ供給回路1aに置き換えることも
できる。
[Third Embodiment] FIG. 7 shows a part of a display circuit device obtained by modifying the data supply circuit 1 of FIG. The data supply circuit 1a of this embodiment comprises a two-dimensional image sensor 30 using a CCD and an ADC 31. The pixels of the CCD two-dimensional image sensor 30 are arranged in a matrix form (XY coordinate form) and therefore correspond to the address arrangement of the display frame memory 2 of FIG. Therefore, when an optical input is given to the image sensor 30, a writing state substantially the same as the writing states of the buffer frame memory 9 and the display frame memory 2 of FIG. 1 can be obtained. As a result, data can be written in the display frame memory 2 without providing the XY conversion circuit 8 and the buffer frame memory 9 shown in FIG. 1 in the data supply circuit 1a. That is, since the output of the image sensor 30 includes the brightness information, the brightness data is obtained by passing through the ADC 31, and this is written in the display frame memory 2. The writing of data to the display frame memory 2 is executed based on the same clock signal of the clock generator 12 as the ADC 31. The data supply circuit 1 of FIG. 6 can be replaced with the data supply circuit 1a including the CCD image sensor 30 of FIG.

【0020】図1及び図6のデータ供給回路1を図7の
データ供給回路1aにしても、これ以外は図1又は図6
と同一に構成されているので、同一の作用効果が得られ
る。
Even if the data supply circuit 1 shown in FIGS. 1 and 6 is replaced with the data supply circuit 1a shown in FIG.
Since it has the same configuration, the same operational effect can be obtained.

【0021】[0021]

【第4の実施例】図8は図1のデータ供給回路1を変形
したデータ供給回路1bを示す。データ供給回路1b以
外は図1と同一であるので、図示が省略されている。こ
の実施例のデータ供給回路1bは、図7と同様にCCD
2次元イメージセンサ30とADC31とで構成され、
更に置換データ発生器32、スイッチ33、比較器3
4、及び比較データ発生回路35を有する。置換データ
発生器32は比較的低レベルの輝度データを発生する。
スイッチ33の接点aはADC31に接続され、接点b
は置換データ発生器32に接続されている。従って、ス
イッチ33の出力ライン36にはADC31の出力と置
換データ発生器32の出力とのいずれか一方が送出され
る。比較器34はスイッチ33を制御するためのもので
あり、ADC31の出力データと比較データ発生回路3
5の比較データとを比較し、比較データよりもADC出
力データが大きくなった時にスイッチ33の接点bをオ
ンにする。
[Fourth Embodiment] FIG. 8 shows a data supply circuit 1b obtained by modifying the data supply circuit 1 of FIG. Except for the data supply circuit 1b, it is the same as FIG. The data supply circuit 1b of this embodiment is similar to that shown in FIG.
It is composed of a two-dimensional image sensor 30 and an ADC 31,
Further, the replacement data generator 32, the switch 33, and the comparator 3
4 and a comparison data generation circuit 35. The replacement data generator 32 generates relatively low level luminance data.
The contact a of the switch 33 is connected to the ADC 31, and the contact b
Are connected to the replacement data generator 32. Therefore, one of the output of the ADC 31 and the output of the replacement data generator 32 is sent to the output line 36 of the switch 33. The comparator 34 is for controlling the switch 33, and outputs the output data of the ADC 31 and the comparison data generation circuit 3
The comparison data of No. 5 is compared, and when the ADC output data becomes larger than the comparison data, the contact b of the switch 33 is turned on.

【0022】図9〜が図11は図8の動作をアナログ的
に説明するための波形図である。ADC31から図9に
示すような輝度データが出力し、t1 〜t2 期間に比較
データ発生回路35の比較データの値よりも大きくなる
と、この期間に比較器34の出力が例えば高レベルにな
り、スイッチ33の接点bがオンになる。これにより、
出力ライン36にはADC31の出力に代って置換デー
タ発生器32の出力が送り出される。置換データ発生器
32からは種々の置換データを発生することが可能であ
り、例えば、置換データと比較データとを一致させる
と、図10に示すように図9をスライスした輝度データ
を送り出すことができる。また、置換データを比較デー
タよりも大幅に低くすることによって図11に示すよう
な輝度データを送り出すことができる。
9 to 11 are waveform charts for explaining the operation of FIG. 8 in an analog manner. When the brightness data as shown in FIG. 9 is output from the ADC 31 and becomes larger than the value of the comparison data of the comparison data generation circuit 35 in the period of t1 to t2, the output of the comparator 34 becomes high level in this period and the switch is turned on. The contact b of 33 is turned on. This allows
The output of the replacement data generator 32 is sent to the output line 36 instead of the output of the ADC 31. It is possible to generate various replacement data from the replacement data generator 32. For example, when the replacement data and the comparison data are matched, the luminance data obtained by slicing FIG. 9 as shown in FIG. 10 can be sent out. it can. Further, by making the replacement data much lower than the comparison data, the brightness data as shown in FIG. 11 can be sent out.

【0023】図8のように構成すると、高輝度表示を抑
制し、低輝度部分を強調して表示することができる。な
お、データ供給回路1b以外は図1と同一であるので、
図1と同様な作用効果を得ることができる。また、図6
のデータ供給回路1を図8のデータ供給回路1bに置き
換え、図6と同様な作用効果を得るように構成すること
ができる。
With the configuration shown in FIG. 8, it is possible to suppress high-luminance display and emphasize and display the low-luminance portion. Note that the configuration is the same as that of FIG. 1 except for the data supply circuit 1b,
It is possible to obtain the same effect as that of FIG. In addition, FIG.
The data supply circuit 1 may be replaced by the data supply circuit 1b shown in FIG. 8 and the same operational effect as that shown in FIG. 6 can be obtained.

【0024】[0024]

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) イメージセンサ30としてCCD以外の固体撮
像素子を使用することができる。また、1次元イメージ
センサを使用し、被写体とイメージセンサとの間に相対
的走査運動を生じさせて表示フレームメモリ2のアドレ
スに対応するように順にデータを発生させることができ
る。 (2) 図8の比較器34に相当するものを複数個設
け、異なるレベルの比較データと夫々比較し、複数の置
換データを切換えて送出することができる。 (3) デ−タ供給回路から出力されるデ−タを反転し
て負方向が明るい側になるようにすることによって引算
器14は単なる加算器を使って構成することが可能とな
る。また逆に図6の実施例2の場合、加算器は引算器を
使って構成することが可能となる。さらに、図6の実施
例2で負方向が明るくなるようにした場合でも、第1の
加算器21の前にデ−タの極性を反転して、正方向が明
るくなるようにすることによって第1の加算器、第2の
加算器も含めて、引算器を使用しないで構成することが
可能となる。
MODIFICATION The present invention is not limited to the above-mentioned embodiments, and the following modifications are possible. (1) A solid-state image sensor other than CCD can be used as the image sensor 30. Further, by using a one-dimensional image sensor, it is possible to generate a relative scanning motion between the subject and the image sensor to sequentially generate data corresponding to the address of the display frame memory 2. (2) It is possible to provide a plurality of units corresponding to the comparator 34 of FIG. 8, compare with comparison data of different levels, respectively, and switch and send a plurality of replacement data. (3) By subtracting the data output from the data supply circuit so that the negative direction is on the bright side, the subtractor 14 can be configured using a simple adder. On the contrary, in the case of the second embodiment shown in FIG. 6, the adder can be configured by using a subtractor. Further, even when the negative direction is made brighter in the second embodiment of FIG. 6, the polarity of the data is inverted before the first adder 21 so that the positive direction becomes brighter. The adder of 1 and the second adder can be configured without using the subtractor.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例の表示回路装置を示すブ
ロック図である。
FIG. 1 is a block diagram showing a display circuit device according to a first embodiment of the present invention.

【図2】図1の入力信号を示す波形図である。FIG. 2 is a waveform diagram showing the input signal of FIG.

【図3】図1のフレームメモリにおけるデータの書き込
みを原理的に示す図である。
3 is a diagram showing in principle the writing of data in the frame memory of FIG.

【図4】図1の表示器における輝度変化を示す図であ
る。
FIG. 4 is a diagram showing a luminance change in the display of FIG.

【図5】図1の表示器における輝度変化の変形を示す図
である。
FIG. 5 is a diagram showing a modification of luminance change in the display of FIG.

【図6】第2の実施例の表示回路装置を示すブロック図
である。
FIG. 6 is a block diagram showing a display circuit device of a second embodiment.

【図7】第3の実施例の表示回路装置の一部を示すブロ
ック図である。
FIG. 7 is a block diagram showing a part of a display circuit device according to a third embodiment.

【図8】第4の実施例の表示回路装置の一部を示すブロ
ック図である。
FIG. 8 is a block diagram showing a part of a display circuit device according to a fourth embodiment.

【図9】図8の比較器の入力をアナログで示す図であ
る。
9 is a diagram showing an analog input of the comparator of FIG. 8. FIG.

【図10】図8の出力ラインの信号をアナログで示す図
である。
10 is a diagram showing an analog signal of the output line of FIG.

【図11】図8の出力ラインの信号の変形をアナログで
示す図である。
FIG. 11 is a diagram showing in analog form the modification of the signal on the output line of FIG.

【符号の説明】[Explanation of symbols]

1 データ供給回路 2 フレームメモリ 4 表示器 14 引算器 1 data supply circuit 2 frame memory 4 display 14 subtractor

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 輝度情報を含む画像データを記憶するた
めの複数のアドレスを有するフレームメモリと、 前記フレームメモリに輝度情報を含む画像データを供給
する画像データ供給手段と、 前記フレームメモリから前記画像データを所定の周期で
繰返して読み出すための読み出し制御手段と、 前記フレームメモリから読み出した画像データから所定
値を引算して今迄前記画像データが書き込まれていたア
ドレスと同一のアドレスに引算後の画像データを書き込
む引算手段と、 前記フレームメモリから読み出された画像データに対応
した表示を得るための表示手段とを備えた表示回路装
置。
1. A frame memory having a plurality of addresses for storing image data including brightness information, image data supply means for supplying image data including brightness information to the frame memory, and the image from the frame memory. Read control means for repeatedly reading data at a predetermined cycle, and subtracting a predetermined value from the image data read from the frame memory, and subtracting to the same address as the address where the image data has been written so far. A display circuit device comprising: subtraction means for writing subsequent image data; and display means for obtaining a display corresponding to the image data read from the frame memory.
【請求項2】 前記引算手段は引算すべき所定値を変更
する手段を有していることを特徴とする請求項1記載の
表示回路装置。
2. The display circuit device according to claim 1, wherein the subtraction means has means for changing a predetermined value to be subtracted.
【請求項3】 更に、前記フレームメモリと前記表示手
段との間に加算手段を有し、所定加算値を前記フレーム
メモリの出力に加算することを特徴とする請求項1又は
2記載の表示回路装置。
3. The display circuit according to claim 1, further comprising an addition unit between the frame memory and the display unit for adding a predetermined addition value to an output of the frame memory. apparatus.
【請求項4】 更に、前記画像データ供給手段から供給
する第1の画像データと前記引算手段から得られる第2
の画像データとの大小を比較する比較手段と、 前記比
較手段から得られる前記第1の画像データが前記第2の
画像データよりも大きいことを示す第1の出力に応答し
て前記第1の画像データを前記フレームメモリに供給
し、前記比較手段から得られる前記第2の画像データが
前記第1の画像データよりも大きいことを示す第2の出
力に応答して前記第2の画像データを前記フレームメモ
リに供給するデータセレクタとを有することを特徴とす
る請求項1又は2又は3記載の表示回路装置。
4. The first image data supplied from the image data supply means and the second image data obtained from the subtraction means.
Comparing means for comparing the magnitude of the first image data with the first image data obtained from the comparing means, and the first output in response to the first output indicating that the first image data is larger than the second image data. Image data is supplied to the frame memory, and the second image data is obtained in response to a second output indicating that the second image data obtained from the comparing means is larger than the first image data. The display circuit device according to claim 1, further comprising a data selector supplied to the frame memory.
【請求項5】 前記データ供給手段は、アナログ信号入
力端子と、前記入力端子に接続されたアナログ・ディジ
タル変換器と、XY平面に対応する複数のアドレスを有
し、前記アナログ信号のXY平面における表示波形に対
応するアドレスに輝度データを書き込むように形成され
たバッファ用フレームメモリと、前記アナログ・ディジ
タル変換器から得られる前記アナログ信号に対応する入
力データに基づいて前記輝度データを書き込むべきアド
レスを決定し、前記輝度データの前記バッファメモリに
対する書き込みを行うデータ書き込み回路とから成るこ
とを特徴とする表示回路装置。
5. The data supply means has an analog signal input terminal, an analog-digital converter connected to the input terminal, and a plurality of addresses corresponding to the XY plane, and the XY plane of the analog signal is provided. A frame memory for a buffer formed so as to write luminance data to an address corresponding to a display waveform, and an address to which the luminance data is to be written based on input data corresponding to the analog signal obtained from the analog-digital converter. A display circuit device comprising: a data write circuit that determines and writes the brightness data to the buffer memory.
【請求項6】 前記データ供給手段は、固体撮像素子
と、この固体撮像素子に接続されたアナログ・ディジタ
ル変換器とから成ることを特徴とする請求項1又は2又
は3又は4記載の表示回路装置。
6. The display circuit according to claim 1, wherein the data supply means includes a solid-state image sensor and an analog-digital converter connected to the solid-state image sensor. apparatus.
【請求項7】 更に、前記データ供給手段で供給する入
力データと所定比較データとを比較する比較器を有し、
前記入力データが前記所定比較データよりも大きい期間
に前記入力データに代って置換データを供給する手段を
有していることを特徴とする請求項1又は2又は3又は
4又は5又は6記載の表示回路装置。
7. A comparator for comparing the input data supplied by the data supply means with predetermined comparison data,
7. A means for supplying replacement data in place of the input data during a period when the input data is larger than the predetermined comparison data, characterized in that: Display circuit device.
JP4130133A 1992-04-23 1992-04-23 Display circuit device Expired - Fee Related JPH087238B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4130133A JPH087238B2 (en) 1992-04-23 1992-04-23 Display circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4130133A JPH087238B2 (en) 1992-04-23 1992-04-23 Display circuit device

Publications (2)

Publication Number Publication Date
JPH06317609A true JPH06317609A (en) 1994-11-15
JPH087238B2 JPH087238B2 (en) 1996-01-29

Family

ID=15026746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4130133A Expired - Fee Related JPH087238B2 (en) 1992-04-23 1992-04-23 Display circuit device

Country Status (1)

Country Link
JP (1) JPH087238B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58218656A (en) * 1982-06-14 1983-12-19 Hitachi Ltd Picture display device
JPH01224673A (en) * 1988-01-29 1989-09-07 Tektronix Inc Waveform display device
JPH01318966A (en) * 1988-06-20 1989-12-25 Yokogawa Electric Corp Waveform displaying apparatus
JPH02276972A (en) * 1988-06-24 1990-11-13 Anritsu Corp Waveform measuring instrument
JPH0473683A (en) * 1990-07-13 1992-03-09 Hitachi Denshi Ltd Display memory circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58218656A (en) * 1982-06-14 1983-12-19 Hitachi Ltd Picture display device
JPH01224673A (en) * 1988-01-29 1989-09-07 Tektronix Inc Waveform display device
JPH01318966A (en) * 1988-06-20 1989-12-25 Yokogawa Electric Corp Waveform displaying apparatus
JPH02276972A (en) * 1988-06-24 1990-11-13 Anritsu Corp Waveform measuring instrument
JPH0473683A (en) * 1990-07-13 1992-03-09 Hitachi Denshi Ltd Display memory circuit

Also Published As

Publication number Publication date
JPH087238B2 (en) 1996-01-29

Similar Documents

Publication Publication Date Title
KR960003962B1 (en) Color display control apparatus for controlling display gray scale of each scanning frame or each plurality of dots
US5929842A (en) Method and apparatus for improving time variant image details on a raster display
US4668947A (en) Method and apparatus for generating cursors for a raster graphic display
EP0129712A2 (en) Apparatus for controlling the colors displayed by a raster graphic system
US5714974A (en) Dithering method and circuit using dithering matrix rotation
JP2627691B2 (en) Display device
JPH01224673A (en) Waveform display device
KR900006289B1 (en) Image pheripheral processing unit and black field generator
JP2704323B2 (en) Digital storage display
US5412579A (en) Slow display method for digital oscilloscope with fast acquisition system
EP0522550A2 (en) Display control apparatus
JP2727036B2 (en) Trigger generation method using buffer memory
JPH06317609A (en) Display circuit device
JP2572720B2 (en) Video line selection display
JPH0359439B2 (en)
EP0586424B1 (en) Video simulation of crt response
JP2002062846A (en) Led display device
KR100188937B1 (en) Scrolling screen transformation apparatus
JPS61137188A (en) Display unit
JPH10232251A (en) Spectrum analyzer
JPH01185448A (en) Digital oscilloscope
JPH04288594A (en) Display memory controller
JPH01284981A (en) Picture element data converting device
JPH08272342A (en) Waveform observation device
JPH06213932A (en) Waveform display device

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110129

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110129

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120129

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees