JPH06314082A - Device for driving liquid crystal pannel and data conversion method used in the driving device - Google Patents

Device for driving liquid crystal pannel and data conversion method used in the driving device

Info

Publication number
JPH06314082A
JPH06314082A JP10230493A JP10230493A JPH06314082A JP H06314082 A JPH06314082 A JP H06314082A JP 10230493 A JP10230493 A JP 10230493A JP 10230493 A JP10230493 A JP 10230493A JP H06314082 A JPH06314082 A JP H06314082A
Authority
JP
Japan
Prior art keywords
matrix
column
row
data
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10230493A
Other languages
Japanese (ja)
Inventor
Yasuhito Fukui
康仁 福井
Manabu Yumine
学 湯峯
Tokikazu Matsumoto
時和 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10230493A priority Critical patent/JPH06314082A/en
Publication of JPH06314082A publication Critical patent/JPH06314082A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE:To simplify the constitution of a signal processing circuit for driving a simple matrix liquid crystal pannel and to reduce a cost. CONSTITUTION:By a conversion block 300, after the column vectors of the image data matrix of N rows M columns in an image data buffer memory 1 are divided into (n) of column vectors consisting of (m) pieces of data from the head successively, are made (n) of row vectors by displacing respectively, and the matrix (a) of (n) rows (m) columns is constituted, and is converted to a column signal matrix by performing the calculation of the product between the matrix (a) and an (n) dimension orthogonal matrix outputted by a matrix generation block 200 for the whole columns of the image data matrix. The column signal matrix is impressed to the signal side electrodes of a simple matrix liquid crystal display device 14 through a buffer memory 8, etc. By a distribution circuit 9, one row of the (n) dimension orthogonal matrix is expanded to one row of N dimension orthogonal matrix to be stored in a register 10 for scanning side voltage, and is impressed to the scanning electrodes of the liquid crystal display device 14 through a scanning side driver 11.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、単純マトリクス方式を
用いた液晶パネルの駆動装置とその駆動装置に用いるデ
ータ変換法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive device for a liquid crystal panel using a simple matrix system and a data conversion method used for the drive device.

【0002】[0002]

【従来の技術】近年、液晶表示装置等の表示装置はマン
・マシン・インターフェースとしては不可欠な技術であ
り、特に、最近のコンピュータ端末等において、ダウン
・サイジングの意味からも、液晶表示装置は必須となっ
てきた。そのうち単純マトリクス型液晶表示装置は、価
格等が妥当な範囲にあり、幅広く使用されつつある。
2. Description of the Related Art In recent years, a display device such as a liquid crystal display device is an indispensable technology as a man-machine interface, and particularly in recent computer terminals and the like, a liquid crystal display device is indispensable from the viewpoint of downsizing. Has become. Among them, the simple matrix type liquid crystal display device is widely used because of its reasonable price and the like.

【0003】従来、単純マトリクス型液晶表示装置の駆
動法は、電圧平均化駆動法にのっとり、走査線の線順次
走査が使われている。この方法は、数学的には、次のよ
うに考えられる。すなわち、走査線の本数をN本とし、
選択されている走査線の印加電圧を「1」、選択されて
いない走査線の印加電圧を「0」とすると、各瞬間に一
本の走査線を順に選ぶことは、液晶パネルのN個の走査
電極の並ぶ方向を行方向、時間が推移する方向を列方向
とした場合、全体としてN次の単位行列を発生させて、
各走査線を駆動することに相当する。以下、行列の行、
列の定義は数学でなされているものとし、単純マトリク
ス方式の液晶パネルにおける行と列の定義は、走査線を
行に対応させ、信号線を列に対応させるものとする。
Conventionally, as a driving method of a simple matrix type liquid crystal display device, line-sequential scanning of scanning lines is used in accordance with the voltage averaging driving method. This method is mathematically considered as follows. That is, the number of scanning lines is N,
Assuming that the applied voltage of the selected scanning line is “1” and the applied voltage of the unselected scanning line is “0”, selecting one scanning line at each moment in turn means that N scanning lines of the liquid crystal panel are selected. When the direction in which the scanning electrodes are arranged is the row direction and the direction in which the time changes is the column direction, an N-th unit matrix is generated as a whole,
This is equivalent to driving each scanning line. Below, the rows of the matrix,
The definition of columns is made mathematically, and the definition of rows and columns in a liquid crystal panel of a simple matrix system is such that scanning lines correspond to rows and signal lines correspond to columns.

【0004】この方法を、高速な液晶パネルにおいて用
いた場合、各走査線は1フレームに一度、一瞬明るくな
った後すぐ暗くなり、この結果、液晶パネルが光を通す
白状態と光を通さない黒状態の明るさの比であるコント
ラストが期待に比べて、かなり低下するようになる。ま
た通常の液晶パネルにおいて用いた場合、瞬時の大電圧
パルスにより明るくなると、この状態は1フレーム以上
保持される。このような現象を、フレームレスポンスと
いう。
When this method is used in a high-speed liquid crystal panel, each scanning line becomes bright once for a frame and then becomes dark immediately, and as a result, the liquid crystal panel transmits a white state and a light does not pass. The contrast, which is the ratio of brightness in the black state, is considerably lower than expected. When used in a normal liquid crystal panel, this state is maintained for one frame or more when it becomes bright by an instantaneous large voltage pulse. Such a phenomenon is called a frame response.

【0005】そこで最近、次のような駆動法が考案され
ている。それは、「1」と「−1」とを要素とする直交
行列を用いる方法である。ここでいう直交行列とは、行
列を構成する行ベクトルの内、任意の異なる2つの行ベ
クトルの内積が必ず「0」になる行列を意味する。
Therefore, recently, the following driving method has been devised. It is a method of using an orthogonal matrix having “1” and “−1” as elements. The orthogonal matrix referred to here means a matrix in which the inner product of any two different row vectors among the row vectors forming the matrix is always “0”.

【0006】このような直交行列の内、1フレーム分の
画像データに対応するN行M列の画像データ行列Aの大
きさに適したN次の直交行列H0を考え、この2つの行
列の乗算を行うことで、列信号の電圧波高値の時間的変
化を表わす、列信号行列Bを作成する。
Among such orthogonal matrices, consider an Nth-order orthogonal matrix H 0 suitable for the size of the image data matrix A of N rows and M columns corresponding to the image data of one frame, and consider these two matrices. By performing the multiplication, the column signal matrix B representing the temporal change of the voltage peak value of the column signal is created.

【0007】次に、電圧平均化駆動法では単位行列であ
った、液晶パネルの各走査線の駆動信号の時間的変化を
表わす行列に、直交行列H0を用い、「−1」の場合
は、「1」の場合とは極性を反転させた電圧を走査電極
に印加するものとする。すなわち線順次走査ではなく、
全走査線を一度に選択することに相当する。そして、1
フレーム期間をN等分した場合の時刻tにおいて、行列
0のt行目の各要素の値に応じた電圧を走査電極に印
加すると同時に、列信号行列Bのt行目の各要素の値に
応じた電圧を、各信号電極に印加する。このようにする
と、列信号行列Bは、液晶パネル上で逆変換され、元の
画像データの各要素に応じた実効電圧を、各画素に加え
ることができる。
Next, the orthogonal matrix H 0 is used for the matrix representing the temporal change of the drive signal of each scanning line of the liquid crystal panel, which is the unit matrix in the voltage averaging drive method. , "1", a voltage whose polarity is inverted is applied to the scan electrodes. That is, not line-sequential scanning,
This is equivalent to selecting all the scan lines at once. And 1
At time t when the frame period is divided into N equal parts, a voltage corresponding to the value of each element of the t-th row of the matrix H 0 is applied to the scan electrodes, and at the same time, the value of each element of the t-th row of the column signal matrix B is applied. Is applied to each signal electrode. By doing so, the column signal matrix B is inversely transformed on the liquid crystal panel, and an effective voltage according to each element of the original image data can be applied to each pixel.

【0008】このようにして選択される走査線数を増加
させ、1フレーム内で各画素にかかる実効電圧を分散さ
せることで、線順次走査の電圧平均化駆動法に比べ、電
圧波高値は下げることができる。この点から、クロスト
ークやフレームレスポンスの削減、画質の向上を実現で
きるという優位点がある。
By increasing the number of scanning lines selected in this way and dispersing the effective voltage applied to each pixel within one frame, the voltage peak value is lowered as compared with the voltage averaging driving method of line-sequential scanning. be able to. From this point, there is an advantage that crosstalk and frame response can be reduced and image quality can be improved.

【0009】なお、この方法は、Clifton,B. etc.,"Har
dware Architectures for Video-Rate, Active Address
ed STN Displays," Proceedings of the 12th Internat
ional Display Research Conference,pp.504-506,Oc
t.1992.に詳しく、また、直交行列については、「符号
理論」,宮川洋他著,昭晃堂刊に詳しい。
[0009] Incidentally, this method is based on Clifton, B. etc., "Har
dware Architectures for Video-Rate, Active Address
ed STN Displays, "Proceedings of the 12th Internat
ional Display Research Conference, pp.504-506, Oc
For more information on t.1992. and orthogonal matrices, see "Code theory", Hiroshi Miyagawa et al., published by Shokoido.

【0010】[0010]

【発明が解決しようとする課題】しかしながら上記のよ
うに、全走査線の同時選択の場合、列信号を計算するた
めに膨大な規模の演算回路が必要となるという問題点を
有していた。
However, as described above, in the case of simultaneously selecting all the scanning lines, there is a problem that a huge scale of arithmetic circuit is required to calculate the column signal.

【0011】本発明は、上記従来の問題点を解決するも
ので、各要素が「1」と「−1」の2値からなる行列と
単位行列とから拡張される、各要素が「1」と「0」と
「−1」の3値からなる行列の演算を、「1」と「−
1」の2値からなる行列の演算だけで行うことで、列信
号を計算する演算回路の規模が削減できるデータ変換
法、及び、この変換法を用いた液晶パネルの駆動装置を
提供することを目的とする。
The present invention solves the above-mentioned conventional problems. Each element is extended from a matrix consisting of binary values of "1" and "-1" and a unit matrix. Each element is "1". And a matrix consisting of three values of "0" and "-1" are calculated as "1" and "-".
To provide a data conversion method capable of reducing the scale of a calculation circuit for calculating a column signal by performing only a calculation of a binary matrix of "1", and a liquid crystal panel drive device using this conversion method. To aim.

【0012】[0012]

【課題を解決するための手段】この目的を達成するため
に本発明は、外部から入力されるN行M列の画像データ
行列Aを記憶する画像データバッファメモリと、各要素
が1と−1とからなるn次の直交行列Xを発生する行列
発生手段と、画像データ行列Aの1つの列のデータか
ら、全データ数がN個であるn行m列の行列aを構成
し、直交行列Xと行列aとの積の算出を、画像データ行
列Aの全列に対して行うことで、画像データ行列Aを列
信号行列Bに変換する変換手段と、列信号行列Bを記憶
する変換データバッファメモリと、単純マトリクス方式
を用いた液晶表示手段と、直交行列Xから拡張され、各
要素が1と0と−1からなるN次の直交行列Hと列信号
行列Bとから液晶表示手段を駆動する駆動手段の構成を
有している。
In order to achieve this object, the present invention provides an image data buffer memory for storing an image data matrix A of N rows and M columns input from the outside, and each element is 1 and -1. The matrix generating means for generating an n-th order orthogonal matrix X consisting of and the data of one column of the image data matrix A constitutes an n-row m-column matrix a in which the total number of data is N. The conversion means for converting the image data matrix A into the column signal matrix B by performing the calculation of the product of X and the matrix a for all columns of the image data matrix A, and the conversion data for storing the column signal matrix B A buffer memory, a liquid crystal display means using a simple matrix system, and an orthogonal matrix H, which is extended from the orthogonal matrix X and each element is composed of 1's, 0's, and -1, and a column signal matrix B to form a liquid crystal display means. It has the structure of the drive means to drive.

【0013】[0013]

【作用】本発明は上記した構成によって、各要素が1と
0と−1の3値からなる行列を用いて、走査線の同時選
択線数を減らし、1と0と−1の3値からなる行列の演
算を、1と−1の2値からなる行列の演算だけで行うこ
とで、列信号を計算する演算回路の規模が削減できる。
According to the present invention, with the above configuration, the number of simultaneously selected scanning lines is reduced by using a matrix in which each element is a ternary value of 1, 0 and -1. The calculation of the matrix is performed only by the calculation of the matrix composed of the binary values of 1 and -1, whereby the scale of the arithmetic circuit for calculating the column signal can be reduced.

【0014】[0014]

【実施例】以下、本発明の第1の実施例について、図面
を参照しながら説明する。図1は本発明の第1の実施例
を示す液晶パネルの駆動装置のブロック図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of a drive device for a liquid crystal panel showing a first embodiment of the present invention.

【0015】図1において、画像データバッファメモリ
1は、外部から入力される1フレーム分(N行M列)の
画像データを画像データ行列Aとして記憶し、行列メモ
リ2は、各要素が「1」と「−1」の2値を要素とする
N次の直交行列Xを記憶する。行レジスタ3は、行列メ
モリ2の記憶する行列Xの要素を、行単位で読み出すこ
とが可能で、この動作を第1行目から第n行目まで順番
に行う。セレクタ4は、画像データバッファメモリ1の
記憶する画像データ行列Aの1つの列のN個のデータ
を、先頭から順に1つずつ、シフトレジスタ群5の持
つ、n段シフトレジスタm本に分配する。すなわち、こ
れは、画像データ行列Aの1つの列のデータを、先頭か
ら順にm個のデータからなるn個の列ベクトルに分割し
た後、それぞれを転置してn個の行ベクトルとすること
で、全データ数がN個であるn行m列の行列aを構成す
ることに等しく、1つのシフトレジスタの隣り合うデー
タは、元の列ベクトルにおいては、データm個分離れて
いたものである。
In FIG. 1, an image data buffer memory 1 stores image data of one frame (N rows and M columns) input from the outside as an image data matrix A, and the matrix memory 2 stores each element "1". And an Nth-order orthogonal matrix X having binary elements of “−1” and “−1” are stored. The row register 3 can read the elements of the matrix X stored in the matrix memory 2 on a row-by-row basis, and this operation is sequentially performed from the first row to the n-th row. The selector 4 distributes N pieces of data in one column of the image data matrix A stored in the image data buffer memory 1 in order from the beginning to m pieces of n-stage shift registers included in the shift register group 5. . That is, this means that the data of one column of the image data matrix A is divided into n column vectors consisting of m data in order from the beginning, and then transposed into n row vectors. , Is equivalent to forming an n-row m-column matrix a in which the total number of data is N, and the adjacent data in one shift register is m data separated in the original column vector. .

【0016】セレクタ6は、行レジスタ3が1つの行ベ
クトルを保持している間に、m本のシフトレジスタの内
の1つを選択し、選択したシフトレジスタのデータを並
列に演算回路7に転送する動作をすべてのシフトレジス
タに対して行う。演算回路7は、セレクタ6が選択する
シフトレジスタを変更する度に、セレクタ6から転送さ
れてくるデータ、すなわち行列aの列ベクトルと行レジ
スタ3の行ベクトルとの内積を計算し、行列aと行列X
の積を求める。
The selector 6 selects one of the m shift registers while the row register 3 holds one row vector, and the data of the selected shift register is sent to the arithmetic circuit 7 in parallel. The transfer operation is performed for all shift registers. Every time the arithmetic circuit 7 changes the shift register selected by the selector 6, the arithmetic circuit 7 calculates the inner product of the data transferred from the selector 6, that is, the column vector of the matrix a and the row vector of the row register 3 to obtain the matrix a Matrix X
Find the product of

【0017】この動作を、行列メモリ2の直交行列Xを
(数3)の行列とし、行列Aの列ベクトルが、(数4)
のような8個の要素からなり、シフトレジスタ群5が、
4段のシフトレジスタ2本を持つとして説明する。ただ
し(数4)の左隅のtは、転置を意味する。
In this operation, the orthogonal matrix X of the matrix memory 2 is used as the matrix of (Equation 3), and the column vector of the matrix A is (Equation 4).
The shift register group 5 consists of 8 elements such as
It is assumed that the shift register has two 4-stage shift registers. However, t at the left corner of (Equation 4) means transposition.

【0018】[0018]

【数3】 [Equation 3]

【0019】[0019]

【数4】 [Equation 4]

【0020】まず、行ベクトルを並べ換えて得られる4
行2列の行列は、(数5)のようになる。
First, 4 obtained by rearranging row vectors
The matrix of rows and columns is as shown in (Equation 5).

【0021】[0021]

【数5】 [Equation 5]

【0022】ここで、(数5)の行列と行列X(数3)
との積から得られる行列は(数6)のようになるとする
と、
Here, the matrix of (Equation 5) and the matrix X (Equation 3)
If the matrix obtained from the product of and is like (Equation 6),

【0023】[0023]

【数6】 [Equation 6]

【0024】この(数6)の行列は、(数3)の行列X
と(数7)の単位行列Yとのクロネッカ積(数8)から
得られる(数9)の行列Hと、(数4)の列ベクトルと
の積である列ベクトル(数10)の要素を並べ換えたも
のと等しくなることがわかる。
The matrix of (Equation 6) is the matrix X of (Equation 3).
And the unit matrix Y of (Equation 7) and the column vector (Equation 10), which is the product of the matrix H of (Equation 9) obtained from the Kronecker product (Equation 8), and the column vector of (Equation 4), It turns out that it becomes equal to the rearranged one.

【0025】[0025]

【数7】 [Equation 7]

【0026】[0026]

【数8】 [Equation 8]

【0027】[0027]

【数9】 [Equation 9]

【0028】[0028]

【数10】 [Equation 10]

【0029】これら一連の動作を画像データ行列AのM
個の列すべてに対して行うと、結果的に、行列Hと画像
データ行列Aの積である、N行M列の列信号行列Bが列
単位で作成され、変換データバッファメモリ8において
記憶される。なお、このクロネッカ積については、「符
号理論」,宮川洋他著,昭晃堂刊に詳しい。
These series of operations are performed by M of the image data matrix A.
When all columns are performed, as a result, the column signal matrix B of N rows and M columns, which is the product of the matrix H and the image data matrix A, is created in column units and stored in the conversion data buffer memory 8. It For more information on this Kronecker product, see Code Theory, written by Hiroshi Miyagawa et al., Published by Shokoido.

【0030】また、分配回路9は、N個のデータが格納
できる走査側電圧用レジスタ10を、m個ずつ区切って
合計n個のグループ(G0〜Gn-1)を考え、時刻tにお
いて、(数11)から求められるr、sを用いて、k番
目のグループGkにおいては、s番目の場所にn次の行
列Xのr行k列の要素のデータが、Gkの他の場所には
0が格納されるように、行レジスタのデータを分配す
る。走査側ドライバ11は、走査側電圧用レジスタ10
に格納されたデータに応じて、単純マトリクス型液晶表
示装置14の走査電極に走査電圧を印加する。これによ
って、仮想的に、時刻tにおいて、N次の行列Hのt行
目の各要素の値に応じた電圧を、単純マトリクス型液晶
表示装置14のN本の走査電極に印加することができ
る。
Further, the distribution circuit 9 divides the scanning-side voltage register 10 capable of storing N pieces of data into m pieces, and considers a total of n groups (G 0 to G n-1 ) at time t. , with r, s obtained from equation (11), in k-th group G k, the data of s-th location of order n matrix X of r rows and k columns of elements, other G k The data in the row register is distributed so that 0 is stored in the place. The scanning side driver 11 includes a scanning side voltage register 10
A scanning voltage is applied to the scanning electrodes of the simple matrix type liquid crystal display device 14 according to the data stored in. Thereby, at time t, a voltage corresponding to the value of each element in the t-th row of the N-th order matrix H can be virtually applied to the N scanning electrodes of the simple matrix liquid crystal display device 14. .

【0031】[0031]

【数11】 [Equation 11]

【0032】一方、変換データバッファメモリ8は、列
信号行列Bの各要素を、1行1列から1行M列まで出力
する動作をN行まで順に行なって、D/A変換器12に
送り、D/A変換器12は、送られてくるディジタル値
をアナログ値に変換して出力する。信号側ドライバ13
は、D/A変換器12によって変換された、列信号行列
Bの1行分に対応するM個のアナログ値に応じた電圧
を、単純マトリクス型液晶表示装置14のM個の信号側
電極に並列に印加する。
On the other hand, the conversion data buffer memory 8 sequentially performs the operation of outputting each element of the column signal matrix B from the 1st row and the 1st column to the 1st row and the Mth column to the Nth row, and sends it to the D / A converter 12. , D / A converter 12 converts the sent digital value into an analog value and outputs it. Signal side driver 13
Is a voltage converted by the D / A converter 12 according to M analog values corresponding to one row of the column signal matrix B to M signal side electrodes of the simple matrix liquid crystal display device 14. Apply in parallel.

【0033】これらの構成要素の内、分配回路9と走査
側電圧用レジスタ10と走査側ドライバ11とD/A変
換器12と信号側ドライバ13とから、単純マトリクス
型液晶表示装置14を駆動する駆動ブロック100が構
成され、行列メモリ2と行レジスタ3とから、行列Xの
要素を1行単位で発生する行列発生ブロック200が構
成され、セレクタ4とレジスタ群5とセレクタ6と演算
回路7とから、行列Hを用いて画像データ行列Aを列信
号行列Bに変換する変換ブロック300が構成されてい
る。
Among these constituent elements, the distribution circuit 9, the scanning side voltage register 10, the scanning side driver 11, the D / A converter 12, and the signal side driver 13 drive the simple matrix type liquid crystal display device 14. A drive block 100 is configured, and a matrix generation block 200 that generates the elements of the matrix X in units of one row is configured from the matrix memory 2 and the row register 3, and a selector 4, a register group 5, a selector 6, and an arithmetic circuit 7 are provided. From the above, a conversion block 300 for converting the image data matrix A into the column signal matrix B using the matrix H is configured.

【0034】以上のように第1の実施例によれば、外部
から入力されるN行M列の画像データ行列Aを記憶する
画像データバッファメモリ(画像データバッファメモリ
1)と、各要素が1と−1とからなるn次の直交行列X
を発生する行列発生手段(行列発生ブロック200)
と、画像データ行列Aの1つの列のデータから、全デー
タ数がN個であるn行m列の行列aを構成し、直交行列
Xと行列aとの積の算出を、画像データ行列Aの全列に
対して行なうことで、画像データ行列Aを列信号行列B
に変換する変換手段(変換ブロック300)と、列信号
行列Bを記憶する変換データバッファメモリ(変換デー
タバッファメモリ8)と、単純マトリクス方式を用いた
液晶表示手段(単純マトリクス型液晶表示装置14)
と、直交行列Xから拡張され、各要素が1と0と−1か
らなるN次の直交行列Hと列信号行列Bとから液晶表示
手段を駆動する駆動手段(駆動ブロック100)とを設
けることにより、各要素が1と0と−1の3値からなる
行列を用いて、走査線の同時選択線数を減らし、1と0
と−1の3値からなる行列の演算を、1と−1の2値か
らなる行列の演算だけで行うことで、列信号を計算する
演算回路の規模が削減できる。
As described above, according to the first embodiment, the image data buffer memory (image data buffer memory 1) for storing the image data matrix A of N rows and M columns input from the outside and each element is 1 N-th orthogonal matrix X consisting of 1 and -1
Generating means for generating (matrix generating block 200)
And the data of one column of the image data matrix A constitutes a matrix a of n rows and m columns in which the total number of data is N, and the product of the orthogonal matrix X and the matrix a is calculated by the image data matrix A For all columns of the image data matrix A to the column signal matrix B
Conversion means (conversion block 300) for converting into a column, a conversion data buffer memory (conversion data buffer memory 8) for storing the column signal matrix B, and a liquid crystal display means (simple matrix liquid crystal display device 14) using a simple matrix system.
And driving means (driving block 100) for driving the liquid crystal display means from the N-order orthogonal matrix H, which is extended from the orthogonal matrix X and each element is composed of 1, 0 and -1, and the column signal matrix B. Therefore, the number of simultaneously selected scanning lines is reduced by using a matrix in which each element is a ternary value of 1, 0 and -1 and 1 and 0.
By performing the calculation of the matrix of three values of −1 and −1 only by the calculation of the matrix of two values of 1 and −1, the scale of the calculation circuit for calculating the column signal can be reduced.

【0035】なお、画像データ行列Aの列ベクトルから
構成される行列aの行ベクトルの順序を変えることによ
って、結果的に、行列Hが、m次の単位行列の行または
列の順序を入れ換えた行列と行列Xとのクロネッカ積と
なっても、同様の効果が得られる。
By changing the order of the row vectors of the matrix a composed of the column vectors of the image data matrix A, the matrix H consequently changes the order of the rows or columns of the m-dimensional unit matrix. The same effect can be obtained even if the Kronecker product of the matrix and the matrix X is obtained.

【0036】また、シフトレジスタ群5のm本のシフト
レジスタの内、特定のシフトレジスタのデータは必ず符
号を変えて計算することによって、行列Hが、m次の単
位行列の行または列に−1をかけた行列と、行列Xとの
クロネッカ積となっても、同様の効果が得られる。
In addition, among the m shift registers of the shift register group 5, the data of a specific shift register is always calculated by changing the sign, so that the matrix H becomes a row or a column of the unit matrix of degree m. The same effect can be obtained even if the matrix multiplied by 1 and the Kronecker product of the matrix X are obtained.

【0037】また、行列メモリ2,行レジスタ3,セレ
クタ4,シフトレジスタ群5,セレクタ6,演算回路
7,分配回路9は、マイクロコンピュータを用いても実
現可能であり、発明の効果に変わりはない。
Further, the matrix memory 2, the row register 3, the selector 4, the shift register group 5, the selector 6, the arithmetic circuit 7, and the distribution circuit 9 can also be realized by using a microcomputer, and the effect of the invention does not change. Absent.

【0038】次に、本発明の第2の実施例について、図
2を参照しながら説明する。図2において、図1と同じ
働きをする部分には、同じ符号を付し説明を省略する。
Next, a second embodiment of the present invention will be described with reference to FIG. In FIG. 2, parts having the same functions as those in FIG.

【0039】セレクタ20は、m段シフトレジスタをn
本持つシフトレジスタ群21に対して、画像データバッ
ファメモリ1の記憶する画像データ行列Aの1つの列の
N個のデータを先頭から順に、連続したm個のデータが
1本のシフトレジスタに格納されるように分配する。す
なわち、これは、画像データ行列Aの1つの列のデータ
を、先頭から順にm個のデータからなるn個の列ベクト
ルに分割した後、それぞれを転置してn個の行ベクトル
とすることで、全データ数がN個であるn行m列の行列
aを構成することに等しい。
The selector 20 has n stages of shift registers.
With respect to the shift register group 21 having one, N pieces of data in one column of the image data matrix A stored in the image data buffer memory 1 are stored in order from the beginning in consecutive m pieces of data in one shift register. Distribute as is done. That is, this means that the data of one column of the image data matrix A is divided into n column vectors consisting of m data in order from the beginning, and then transposed into n row vectors. , Is equivalent to forming a matrix a of n rows and m columns in which the total number of data is N.

【0040】シフトレジスタ群21の各シフトレジスタ
は、行レジスタ3が1つの行ベクトルを保持している間
に、m−1回巡回シフトを行い、列レジスタ22は、シ
フトレジスタ群21のn本のシフトレジスタの先頭の位
置にあるデータをラッチする。つまり、行列aの列ベク
トルが、列レジスタ22にラッチされる。
Each shift register of the shift register group 21 performs cyclic shift by m-1 times while the row register 3 holds one row vector, and the column register 22 has n shift registers of the shift register group 21. Latch the data at the beginning position of the shift register of. That is, the column vector of the matrix a is latched in the column register 22.

【0041】演算回路7は、列レジスタ22の列ベクト
ルが更新される度に、列レジスタ22のn個のデータか
らなる列ベクトルと、行レジスタ3の行ベクトルとの内
積を計算し、行列aと行列Xとの積を求める。
Every time the column vector of the column register 22 is updated, the arithmetic circuit 7 calculates the inner product of the column vector consisting of n pieces of data of the column register 22 and the row vector of the row register 3 to obtain the matrix a. And the matrix X are calculated.

【0042】第2の実施例では、このような、セレクタ
20とレジスタ群21と列レジスタ22と演算回路7と
から、「1」と「0」と「−1」の3値からなる行列H
を用いて画像データ行列Aを列信号行列Bに変換する変
換ブロック400を構成し、第1の実施例の変換ブロッ
ク300の代わりに使用している。
In the second embodiment, the matrix H consisting of three values "1", "0" and "-1" is formed from the selector 20, the register group 21, the column register 22 and the arithmetic circuit 7 as described above.
The conversion block 400 for converting the image data matrix A into the column signal matrix B is constructed by using and is used in place of the conversion block 300 of the first embodiment.

【0043】なお、列レジスタ22がラッチするデータ
の位置を、n本のシフトレジスタの先頭以外の位置等と
することで、行列Hが、m次の単位行列の行または列の
順序を入れ換えた行列と行列Xとのクロネッカ積となっ
ても、同様の効果が得られる。
By setting the position of the data latched by the column register 22 to a position other than the head of the n shift registers, etc., the matrix H changes the order of the rows or columns of the m-th unit matrix. The same effect can be obtained even if the Kronecker product of the matrix and the matrix X is obtained.

【0044】また、セレクタ20,シフトレジスタ群2
1,列レジスタ22は、マイクロコンピュータを用いて
も実現可能であり、発明の効果に変わりはない。
Also, the selector 20 and the shift register group 2
The first and column registers 22 can also be realized by using a microcomputer, and the effect of the invention remains unchanged.

【0045】[0045]

【発明の効果】以上詳細に説明してきたように、本発明
によれば、各要素が「1」と「0」と「−1」の3値か
らなる行列を用いて、走査線の同時選択線数を減らし、
「1」と「0」と「−1」の3値からなる行列の演算
を、「1」と「−1」の2値からなる行列の演算だけで
行うことで、列信号を計算する演算回路の規模が削減で
きる。
As described above in detail, according to the present invention, simultaneous selection of scanning lines is performed by using a matrix in which each element is a ternary value of "1", "0" and "-1". Reduce the number of lines,
An operation for calculating a column signal by performing an operation of a matrix consisting of three values of “1”, “0” and “−1” only by an operation of a matrix consisting of two values of “1” and “−1”. The circuit scale can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例における液晶パネルの駆
動装置の構成を示すブロック図
FIG. 1 is a block diagram showing a configuration of a drive device for a liquid crystal panel according to a first embodiment of the present invention.

【図2】本発明の第2の実施例における液晶パネルの駆
動装置の構成を示すブロック図
FIG. 2 is a block diagram showing a configuration of a drive device for a liquid crystal panel according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 画像データバッファメモリ 2 行列メモリ 3 行レジスタ 4,6,22 セレクタ 5,21 シフトレジスタ群 7 演算回路 8 変換データバッファメモリ 9 分配回路 10 走査側電圧用レジスタ 11 走査側ドライバ 12 D/A変換器 13 信号側ドライバ 14 単純マトリクス型液晶表示装置 22 列レジスタ 100 駆動ブロック 200 行列発生ブロック 300,400 変換ブロック 1 image data buffer memory 2 matrix memory 3 row register 4, 6, 22 selector 5, 21 shift register group 7 arithmetic circuit 8 conversion data buffer memory 9 distribution circuit 10 scanning side voltage register 11 scanning side driver 12 D / A converter 13 signal side driver 14 simple matrix type liquid crystal display device 22 column register 100 drive block 200 matrix generation block 300, 400 conversion block

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 N行M列(M,Nは自然数)の行列Aの
列ベクトルを、先頭から順にm個のデータからなるn個
の列ベクトル(m,nは自然数で、N=m×n)に分割
した後に、それぞれ転置してn個の行ベクトルとするこ
とで、全データ数がN個であるn行m列の行列aを構成
し、n次の直交行列Xと前記行列aとの積の算出を前記
行列AのM個の列に対して行なうことで、前記n次の直
交行列Xと各行及び各列に1つだけ1を持つ以外はすべ
て0からなるm次の正方行列Yとを(数1)に示される
クロネッカ積によって拡張して得られるN次の直交行列
Hと前記行列Aとの積を算出するデータ変換法。 【数1】
1. A column vector of a matrix A having N rows and M columns (M and N are natural numbers) is composed of n column vectors (m and n are natural numbers, and N = m × n) consisting of m pieces of data in order from the beginning. After dividing into n), each of them is transposed into n row vectors to form an n-row m-column matrix a in which the total number of data is N, and the n-order orthogonal matrix X and the matrix a By calculating the product of M with respect to the M columns of the matrix A, an m-th order square matrix consisting of all 0s except that there is only one 1 in each row and each column of the n-th order orthogonal matrix X A data conversion method for calculating a product of an N-order orthogonal matrix H obtained by expanding the matrix Y by the Kronecker product shown in (Equation 1) and the matrix A. [Equation 1]
【請求項2】 m次の正方行列Yは、m次の単位行列で
ある請求項1記載のデータ変換法。
2. The data conversion method according to claim 1, wherein the m-th order square matrix Y is an m-th order unit matrix.
【請求項3】 n次の直交行列Xは、各要素の値が1と
−1の2値からなり、N次の直交行列Hは、各要素の値
が1と0と−1の3値からなる請求項1記載のデータ変
換法。
3. An nth-order orthogonal matrix X is composed of binary values of 1 and −1 for each element, and an Nth-order orthogonal matrix H is ternary value of each element of 1 and 0 and −1. The data conversion method according to claim 1, comprising:
【請求項4】 n個のデータを格納できる1次元メモリ
をm個用いて、前記行列aを構成する請求項1記載のデ
ータ変換法。
4. The data conversion method according to claim 1, wherein the matrix a is constructed by using m one-dimensional memories capable of storing n pieces of data.
【請求項5】 m個のデータを格納できる1次元メモリ
をn個用いて、前記行列aを構成する請求項1記載のデ
ータ変換法。
5. The data conversion method according to claim 1, wherein the matrix a is constructed by using n one-dimensional memories capable of storing m pieces of data.
【請求項6】 外部から入力される2次元画像に対応す
るN行M列の画像データ行列Aを記憶する画像データバ
ッファメモリと、 n次の直交行列Xを発生する行列発生手段と、 前記画像データ行列Aの列ベクトルを、先頭から順にm
個のデータからなるn個の列ベクトルに分割した後に、
それぞれ転置してn個の行ベクトルとすることで、全デ
ータ数がN個であるn行m列の行列aを構成し、前記n
次の直交行列Xと前記行列aとの積の算出を前記行列A
のM個の列に対して行うことで、前記n次の直交行列X
から拡張されるN次の直交行列Hと前記画像データ行列
Aとの積である列信号行列Bを算出する変換手段と、 前記列信号行列Bを記憶する変換データバッファメモリ
と、 単純マトリクス方式を用いた液晶表示手段と、 1フレーム期間をN等分した場合の時刻t(tは0以上
N未満の整数)において前記N次の直交行列Hのt行目
の各要素の値に応じた電圧を前記液晶表示手段の走査電
極に印加すると同時に前記列信号行列Bのt行目の各要
素の値に応じた電圧を前記液晶表示手段の各信号電極に
印加して前記液晶表示手段を駆動する駆動手段と、を具
備することを特徴とする液晶パネルの駆動装置。
6. An image data buffer memory for storing an image data matrix A of N rows and M columns corresponding to a two-dimensional image input from the outside, matrix generation means for generating an orthogonal matrix X of order n, and the image. The column vector of the data matrix A is m from the beginning
After dividing into n column vectors of data,
By transposing each of them into n row vectors, an n-row m-column matrix a in which the total number of data is N is constructed.
The calculation of the product of the following orthogonal matrix X and the matrix a is performed using the matrix A
, The n-th order orthogonal matrix X
The conversion means for calculating the column signal matrix B which is the product of the Nth-order orthogonal matrix H and the image data matrix A, which are expanded from, the conversion data buffer memory for storing the column signal matrix B, and the simple matrix method Liquid crystal display means used, and a voltage corresponding to the value of each element of the t-th row of the N-order orthogonal matrix H at time t (t is an integer of 0 or more and less than N) when one frame period is divided into N equal parts. Is simultaneously applied to the scanning electrodes of the liquid crystal display means, and at the same time, a voltage corresponding to the value of each element in the t-th row of the column signal matrix B is applied to each signal electrode of the liquid crystal display means to drive the liquid crystal display means. A drive unit for a liquid crystal panel, comprising: a drive unit.
【請求項7】 駆動手段は、液晶表示手段のN個の走査
電極を、連続したm個の走査電極からなるn個のグルー
プ(G0〜Gn-1)に分割し、時刻tには(数2)から求
められるr,sを用い、k番目(kは0以上n未満の整
数)のグループGkにおいては、行列Xのr行k列の要
素の値に応じた電圧をs番目の走査電極に印加し、s番
目以外の走査電極には0に応じた電圧を印加すること
で、行列Hの各行の要素の値に応じた電圧を前記N本の
走査電極に印加する請求項6記載の液晶パネルの駆動装
置。 【数2】
7. The driving means divides the N scanning electrodes of the liquid crystal display means into n groups (G 0 to G n-1 ) of continuous m scanning electrodes, and at time t. Using r and s obtained from (Equation 2), in the k-th (k is an integer of 0 or more and less than n) group G k , the voltage corresponding to the value of the element at row r and column k of the matrix X is 6. The voltage according to the value of the element of each row of the matrix H is applied to the N scan electrodes by applying a voltage according to 0 to the scan electrodes other than the s-th scan electrode. 6. A liquid crystal panel drive device according to item 6. [Equation 2]
JP10230493A 1993-04-28 1993-04-28 Device for driving liquid crystal pannel and data conversion method used in the driving device Pending JPH06314082A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10230493A JPH06314082A (en) 1993-04-28 1993-04-28 Device for driving liquid crystal pannel and data conversion method used in the driving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10230493A JPH06314082A (en) 1993-04-28 1993-04-28 Device for driving liquid crystal pannel and data conversion method used in the driving device

Publications (1)

Publication Number Publication Date
JPH06314082A true JPH06314082A (en) 1994-11-08

Family

ID=14323873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10230493A Pending JPH06314082A (en) 1993-04-28 1993-04-28 Device for driving liquid crystal pannel and data conversion method used in the driving device

Country Status (1)

Country Link
JP (1) JPH06314082A (en)

Similar Documents

Publication Publication Date Title
EP0621578B1 (en) Driving apparatus for liquid crystal display
JPH07287552A (en) Liquid crystal panel driving device
JP3272206B2 (en) Image display method and image display device
JP3387148B2 (en) Liquid crystal panel driving device and data conversion method used in the driving device
JPH06314082A (en) Device for driving liquid crystal pannel and data conversion method used in the driving device
JP2862332B2 (en) LCD drive system
JP3133620B2 (en) Semiconductor memory and display device driving circuit using the same
JP2671719B2 (en) Driving method of matrix type simple liquid crystal display device
JP3333608B2 (en) Liquid crystal display
US5767831A (en) Dot-matrix display for screen having multiple portions
JPH06308911A (en) Driving device for liquid crystal panel
JP3358223B2 (en) Simple matrix liquid crystal drive
JPH06308912A (en) Driving device for liquid crystal panel
JPH09190161A (en) Matrix arithmetic unit
JPH1031460A (en) Driving device of liquid crystal display panel
JP2954511B2 (en) Driving method of liquid crystal display device
JPH06348237A (en) Formation of column signal of liquid crystal display device
JPH06274132A (en) Liquid crystal display device
JPH06195043A (en) Matrix type liquid crystal display device and its driving method
JPH1031459A (en) Driving device of liquid crystal display panel
JPH06324648A (en) Simple matrix type liquid crystal driving device and image data storing method
JP3232835B2 (en) Serial-parallel conversion circuit
JP2737154B2 (en) Image enlargement display circuit
JPH09218666A (en) Driving device for liquid crystal display device
JPH0756538A (en) Driving method for matrix type display device