JPH06309105A - 読み取り要求サービス方法及びデータ処理システム - Google Patents

読み取り要求サービス方法及びデータ処理システム

Info

Publication number
JPH06309105A
JPH06309105A JP6025603A JP2560394A JPH06309105A JP H06309105 A JPH06309105 A JP H06309105A JP 6025603 A JP6025603 A JP 6025603A JP 2560394 A JP2560394 A JP 2560394A JP H06309105 A JPH06309105 A JP H06309105A
Authority
JP
Japan
Prior art keywords
data
unit control
control block
read request
lock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6025603A
Other languages
English (en)
Other versions
JP2769429B2 (ja
Inventor
Oded Cohn
コーン オデド
William F Micka
フランク ミッカ ウイリアム
Kenneth M Nagin
マイケル ナギン ケネス
Yoram Novick
ノヴィック ヨラム
Udi N Rotics
ニムロド ロティックス ウディ
Alexander Winokur
ウィノカー アレキサンダー
Efraim Zeidner
ゼイドナー エフレイム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06309105A publication Critical patent/JPH06309105A/ja
Application granted granted Critical
Publication of JP2769429B2 publication Critical patent/JP2769429B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【目的】 データ処理システムにおいて、データ記憶サ
ブシステムを効率的に管理するための方法を提供する。 【構成】 ホストシステムからのデータレコードに読み
取り要求をサービスするための方法は、データレコード
のためにホストシステムにおいて非特定読み取り要求を
生成するステップ(420) と、非使用状態にあるデータ記
憶装置を表すように決定されるホストユニット制御ブロ
ックの内の１つを選択するステップ(430)と、選択され
たホストユニット制御ブロックをロックするステップ(4
40) と、非特定読み取り要求を記憶コントローラへ伝送
するステップ(450) と、から成る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、概してコンピュータ記
憶サブシステム内のデータ管理に関し、特に、コンピュ
ータ記憶サブシステムの記憶コントローラにおけるデー
タのスループットを改良するための方法及びシステムに
関する。
【０００２】
【従来の技術】データ処理システムは、しばしば、ホス
トコンピュータシステムの外部、時にはホストコンピュ
ータシステムから非常に距離を置いて配置される、直接
アクセス記憶装置(DASD)等の大規模な記憶装置を含む。
記憶コントローラは、しばしばホストプロセッサとDASD
装置自体の間に設置される。コントローラは、ホストプ
ロセッサとDASD装置との間でフローするデータの経路デ
ィレクタとしてだけでなく、全体でデータ処理システム
のパフォーマンスエンハンサーとしてもはたらく。この
第２動作は、記憶コントローラ内のキャッシュされたメ
モリを使用することによって行われる。
【０００３】IBM 3990モデル3 は、キャッシュ機能を有
する記憶コントローラの一例である。この記憶コントロ
ーラは、当該技術に公知の370 チャネル、370-XAチャネ
ル、ESA/370 チャネル及びESCON チャネルへ接続でき
る。記憶コントローラが370 チャネルによって作動する
と、経路独立装置が割り当てられる。他方、IBM 3990モ
デル3 が370-XAチャネル、ESA/370 チャネルによって作
動していると、経路独立装置が割り当てられると共にダ
イナミック経路が再接続される。
【０００４】ホストシステムと記憶コントローラとの間
の通信は、一般的に、当該技術に公知のデータチャネル
を介して達成される。データチャネルの一例として、Ｉ
ＢＭ社のESCON チャネルアーキテクチャがある。
【０００５】データチャネルは、コントローラに特定の
場所で特定のデータを処理するように指示する一連のコ
マンドを用いて、ホストプロセッサと記憶コントローラ
との間の通信を可能にする。例えば、IBM システム/360
及びIBM システム/370のホスト環境において、CPU は、
記憶コントローラを介して対応するDASDの動作を制御す
るチャネルコマンドワード(CCW) として、IBM システム
/360及びIBM システム/370アーキテクチャで識別される
一連のコマンドを出す。
【０００６】記憶サブシステム内の共通のアーキテクチ
ャは、「カウントキーデータ(Count-Key-Data)」(CKD)
として知られている。このアーキテクチャによって、DA
SDユニット（装置）内のトラック上に書き込まれるレコ
ードは、カウントフィールド（識別子）、任意のキーフ
ィールド及びデータフィールドを備える。DASD上のレコ
ードは実記憶の少なくとも１ユニットを占有する。デー
タセットは、実記憶の連続するユニットに記憶されるか
又は分散されてもよい多数のレコードの論理的な集合で
ある。次に、ホストシステムによって出される書き込み
要求及び読み取り要求を用いて、データがDASDへ記憶及
び／又はDASDから検索される。
【０００７】拡張カウントキーデータ(ECKD)として知ら
れるもう１つのチャネルプログラムプロトコルが導入さ
れて、非同期的な方法でサブシステム動作を容易にし
た。ECKDはまた、CKD のコマンドセットから拡張された
コマンドセットを提供する。ECKDは、拡張されたバージ
ョンの特定のコマンドによって全てのCKD コマンドを含
む。
【０００８】データ転送動作は、チャネルへ渡されて制
御をCCW のチェーンへ譲渡させる、開始(START) 入出力
(I/O) 指示を生成するホストCPU によって始められる。
次に、CCW チェーンはチャネルを介して記憶コントロー
ラへ送信されて制御動作が実行され、データ転送を作動
するために適切な記憶装置が選択される。
【０００９】各CCW はCPU 主記憶装置に分割して存在
し、チャネルプログラムによって取り出され、復号され
て、記憶コントローラへ転送されなければならない。CC
W は実行されるべきコマンド及び、もしあるならば、使
用されるべき記憶領域を特定する。
【００１０】ホストシステムがディスク上に予め記憶さ
れていたデータを検索することができるメカニズムは、
「データディスクアドレス(data disk address) 」であ
る。従って、読み取り要求を出すと、ホストシステムは
データがDASD記憶サブシステム上のどこに検出されるか
を特定する。その後、ホストシステムがこのデータを検
索したいと望むならば、ホストシステムは同じアドレス
を用いて読み取り要求を出す。
【００１１】記憶サブシステム内のディスク上に記憶さ
れるデータは、そのデータを識別する特有のデータ記述
子と常に対応する。読み取り要求において、ホストシス
テムは受信したいデータのデータ記述子を特定する。そ
のような要求に応じて、DASDサブシステムはホストシス
テムへ関連するデータを送り返す。本明細書での説明の
ため、データ記述子を用いる読み取り要求は「特定読み
取り要求(specific read requests)」と称される。
【００１２】過去数年において、キャッシュ又は高密度
の電子記憶装置がDASD記憶サブシステムへ導入されてい
る。キャッシュとチャネル間のアクセスタイムはDASDと
チャネル間のアクセスタイムよりはるかに短い。DASDと
関連するさまざまな物理装置運動及びその他の動作が、
データ転送速度を制限する。そうした制限の１つに、磁
気ディスクが読み取りヘッドに含まれるトランスデュー
サと整合するまで回転するために必要な時間がある。も
う１つの制限は、データの読み取り及び書き込みに使用
される磁気トランスデューサと対応する制限された帯域
幅である。
【００１３】これらの制限は、キャッシュアクセスには
ない。さまざまなキャシングアルゴリズムを用いること
によって、頻繁に使用されるデータはDASDから直接読み
取られるよりもキャッシュ記憶装置に維持される。その
結果、データは磁気記憶装置の速度よりも電子記憶装置
と関連する速度でチャネルに供給される。
【００１４】読み取り動作において、ホストプロセッ
サ、キャッシュ及びチャネル構成に応じて、データは、
キャッシュとチャネル間で、しばしば１秒あたり18メガ
バイトの速いチャネル速度で転送される。また、キャッ
シュの使用によって、大幅に高められた速度でチャネル
から発生する書き込み動作を受信及び処理することも可
能である。
【００１５】ECKDアーキテクチャにおいて、ホストプロ
セッサはデータアドレスによってディスク装置上に記憶
されるデータを参照する。このアドレスは、独自の装置
アドレス及び装置上のデータの場所から構成される。ホ
ストプロセッサがデータの読み取り又は書き込み要求を
出すと、ホストプロセッサは装置アドレスをまず選択し
なければならない。この選択によって２つの異なる目的
が果たされる。第１の目的は、ホストプロセッサが記憶
コントローラにデータアドレスの装置部分を知らせるメ
カニズムである。第２の目的は、データが要求するため
の装置を確保し、この装置に対する他の要求が実行され
るのをブロックすることである。ディスクの機能的構造
が媒体への同時アクセスを可能にしないために、第２の
目的を実行することによって、物理ディスク装置への多
数の同時アクセスの試みが不可能となる。
【００１６】ホストプロセッサは、各DASD毎にユニット
制御ブロック(UCB) ロックを維持する。I/O アクセスが
要求されると、ホストプロセッサはまず装置と対応する
UCB入力をロックして、記憶コントローラへそのI/O 要
求を出す。I/O 要求が作動している間は、UCB 入力はロ
ックされ続ける。もう１つの要求が同じ装置上のデータ
に対して出されるならば、その要求はUCB 入力がフリー
（使用されない）になるまで拒否されるか待機される。
【００１７】記憶コントローラも同様に、各DASD毎にUC
B ロックを維持する。記憶コントローラUCB は、多数の
ホストプロセッサが記憶コントローラへ接続される場合
に、多数のホストプロセッサの間での直列化を保証す
る。このUCB は、１より多いホストプロセッサによって
同じDASDへの多数のアクセスを防いでいる。装置がホス
トデータ要求に関連して選択されるとき、そのUCB が確
保される。この装置を選択しようとするいかなる他の要
求も、元の要求が終了するまで拒否される。
【００１８】データへのより迅速なアクセスを可能にす
るのに加えて、キャッシュメモリがもう１つの重要な特
徴を提供することを理解すべきである。DASDユニットに
対して、キャッシュメモリはそのデータに多数の同時ア
クセスを行うのを可能にする。本明細書に記載される発
明がなく、先行技術のデータ選択プロセスの結果、関連
するデータイメージがキャッシュにあるときでも、同じ
装置のデータを参照するならば、２つのデータ要求は同
時に行われない。これは、ホストプロセッサが要求され
たデータの真の場所を知らないために、データがキャッ
シュにあるか否かにかかわらず、上記のように、特定の
読み取り要求はディスクアドレスを特定するためであ
る。更に、同じディスクアドレスを特定する２つのデー
タ要求は、DASD装置の制限のために同時に実行されるの
が妨げられる。
【００１９】キャッシュが記憶サブシステムにあると
き、上記のロックに加えて２つのロックを有する必要が
ある。第１ロックは物理装置ロックである。DASD装置１
台あたり１個の物理装置ロックがあり、物理装置ロック
は物理装置へのアクセスが行われているときに保持され
る。物理装置ロックはホストデータ要求又は記憶コント
ローラ内部資源管理動作によって保持されてもよい。非
キャッシュ環境におけるUCB ロックの代わりに、物理装
置ロックは特定の物理装置への多数の同時アクセスを得
る試みを仲裁（調停）する。
【００２０】データロックと称される第２ロックもまた
キャッシュされたサブシステムにおいて必要である。キ
ャッシュメモリ内に含まれる１つの「データ項目(data
item) 」あたり１個のデータロックがあり、データロッ
クはキャッシュの「データ項目」へアクセスするときに
確保される。なお、「データ項目」の大きさが変化して
もよいが、例証のためにIBM 3990モデル3 では、「デー
タ項目」は１トラックのデータに対応することとする。
上記のように、キャッシュがデータへの多数の同時アク
セスを許容するために、これらのロックはキャッシュに
おけるデータの特定の項目への多数の同時アクセスを防
ぐ上で必要である。
【００２１】当業者によって理解されるように、キャッ
シュアクセスを提供することに加えて、ホストシステム
に、データ記述子以外を基にしてDASDサブシステムから
データを検索させるのは有益である。例えば、ホストシ
ステムが多くのディスクトラックを占有する大量のデー
タを要求する場合、データ記憶サブシステム内のシーク
時間及び待ち時間の双方を最小限にするために、データ
アスセス及び転送の順序が変更されるならば、そのデー
タをホストシステムへ転送する際の効率は高められる。
【００２２】これは、ホストシステムがDASDサブシステ
ム内のヘッドの場所を知らず、ディスクシーク時間及び
待ち時間を最小限にする特定の読み取り要求を出すこと
ができないためにほぼ不可能である。「非特定読み取り
(non-specific reads)」を用いてこのタイプのデータ転
送を可能にする方法は、係属中の共通に譲渡された出願
である「データ処理システムにおける非特定データを取
り出すための方法及びシステム(Method and System for
Non-Specific Data Retrieval in a Data Processing
System) 」（出願番号07/949,673、出願日92年9 月23
日) に記載されている。
【００２３】上記関連出願に記載されるように、非特定
データの検索は、ホストシステムが非特定読み取り要求
を用いてデータを検索するのを許容することによって、
多数の直接アクセス記憶装置からデータを検索する際の
効率を高める方法である。換言すれば、データは非アド
レス属性を特定することでホストシステムによって要求
されてもよい。例えば、大量のデータが転送される必要
があり、転送の順序が重要でない場合、記憶サブシステ
ムはDASD装置内のヘッドに物理的に最も近いデータを検
索することができる。
【００２４】これは、記憶コントローラによって検索さ
れ、ホストシステムへ伝送されるべき全てのデータの間
の境界アドレスを特定することによって達成される。従
って、境界アドレス間の全てのデータレコードは、所望
の各データセットに対して正確なアドレスデータを特定
することなく検索される。境界アドレスに加え、特定さ
れた事象に続いて更新されたそれらのデータセットを、
非アドレス属性として特定することによって、データは
「非特定的に(non-specifically)」に検索されてもよ
い。
【００２５】記憶コントローラ内のキャッシュメモリ及
び非特定読み取りの方法論が現れても、制御ユニットの
スループットは望ましくならない。現在、多くのディス
ク装置I/O プロトコルが実行されているために、同時に
発生するI/O 要求の数は、コンピュータ記憶サブシステ
ムに存在する物理装置の数によって制限されている。こ
れは、IBM ECKDを含む大多数のプロトコルが、各I/O 動
作を装置アドレスと対応させているためである。更に、
IBM モデル3990を含む殆どの記憶コントローラは、接続
される物理装置に向けられるI/O 動作を、物理装置あた
り１度に１動作しか受信しない。
【００２６】上記記憶コントローラの実行に制限がある
場合、同時I/O 要求の最大数（物理的DASDの数に等し
い）を克服することができない。しかしながら、一般的
なデータ処理環境において、記憶サブシステムにおける
全ての装置が、同時にアクセスされることは、あるとし
ても、希である。特定のDASDユニットは、しばしば、同
じ記憶サブシステム内にある他のDASD装置よりもはるか
に忙しい。実際、遊休状態のままの装置は多く、もう１
つの装置が故障した場合のバックアップ装置として使用
されるだけである。
【００２７】従って、記憶コントローラを介してホスト
プロセッサと一群のDASD装置の間で同時にデータを転送
するのを可能にするために、非使用のスペア装置のアド
レスを用いることにより、記憶コントローラのスループ
ットを高めることが可能な方法及びシステムを提供する
ことは極めて望ましいと考えられる。
【００２８】
【発明が解決しようとする課題】従って、本発明の目的
は、データ処理システムにおいてデータ記憶サブシステ
ムを効率的に管理するための方法を提供することであ
る。
【００２９】本発明のもう１つの目的は、サブシステム
の動作速度を上げることである。
【００３０】本発明の更にもう１つの目的は、記憶コン
トローラを介して、ホストプロセッサと一群のDASD装置
の間で同時にデータを転送するのを可能にすることであ
る。
【００３１】
【課題を解決するための手段と作用】請求項１に記載の
読み取り要求サービス方法は、少なくとも１つのホスト
システム、前記ホストシステムへ接続される記憶コント
ローラ、前記記憶コントローラへ接続される複数のデー
タ記憶装置を有するデータ処理システムにおいて、前記
ホストシステムが前記データ記憶装置の各々にホストユ
ニット制御ブロックを維持し、前記記憶コントローラが
前記データ記憶装置の各々にコントローラ装置制御ブロ
ックを維持し、前記ホストシステムからのデータレコー
ドに読み取り要求をサービスするための方法は、データ
レコードのために前記ホストシステムにおいて非特定読
み取り要求を生成するステップと、非使用状態にあるデ
ータ記憶装置を表すように決定される前記ホストユニッ
ト制御ブロックの内の１つを選択するステップと、前記
選択されたホストユニット制御ブロックをロックするス
テップと、前記非特定読み取り要求を前記記憶コントロ
ーラへ伝送するステップと、から成る。
【００３２】請求項２に記載の読み取り要求サービス方
法は、請求項１の方法において、前記記憶コントローラ
がキャッシュメモリを更に含み、前記キャッシュメモリ
がキャッシュメモリ内に含まれるデータ項目に対応する
データロックを有し、前記非使用のホストユニット制御
ブロックに対応する前記コントローラユニット制御ブロ
ックの内の１つを検出するステップと、前記対応するコ
ントローラユニット制御ブロックが非使用状態にあるデ
ータ記憶装置を表すかどうかを決定するステップと、前
記対応するコントローラユニット制御ブロックが非使用
状態にあるという決定に応じて、前記対応するコントロ
ーラユニット制御ブロックをロックするステップと、前
記データレコードを含む前記データ項目が前記キャッシ
ュメモリ内に検出されるかどうかを決定するステップ
と、前記データ項目がキャッシュメモリにあるという決
定に応じて、前記データ項目に対応する前記データロッ
クがフリーかどうかを決定するステップと、前記データ
項目に対応する前記データロックがフリーであるという
決定に応じて、前記データ項目に対応する前記データロ
ックをロックするための手段と、前記対応するコントロ
ーラユニット制御ブロックが非使用状態にあり、前記デ
ータ項目がキャッシュメモリにあり、前記データ項目に
対応する前記データロックがフリーである場合に、前記
データレコードを前記記憶コントローラから前記ホスト
システムへ転送するステップと、前記データ項目に対応
する前記データロックを解除するステップと、前記対応
するコントローラユニット制御ブロックを解除するステ
ップと、を更に含む。
【００３３】請求項３に記載の読み取り要求サービス方
法は、請求項１の方法において、前記記憶コントローラ
が各データ記憶装置に対応する物理装置ロックを更に維
持し、前記非使用のホストユニット制御ブロックに対応
する前記コントローラユニット制御ブロックの内の１つ
を検出するステップと、前記対応するコントローラユニ
ット制御ブロックが非使用状態のデータ記憶装置を表す
かどうかを決定するステップと、前記対応するコントロ
ーラユニット制御ブロックが非使用状態にあるという決
定に応じて、前記対応するコントローラユニット制御ブ
ロックをロックするステップと、前記データレコードを
含む前記データ記憶装置の内の１つに対応する前記物理
装置ロックがフリーかどうかを決定するステップと、前
記データレコードを含む前記物理装置に対応する前記物
理装置ロックがフリーであるという決定に応じて、前記
物理装置ロックをロックするステップと、前記対応する
コントローラユニット制御ブロックが非使用状態にあ
り、前記データレコードを含む前記物理装置に対応する
前記物理装置ロックがフリーである場合に、前記データ
レコードを前記データ記憶装置から前記ホストシステム
へ転送するステップと、前記データレコードを含む前記
物理装置に対応する前記物理装置ロックを解除するステ
ップと、前記対応するコントローラユニット制御ブロッ
クを解除するステップと、を更に含む。
【００３４】請求項４に記載の読み取り要求サービス方
法は、請求項２の方法において、前記対応するコントロ
ーラユニット制御ブロックが非使用状態にあるデータ記
憶装置を表すかどうかを決定するステップと、前記対応
するコントローラユニット制御ブロックをロックするス
テップと、が単一のアトミック動作として達成される。
【００３５】請求項５に記載の読み取り要求サービス方
法では、請求項３の方法において、前記対応するコント
ローラユニット制御ブロックが非使用状態にあるデータ
記憶装置を表すかどうかを決定するステップと、前記対
応するコントローラユニット制御ブロックをロックする
ステップと、が単一のアトミック動作として達成され
る。
【００３６】請求項６に記載の読み取り要求サービス方
法では、請求項２の方法において、前記データ項目に対
応する前記データロックがフリーかどうかを決定するス
テップと、前記データ項目に対応する前記データロック
をロックするステップと、が単一のアトミック動作とし
て達成される。
【００３７】請求項７に記載の読み取り要求サービス方
法では、請求項３の方法において、前記データレコード
を含む前記データ記憶装置の内の１つに対応する前記物
理装置ロックがフリーかどうかを決定するステップと、
前記物理装置ロックをロックするステップと、が単一の
アトミック動作として達成される。
【００３８】請求項８に記載の読み取り要求サービス方
法では、請求項２の方法において、前記データ項目がデ
ータのトラックである。
【００３９】請求項９に記載の読み取り要求サービス方
法は、ホストプロセッサで生成され、記憶コントローラ
へ伝送されるデータレコードに対して読み取り要求をサ
ービスするための方法は、前記読み取り要求が選択され
た非使用のホストユニット制御ブロックを含み、前記記
憶コントローラが複数のデータ記憶装置へ接続され、前
記記憶コントローラがキャッシュメモリを含み、前記キ
ャッシュメモリが前記キャッシュメモリ内に含まれるデ
ータ項目に対応するデータロックを有し、更に、前記記
憶コントローラが各データ記憶装置に対応する物理装置
ロックを維持し、前記非使用のホストユニット制御ブロ
ックに対応する前記コントローラユニット制御ブロック
の内の１つを検出するステップと、前記対応するコント
ローラユニット制御ブロックが非使用状態にあるデータ
記憶装置を表すかどうかを決定するステップと、前記対
応するコントローラユニット制御ブロックが非使用状態
にあるという決定に応じて、前記対応するコントローラ
ユニット制御ブロックをロックするステップと、前記デ
ータレコードを含む前記データ項目が前記キャッシュメ
モリ内に検出されるかどうかを決定するステップと、前
記データ項目が前記キャッシュメモリにあるという決定
に応じて、前記データ項目に対応する前記データロック
がフリーかどうかを決定し、フリーであれば、前記デー
タレコードを前記キャッシュから前記ホストシステムへ
転送するステップと、前記データ項目が前記キャッシュ
メモリにないという決定に応じて、前記データレコード
を含む前記データ記憶装置の内の１つに対応する前記物
理装置ロックがフリーかどうかを決定し、フリーであれ
ば、前記データレコードを前記データ記憶装置から前記
ホストシステムへ転送するステップと、前記対応するコ
ントローラユニット制御ブロックを解除するステップ
と、から成る。
【００４０】請求項１０に記載の読み取り要求サービス
方法は、請求項９の方法において、前記データ項目に対
応する前記データロックがフリーでないと決定される
か、或いは、前記データレコードを含む前記データ記憶
装置の内の１つに対応する前記物理装置ロックがフリー
でないと決定されるとき、前記データロックがフリーに
なるか、或いは、前記物理装置ロックがフリーになるま
で、前記非特定読み取り要求の実行を延期するステップ
を含む。
【００４１】請求項１１に記載の読み取り要求サービス
方法は、請求項９の方法において、前記第１読み取り要
求のデータ記憶装置と同じデータ記憶装置へアクセスす
る前記非特定読み取り要求と並行して、第２読み取り要
求を実行するステップを更に含む。
【００４２】請求項１２に記載の読み取り要求サービス
方法は、請求項９の方法において、前記第１読み取り要
求のキャッシュメモリと同じキャッシュメモリへアクセ
スする前記非特定読み取り要求と並行して、第２読み取
り要求を実行するステップを更に含む。
【００４３】請求項１３に記載のデータ処理システム
は、少なくとも１つのホストコンピュータと、前記ホス
トコンピュータの各々が複数のホストユニット制御ブロ
ックを維持しており、複数の直接アクセス記憶装置及び
１つの記憶コントローラを含む記憶サブシステムと、前
記記憶コントローラが複数の直接アクセス記憶装置の各
々とホストコンピュータの各々とへ接続されており、デ
ータレコードのために前記ホストシステムにおいて非特
定読み取り要求を生成するための手段と、非使用状態に
あるデータ記憶装置を表すように決定された前記ホスト
ユニット制御ブロックの内の１つを選択するための手段
と、前記選択されたホストユニット制御ブロックをロッ
クするための手段と、前記非特定読み取り要求を前記記
憶コントローラへ伝送するための手段と、から成る。
【００４４】請求項１４に記載のデータ処理システム
は、請求項１３のデータ処理システムにおいて、前記記
憶コントローラ内のキャッシュメモリと、前記キャッシ
ュメモリが前記キャッシュメモリ内に含まれるデータの
サブセットに対応するデータロックを有しており、前記
非使用ホストユニット制御ブロックに対応する前記コン
トローラユニット制御ブロックの内の１つを検出するた
めの手段と、前記対応するコントローラユニット制御ブ
ロックが非使用状態にあるデータ記憶装置を表すかどう
かを決定するための手段と、前記対応するコントローラ
ユニット制御ブロックが非使用状態にあるという決定に
応じて、前記対応するコントローラユニット制御ブロッ
クをロックするための手段と、前記データレコードが前
記キャッシュメモリ内に検出されるかどうかを決定する
ための手段と、前記データレコードがキャッシュメモリ
にあるという決定に応じて、前記データレコードに対応
する前記データロックがフリーかどうかを決定するため
の手段と、前記データレコードに対応する前記データロ
ックがフリーであるという決定に応じて、前記データレ
コードに対応する前記データロックをロックするための
手段と、前記対応するコントローラユニット制御ブロッ
クが非使用状態にあり、前記データレコードがキャッシ
ュメモリにあり、前記データレコードに対応する前記デ
ータロックがフリーである場合に、前記データレコード
を前記記憶コントローラから前記ホストコンピュータへ
転送するための手段と、前記データレコードに対応する
前記データロックを解除するための手段と、前記対応す
るコントローラユニット制御ブロックを解除するための
手段と、を更に含む。
【００４５】請求項１５に記載のデータ処理システム
は、請求項１３のデータ処理システムにおいて、前記記
憶コントローラ内に維持される各直接アクセス記憶装置
に対応する物理装置ロックと、前記非使用のホストユニ
ット制御ブロックに対応する前記コントローラユニット
制御ブロックの内の１つを検出するための手段と、前記
対応するコントローラユニット制御ブロックが非使用状
態にある直接アクセス記憶装置を表すかどうかを決定す
るための手段と、前記対応するコントローラユニット制
御ブロックが非使用状態にあるという決定に応じて、前
記対応するコントローラユニット制御ブロックをロック
するための手段と、前記データレコードを含む前記直接
アクセス記憶装置の内の１つに対応する前記物理装置ロ
ックがフリーかどうかを決定するための手段と、前記デ
ータレコードを含む前記直接アクセス記憶装置に対応す
る前記物理装置ロックがフリーであるという決定に応じ
て、前記物理装置ロックをロックするための手段と、前
記対応するコントローラユニット制御ブロックが非使用
状態にあり、前記データレコードを含む前記物理装置に
対応する前記物理装置ロックがフリーであるという決定
に応じて、前記データレコードを前記直接アクセス記憶
装置から前記ホストコンピュータへ転送するための手段
と、前記データレコードを含む前記物理装置に対応する
前記物理装置ロックを解除するための手段と、前記対応
するコントローラユニット制御ブロックを解除するため
の手段と、を更に含む。
【００４６】
【実施例】図１を参照すると、本発明が実施されるデー
タ処理システム１０が説明されている。
【００４７】データ処理システム１０は、記憶コントロ
ーラ１８、ホストプロセッサ１２及び複数の直接アクセ
ス記憶装置(DASD)２０、２２、２４及び２６を含む。１
つのホストプロセッサしか示されていないが、DASD装置
を共用するために、追加のホストプロセッサが単一の記
憶コントローラへ接続可能なことを認識すべきである。
DASDは概してディスクドライブ等の磁気記憶ユニットで
ある。本実施例において、DASD２０乃至２６はホストプ
ロセッサ１２への接続を更に行うために記憶コントロー
ラ１８へ接続される。記憶コントローラ１８は、IBM 39
90モデル3 が好ましい。ホストプロセッサ１２は、一般
的にIBM 3090, ES9000モデルコンピュータ、又は同等の
システム等のメインフレームシステムである。
【００４８】ホストプロセッサ１２は、４個、８個、12
個又は16個のシステムアダプタ（図示せず）を介して記
憶コントローラ１８へ接続される。システムアダプタに
は多くのタイプがある。システムアダプタには、並列シ
ステムアダプタとESCON システムアダプタの２つがある
が、本発明はこれらのチャネルタイプに限定されない。
並列システムアダプタは、並列I/O インタフェースを介
してチャネル接続を行う。ESCON システムアダプタは、
ESCON I/O インタフェースを介してチャネル接続を行
う。各並列システムアダプタが１つのホストチャネル又
はチャネルエミュレータへ接続する一方、ESCON システ
ムアダプタが多数のホストチャネルへ接続することがで
きる。
【００４９】次に、各システムアダプタは多数の制御構
造を含んで、ESCON システムアダプタを用いるとき、記
憶コントローラ１８と通信を行うのに128 個までのチャ
ネルを提供することが可能となる。概して、チャネルは
記憶コントローラ１８へ接続すると理解する必要がある
が、さまざまなチャネル構成についての議論は本明細書
の範囲ではない。
【００５０】ホストプロセッサ１２内のアプリケーショ
ン１４は、当該技術に公知の方法で、記憶サブシステム
内に記憶されるデータへのアクセス及びデータの操作に
使用されてもよい。記憶サブシステム内の所望のデータ
セットへのアクセスは、一般的に先行技術において、所
望のデータに独自のアドレス又はデータ記述子を示して
特定し、そのデータ記述子をデータチャネル１６を介し
て記憶コントローラ１８へ伝送することによって達成さ
れる。
【００５１】キャッシングサブシステムにおける読み取
り動作が説明される。ホストプロセッサ１２からの読み
取り要求が発生すると、まず、要求されたデータがキャ
ッシュ５８内に現在検出されるかどうかが決定される。
検出されるならば、選択されたデータが、データチャネ
ル１６を介してキャッシュ５８からホストプロセッサ１
２へ直接転送される。この状況は、「読み取りヒット(r
ead hit)」として知られる。チャネルによって要求され
たデータがキャッシュ５８に存在しないならば、「読み
取りミス(read miss) 」が発生し、データはDASD装置か
ら検索されなければならない。「読み取りミス」が発生
すると、そのデータに対する今後の要求を予測してデー
タはキャッシュ５８へ同時に書き込まれる。また、要求
されたレコードからDASDトラックの終わりまでのデータ
は、一般的にキャッシュ５８へ複写される。
【００５２】図２に示される記憶コントローラ１８の要
素の説明に戻ると、ケージ３６は２つの記憶経路(SP)４
８及び５０で構成され、ケージ３８は２つの記憶経路５
２及び５４で構成されることが分かる。各記憶経路は、
ホストプロセッサ１２からのチャネルコマンドを解釈
し、且つ接続されたDASDを制御することが可能なマイク
ロコンピュータを含む。
【００５３】更に、各ケージは共用制御アレイ(SCA）記
憶装置６４及び６６を含む。SCA はローカル（局所）ス
テータス情報と共に、記憶コントローラ１８内の他のケ
ージに検出されたSCA と共用するステータス情報も記憶
する。このようにして、一方又は双方のケージに故障が
なければ、２つのSCA の内容は同一である。一般的な共
用データは、装置ステータス及び再接続データを含むと
共に、記憶経路４８、５０、５２及び５４の各々に含ま
れるマイクロコントローラによって使用されるさまざま
な外部レジスタを含む。SCA データは、４つの全ての記
憶経路４８、５０、５２及び５４へアクセス可能であ
る。
【００５４】図３は、記憶コントローラ１８における４
つの記憶経路の内の１つの記憶経路４８を概略ブロック
図で示している。４つの全ての記憶経路は同一であり、
本明細書では１つだけが示されている。記憶経路４８
は、上段ポート１１０によって8 x 2 スイッチ６２へ接
続され、下段ポート１１２によって複数のDASDへ接続さ
れる。直接DASD動作の間の複数（マルチ）経路記憶ディ
レクタ１１５とDASDの内の１つとの間のデータ転送は、
必要ならば、速度変更バッファ７６によって支援される
自動データ転送回路(ADT) ７４を介して生じる。速度変
更バッファ７６は、DASDによるデータ転送の速度とチャ
ネルからホスト通信へのデータ転送の速度との差を補償
する。上記のように、チャネル転送は、一般的にDASDか
らコントローラへの転送よりもはるかに迅速に行われ
る。
【００５５】記憶経路４８はまた、記憶経路４８で起こ
る全ての動作を制御するために機能するマイクロコント
ローラ７０を含む。マイクロコントローラ７０は、外部
支援機能を介して制御記憶装置（図示せず）へロードさ
れるマイクロ命令を実行する。
【００５６】ポートアダプタ(PA)７２は、キャッシュ５
８、不揮発性記憶装置６０、マイクロコントローラ７
０、上段ポート１１０、及び下段ポート１１２の間でデ
ータを転送するための制御経路及びデータ経路を提供す
る。
【００５７】キャッシュ５８はキャッシュ素子５８への
及び／又はキャッシュ素子５８からの２つの同時データ
転送を可能にする２つのポート（上段及び下段）を含
む。例として、データはキャッシュ５８及びチャネルか
ら転送される間に、データをDASDからキャッシュ５８へ
転送してもよい。データ転送はマイクロコントローラ７
０によって設定され、転送が終了するまでマイクロコン
トローラから干渉されずに自動データ転送回路７４の機
能によって引き継がれる。
【００５８】本明細書で実施する特定の発明について説
明する。キャッシング記憶コントローラにおいて、非特
定読み取り要求は選択プロセスでいかなる装置を選択し
てもよい。その装置は実際にデータを含む装置である必
要はない。非特定読み取り要求において、記憶コントロ
ーラ１８が、非特定読み取り要求に対してホストプロセ
ッサ１２により供給されるデータに基づいてデータアド
レス及び装置アドレスを暗に決定するために、上記の装
置選択プロセスでは非特定読み取り要求が必要とされな
い。
【００５９】また、キャッシュされた記憶コントローラ
では特定の装置のデータへの多数の同時アクセスが可能
になるために、非特定読み取り要求による装置選択プロ
セスにおいて物理装置をロックする必要はない。記憶コ
ントローラ１８は、対応する物理装置ロックを内部で得
ることによって、同じ物理装置への同時アクセスを防い
でいる。記憶コントローラ１８はまた、対応するキャッ
シュデータロックをロックすることによって、キャッシ
ュ５８における特定のデータイメージへの同時アクセス
を防ぐ。
【００６０】本明細書にて本発明を実施する記憶サブシ
ステムでは、ある特定のDASD又は一組のDASDが全ての非
特定の読み取り要求において選択されるように指定され
てもよい。この装置又は一組の装置は、ユティリティボ
リューム（単数又は複数）と称される。記憶コントロー
ラ１８へ接続される最も使用されないDASD装置をユティ
リティボリュームと称するのが好ましい。これによっ
て、非特定読み取り要求は装置が使用中のために拒否さ
れるということがあったとしても、希になる。これは、
非特定読み取り要求がもう１つのI/O 動作に干渉すると
いう可能性も少なくしている。
【００６１】ダミー装置をユティリティボリュームとし
て指定することも可能である。ダミー装置とは、ダミー
装置のアドレスと対応する物理装置が実際になくても、
そのアドレスが装置を選択する目的のために記憶コント
ローラ１８によって認識される装置である。ダミー装置
は、一方で、非特定読み取り要求を作動しなければ決し
て忙しくならず、他方で、非特定読み取り要求が実（非
ダミー）装置に対する正規のデータ要求の実行に干渉し
ないために、ユティリティボリュームの非常に有力な候
補である。
【００６２】図４及び図５を参照して、ユティリティボ
リュームで非特定読み取り要求を作動する際の利点を得
るために用いられる方法が詳細に記載されている。以下
の議論では、予備事項として、幾つかの定義が必要とな
る。
【００６３】Host - UCB CDを、記憶コントローラ１８
によって制御される装置Ｄに対するホストプロセッサの
独自の制御ブロックとする。
【００６４】CU - UCB CDを、装置Ｄに対する記憶コン
トローラ１８のユニット制御ブロックとする。
【００６５】PDLD を、装置Ｄの物理装置ロックとす
る。DLOCKd を、データ項目ｄのデータロックとする。
【００６６】DATA(D,d)を、装置Ｄの場所ｄからの非特
定読み取り要求によって読み取られるデータ項目とす
る。
【００６７】図４を参照すると、まず、ホストプロセッ
サ１２における、DATA(D,d) に対する読み取り要求のプ
ロセシングが示される。プロセスはステップ４１０で開
始する。ステップ４２０において、ホストプロセッサ１
２が非特定読み取り要求(NSRR)を用いてデータを要求し
ているかどうかが決定される。要求していないならば、
プロセシングは従来技術で知られるような通常の方法
（即ち、データが装置アドレスを用いて要求される）へ
と続く。読み取り要求が非特定読み取り要求ならば、プ
ロセシングはステップ４３０へと続く。ステップ４３０
において、ホストプロセッサ１２は記憶コントローラ１
８と対応する Host - UCB のセットから論理的に非使用
のユティリティボリュームである Host - UCB CEを選択
する。議論上、この装置を装置Ｅと称する。装置Ｅは、
システム構造に応じてダミー装置になったり、実装置に
なったりすることが可能である。
【００６８】ステップ４４０において、ホストプロセッ
サ１２は、データを要求中のホストプロセッサ１２内に
含まれるUCB で Host - UCB CEのロックを得る。これに
よって、データを要求しているホストプロセッサ１２
が、選択された装置Ｅともう１つのI/O 動作を試みよう
とするのが妨げられる。ここで、また以下の議論を通し
て、第１にロックに問い合わせ、ロックがフリー（使用
されていない）ならば、第２にロックを得る２つのステ
ップからなるプロセスは、単一のアトミック動作として
処理及び実行されなければならないことに注意すべきで
ある。当業者にとってその理由は明らかである。最後
に、ステップ４５０において、ホストプロセッサ１２は
データDATA(D,d) へアクセスするために Host - UCB CE
に対して非特定読み取り要求を出す。これは本発明のポ
イントであり、要求されているデータ、DATA(D,d) 、は
装置Ｄで（又はキャッシュ５８に）物理的に検出されて
いても、データはユティリティボリュームである装置Ｅ
で検出されるように要求されることに注意すべきであ
る。
【００６９】図５を参照すると、ホストプロセッサ１２
で開始された非特定読み取り要求が記憶コントローラ１
８でいかに作動されるかが説明されている。プロセスは
ステップ５０５で開始される。ステップ５０５に続い
て、ステップ５１０において、記憶コントローラ１８は
記憶コントローラ１８のユニット制御ブロックに基づい
て装置Ｅがフリーかどうかを決定する。 CU - UCB CEが
使用中ならば、プロセシングはステップ５２０へ続く。
ステップ５２０において、記憶コントローラ１８は、 C
U - UCB CEが使用中であるというメッセージを、チャネ
ルを介してホストプロセッサ１２へ送信する。プロセシ
ングはステップ５７０で終了し、ホストプロセッサ１２
は、要求された非特定読み取りを行う前に装置がフリー
になるのを待たなければならない。
【００７０】他方、 CU - UCB CEがフリーならば、ステ
ップ５１５において、記憶コントローラ１８は直ちに C
U - UCB CEのロックを得る。ステップ５１７において、
ホストプロセッサ１２は非特定読み取り要求を介してデ
ータを要求する。次に、ステップ５２５において、記憶
コントローラ１８は、ホストプロセッサ１２によって要
求されたDATA(D,d) が記憶コントローラ１８のキャッシ
ュ５８内に検出されるかどうかを決定する。以下の議論
では、DATA(D,d) がキャッシュ５８にある場合の動作を
説明する。この議論の後で、データがキャッシュ５８に
検出されない場合のプロセシングについて説明する。以
下の説明では、非特定読み取り要求がDASD物理装置によ
ってサービスされてもよいとしている点に注意すべきで
ある。全ての読み取り要求がキャッシュ５８を介しての
みサービスされるのを必要とする場合がある。
【００７１】データが記憶コントローラ１８のキャッシ
ュ５８で見つかると、ステップ５３５において、データ
項目ｄのデータロックがフリーかどうかが決定される。
上記のように、本発明の好ましい実施例において、記憶
コントローラ１８は、キャッシュ５８に検出されるデー
タ項目を１トラックとして定義するIBM 3990モデル3で
ある。データロックが使用中ならば、ステップ５５５に
おいて、ホストプロセッサ１２にDATA(D,d) が使用中で
あると示すメッセージを送信する。ホストプロセッサ１
２が後で再び試みることは可能だが、データロックが解
除されるまで、ホストプロセッサ１２は、同じデータが
物理装置にも検出されてもよいという事実に関わらずデ
ータへアクセスすることができない。プロセシングはス
テップ５７０において終了する。
【００７２】しかしながら、データロックがフリーなら
ば、プロセシングはステップ５５０へ続く。ステップ５
５０において、 DLOCKd が記憶コントローラ１８によっ
て得られる。次に、ステップ５６５において、読み取り
要求は、あらゆる他の読み取りヒットと同じようにキャ
ッシュ５８からサービスされる。いったんホストプロセ
ッサ１２へのデータ転送が終了すると、ステップ５８０
において、 DLOCKd はキャッシュデータトラックを備え
た他のI/O 動作を可能にするために解除される。最後
に、ステップ５９０において、 CU - UCB CEロックはユ
ティリティボリュームへの今後のアクセスを可能にする
ために解除される。プロセシングはステップ５７０にお
いて終了する。
【００７３】ステップ５２５の決定ブロックに戻ると、
DATA(D,d) がキャッシュ５８に検出されていないなら
ば、プロセシングのフローはこれから説明する第２経路
へと続く。要求されたデータ項目がキャッシュメモリ５
８に検出されていないとき、データ項目はDASD物理装置
から検索されなければならない。ステップ５３０におい
て、装置Ｄ(PDLd ) の物理装置ロックは問い合わされ
て、データがデータの存在する装置から読み取られるこ
とが可能かどうかを決定しなければならない。装置がロ
ック（PDL d が設定）されているならば、プロセシング
はステップ５４０へ続く。ステップ５４０において、記
憶コントローラ１８はDATA(D,d) が使用中であるという
メッセージをホストプロセッサ１２へ送信する。ホスト
プロセッサ１２は、DATA(D,d) を読み取る前に、物理装
置が解除されるまで待たなければならない。プロセシン
グはステップ５７０において終了する。
【００７４】PDLd がフリー（DASDがアクセスされても
よい）の場合は、プロセシングはステップ５４５へと分
岐する。ステップ５４５において、記憶コントローラ１
８はPDLd を得て、もう１つのエンティティによるDASD
への同時アクセスを防ぐ。次に、ステップ５６０におい
て、読み取り要求がDASD装置からサービスされ、データ
がチャネルを介してホストプロセッサ１２へ送信され
る。ステップ５７５において PDLd が解除され、ステッ
プ５８５において CU - UCB CEロックが解除される。プ
ロセシングはステップ５７０において終了する。
【００７５】必要なロックがフリーでないとき、動作全
体を中止する代わりに、時には非特定読み取り要求の実
行を延期してもよいことに注意すべきである。これは、
非特定読み取り要求を使用中ステータスによって単に拒
否する代わりに、遅延される再試ステータスを用いるこ
とによって達成可能である。遅延される再試ステータス
動作は、「拡張カウントキーデータアーキテクチャの定
義(Extended Count Key Data Architecture Definitio
n) 」(IBMマニュアルG066-18 、1991年IBM 社発行) に
記載されている。これは、遅延される再試ステータス動
作に関する参考文献である。
【００７６】本明細書に記載される本発明は、いくつか
の利点の中から、とりわけデータ転送動作を同時に処理
するための能力を提供している。例えば、非特定読み取
り要求がキャッシュを介してサービスされているとき、
双方の転送動作が同じ物理装置又は同じ物理装置のデー
タイメージへアクセスしていても、他の（特定又は非特
定）データ要求は並行して実行されてもよい。もう１つ
の例として、非特定読み取り要求がDASD装置からサービ
スされているとき、非特定読み取り要求によってアクセ
スされる装置と同じ物理装置のキャッシュデータイメー
ジにアクセスする他のデータ要求は並行して処理される
ことができる。
【００７７】
【発明の効果】本発明は上記より構成され、データ処理
システムにおいてデータ記憶サブシステムを効率的に管
理するための方法が提供される。
【図面の簡単な説明】
【図１】本発明の方法及び装置を実行するために使用さ
れるデータ処理システムの外観図である。
【図２】本発明のデータ処理システムにおける記憶コン
トローラのブロック図である。
【図３】本発明の記憶コントローラ内に含まれる記憶経
路プロセッサのブロック図である。
【図４】ホストプロセッサがI/O 要求を作動するプロセ
スを示す高度な論理フローチャートである。
【図５】記憶コントローラが接続されたホストプロセッ
サから生じるI/O 要求を作動するプロセスを示す高度な
論理フローチャートである。
【符号の説明】
１０ データ処理システム １２ ホストプロセッサ １８ 記憶コントローラ ２０、２２、２４、２６ ＤＡＳＤ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウイリアム フランク ミッカ アメリカ合衆国85718、アリゾナ州タクソ ン、イースト ラエスパルダ 3921 (72)発明者 ケネス マイケル ナギン イスラエル国32447、ヒアファ、メンデリ ６エイ (72)発明者 ヨラム ノヴィック イスラエル国32922、ハイファ、ゴット レヴィン ストリート 14 (72)発明者 ウディ ニムロド ロティックス イスラエル国54562、ハイファ、シュナミ ト フォーティーン ストリート（番地な し) (72)発明者 アレキサンダー ウィノカー イスラエル国35434、ハイファ、ドライフ ァスストリート 23 (72)発明者 エフレイム ゼイドナー イスラエル国26272、キルヤト チャイム、 ミヴツァ カデシュ ４

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１つのホストシステム、前記
    ホストシステムへ接続される記憶コントローラ、前記記
    憶コントローラへ接続される複数のデータ記憶装置を有
    するデータ処理システムにおいて、前記ホストシステム
    が前記データ記憶装置の各々にホストユニット制御ブロ
    ックを維持し、前記記憶コントローラが前記データ記憶
    装置の各々にコントローラ装置制御ブロックを維持し、
    前記ホストシステムからのデータレコードに読み取り要
    求をサービスするための方法であって、 データレコードのために前記ホストシステムにおいて非
    特定読み取り要求を生成するステップと、 非使用状態にあるデータ記憶装置を表すように決定され
    る前記ホストユニット制御ブロックの内の１つを選択す
    るステップと、 前記選択されたホストユニット制御ブロックをロックす
    るステップと、 前記非特定読み取り要求を前記記憶コントローラへ伝送
    するステップと、 から成る読み取り要求サービス方法。
  2. 【請求項２】 前記記憶コントローラがキャッシュメモ
    リを更に含み、前記キャッシュメモリがキャッシュメモ
    リ内に含まれるデータ項目に対応するデータロックを有
    し、 前記非使用のホストユニット制御ブロックに対応する前
    記コントローラユニット制御ブロックの内の１つを検出
    するステップと、 前記対応するコントローラユニット制御ブロックが非使
    用状態にあるデータ記憶装置を表すかどうかを決定する
    ステップと、 前記対応するコントローラユニット制御ブロックが非使
    用状態にあるという決定に応じて、前記対応するコント
    ローラユニット制御ブロックをロックするステップと、 前記データレコードを含む前記データ項目が前記キャッ
    シュメモリ内に検出されるかどうかを決定するステップ
    と、 前記データ項目がキャッシュメモリにあるという決定に
    応じて、前記データ項目に対応する前記データロックが
    フリーかどうかを決定するステップと、 前記データ項目に対応する前記データロックがフリーで
    あるという決定に応じて、前記データ項目に対応する前
    記データロックをロックするための手段と、 前記対応するコントローラユニット制御ブロックが非使
    用状態にあり、前記データ項目がキャッシュメモリにあ
    り、前記データ項目に対応する前記データロックがフリ
    ーである場合に、前記データレコードを前記記憶コント
    ローラから前記ホストシステムへ転送するステップと、 前記データ項目に対応する前記データロックを解除する
    ステップと、 前記対応するコントローラユニット制御ブロックを解除
    するステップと、 を更に含む請求項１に記載の読み取り要求サービス方
    法。
  3. 【請求項３】 前記記憶コントローラが各データ記憶装
    置に対応する物理装置ロックを更に維持し、 前記非使用のホストユニット制御ブロックに対応する前
    記コントローラユニット制御ブロックの内の１つを検出
    するステップと、 前記対応するコントローラユニット制御ブロックが非使
    用状態のデータ記憶装置を表すかどうかを決定するステ
    ップと、 前記対応するコントローラユニット制御ブロックが非使
    用状態にあるという決定に応じて、前記対応するコント
    ローラユニット制御ブロックをロックするステップと、 前記データレコードを含む前記データ記憶装置の内の１
    つに対応する前記物理装置ロックがフリーかどうかを決
    定するステップと、 前記データレコードを含む前記物理装置に対応する前記
    物理装置ロックがフリーであるという決定に応じて、前
    記物理装置ロックをロックするステップと、 前記対応するコントローラユニット制御ブロックが非使
    用状態にあり、前記データレコードを含む前記物理装置
    に対応する前記物理装置ロックがフリーである場合に、
    前記データレコードを前記データ記憶装置から前記ホス
    トシステムへ転送するステップと、 前記データレコードを含む前記物理装置に対応する前記
    物理装置ロックを解除するステップと、 前記対応するコントローラユニット制御ブロックを解除
    するステップと、 を更に含む請求項１に記載の読み取り要求サービス方
    法。
  4. 【請求項４】 前記対応するコントローラユニット制御
    ブロックが非使用状態にあるデータ記憶装置を表すかど
    うかを決定するステップと、前記対応するコントローラ
    ユニット制御ブロックをロックするステップと、が単一
    のアトミック動作として達成される請求項２に記載の読
    み取り要求サービス方法。
  5. 【請求項５】 前記対応するコントローラユニット制御
    ブロックが非使用状態にあるデータ記憶装置を表すかど
    うかを決定するステップと、前記対応するコントローラ
    ユニット制御ブロックをロックするステップと、が単一
    のアトミック動作として達成される請求項３に記載の読
    み取り要求サービス方法。
  6. 【請求項６】 前記データ項目に対応する前記データロ
    ックがフリーかどうかを決定するステップと、前記デー
    タ項目に対応する前記データロックをロックするステッ
    プと、が単一のアトミック動作として達成される請求項
    ２に記載の読み取り要求サービス方法。
  7. 【請求項７】 前記データレコードを含む前記データ記
    憶装置の内の１つに対応する前記物理装置ロックがフリ
    ーかどうかを決定するステップと、前記物理装置ロック
    をロックするステップと、が単一のアトミック動作とし
    て達成される請求項３に記載の読み取り要求サービス方
    法。
  8. 【請求項８】 前記データ項目がデータのトラックであ
    る請求項２に記載の読み取り要求サービス方法。
  9. 【請求項９】 ホストプロセッサで生成され、記憶コン
    トローラへ伝送されるデータレコードに対して読み取り
    要求をサービスするための方法であって、前記読み取り
    要求が選択された非使用のホストユニット制御ブロック
    を含み、前記記憶コントローラが複数のデータ記憶装置
    へ接続され、前記記憶コントローラがキャッシュメモリ
    を含み、前記キャッシュメモリが前記キャッシュメモリ
    内に含まれるデータ項目に対応するデータロックを有
    し、更に、前記記憶コントローラが各データ記憶装置に
    対応する物理装置ロックを維持し、 前記非使用のホストユニット制御ブロックに対応する前
    記コントローラユニット制御ブロックの内の１つを検出
    するステップと、 前記対応するコントローラユニット制御ブロックが非使
    用状態にあるデータ記憶装置を表すかどうかを決定する
    ステップと、 前記対応するコントローラユニット制御ブロックが非使
    用状態にあるという決定に応じて、前記対応するコント
    ローラユニット制御ブロックをロックするステップと、 前記データレコードを含む前記データ項目が前記キャッ
    シュメモリ内に検出されるかどうかを決定するステップ
    と、 前記データ項目が前記キャッシュメモリにあるという決
    定に応じて、前記データ項目に対応する前記データロッ
    クがフリーかどうかを決定し、フリーであれば、前記デ
    ータレコードを前記キャッシュから前記ホストシステム
    へ転送するステップと、 前記データ項目が前記キャッシュメモリにないという決
    定に応じて、前記データレコードを含む前記データ記憶
    装置の内の１つに対応する前記物理装置ロックがフリー
    かどうかを決定し、フリーであれば、前記データレコー
    ドを前記データ記憶装置から前記ホストシステムへ転送
    するステップと、 前記対応するコントローラユニット制御ブロックを解除
    するステップと、 から成る読み取り要求サービス方法。
  10. 【請求項１０】 前記データ項目に対応する前記データ
    ロックがフリーでないと決定されるか、或いは、前記デ
    ータレコードを含む前記データ記憶装置の内の１つに対
    応する前記物理装置ロックがフリーでないと決定される
    とき、前記データロックがフリーになるか、或いは、前
    記物理装置ロックがフリーになるまで、前記非特定読み
    取り要求の実行を延期するステップを含む、請求項９に
    記載の読み取り要求サービス方法。
  11. 【請求項１１】 前記第１読み取り要求のデータ記憶装
    置と同じデータ記憶装置へアクセスする前記非特定読み
    取り要求と並行して、第２読み取り要求を実行するステ
    ップを更に含む、請求項９に記載の読み取り要求サービ
    ス方法。
  12. 【請求項１２】 前記第１読み取り要求のキャッシュメ
    モリと同じキャッシュメモリへアクセスする前記非特定
    読み取り要求と並行して、第２読み取り要求を実行する
    ステップを更に含む、請求項９に記載の読み取り要求サ
    ービス方法。
  13. 【請求項１３】 データ処理システムであって、 少なくとも１つのホストコンピュータと、前記ホストコ
    ンピュータの各々が複数のホストユニット制御ブロック
    を維持しており、 複数の直接アクセス記憶装置及び１つの記憶コントロー
    ラを含む記憶サブシステムと、前記記憶コントローラが
    複数の直接アクセス記憶装置の各々とホストコンピュー
    タの各々とへ接続されており、 データレコードのために前記ホストシステムにおいて非
    特定読み取り要求を生成するための手段と、 非使用状態にあるデータ記憶装置を表すように決定され
    た前記ホストユニット制御ブロックの内の１つを選択す
    るための手段と、 前記選択されたホストユニット制御ブロックをロックす
    るための手段と、 前記非特定読み取り要求を前記記憶コントローラへ伝送
    するための手段と、 から成るデータ処理システム。
  14. 【請求項１４】 前記記憶コントローラ内のキャッシュ
    メモリと、前記キャッシュメモリが前記キャッシュメモ
    リ内に含まれるデータのサブセットに対応するデータロ
    ックを有しており、 前記非使用ホストユニット制御ブロックに対応する前記
    コントローラユニット制御ブロックの内の１つを検出す
    るための手段と、 前記対応するコントローラユニット制御ブロックが非使
    用状態にあるデータ記憶装置を表すかどうかを決定する
    ための手段と、 前記対応するコントローラユニット制御ブロックが非使
    用状態にあるという決定に応じて、前記対応するコント
    ローラユニット制御ブロックをロックするための手段
    と、 前記データレコードが前記キャッシュメモリ内に検出さ
    れるかどうかを決定するための手段と、 前記データレコードがキャッシュメモリにあるという決
    定に応じて、前記データレコードに対応する前記データ
    ロックがフリーかどうかを決定するための手段と、 前記データレコードに対応する前記データロックがフリ
    ーであるという決定に応じて、前記データレコードに対
    応する前記データロックをロックするための手段と、 前記対応するコントローラユニット制御ブロックが非使
    用状態にあり、前記データレコードがキャッシュメモリ
    にあり、前記データレコードに対応する前記データロッ
    クがフリーである場合に、前記データレコードを前記記
    憶コントローラから前記ホストコンピュータへ転送する
    ための手段と、 前記データレコードに対応する前記データロックを解除
    するための手段と、 前記対応するコントローラユニット制御ブロックを解除
    するための手段と、 を更に含む請求項１３に記載のデータ処理システム。
  15. 【請求項１５】 前記記憶コントローラ内に維持される
    各直接アクセス記憶装置に対応する物理装置ロックと、 前記非使用のホストユニット制御ブロックに対応する前
    記コントローラユニット制御ブロックの内の１つを検出
    するための手段と、 前記対応するコントローラユニット制御ブロックが非使
    用状態にある直接アクセス記憶装置を表すかどうかを決
    定するための手段と、 前記対応するコントローラユニット制御ブロックが非使
    用状態にあるという決定に応じて、前記対応するコント
    ローラユニット制御ブロックをロックするための手段
    と、 前記データレコードを含む前記直接アクセス記憶装置の
    内の１つに対応する前記物理装置ロックがフリーかどう
    かを決定するための手段と、 前記データレコードを含む前記直接アクセス記憶装置に
    対応する前記物理装置ロックがフリーであるという決定
    に応じて、前記物理装置ロックをロックするための手段
    と、 前記対応するコントローラユニット制御ブロックが非使
    用状態にあり、前記データレコードを含む前記物理装置
    に対応する前記物理装置ロックがフリーであるという決
    定に応じて、前記データレコードを前記直接アクセス記
    憶装置から前記ホストコンピュータへ転送するための手
    段と、 前記データレコードを含む前記物理装置に対応する前記
    物理装置ロックを解除するための手段と、 前記対応するコントローラユニット制御ブロックを解除
    するための手段と、 を更に含む請求項１３に記載のデータ処理システム。
JP6025603A 1993-04-01 1994-02-23 読み取り要求サービス方法及びデ−タ処理システム Expired - Lifetime JP2769429B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/041,376 US5493724A (en) 1993-04-01 1993-04-01 Locking a non-busy device for accessing a data record stored on another device
US041376 1993-04-01

Publications (2)

Publication Number Publication Date
JPH06309105A true JPH06309105A (ja) 1994-11-04
JP2769429B2 JP2769429B2 (ja) 1998-06-25

Family

ID=21916183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6025603A Expired - Lifetime JP2769429B2 (ja) 1993-04-01 1994-02-23 読み取り要求サービス方法及びデ−タ処理システム

Country Status (2)

Country Link
US (1) US5493724A (ja)
JP (1) JP2769429B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5606679A (en) * 1995-02-28 1997-02-25 International Business Machines Corporation Method for optimal retrieval of non-volume-specific data
US5692155A (en) * 1995-04-19 1997-11-25 International Business Machines Corporation Method and apparatus for suspending multiple duplex pairs during back up processing to insure storage devices remain synchronized in a sequence consistent order
US5974389A (en) * 1996-03-01 1999-10-26 Clark; Melanie Ann Medical record management system and process with improved workflow features
US5867648A (en) * 1996-10-09 1999-02-02 General Signal Corporation High speed heterogeneous coupling of computer systems using channel-to-channel protocol
US5802547A (en) * 1996-10-15 1998-09-01 International Business Machines Corporation Data storage system with streamlined data exchange path to cached data
US6101588A (en) * 1997-09-25 2000-08-08 Emc Corporation Device level busy arrangement for mass storage subsystem including a plurality of devices
US6493804B1 (en) 1997-10-01 2002-12-10 Regents Of The University Of Minnesota Global file system and data storage device locks
US6185638B1 (en) * 1998-10-07 2001-02-06 International Business Machines Corporation Method and system for dynamically assigning addresses to an input/output device
US6170023B1 (en) * 1998-10-07 2001-01-02 International Business Machines Corporation System for accessing an input/output device using multiple addresses
US6240467B1 (en) * 1998-10-07 2001-05-29 International Business Machines Corporation Input/output operation request handling in a multi-host system
US7233977B2 (en) * 1998-12-18 2007-06-19 Emc Corporation Messaging mechanism employing mailboxes for inter processor communications
US6349350B1 (en) * 1999-05-04 2002-02-19 International Business Machines Corporation System, method, and program for handling failed connections in an input/output (I/O) system
US7743180B2 (en) * 2004-08-10 2010-06-22 International Business Machines Corporation Method, system, and program for managing path groups to an input/output (I/O) device
US20060036790A1 (en) * 2004-08-10 2006-02-16 Peterson Beth A Method, system, and program for returning attention to a processing system requesting a lock
US7349903B2 (en) * 2004-11-17 2008-03-25 International Business Machines Corporation Apparatus, system, and method for an alternate lock facility connection path

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4430701A (en) * 1981-08-03 1984-02-07 International Business Machines Corporation Method and apparatus for a hierarchical paging storage system
US4493028A (en) * 1982-02-02 1985-01-08 International Business Machines Corporation Dual mode I/O
US4939644A (en) * 1983-05-19 1990-07-03 Data General Corporation Input/output controller for controlling the sequencing of the execution of input/output commands in a data processing system
US4819159A (en) * 1986-08-29 1989-04-04 Tolerant Systems, Inc. Distributed multiprocess transaction processing system and method
US5161227A (en) * 1989-11-13 1992-11-03 International Business Machines Corporation Multilevel locking system and method
AU650242B2 (en) * 1989-11-28 1994-06-16 International Business Machines Corporation Methods and apparatus for dynamically managing input/output (I/O) connectivity
US5218695A (en) * 1990-02-05 1993-06-08 Epoch Systems, Inc. File server system having high-speed write execution
AU633724B2 (en) * 1990-06-29 1993-02-04 Digital Equipment Corporation Interlock queueing
US5261069A (en) * 1990-08-13 1993-11-09 Hewlett-Packard Company Method of maintaining consistency of cached data in a database system
US5325523A (en) * 1991-04-10 1994-06-28 International Business Machines Corporation Method for deleting objects from library resident optical disks by accumulating pending delete requests
US5287459A (en) * 1991-10-03 1994-02-15 International Business Machines Corporation Method and apparatus for reducing response time in automated library data retrieval systems

Also Published As

Publication number Publication date
JP2769429B2 (ja) 1998-06-25
US5493724A (en) 1996-02-20

Similar Documents

Publication Publication Date Title
EP0071719B1 (en) Data processing apparatus including a paging storage subsystem
US4533995A (en) Method and system for handling sequential data in a hierarchical store
US6055603A (en) Method and apparatus for performing pre-request operations in a cached disk array storage system
EP0117408B1 (en) Method and mechanism for load balancing in a multiunit system
US6772283B2 (en) Disk control device and method processing variable-block and fixed-block accesses from host devices
US7047322B1 (en) System and method for performing conflict resolution and flow control in a multiprocessor system
US7814270B2 (en) Storage systems and methods of controlling cache memory of storage systems
US4875155A (en) Peripheral subsystem having read/write cache with record access
US5940856A (en) Cache intervention from only one of many cache lines sharing an unmodified value
US6848034B2 (en) Dense server environment that shares an IDE drive
US5946709A (en) Shared intervention protocol for SMP bus using caches, snooping, tags and prioritizing
US5606679A (en) Method for optimal retrieval of non-volume-specific data
JP2769429B2 (ja) 読み取り要求サービス方法及びデ−タ処理システム
JPH0727495B2 (ja) データ転送方法
JPH0458051B2 (ja)
EP0978044A2 (en) Method and apparatus for reordering commands and restoring data to original command order
US20060230240A1 (en) Inter-processor communication method using a shared cache memory in a storage system
US20040088459A1 (en) Shared peripheral architecture
JPS5876956A (ja) バッファ記憶付きディスク・システム
JPH034940B2 (ja)
JPH0241054B2 (ja)
JPH07152491A (ja) 仮想ディスクシステム
US8762636B2 (en) Data storage system having a global cache memory distributed among non-volatile memories within system disk drives
US5694570A (en) Method and system of buffering data written to direct access storage devices in data processing systems
US20050240724A1 (en) Disk array device and cache control method for disk array device