JPH06303140A - Waveform synthesis circuit and reproduction device - Google Patents

Waveform synthesis circuit and reproduction device

Info

Publication number
JPH06303140A
JPH06303140A JP5091022A JP9102293A JPH06303140A JP H06303140 A JPH06303140 A JP H06303140A JP 5091022 A JP5091022 A JP 5091022A JP 9102293 A JP9102293 A JP 9102293A JP H06303140 A JPH06303140 A JP H06303140A
Authority
JP
Japan
Prior art keywords
circuit
output
inverting
generating
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5091022A
Other languages
Japanese (ja)
Inventor
Yukio Kamiya
幸男 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP5091022A priority Critical patent/JPH06303140A/en
Publication of JPH06303140A publication Critical patent/JPH06303140A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)

Abstract

PURPOSE:To make the circuit small and to reduce the cost by applying time division multiplex to plural input data strings and converting them into analog signals and then limiting the band. CONSTITUTION:A digital data string is inputted respectively to input terminals 30, 31, and a selection circuit 34 selects the data string from the input terminals 30, 32 under the control of a control circuit 36 and multiplexes the string on a time axis. A D/A converter 38 converts. output data from the circuit 34 into an analog signal according to a clock from a clock generating circuit 40. An LPF 42 applies band limit to an analog output of the D/A converter 38 to provide an output to an output terminal 44. The cut-off frequency of the LPF 42 depends on a transfer rate of the digital data string received by the input terminals 30, 32. Through the constitution above, waveform synthesis by digital arithmetic operation is attained with a small scale circuit and small size and low cost are attained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、波形合成回路及びこれ
を利用した再生装置に関し、より具体的には、ディジタ
ル式波形合成回路、及びこれを特殊再生時のヘッド・ト
レースに利用した再生装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a waveform synthesizing circuit and a reproducing apparatus using the same, and more specifically, a digital waveform synthesizing circuit and a reproducing apparatus using the same for a head trace during special reproduction. Regarding

【0002】[0002]

【従来の技術】マイクロコンピュータ及び小型コンピュ
ータの普及に伴い、各種の信号がディジタル処理される
ようになっている。例えば、オーディオ信号なども、記
録再生や編集、特殊効果などの分野で広くディジタル処
理の対象とされている。また、各種の制御信号、例えば
帰還制御信号も、ディジタル的に処理されるようにな
り、中間的にはディジタル信号のままで波形合成、即
ち、加減算するのが好都合になってきている。
2. Description of the Related Art With the spread of microcomputers and small computers, various signals have been digitally processed. For example, audio signals are widely subjected to digital processing in the fields of recording / playback, editing, special effects and the like. In addition, various control signals, for example, feedback control signals have also been digitally processed, and it has become convenient to perform waveform synthesis, that is, addition and subtraction with digital signals in the middle.

【0003】図2は、2つのディジタル・データ列(例
えば、PCMオーディオ信号)を波形合成する従来の回
路の概略構成ブロック図を示す。入力端子10,12に
はそれぞれディジタル・データ列が入力する。その2つ
の入力データは、係数器14,16で所定係数を重み付
けされた後、加減算回路18に入力し、加算又は減算さ
れる。これにより、2つの入力をディジタル的に波形合
成した信号が得られる。加減算回路18の出力はD/A
変換器20によりアナログ信号に変換され、ローパス・
フィルタ(LPF)22により帯域制限されて、出力端
子24に出力される。
FIG. 2 shows a schematic block diagram of a conventional circuit for waveform-synthesizing two digital data strings (for example, PCM audio signal). Digital data strings are input to the input terminals 10 and 12, respectively. The two input data are weighted with predetermined coefficients by the coefficient multipliers 14 and 16, and then input to the addition / subtraction circuit 18 to be added or subtracted. As a result, a signal obtained by digitally combining the waveforms of the two inputs can be obtained. The output of the adder / subtractor circuit 18 is D / A
Converted to an analog signal by the converter 20,
The band is limited by the filter (LPF) 22 and output to the output terminal 24.

【0004】また、係数器14,16の出力を個別のD
/A変換器でアナログ信号に変換してから、アナログ加
減算器によりアナログ的に加減算する回路も知られてい
る。
In addition, the outputs of the coefficient multipliers 14 and 16 are individually D
There is also known a circuit in which an analog signal is converted by an / A converter and then analog addition / subtraction is performed by an analog adder / subtractor.

【0005】このような波形合成回路はまた、ビデオ・
テープ・レコーダ(VTR)のようなヘリカル走査式磁
気記録再生装置のヘッド・トレース制御、特に特殊再生
時のヘッド・トレース制御に利用されている。図3は、
その従来例の概略構成ブロック図を示す。
Such a waveform synthesis circuit is also used for video
It is used for head trace control of a helical scanning type magnetic recording / reproducing apparatus such as a tape recorder (VTR), particularly for head trace control during special reproduction. Figure 3
The schematic block diagram of the conventional example is shown.

【0006】図3において、磁気ヘッド110は、ヘッ
ド変位機構(例えば、バイモルフ)112により図示し
ない回転ドラムの回転軸線方向に変位自在である。磁気
テープ114の走行速度及び回転ドラムの回転速度を一
定に保ったまま又は少ない変動で、ヘッド変位機構11
2の駆動信号により所定範囲内でヘッド・トレースを精
密に制御できる。
In FIG. 3, the magnetic head 110 is displaceable in the direction of the rotation axis of a rotating drum (not shown) by a head displacement mechanism (for example, bimorph) 112. With the traveling speed of the magnetic tape 114 and the rotating speed of the rotating drum kept constant or with little fluctuation, the head displacement mechanism 11
The head drive can be precisely controlled within a predetermined range by the drive signal of 2.

【0007】回転ドラムに対する磁気ヘッド110の位
置を示す信号が位置情報算出回路116に印加されてい
る。位置情報算出回路116は、磁気ヘッド110が回
転ドラム上で所定位置(例えば、可動範囲の端部)に到
達すると、リセット信号118を発生する。
A signal indicating the position of the magnetic head 110 with respect to the rotary drum is applied to the position information calculation circuit 116. The position information calculation circuit 116 generates a reset signal 118 when the magnetic head 110 reaches a predetermined position (for example, the end of the movable range) on the rotating drum.

【0008】鋸波発生回路120は、リセット信号11
8によりリセットされる一定傾きの鋸波となるディジタ
ル・データを発生し、符号付き係数器122は、鋸波発
生回路120の出力に正又は負の符号付きの係数を乗算
する。また、固定レベル発生回路124は一定レベルの
ディジタル・データを発生し、符号付き係数器126
は、固定レベル発生回路124の出力に正又は負の符号
付きの係数を乗算する。
The sawtooth wave generation circuit 120 has a reset signal 11
The digital data which is a sawtooth wave having a constant slope reset by 8 is generated, and the signed coefficient unit 122 multiplies the output of the sawtooth wave generation circuit 120 by a coefficient with a positive or negative sign. Further, the fixed level generation circuit 124 generates a fixed level of digital data, and a signed coefficient unit 126
Multiplies the output of the fixed level generation circuit 124 by a coefficient with a positive or negative sign.

【0009】入力端子128には、磁気テープ114の
走行速度情報が入力しており、制御回路130は、当該
入力端子128からのテープ走行速度情報に従い、符号
付き係数器122,126の発生する係数値及びその符
号(正又は負)を制御する。制御回路130は例えば、
走再生速度や再生方向に応じて、予め決められた符号付
き係数を符号付き係数器122,126に設定する。
The running speed information of the magnetic tape 114 is input to the input terminal 128, and the control circuit 130 generates the coefficients of the coefficient units 122 and 126 according to the tape running speed information from the input terminal 128. Controls the number and its sign (positive or negative). The control circuit 130 is, for example,
Predetermined signed coefficients are set in the signed coefficient units 122 and 126 according to the running reproduction speed and the reproduction direction.

【0010】加算器132は符号付き係数器122,1
26の出力をディジタル加算し、D/A変換器134は
加算器132のディジタル出力をアナログ信号に変換す
る。LPF136はD/A変換器134の出力を帯域制
限し、駆動回路138がLPF136の出力に従いヘッ
ド変位機構112を駆動する。
The adder 132 is a signed coefficient unit 122, 1
The output of 26 is digitally added, and the D / A converter 134 converts the digital output of the adder 132 into an analog signal. The LPF 136 limits the band of the output of the D / A converter 134, and the drive circuit 138 drives the head displacement mechanism 112 according to the output of the LPF 136.

【0011】この制御ループにより、記録時とは異なる
テープ走行速度で磁気テープ114を走行させたときで
も、磁気ヘッド110が記録トラックを正しくトレース
するように、回転ドラム上での磁気ヘッド110の位置
を制御できる。
With this control loop, the position of the magnetic head 110 on the rotating drum is set so that the magnetic head 110 traces a recording track correctly even when the magnetic tape 114 is run at a tape running speed different from that during recording. Can be controlled.

【0012】[0012]

【発明が解決しようとする課題】しかし、図2に示す波
形合成回路では、ディジタル加減算回路18が、回路部
品数の多いかなり大きな回路であるという欠点がある。
図3に示す従来例では、これに加えて更に、符号付き係
数器122,124が大きな回路になることから、小型
化及び低価格化が困難という欠点がある。
However, the waveform synthesizing circuit shown in FIG. 2 has a drawback in that the digital adding / subtracting circuit 18 is a considerably large circuit having many circuit components.
In the conventional example shown in FIG. 3, in addition to this, since the signed coefficient units 122 and 124 are large circuits, there is a drawback that downsizing and cost reduction are difficult.

【0013】本発明は、これらの問題点を克服する波形
合成回路及び再生装置を提示することを目的とする。
An object of the present invention is to provide a waveform synthesizing circuit and a reproducing device that overcome these problems.

【0014】[0014]

【課題を解決するための手段】本発明に係る波形合成回
路は、複数の入力データ列を指定の時間割合で時分割多
重化する多重化手段と、当該多重化手段のディジタル出
力をアナログ信号に変換するD/A変換手段と、当該D
/A変換手段の出力を帯域制限する帯域制限手段とから
なることを特徴とする。
A waveform synthesizing circuit according to the present invention comprises a multiplexing means for time-division multiplexing a plurality of input data sequences at a designated time ratio, and a digital output of the multiplexing means into an analog signal. D / A conversion means for converting and the D
It is characterized by comprising band limiting means for band limiting the output of the / A converting means.

【0015】本発明に係る再生装置は、回転ドラム上で
磁気ヘッドを所定方向に変位させるヘッド変位機構を具
備する再生装置であって、記録媒体上の記録パターンに
対する当該磁気ヘッドの相対位置から算出されるリセッ
ト信号を基準に鋸波データを発生する鋸波発生手段と、
当該鋸波発生手段の出力を反転する第1の反転手段と、
固定データを発生する固定データ発生手段と、当該固定
データ発生手段の出力を反転する第2の反転手段と、ゼ
ロ・レベル・データを発生するゼロ・レベル発生手段
と、当該鋸波発生手段、当該第1の反転手段、当該固定
データ発生手段、当該第2の反転手段及び当該ゼロ・レ
ベル発生手段の各出力を時分割多重化する多重化手段
と、記録媒体の走行速度情報に従い当該多重化手段を制
御する制御手段とを具備することを特徴とする。
A reproducing apparatus according to the present invention is a reproducing apparatus having a head displacement mechanism for displacing a magnetic head in a predetermined direction on a rotating drum, and is calculated from a relative position of the magnetic head with respect to a recording pattern on a recording medium. A sawtooth wave generating means for generating sawtooth wave data with reference to a reset signal
First inverting means for inverting the output of the sawtooth wave generating means,
Fixed data generating means for generating fixed data, second inverting means for inverting the output of the fixed data generating means, zero level generating means for generating zero level data, the sawtooth wave generating means, Multiplexing means for time-division multiplexing the outputs of the first inverting means, the fixed data generating means, the second inverting means, and the zero level generating means, and the multiplexing means according to the traveling speed information of the recording medium. And a control means for controlling.

【0016】[0016]

【作用】上記手段により、所望の割合で複数の入力を波
形合成できる。上記多重化手段は基本的にスイッチ手段
で構成できるので、小さいな回路で実現でき、従って、
回路全体も小さくできる。
By the above means, a plurality of inputs can be combined in waveform at a desired ratio. Since the above-mentioned multiplexing means can be basically constituted by the switch means, it can be realized by a small circuit, and therefore,
The entire circuit can be made smaller.

【0017】[0017]

【実施例】以下、図面を参照して本発明の実施例を説明
する。
Embodiments of the present invention will be described below with reference to the drawings.

【0018】図1は、波形合成回路に関する本発明の位
置実施例の概略構成ブロック図を示す。
FIG. 1 shows a schematic block diagram of a position embodiment of the present invention relating to a waveform synthesizer circuit.

【0019】図1において、入力端子30,32にはそ
れぞれディジタル・データ列が入力し、選択回路34
は、制御回路36の制御下で、入力端子30,32から
のデータ列を選択して時間軸上で多重化する。即ち、よ
り大きな重みを持たせたいときには、長い時間選択し、
逆に、より少ない重みを持たせたいときには、より短い
時間選択する。
In FIG. 1, digital data strings are input to the input terminals 30 and 32, respectively, and the selection circuit 34 is selected.
Under the control of the control circuit 36, selects the data strings from the input terminals 30 and 32 and multiplexes them on the time axis. That is, if you want to give more weight, select a long time,
On the contrary, when it is desired to give a smaller weight, a shorter time is selected.

【0020】D/A変換器38は、クロック発生回路4
0からのクロックに従い、選択回路34の出力データを
アナログ信号に変換する。ローパス・フィルタ(LP
F)42は、D/A変換器38のアナログ出力を帯域制
限し、出力端子44に出力する。LPF42のカットオ
フ周波数は、入力端子30,32に入力するディジタル
・データ列の転送レートに応じて決定される。
The D / A converter 38 is used in the clock generation circuit 4
According to the clock from 0, the output data of the selection circuit 34 is converted into an analog signal. Low-pass filter (LP
F) 42 band-limits the analog output of the D / A converter 38 and outputs it to the output terminal 44. The cutoff frequency of the LPF 42 is determined according to the transfer rate of the digital data string input to the input terminals 30 and 32.

【0021】図3及び図4を参照し、入力端子30,3
2に入力するデータ列を均等に波形合成する場合の動作
を説明する。図3はディジタル・データ列として図示し
たタイミング図であり、図3(a)は入力端子30に入
力するデータ列、同(b)は入力端子32に入力するデ
ータ列、同(c)は選択回路34の出力データ列を示
す。図3(d)は選択回路34の選択制御信号を示し、
選択回路34は、”L”(又は”0”)のとき入力端子
30からのデータ列を選択し、”H”(又は”1”)の
とき入力端子32からのデータ列を選択する。
Referring to FIGS. 3 and 4, the input terminals 30, 3
The operation in the case of uniformly synthesizing the waveform of the data string input to 2 will be described. FIG. 3 is a timing chart shown as a digital data string. FIG. 3 (a) is a data string input to the input terminal 30, FIG. 3 (b) is a data string input to the input terminal 32, and FIG. The output data string of the circuit 34 is shown. FIG. 3D shows a selection control signal of the selection circuit 34,
The selection circuit 34 selects the data string from the input terminal 30 when it is "L" (or "0"), and selects the data string from the input terminal 32 when it is "H" (or "1").

【0022】図4は、各データをその大きさに応じたレ
ベルで表示するタイミング図である。図4(a)は入力
端子30に入力するデータ列、同(b)は入力端子32
に入力するデータ列、同(c)は選択回路34の出力デ
ータ列を示す。図4(d)は、同(c)に示すデータ列
に対する出力端子44の出力信号波形を示す。図4
(e)は、D/A変換器38に対するクロック信号を示
す。
FIG. 4 is a timing chart for displaying each data at a level according to its size. FIG. 4A shows a data string input to the input terminal 30, and FIG. 4B shows an input terminal 32.
The data string input to the same, and (c) shows the output data string of the selection circuit 34. FIG. 4D shows an output signal waveform of the output terminal 44 for the data string shown in FIG. Figure 4
(E) shows a clock signal for the D / A converter 38.

【0023】図4(a),(b),(d)から分かるよ
うに、本実施例により、入力端子30,32のディジタ
ル入力を平均化したアナログ信号を得ることができる。
As can be seen from FIGS. 4 (a), 4 (b) and 4 (d), according to this embodiment, an analog signal obtained by averaging the digital inputs of the input terminals 30 and 32 can be obtained.

【0024】ここでは、2つのディジタル入力を1:1
で加算した場合を説明したが、任意の割合で加算する場
合も、同様である。減算も選択できるようにするには、
次に説明するように、入力端子30,32の入力データ
を符号反転する反転回路を設け、選択回路34を4入力
の選択手段とすればよい。
Here, the two digital inputs are 1: 1.
Although the case where the addition is performed has been described, the same applies when the addition is performed at an arbitrary ratio. To be able to select subtraction,
As described below, an inverting circuit for inverting the sign of the input data of the input terminals 30 and 32 may be provided, and the selecting circuit 34 may be a 4-input selecting means.

【0025】図6は、図3に示した従来例に対応する本
発明の実施例の概略構成ブロック図を示す。
FIG. 6 shows a schematic block diagram of an embodiment of the present invention corresponding to the conventional example shown in FIG.

【0026】図6において、磁気ヘッド150は、磁気
ヘッド110と同様に、ヘッド変位機構152により図
示しない回転ドラムの回転軸線方向に変位自在である。
磁気テープ154の走行速度及び回転ドラムの回転速度
を一定に保ったまま又は少ない変動で、ヘッド変位機構
152の駆動信号により所定範囲内でヘッド・トレース
を精密に制御できる。
In FIG. 6, like the magnetic head 110, the magnetic head 150 is displaceable in the direction of the rotation axis of the rotating drum (not shown) by the head displacement mechanism 152.
The head trace can be precisely controlled within a predetermined range by the drive signal of the head displacement mechanism 152 while keeping the running speed of the magnetic tape 154 and the rotating speed of the rotating drum constant or with little fluctuation.

【0027】回転ドラムに対する磁気ヘッド150の位
置を示す信号が位置情報算出回路156に印加されてい
る。位置情報算出回路156は、磁気ヘッド150が回
転ドラム上で所定位置(例えば、可動範囲の端部)に到
達するとリセット信号158を発生する。
A signal indicating the position of the magnetic head 150 with respect to the rotary drum is applied to the position information calculation circuit 156. The position information calculation circuit 156 generates a reset signal 158 when the magnetic head 150 reaches a predetermined position (for example, the end of the movable range) on the rotating drum.

【0028】鋸波発生回路160は、リセット信号15
8によりリセットされる一定傾きの鋸波となるディジタ
ル・データを発生し、反転回路162は鋸波発生回路1
60の出力データを符号反転(正から負に)する。固定
レベル発生回路164は一定レベルのディジタル・デー
タを発生し、反転回路166は、固定レベル発生回路1
64の出力データを符号反転(正から負に)する。ゼロ
・レベル発生回路168はゼロ・レベルのデータ列を発
生する。
The sawtooth wave generation circuit 160 has a reset signal 15
8 generates digital data that is a sawtooth wave having a constant slope and is inverted by the inverting circuit 162.
The output data of 60 is sign-inverted (from positive to negative). The fixed level generation circuit 164 generates a fixed level of digital data, and the inverting circuit 166 generates the fixed level generation circuit 1.
The output data of 64 is sign-reversed (from positive to negative). The zero level generation circuit 168 generates a zero level data string.

【0029】入力端子170には、磁気テープ154の
走行速度情報が入力しており、制御回路172は、当該
入力端子170からのテープ走行速度情報に従い選択回
路174を制御する。選択回路174は制御回路172
の制御下で、鋸波発生回路160の出力、反転回路16
2の出力、固定レベル発生回路164の出力、反転回路
166の出力又はゼロ・レベル発生回路168の出力を
選択する。即ち、選択回路174は、図1の選択回路3
4と同様に、4つの入力を時間軸多重する。時間軸上で
の多重割合を、制御回路172が、入力端子170から
のテープ走行速度情報に従って決定する。
The traveling speed information of the magnetic tape 154 is input to the input terminal 170, and the control circuit 172 controls the selection circuit 174 according to the tape traveling speed information from the input terminal 170. The selection circuit 174 is a control circuit 172.
Output of the sawtooth wave generation circuit 160 and the inverting circuit 16
2 output, output of fixed level generation circuit 164, output of inverting circuit 166 or output of zero level generation circuit 168 is selected. That is, the selection circuit 174 is the selection circuit 3 of FIG.
Similar to 4, four inputs are time-multiplexed. The control circuit 172 determines the multiplexing rate on the time axis according to the tape running speed information from the input terminal 170.

【0030】D/A変換器176は選択回路174のデ
ィジタル出力をアナログ信号に変換し、LPF178は
D/A変換器176の出力を帯域制限し、駆動回路18
0がLPF178の出力に従いヘッド変位機構152を
駆動する。
The D / A converter 176 converts the digital output of the selection circuit 174 into an analog signal, the LPF 178 band-limits the output of the D / A converter 176, and the drive circuit 18
0 drives the head displacement mechanism 152 according to the output of the LPF 178.

【0031】この制御ループにより、記録時とは異なる
テープ走行速度で磁気テープ154を走行させたときで
も、磁気ヘッド150が記録トラックを正しくトレース
するように、回転ドラム上での磁気ヘッド150の位置
を制御できる。
With this control loop, the position of the magnetic head 150 on the rotating drum is set so that the magnetic head 150 traces the recording track correctly even when the magnetic tape 154 is run at a tape running speed different from that during recording. Can be controlled.

【0032】図7、図8、図9及び図10を参照して、
図6に示す実施例の特徴的動作を詳細に説明する。図7
は、各回路160〜168の出力と、その時分割多重に
よるLPF178の出力波形との関係を図示しており、
t0〜t1間を拡大した時分割多重例を図8、図9及び
図10に図示した。
Referring to FIG. 7, FIG. 8, FIG. 9 and FIG.
The characteristic operation of the embodiment shown in FIG. 6 will be described in detail. Figure 7
Shows the relationship between the output of each circuit 160 to 168 and the output waveform of the LPF 178 by the time division multiplexing,
An example of time division multiplexing in which the period from t0 to t1 is enlarged is shown in FIGS. 8, 9 and 10.

【0033】図7(1)はリセット信号158を示し、
同(2)は、各回路160〜168の出力(レベル表
示)を示す。図7(2)で、aは固定レベル発生回路1
64の出力値、bは鋸波発生回路160の出力値、cは
ゼロ・レベル発生回路168の出力値、dは反転回路1
62の出力値、eは反転回路166の出力値を示す。同
(3)は、各回路160〜168の出力データ列のタイ
ミングを模式的に拡大して示す。
FIG. 7A shows the reset signal 158,
The same (2) shows the output (level display) of each circuit 160-168. In FIG. 7B, a is a fixed level generation circuit 1
64 is an output value, b is an output value of the sawtooth wave generating circuit 160, c is an output value of the zero level generating circuit 168, and d is an inverting circuit 1.
The output value of 62 and e indicate the output value of the inverting circuit 166. The same (3) schematically shows the timings of the output data strings of the circuits 160 to 168 in an enlarged manner.

【0034】同(4)は、各回路160〜168の時分
割多重割合によるLPF178の3つの出力例を示す。
図7(4)で、fは、選択回路174でゼロ・レベル発
生回路168の出力cのみを選択させたときのLPF1
78の出力値、gは、主に鋸波発生回路160の出力b
を選択させたときのLPF178の出力値、hは、主に
反転回路162の出力dを選択させたときのLPF17
8の出力値をそれぞれ例示する。
(4) shows three output examples of the LPF 178 depending on the time division multiplexing ratio of each circuit 160 to 168.
In FIG. 7 (4), f is the LPF1 when the selection circuit 174 selects only the output c of the zero level generation circuit 168.
The output value of 78, g is mainly the output b of the sawtooth wave generation circuit 160.
Is the output value of the LPF 178 when h is selected, and h is mainly the LPF 17 when the output d of the inverting circuit 162 is selected.
8 output values are illustrated.

【0035】図8は、LPF178の出力例f(図7
(4))に対応する、t0〜t1間の拡大図であり、同
(1)は、選択回路174の入力データ列、同(2)は
選択回路174の出力データ列、同(3)は、D/A変
換器176の出力を示す。この例では、選択回路174
はゼロ・レベル発生回路168の出力のみを選択するの
で、D/A変換器176の出力はゼロ・レベルになる。
FIG. 8 shows an output example f of the LPF 178 (see FIG. 7).
It is an enlarged view between t0 and t1 corresponding to (4)). The same (1) is the input data string of the selection circuit 174, the same (2) is the output data string of the selection circuit 174, and the same (3) is , D / A converter 176 output. In this example, the selection circuit 174
Selects only the output of the zero level generation circuit 168, the output of the D / A converter 176 becomes zero level.

【0036】図9は、LPF178の出力例g(図7
(4))に対応する、t0〜t1間の拡大図であり、同
(1)は、選択回路174の入力データ列、同(2)は
選択回路174の出力データ列、同(3)は、D/A変
換器176の出力を示す。この例では、選択回路174
は、固定レベルa、鋸波b及びゼロ・レベルcを2:
1:1の割合で時分割多重化する。
FIG. 9 shows an output example g (FIG. 7) of the LPF 178.
It is an enlarged view between t0 and t1 corresponding to (4)). The same (1) is the input data string of the selection circuit 174, the same (2) is the output data string of the selection circuit 174, and the same (3) is , D / A converter 176 output. In this example, the selection circuit 174
Has a fixed level a, a sawtooth b and a zero level c of 2:
Time division multiplexing is performed at a ratio of 1: 1.

【0037】図10は、LPF178の出力例h(図7
(4))に対応する、t0〜t1間の拡大図であり、同
(1)は、選択回路174の入力データ列、同(2)は
選択回路174の出力データ列、同(3)は、D/A変
換器176の出力を示す。この例では、選択回路174
は、負の鋸波d、負の固定レベルe及びゼロ・レベルc
を1:2.5:0.5の割合で時分割多重化する。
FIG. 10 shows an output example h of the LPF 178 (see FIG. 7).
It is an enlarged view between t0 and t1 corresponding to (4)). The same (1) is the input data string of the selection circuit 174, the same (2) is the output data string of the selection circuit 174, and the same (3) is , D / A converter 176 output. In this example, the selection circuit 174
Is a negative sawtooth wave d, a negative fixed level e and a zero level c
Are time-division multiplexed at a ratio of 1: 2.5: 0.5.

【0038】D/A変換器176の出力は、図9(3)
及び図10(3)に示すように、選択回路174での時
分割多重化割合に応じて変動する。LPF178の出力
波形のバイアス及び時間変化(傾き)は、選択回路17
4での多重化割合により決定される。
The output of the D / A converter 176 is shown in FIG. 9 (3).
Also, as shown in FIG. 10C, it varies depending on the time division multiplexing ratio in the selection circuit 174. The bias and time change (slope) of the output waveform of the LPF 178 are determined by the selection circuit 17
It is determined by the multiplexing ratio at 4.

【0039】磁気テープの走行速度との関係を簡単に説
明する。入力端子170に入力するテープ走行速度情報
が、記録時のテープ速度と同じテープ走行速度を示すと
きには、制御回路172は選択回路174にゼロ・レベ
ル発生回路168の出力のみを選択させる。これは図8
の場合に相当しており、LPF178の出力は図7
(4)のfのようにゼロ・レベルとなり、ヘッド変位機
構112は磁気ヘッド110を一定位置に保持する。
The relationship with the running speed of the magnetic tape will be briefly described. When the tape running speed information input to the input terminal 170 indicates the same tape running speed as the tape speed at the time of recording, the control circuit 172 causes the selection circuit 174 to select only the output of the zero level generation circuit 168. This is Figure 8
The output of the LPF 178 is as shown in FIG.
As indicated by f in (4), the level becomes zero, and the head displacement mechanism 112 holds the magnetic head 110 at a fixed position.

【0040】入力端子170に入力するテープ走行速度
情報が、記録時のテープ速度より速いテープ走行速度を
示すときには、制御回路172は、選択回路174に図
9に示すように、回路160,164,168の出力を
時間軸上で切り換えて選択させる。これにより、LPF
178の出力は図7(4)のgのように変化し、ヘッド
変位機構112はこれに応じて磁気ヘッド110を周期
的に変位させる。
When the tape running speed information input to the input terminal 170 indicates a tape running speed faster than the tape speed at the time of recording, the control circuit 172 causes the selection circuit 174 to cause the circuits 160, 164, and 1604, as shown in FIG. The output of 168 is switched and selected on the time axis. This allows the LPF
The output of 178 changes as indicated by g in FIG. 7 (4), and the head displacement mechanism 112 cyclically displaces the magnetic head 110 accordingly.

【0041】逆に、入力端子170に入力するテープ走
行速度情報が、記録時のテープ速度より遅いテープ走行
速度を示すときには、制御回路172は、選択回路17
4に図10に示すように、回路162,166,168
の出力を時間軸上で切り換えて選択させる。これによ
り、LPF178の出力は図7(4)のhのように変化
し、ヘッド変位機構112はこれに応じて磁気ヘッド1
10を周期的に変位させる。
On the contrary, when the tape running speed information input to the input terminal 170 indicates a tape running speed slower than the tape speed at the time of recording, the control circuit 172 causes the selection circuit 17 to operate.
4, the circuits 162, 166, 168 are provided as shown in FIG.
The output of is switched on the time axis and selected. As a result, the output of the LPF 178 changes as indicated by h in FIG. 7D, and the head displacement mechanism 112 accordingly responds to the magnetic head 1.
10 is displaced cyclically.

【0042】このように、図6に示す実施例では、小さ
な回路で、特殊再生時の精確なヘッド・トレースを実現
できる。
As described above, in the embodiment shown in FIG. 6, an accurate head trace at the time of special reproduction can be realized with a small circuit.

【0043】[0043]

【発明の効果】以上の説明から容易に理解できるよう
に、本発明によれば、ディジタル演算による波形合成を
小さいな回路で実現できるようになり、小型化と低価格
化を実現できる。
As can be easily understood from the above description, according to the present invention, waveform synthesis by digital operation can be realized by a small circuit, and downsizing and cost reduction can be realized.

【0044】また、磁気記録再生装置では、特殊再生時
の精確なヘッド・トレースを小さな回路で実現できる
Further, in the magnetic recording / reproducing apparatus, accurate head trace during special reproduction can be realized with a small circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例の概略構成ブロック図であ
る。
FIG. 1 is a schematic block diagram of an embodiment of the present invention.

【図2】 従来の波形合成回路の概略構成ブロック図で
ある。
FIG. 2 is a schematic block diagram of a conventional waveform synthesis circuit.

【図3】 ヘッド変位機構を具備する磁気記録再生装置
の、従来のヘッド・トレース制御回路の概略構成ブロッ
ク図である。
FIG. 3 is a schematic block diagram of a conventional head trace control circuit of a magnetic recording / reproducing apparatus having a head displacement mechanism.

【図4】 図1のタイミング図である。FIG. 4 is a timing diagram of FIG. 1.

【図5】 図1のレベル表示によるタイミング図であ
る。
5 is a timing diagram based on the level display of FIG.

【図6】 ヘッド変位機構を具備する磁気記録再生装置
に適用した本発明の一実施例の概略構成ブロック図であ
る。
FIG. 6 is a schematic configuration block diagram of an embodiment of the present invention applied to a magnetic recording / reproducing apparatus having a head displacement mechanism.

【図7】 図6のタイミング図である。7 is a timing diagram of FIG.

【図8】 選択回路174の第1の時分割多重例であ
る。
FIG. 8 is a first time division multiplexing example of the selection circuit 174.

【図9】 選択回路174の第2の時分割多重例であ
る。
FIG. 9 is a second time division multiplexing example of the selection circuit 174.

【図10】 選択回路174の第3の時分割多重例であ
る。
FIG. 10 is a third time division multiplexing example of the selection circuit 174.

【符号の説明】[Explanation of symbols]

10,12:入力端子 14,16:係数器 18:加
減算回路 20:D/A変換器 22:ローパス・フィ
ルタ(LPF) 24:出力端子 30,32:入力端
子 34:選択回路 36:制御回路 38:D/A変
換器 40:クロック発生回路 42:ローパス・フィ
ルタ 44:出力端子 110:磁気ヘッド 112:
ヘッド変位機構 114:磁気テープ 116:位置情
報算出回路 118:リセット信号 120:鋸波発生回路 12
2:符号付き係数器 124:固定レベル発生回路 1
26:符号付き係数器 128:入力端子 130:制
御回路 132:加算器 134:D/A変換器 13
6:LPF 138:駆動回路 150:磁気ヘッド
152:ヘッド変位機構 154:磁気テープ 15
6:位置情報算出回路 158:リセット信号 16
0:鋸波発生回路 162:反転回路 164:固定レ
ベル発生回路 166:反転回路 168:ゼロ・レベ
ル発生回路 170:入力端子 172:制御回路 1
74:選択回路 176:D/A変換器 178:LP
F 180:駆動回路 a:固定レベル発生回路164
の出力値 b:鋸波発生回路160の出力値 c:ゼロ
・レベル発生回路168の出力値 d:反転回路162
の出力値 e:反転回路166の出力値
10, 12: Input terminal 14, 16: Coefficient device 18: Addition / subtraction circuit 20: D / A converter 22: Low-pass filter (LPF) 24: Output terminal 30, 32: Input terminal 34: Selection circuit 36: Control circuit 38 : D / A converter 40: Clock generation circuit 42: Low-pass filter 44: Output terminal 110: Magnetic head 112:
Head displacement mechanism 114: Magnetic tape 116: Position information calculation circuit 118: Reset signal 120: Sawtooth wave generation circuit 12
2: Signed coefficient unit 124: Fixed level generation circuit 1
26: Signed coefficient unit 128: Input terminal 130: Control circuit 132: Adder 134: D / A converter 13
6: LPF 138: Drive circuit 150: Magnetic head
152: Head Displacement Mechanism 154: Magnetic Tape 15
6: Position information calculation circuit 158: Reset signal 16
0: sawtooth wave generation circuit 162: inversion circuit 164: fixed level generation circuit 166: inversion circuit 168: zero level generation circuit 170: input terminal 172: control circuit 1
74: Selection circuit 176: D / A converter 178: LP
F 180: Drive circuit a: Fixed level generation circuit 164
Output value of b: output value of sawtooth wave generation circuit 160 c: output value of zero level generation circuit 168 d: inversion circuit 162
Output value of e: output value of inverting circuit 166

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数の入力データ列を指定の時間割合で
時分割多重化する多重化手段と、当該多重化手段のディ
ジタル出力をアナログ信号に変換するD/A変換手段
と、当該D/A変換手段の出力を帯域制限する帯域制限
手段とからなることを特徴とする波形合成回路。
1. A multiplexing means for time-division multiplexing a plurality of input data sequences at a designated time ratio, a D / A converting means for converting a digital output of the multiplexing means into an analog signal, and the D / A. A waveform synthesizing circuit comprising: band limiting means for band limiting the output of the converting means.
【請求項2】 回転ドラム上で磁気ヘッドを所定方向に
変位させるヘッド変位機構を具備する再生装置であっ
て、記録媒体上の記録パターンに対する当該磁気ヘッド
の相対位置から算出されるリセット信号を基準に鋸波デ
ータを発生する鋸波発生手段と、当該鋸波発生手段の出
力を反転する第1の反転手段と、固定データを発生する
固定データ発生手段と、当該固定データ発生手段の出力
を反転する第2の反転手段と、ゼロ・レベル・データを
発生するゼロ・レベル発生手段と、当該鋸波発生手段、
当該第1の反転手段、当該固定データ発生手段、当該第
2の反転手段及び当該ゼロ・レベル発生手段の各出力を
時分割多重化する多重化手段と、記録媒体の走行速度情
報に従い当該多重化手段を制御する制御手段とを具備す
ることを特徴とする再生装置。
2. A reproducing apparatus having a head displacement mechanism for displacing a magnetic head in a predetermined direction on a rotating drum, wherein a reset signal calculated from a relative position of the magnetic head with respect to a recording pattern on a recording medium is used as a reference. Saw wave generating means for generating sawtooth wave data, first inverting means for inverting the output of the sawtooth wave generating means, fixed data generating means for generating fixed data, and inverting the output of the fixed data generating means. Second inverting means for generating, zero level generating means for generating zero level data, the sawtooth wave generating means,
Multiplexing means for time-division multiplexing the outputs of the first inverting means, the fixed data generating means, the second inverting means, and the zero level generating means, and the multiplexing according to the traveling speed information of the recording medium. And a control means for controlling the means.
JP5091022A 1993-04-19 1993-04-19 Waveform synthesis circuit and reproduction device Withdrawn JPH06303140A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5091022A JPH06303140A (en) 1993-04-19 1993-04-19 Waveform synthesis circuit and reproduction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5091022A JPH06303140A (en) 1993-04-19 1993-04-19 Waveform synthesis circuit and reproduction device

Publications (1)

Publication Number Publication Date
JPH06303140A true JPH06303140A (en) 1994-10-28

Family

ID=14014922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5091022A Withdrawn JPH06303140A (en) 1993-04-19 1993-04-19 Waveform synthesis circuit and reproduction device

Country Status (1)

Country Link
JP (1) JPH06303140A (en)

Similar Documents

Publication Publication Date Title
JPS60214164A (en) Audio synchronizer
SU1103811A3 (en) Revising device for magnetic display/recording
US5625461A (en) Recording and reproducing apparatus
JPH06303140A (en) Waveform synthesis circuit and reproduction device
JPH0463444B2 (en)
JPS6115486B2 (en)
JP3312654B2 (en) Magnetic recording device and magnetic reproducing device
JPH06119720A (en) Method and circuit for phase synchronization and method and circuit for data detection thereof
KR930001700B1 (en) Apparatus for reproducing audio signal
JP2001325759A (en) Reproducing device and reproducing method
JP2538606Y2 (en) Digital audio player
JP3408052B2 (en) Magnetic playback device
JPS62266787A (en) Recorder
JPH0331279B2 (en)
JPH01152499A (en) Double-speed reproducer
JP2533080B2 (en) Magnetic recording / reproducing device
JP2669002B2 (en) Time code signal generator
JPS61137277A (en) Speed control device of disk player
JPH025267A (en) Recording position correcting circuit for digital information recording/reproducing device
JPH05342763A (en) Variable speed reproducer of digital voice signal
JPH0287302A (en) Rotary head type magnetic recording and reproducing device
JPS60171663A (en) Rotary head type magnetic recording and reproducing device
JPH08203164A (en) Magnetic reproducing device
JPH01119946A (en) Reproducing device
JPS6286982A (en) Time base changing circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000704