JPH06292149A - Motion detector - Google Patents

Motion detector

Info

Publication number
JPH06292149A
JPH06292149A JP9687093A JP9687093A JPH06292149A JP H06292149 A JPH06292149 A JP H06292149A JP 9687093 A JP9687093 A JP 9687093A JP 9687093 A JP9687093 A JP 9687093A JP H06292149 A JPH06292149 A JP H06292149A
Authority
JP
Japan
Prior art keywords
pixel data
circuit
delay
picture element
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9687093A
Other languages
Japanese (ja)
Inventor
Toshiya Yatomi
俊哉 矢冨
Akio Fujii
昭雄 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP9687093A priority Critical patent/JPH06292149A/en
Publication of JPH06292149A publication Critical patent/JPH06292149A/en
Priority to US08/547,020 priority patent/US5915040A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Color Television Systems (AREA)
  • Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

PURPOSE:To relieve the delay amt. and hardware configuration to detect a motion. CONSTITUTION:Block processing is executed in a frame memory circuit 11 in which even numbered fields and odd numbered fields are in existence in mixture, picture element data are sequentially outputted from the frame memory circuit 11 to detect a motion based on a difference between inter-field picture element data, then picture element data are read from the frame memory circuit 11 so as to output alternately the picture element data of the odd and even numbered fields, thereby obtaining a difference between inter-field picture element data by having only to delay the read picture element data by one data at a delay circuit 13 and simplifying the circuit configuration and reducing the delay.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は動き検出装置に係わり、
例えば、ビデオ信号の偶数フィールド/奇数フィールド
の画素データが混在するメモリ回路より画素データを順
次出力させるようにしたものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a motion detecting device,
For example, the pixel data is sequentially output from a memory circuit in which pixel data of an even field / odd field of a video signal are mixed.

【0002】[0002]

【従来の技術】従来より動き検出を行うために動き検出
装置が用いられている。この種の装置は、一般的に1フ
レーム分のデータをフレームメモリに記憶した後、所定
の画素ブロック単位でこのメモリから読み出してフィー
ルド間差分を演算することによって画像の動きを検出す
るようになっていた。
2. Description of the Related Art Conventionally, a motion detecting device has been used to detect motion. This type of device generally detects the motion of an image by storing one frame of data in a frame memory, then reading from this memory in units of a predetermined pixel block and calculating a difference between fields. Was there.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記従
来例では、フレームメモリ内でブロック化し、そのブロ
ック内の画素データを図4に示すように水平ライン方向
に順次出力し、その水平ラインの画素データを全て出力
した後に、次の水平ラインのデータを順次出力するよう
な構成になっているため、次のような欠点があった。
However, in the above conventional example, the pixel data in the block is divided into blocks in the frame memory, the pixel data in the block is sequentially output in the horizontal line direction as shown in FIG. Since all the data are output, the data of the next horizontal line is sequentially output, which has the following drawbacks.

【0004】すなわち、ブロック内の画素データを垂直
方向の差分を求め、その差分の絶対値の総和に基いて動
き検出を行う場合、遅延量を多くするように構成しなけ
ればならず、また、その動き検出部のハード構成が複雑
になる問題があった。
That is, in the case where the pixel data in a block is calculated as a vertical difference and motion is detected based on the sum of the absolute values of the differences, the delay amount must be increased. There is a problem that the hardware configuration of the motion detecting section becomes complicated.

【0005】本発明は上述の問題点にかんがみ、動き検
出を行うための遅延量およびハード構成を軽減できるよ
うにすることを目的とする。
In view of the above problems, it is an object of the present invention to reduce the amount of delay and the hardware configuration for detecting motion.

【0006】[0006]

【課題を解決するための手段】本発明は、ビデオ信号の
偶数フィールド/奇数フィールドの画素データが混在す
るメモリ回路より画素データを順次出力させるメモリコ
ントローラを備えた動き検出装置において、上記メモリ
コントローラは、出力する画素データを、垂直方向に偶
数フィールドと奇数フィールドとを交互に読み出して出
力させるようにしたことを特徴とするものである。
According to the present invention, there is provided a motion detecting device provided with a memory controller for sequentially outputting pixel data from a memory circuit in which pixel data of even field / odd field of a video signal are mixed. The even pixel field and the odd field are alternately read out in the vertical direction, and the output pixel data is output.

【0007】[0007]

【作用】本発明は、偶数フィールドと奇数フィールドの
画素データを垂直方向に交互に読み出して出力するよう
にしたので、読み出した画素データを1データ分遅延さ
せるだけで、フィールド間の画素データの差分を求める
ことが可能となり、回路構成の簡素化とデータ遅延量の
軽減化が可能となる。
In the present invention, the pixel data in the even field and the pixel data in the odd field are alternately read out in the vertical direction and output. Therefore, by delaying the read pixel data by one data, the difference in pixel data between the fields can be obtained. Can be obtained, and the circuit configuration can be simplified and the data delay amount can be reduced.

【0008】[0008]

【実施例】以下、本発明の動き検出装置の一実施例を図
面を参照して説明する。図1は、メモリコントローラの
回路構成を示す図である。図1において、10は外部か
ら入力されたアナログのビデオ信号をデジタルデータに
変換するA/D変換器、11は1フレーム分のデジタル
映像データを記憶するためのフレームメモリ回路であ
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the motion detecting device of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a circuit configuration of a memory controller. In FIG. 1, 10 is an A / D converter for converting an analog video signal input from the outside into digital data, and 11 is a frame memory circuit for storing digital video data for one frame.

【0009】また、12はフレームメモリ回路11への
書き込みおよび読み出しのアドレスを制御するためのメ
モリ制御回路、13は1画素データ分の遅延を行う遅延
回路、14は入力されたデジタルデータの絶対値を演算
する絶対値演算回路、15は1画素データ分の遅延を行
う遅延回路である。
Further, 12 is a memory control circuit for controlling write and read addresses to the frame memory circuit 11, 13 is a delay circuit for delaying one pixel data, and 14 is an absolute value of input digital data. Is an absolute value calculation circuit, and 15 is a delay circuit for delaying one pixel data.

【0010】次いで、16はフィールド間の画素データ
の差分の絶対値の総和より動き検出を行う動き検出判定
器、17は64画素データ分の遅延を行う遅延回路、1
8は2フィールド分の画素データが混在するブロック内
の画素を同一フレームとして処理するフレーム内処理回
路、19は2フィールド分の画素データが混在するブロ
ック内の画素をフィールド単位で処理するフィールド内
処理回路である。
Next, 16 is a motion detection / determination device for detecting motion from the sum of absolute values of differences in pixel data between fields, 17 is a delay circuit for delaying 64 pixel data, 1
Reference numeral 8 is an intra-frame processing circuit that processes pixels in a block in which pixel data for two fields are mixed as the same frame. Reference numeral 19 is an intra-field processing for processing pixels in a block in which pixel data for two fields is mixed in field units. Circuit.

【0011】上記構成において、外部より入力されたビ
デオ信号VideoはA/D変換器10でデジタル映像
データに変換された後、フレームメモリ回路11に書き
込まれる。メモリ制御回路12は、図3に示すようにフ
レームメモリ回路32内で1フレームの画面に対して8
×8画素のブロック化を行い、動き検出を行う範囲を決
定する。
In the above structure, the video signal Video input from the outside is converted into digital video data by the A / D converter 10 and then written in the frame memory circuit 11. The memory control circuit 12 operates as shown in FIG.
A block of × 8 pixels is formed, and the range for motion detection is determined.

【0012】そして、メモリ制御回路12は、図2に示
す番号順に垂直方向に偶数フィールドと奇数フィールド
の画素データがフレームメモリ回路11より出力される
ように制御する。このようにして、フレームメモリ回路
11より出力された画素データは、遅延回路13にて1
データ分遅延した画素データとの差分検出を行い、フィ
ールド間の画素データの差分を求める。
The memory control circuit 12 controls the frame memory circuit 11 to output pixel data of even and odd fields in the vertical direction in the order of numbers shown in FIG. In this way, the pixel data output from the frame memory circuit 11 is set to 1 by the delay circuit 13.
The difference between the pixel data delayed by the amount of data is detected, and the difference in pixel data between fields is obtained.

【0013】フィールド間の画素データの差分は、絶対
値演算回路14にて絶対値に変換される。そして、その
絶対値は、遅延回路15にて1データ前の絶対値の総和
と加算され、再び遅延回路15に入力される。また、遅
延回路15から出力されるフィールド間の差分の絶対値
の総和は、動き検出判定器16に入力され、8×8画素
のブロック毎に動き検出の判定に用いられる。
The difference in pixel data between fields is converted into an absolute value by the absolute value calculation circuit 14. Then, the absolute value is added to the sum of the absolute values of one data before in the delay circuit 15, and is input to the delay circuit 15 again. The sum of the absolute values of the differences between the fields output from the delay circuit 15 is input to the motion detection determiner 16 and is used for the motion detection determination for each block of 8 × 8 pixels.

【0014】そして、この動き検出の判定結果に基い
て、遅延回路17により動き検出の判定に要する64デ
ータ分の遅延を行った画素データを、動き検出判定器1
6からの制御によりスイッチ20を切り換えることで、
フィールド間の動きが大きい場合はフィールド内処理回
路に入力し、フィールド間の動きが小さい場合はフレー
ム内処理回路18に入力する。
Then, based on the result of the motion detection judgment, the delay circuit 17 delays the pixel data for 64 data required for the motion detection judgment to obtain pixel data, and the motion detection judging device 1
By switching the switch 20 by the control from 6,
When the movement between fields is large, it is input to the intra-field processing circuit, and when the movement between fields is small, it is input to the intra-frame processing circuit 18.

【0015】以上説明したように、フレームメモリ回路
11内に偶数フィールドと奇数フィールドの画素データ
が混在し、そのフィールド間の動き検出を行う場合、フ
レームメモリ回路11からの画素データの読み出しを垂
直方向にすることにより、それ以降の回路構成を低減で
きるとともに、遅延量も軽減できる。
As described above, when pixel data of even fields and odd fields are mixed in the frame memory circuit 11 and motion detection between the fields is performed, pixel data is read from the frame memory circuit 11 in the vertical direction. By doing so, the circuit configuration after that can be reduced, and the delay amount can be reduced.

【0016】[0016]

【発明の効果】本発明は上述したように、偶数フィール
ドと奇数フィールドとが混在するフレームメモリ回路に
おいてブロック化を行うとともに画素データを順次出力
し、フィールド間の画素データの差分により動き検出す
るに際し、偶数フィールドと奇数フィールドの画素デー
タとを垂直方向に交互に読み出して出力するようにフレ
ームメモリ回路の読み出しを制御するようにしたので、
読み出した画素データを1データ分遅延させるだけでフ
ィールド間の画素データの差分を求めることができるよ
うになり、動き検出装置の構成を簡略化することができ
ると共に、遅延量の軽減化を図ることができる。従っ
て、本発明は小型化が要求される例えばカメラ一体型V
TRに搭載されるものにも適している。
As described above, according to the present invention, when a frame memory circuit in which even fields and odd fields coexist is divided into blocks, pixel data is sequentially output, and a motion is detected by a difference in pixel data between fields. Since the reading of the frame memory circuit is controlled so that the pixel data of the even field and the pixel data of the odd field are alternately read and output in the vertical direction,
By only delaying the read pixel data by one data, the difference in pixel data between fields can be obtained, the structure of the motion detection device can be simplified, and the delay amount can be reduced. You can Therefore, the present invention requires a miniaturization, for example, a camera integrated type V
It is also suitable for those mounted on TR.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の動き検出装置の一実施例を示す回路構
成図である。
FIG. 1 is a circuit configuration diagram showing an embodiment of a motion detection device of the present invention.

【図2】フレームメモリ回路内の8×8画素にブロック
化された画素データの読み出し順を示す図である。
FIG. 2 is a diagram showing a reading order of pixel data which is blocked into 8 × 8 pixels in a frame memory circuit.

【図3】1フレームの画面を8×8画素のブロックに分
割することを示す図である。
FIG. 3 is a diagram showing that a screen of one frame is divided into blocks of 8 × 8 pixels.

【図4】従来のフレームメモリ回路内の8×8画素にブ
ロック化された画素データを読み出す順番を示す図であ
る。
FIG. 4 is a diagram showing an order of reading pixel data blocked into 8 × 8 pixels in a conventional frame memory circuit.

【符号の説明】[Explanation of symbols]

10 A/D変換器 11 フレームメモリ回路 12 メモリ制御回路 13 遅延回路 14 絶対値演算回路 15 遅延回路 16 動き検出判定器 17 遅延回路 18 フレーム内処理回路 19 フィールド内処理回路 20 スイッチ 10 A / D Converter 11 Frame Memory Circuit 12 Memory Control Circuit 13 Delay Circuit 14 Absolute Value Calculation Circuit 15 Delay Circuit 16 Motion Detection Judge 17 Delay Circuit 18 In-frame Processing Circuit 19 In-field Processing Circuit 20 Switch

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ビデオ信号の偶数フィールド/奇数フィ
ールドの画素データが混在するメモリ回路より画素デー
タを順次出力させるメモリコントローラを備えた動き検
出装置において、 上記メモリコントローラは、出力する画素データを、垂
直方向に偶数フィールドと奇数フィールドとを交互に読
み出して出力させるようにしたことを特徴とする動き検
出装置。
1. A motion detection device comprising a memory controller for sequentially outputting pixel data from a memory circuit in which pixel data of even field / odd field of a video signal coexist, wherein the memory controller outputs the pixel data vertically. A motion detection device characterized in that an even field and an odd field are alternately read out and output in a direction.
JP9687093A 1993-03-29 1993-03-31 Motion detector Pending JPH06292149A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9687093A JPH06292149A (en) 1993-03-31 1993-03-31 Motion detector
US08/547,020 US5915040A (en) 1993-03-29 1995-10-20 Image processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9687093A JPH06292149A (en) 1993-03-31 1993-03-31 Motion detector

Publications (1)

Publication Number Publication Date
JPH06292149A true JPH06292149A (en) 1994-10-18

Family

ID=14176474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9687093A Pending JPH06292149A (en) 1993-03-29 1993-03-31 Motion detector

Country Status (1)

Country Link
JP (1) JPH06292149A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008160773A (en) * 2006-12-26 2008-07-10 Toshiba Corp Progressive scanning conversion apparatus, and progressive scanning conversion method
JP2008252594A (en) * 2007-03-30 2008-10-16 Toshiba Corp Sequential scanning converter, and sequential scanning conversion method
JP2009239719A (en) * 2008-03-27 2009-10-15 Toshiba Corp Progressive scanning conversion device and method
JP2010093578A (en) * 2008-10-08 2010-04-22 Canon Inc Video processing apparatus and method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008160773A (en) * 2006-12-26 2008-07-10 Toshiba Corp Progressive scanning conversion apparatus, and progressive scanning conversion method
US8345156B2 (en) 2006-12-26 2013-01-01 Kabushiki Kaisha Toshiba Progressive scanning conversion apparatus and progressive scanning conversion method
JP2008252594A (en) * 2007-03-30 2008-10-16 Toshiba Corp Sequential scanning converter, and sequential scanning conversion method
JP2009239719A (en) * 2008-03-27 2009-10-15 Toshiba Corp Progressive scanning conversion device and method
JP2010093578A (en) * 2008-10-08 2010-04-22 Canon Inc Video processing apparatus and method

Similar Documents

Publication Publication Date Title
US6469746B1 (en) Multi-vision screen adapter
JPH1188893A (en) Image signal processor
US5045939A (en) Apparatus utilizing motion detector for converting a maximum motion portion of a wide screen tv signal to a normal screen tv signal
JPS63222589A (en) Noise reducing circuit
EP1374553B1 (en) Method and apparatus for down conversion of video data
JPH06292149A (en) Motion detector
JPH0846925A (en) Motion detection circuit for picture signal
JPH08317378A (en) Video camera switching device
JPS5967788A (en) Still picture generator of television receiver
JPS62111586A (en) Movement adaptive signal processing circuit
US5870141A (en) Motion vector detection circuit and object tracking camera apparatus
JPH05268543A (en) Picture-in-picture system
JP2775688B2 (en) Image signal processing device
JP2552558B2 (en) Imaging device capable of electronically magnifying images
JP3083195B2 (en) Subtitle super display moving device
JPH02272984A (en) Method of detecting movement signal of successive scanning conversion
JPH067651Y2 (en) Image motion detection circuit
KR20010009576A (en) Format variation circuit for lcd television according to image type
JPH06311392A (en) Method and device for correcting picture
KR100206784B1 (en) Super impose apparatus and method of image instrument
JPH0617375Y2 (en) Still image display device
JP2621283B2 (en) Digital TV signal processing circuit
JPH0530391A (en) Movement detection circuit
KR100333223B1 (en) Method and apparatus for reducing flicker in TV sets
JP2692501B2 (en) Circuit for moving character position of video signal