JPH06291750A - Multipoint programmable terminal equipment - Google Patents

Multipoint programmable terminal equipment

Info

Publication number
JPH06291750A
JPH06291750A JP5077155A JP7715593A JPH06291750A JP H06291750 A JPH06291750 A JP H06291750A JP 5077155 A JP5077155 A JP 5077155A JP 7715593 A JP7715593 A JP 7715593A JP H06291750 A JPH06291750 A JP H06291750A
Authority
JP
Japan
Prior art keywords
data
microprocessor
sequencer
unit
communication processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5077155A
Other languages
Japanese (ja)
Other versions
JP3062858B2 (en
Inventor
Masakazu Fukunaga
雅一 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP5077155A priority Critical patent/JP3062858B2/en
Publication of JPH06291750A publication Critical patent/JPH06291750A/en
Application granted granted Critical
Publication of JP3062858B2 publication Critical patent/JP3062858B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To provide a terminal equipment capable of connecting the I/O signals of multipoints just by one equipment and also being operated by the conventional signal format of time division multiplex transmission. CONSTITUTION:This equipment is provided with a terminal interface block 10 and a sequencer 14 and the terminal interface block 10 is provided with a microprocessor MPU 1 for communication processings for storing data for plural channels, transmitting them for the respective channels and also processing control data and the microprocessor MPU 2 for data conversion for converting the data from the sequencer 14 to the data format of the time division multiplex transmission, sending them to the microprocessor MPU 1 for the communication processing and transferring the control data to the sequencer 14. The sequencer 14 is provided with plural I/O units 18 and a sequencer microprocessor MPU for transferring the data from the I/O units 18 to the microprocessor MPU 2 for the data conversion and also transferring the control data from the microprocessor MPU 2 for the data conversion to the I/O units 18.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、制御システム等に使用
される時分割多重伝送システムの端末装置の改良に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to improvement of a terminal device of a time division multiplex transmission system used for a control system or the like.

【0002】[0002]

【従来技術】図4は従来の時分割多重伝送システムを使
用した制御システムの一例の構成例を示した図である。
中央監視装置50と複数の端末器51が時分割多重信号
線52で接続され、端末器51は制御対象機器(不図
示)に接続されている。中央監視装置50と複数の端末
器51とは、図5に示すような伝送信号のフレームで通
信している。即ち、中央監視装置50からは通信モード
(データポーリング/制御データの別)を示す通信モー
ドパルスDm、当該端末器51のアドレスパルスDa及
び制御データ(ON/OFF指令、設定値等)の制御デ
ータパルスDcを送信する。そうして、アドレスパルス
Daの端末器51が、制御対象機器(不図示)から受け
た返信用データ(ON/OFF状態信号、警報信号、温
度情報等)である返信データパルスDrを返信する(通
信モード=データポーリングの時)か、制御データパル
スDcを受け入れて(通信モード=制御データの時)、
制御対象機器(不図示)へ転送するようになっている。
そうして、一連の処理が終了すると次のフレームの通信
に移る。
2. Description of the Related Art FIG. 4 is a diagram showing a configuration example of a control system using a conventional time division multiplex transmission system.
The central monitoring device 50 and a plurality of terminals 51 are connected by a time division multiplex signal line 52, and the terminals 51 are connected to a control target device (not shown). The central monitoring device 50 and the plurality of terminals 51 communicate with each other in a frame of transmission signals as shown in FIG. That is, from the central monitoring device 50, a communication mode pulse Dm indicating a communication mode (data polling / control data classification), an address pulse Da of the terminal device 51, and control data (ON / OFF command, set value, etc.) control data. The pulse Dc is transmitted. Then, the terminal device 51 of the address pulse Da returns a reply data pulse Dr which is reply data (ON / OFF state signal, alarm signal, temperature information, etc.) received from the control target device (not shown) ( Communication mode = data polling) or accepting a control data pulse Dc (communication mode = control data),
It is designed to be transferred to a control target device (not shown).
Then, when the series of processing is completed, the next frame of communication is started.

【0003】[0003]

【発明が解決しようとする課題】ところが、図5に示す
ような伝送信号のフォーマットでは1フレームで扱える
データ量が限られているので、端末器51は制御対象機
器(不図示)の1I/O信号(入出力信号)毎に接続さ
れる。その為、I/O信号が一箇所に集中すると、多数
の端末器51が集中することになり、アドレスの設定間
違いやI/O信号の種類のミスマッチ等が起き易くなる
問題があった。
However, since the amount of data that can be handled in one frame is limited in the format of the transmission signal as shown in FIG. 5, the terminal device 51 uses 1 I / O of the controlled device (not shown). Connected for each signal (input / output signal). Therefore, if the I / O signals are concentrated in one place, a large number of terminals 51 are concentrated, and there is a problem that an error in setting an address, a mismatch in the type of I / O signals, and the like are likely to occur.

【0004】本発明は上記事情に鑑みてなされたもので
あり、1台で多点のI/O信号を結合することが出来、
かつ従来の時分割多重伝送の信号フォーマットで運用出
来る端末装置(端末器)を提供することを目的とする。
The present invention has been made in view of the above circumstances, and one unit can combine I / O signals of multiple points,
Moreover, it is an object of the present invention to provide a terminal device (terminal device) that can be operated in the conventional signal format of time division multiplex transmission.

【0005】[0005]

【課題を解決するための手段】上記目的を達成する為に
提案される本発明による多点プログラマブル端末装置
は、中央監視装置が複数の制御対象機器を制御する制御
システムに使用されるプログラマブル端末装置であっ
て、端末インターフェースブロックと、シーケンサとを
備えて、上記端末インターフェースブロックには、上記
中央監視装置と時分割多重信号線で接続された信号結合
部と、指定されたアドレス番号から複数チャンネル分の
返信用データを蓄積しチャンネル毎に上記信号結合部を
介して多重伝送すると共に、上記中央監視装置からの制
御データを処理する通信処理用マイクロプロセッサと、
上記シーケンサからのデータを時分割多重伝送のデータ
フォーマットに変換して上記通信処理用マイクロプロセ
ッサへ転送すると共に、上記通信処理用マイクロプロセ
ッサからの制御データを上記シーケンサへ転送するデー
タ変換用マイクロプロセッサとを備え、上記シーケンサ
には、上記制御対象機器と信号の授受を行なう複数のI
/Oユニットと、上記複数のI/Oユニットからのデー
タを受けて上記データ変換用マイクロプロセッサへ転送
すると共に、上記データ変換用マイクロプロセッサから
の制御データを受けて上記複数のI/Oユニットのうち
の当該I/Oユニットへ転送するシーケンサマイクロプ
ロセッサを備えた構成となっている。
A multipoint programmable terminal device according to the present invention, which is proposed to achieve the above object, is a programmable terminal device used in a control system in which a central monitoring device controls a plurality of controlled devices. A terminal interface block and a sequencer are provided, and in the terminal interface block, a signal coupling unit connected to the central monitoring unit by a time division multiplex signal line and a plurality of channels from a designated address number are provided. A communication processing microprocessor for accumulating reply data for each of the channels, performing multiplex transmission through the signal coupling unit for each channel, and processing control data from the central monitoring device;
A data conversion microprocessor for converting the data from the sequencer into a data format for time division multiplexing transmission and transferring the data to the communication processing microprocessor, and transferring the control data from the communication processing microprocessor to the sequencer. And the sequencer includes a plurality of I's for exchanging signals with the controlled device.
/ O unit and data from the plurality of I / O units and transfers the data to the data conversion microprocessor, and receives control data from the data conversion microprocessor to receive data from the plurality of I / O units. It is configured to include a sequencer microprocessor that transfers data to the relevant I / O unit.

【0006】[0006]

【作用】本発明による多点プログラマブル端末装置で
は、端末インターフェースブロックと、シーケンサとを
備えて、上記端末インターフェースブロックでは、デー
タ変換用マイクロプロセッサが、上記シーケンサからの
データを時分割多重伝送のデータフォーマットに変換し
て上記通信処理用マイクロプロセッサへ転送すると共
に、上記通信処理用マイクロプロセッサからの制御デー
タを上記シーケンサへ転送する。また、通信処理用マイ
クロプロセッサが、指定されたアドレス番号から複数チ
ャンネル分の返信用データを蓄積し、チャンネル毎に信
号結合部を介して多重伝送すると共に、中央監視装置か
らの制御データを処理して上記データ変換用マイクロプ
ロセッサへ転送する。従って、1台で多点のI/O信号
を結合することが出来、かつ従来の時分割多重伝送の信
号フォーマットで運用することが出来る多点プログラマ
ブル端末装置を実現することが出来る。
In the multipoint programmable terminal device according to the present invention, the terminal interface block and the sequencer are provided, and in the terminal interface block, the data conversion microprocessor uses the data format of the sequencer for time division multiplexing transmission. And the control data from the communication processing microprocessor is transferred to the sequencer. Further, the communication processing microprocessor accumulates reply data for a plurality of channels from the designated address number, multiplex-transmits the data for each channel through the signal coupling unit, and processes the control data from the central monitoring unit. And transfers it to the data conversion microprocessor. Therefore, it is possible to realize a multipoint programmable terminal device capable of combining multipoint I / O signals with one unit and operating in the conventional signal format of time division multiplexing transmission.

【0007】[0007]

【実施例】以下に、添付図を参照して本発明の実施例を
説明する。図1は、本発明による多点プログラマブル端
末装置の一実施例の要部構成例を示したものである。図
において、10は端末インターフェースブロックであ
り、中央監視装置11と時分割多重信号線52で接続さ
れた信号結合部12、指定されたアドレス番号から複数
チャンネル分の返信用データを蓄積し、チャンネル毎に
信号結合部12を介して多重伝送すると共に、中央監視
装置11からの制御データを処理する通信処理用マイク
ロプロセッサMPU1、通信処理用マイクロプロセッサ
MPU1の内部メモリ13、シーケンサ14からのデー
タを時分割多重伝送のデータフォーマットに変換して通
信処理用マイクロプロセッサMPU1へ転送すると共
に、通信処理用マイクロプロセッサMPU1からの制御
データをシーケンサ14へ転送するデータ変換用マイク
ロプロセッサMPU2、データ変換用マイクロプロセッ
サMPU2の内部メモリ15、シーケンサ14との共有
メモリ16及び通信処理用マイクロプロセッサMPU1
の最小アドレスを設定するアドレススイッチ17から構
成されている。
Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 shows a configuration example of essential parts of an embodiment of a multipoint programmable terminal device according to the present invention. In the figure, reference numeral 10 is a terminal interface block, which stores reply data for a plurality of channels from a designated address number, a signal combining unit 12 connected to a central monitoring unit 11 by a time division multiplex signal line 52, and for each channel. The data from the communication processing microprocessor MPU1 for processing the control data from the central monitoring unit 11, the internal memory 13 of the communication processing microprocessor MPU1, and the sequencer 14 are time-divisionally multiplexed with the signal via the signal coupling unit 12. A data conversion microprocessor MPU2 and a data conversion microprocessor MPU2 which transfer the control data from the communication processing microprocessor MPU1 to the sequencer 14 while converting the data into a data format for multiplex transmission and transferring it to the communication processing microprocessor MPU1. Internal Li 15, a microprocessor for shared memory 16 and communicate with the sequencer 14 MPU 1
The address switch 17 is used to set the minimum address.

【0008】また、18は制御対象機器と信号の授受を
行なうI/Oユニット、MPUは複数のI/Oユニット
18からのデータを受けてデータ変換用マイクロプロセ
ッサMPU2へ転送すると共に、データ変換用マイクロ
プロセッサMPU2からの制御データを受けて当該I/
Oユニット18へ転送するシーケンサマイクロプロセッ
サ、19はシーケンサマイクロプロセッサMPUの内部
メモリであり、これら各部によりシーケンサ14を構成
している。
Reference numeral 18 denotes an I / O unit for exchanging signals with a device to be controlled, and MPU receives data from a plurality of I / O units 18 and transfers it to a data conversion microprocessor MPU2 and at the same time, for data conversion. Receiving the control data from the microprocessor MPU2,
A sequencer microprocessor to be transferred to the O unit 18, 19 is an internal memory of the sequencer microprocessor MPU, and these units configure the sequencer 14.

【0009】図2はこのような多点プログラマブル端末
装置20を使用した時分割多重伝送システムの概要構成
例を示した図である。上記のような多点プログラマブル
端末装置20の各部の動作を以下に説明する。シーケン
サマイクロプロセッサMPUは、シーケンサ14のユニ
ット−スロット番号(=CPUユニットから数えてI/
Oユニットが実装されている位置番号)に接続されるI
/Oユニットの種類(ディジタル/アナログ、入力/出
力、点数等)を認識し、この接続情報を端末インターフ
ェースブロック10のデータ変換用マイクロプロセッサ
MPU2へ通知しておく。
FIG. 2 is a diagram showing a schematic configuration example of a time division multiplex transmission system using such a multipoint programmable terminal device 20. The operation of each unit of the multipoint programmable terminal device 20 as described above will be described below. The sequencer microprocessor MPU has a unit-slot number of the sequencer 14 (= I / O counted from the CPU unit).
I connected to the position number where the O unit is mounted)
The type of the / O unit (digital / analog, input / output, points, etc.) is recognized, and this connection information is notified to the data conversion microprocessor MPU2 of the terminal interface block 10.

【0010】制御対象機器(不図示)のI/O信号(入
出力信号)は各々のI/Oユニット18に入出力するよ
うになっている。また、シーケンサマイクロプロセッサ
MPUの内部メモリ19は、I/Oユニット18毎の格
納位置(スロット)が予め定められている。従って、制
御対象機器(不図示)の各I/O信号は、シーケンサマ
イクロプロセッサMPUによって内部メモリ19の予め
定められた格納位置(スロット)に格納されるか(入力
信号の時)、内部メモリ19の予め定められた格納位置
(スロット)から取り出されて(出力信号の時)、所定
のI/Oユニット18にセットされる。
I / O signals (input / output signals) of controlled equipment (not shown) are input / output to / from each I / O unit 18. In the internal memory 19 of the sequencer microprocessor MPU, the storage position (slot) for each I / O unit 18 is predetermined. Therefore, each I / O signal of the control target device (not shown) is stored in a predetermined storage position (slot) of the internal memory 19 by the sequencer microprocessor MPU (at the time of input signal), or the internal memory 19 Is taken out from a predetermined storage position (slot) of (at the time of an output signal) and set in a predetermined I / O unit 18.

【0011】端末インターフェースブロック10のデー
タ変換用マイクロプロセッサMPU2は、上記のように
シーケンサ14のユニット−スロット番号に接続される
I/Oユニット18の接続情報を、シーケンサマイクロ
プロセッサMPUから通知されるので、シーケンサマイ
クロプロセッサMPUの内部メモリ19にどのようなI
/O信号が配列されているか判断することが出来る。こ
の為、データ変換用マイクロプロセッサMPU2は、共
有メモリ16を介して、内部メモリ19内のI信号(入
力信号)をシーケンサマイクロプロセッサMPUとのデ
ータ処理で取り出し、自己の内部メモリ15に一定サイ
クルで常時書き込みを行なっている。
The data conversion microprocessor MPU2 of the terminal interface block 10 is notified from the sequencer microprocessor MPU of the connection information of the I / O unit 18 connected to the unit-slot number of the sequencer 14 as described above. , What I in the internal memory 19 of the sequencer microprocessor MPU
It is possible to judge whether the / O signal is arranged. Therefore, the data conversion microprocessor MPU2 takes out the I signal (input signal) in the internal memory 19 through the shared memory 16 by data processing with the sequencer microprocessor MPU, and outputs it to its own internal memory 15 at a constant cycle. Writing is always done.

【0012】データ変換用マイクロプロセッサMPU2
は、上記の内部メモリ15に書き込まれ蓄積されたI信
号を、時分割多重伝送のデータフォーマット(図5)の
データ形式(データ単位)(図5のDr)に変換して、
通信処理用マイクロプロセッサMPU1の内部メモリ1
3の所定チャンネルへ転送する。例えば、図5に示した
データフォーマットの1フレームのデータ量(Drのビ
ット数)を4ビットとするなら、1台の16点入力のD
I(ディジタルインプット)ユニットから取り込んだ1
6ビットのON/OFF状態信号を、4チャンネル分に
分解して通信処理用マイクロプロセッサMPU1にセッ
トする。こうすることにより、16点入力のDIユニッ
トからの信号でも従来のデータフォーマット(図5)で
扱うことが可能になる。
Data conversion microprocessor MPU2
Converts the I signal written and accumulated in the internal memory 15 into a data format (data unit) (Dr of FIG. 5) of the data format of time division multiplex transmission (FIG. 5),
Internal memory 1 of communication processing microprocessor MPU1
3 to a predetermined channel. For example, if the data amount of one frame (the number of bits of Dr) of the data format shown in FIG. 5 is 4 bits, one 16-point input D
1 captured from the I (digital input) unit
The 6-bit ON / OFF state signal is decomposed into four channels and set in the communication processing microprocessor MPU1. By doing so, it becomes possible to handle signals from the 16-point input DI unit in the conventional data format (FIG. 5).

【0013】また、AI(アナログインプット)信号の
場合、計測範囲が例えば0〜4000であれば、1回の
伝送フレームでは返信出来ないので、従来同様、同一チ
ャンネルの制御データ(通常ポーリングの時には意味を
持たない)を数値の桁指定として(例:制御データ=1
の時1桁目、制御データ=2の時2桁目・・・)使用
し、4フレームを費やして1点のアナログ情報を返信す
る。この為、通信処理用マイクロプロセッサMPU1で
は、通信1チャンネルについて桁数分のバイト容量を確
保している。
In the case of an AI (analog input) signal, if the measurement range is, for example, 0 to 4000, it is not possible to reply in one transmission frame. (Without) is used as the digit designation of the numerical value (example: control data = 1
, The first digit when the control data = 2, the second digit when the control data = 2, etc.) are used and 4 frames are spent to return one point of analog information. Therefore, the communication processing microprocessor MPU1 secures a byte capacity for the number of digits for one communication channel.

【0014】データ変換用マイクロプロセッサMPU2
は、通信処理用マイクロプロセッサMPU1からアドレ
スの何チャンネルにどのような制御データが送信されて
来たかを知って、その制御データを通信処理用マイクロ
プロセッサMPU1から読み出して、シーケンサマイク
ロプロセッサMPUの内部メモリ19の予め定められた
格納位置(スロット)に書き込む。シーケンサマイクロ
プロセッサMPUは、内部メモリ19に書き込まれた制
御データを取り出して、所定のI/Oユニット18にセ
ットする。
Data conversion microprocessor MPU2
Knows what kind of control data has been transmitted from the communication processing microprocessor MPU1 to what channel of the address, reads the control data from the communication processing microprocessor MPU1, and uses the internal memory of the sequencer microprocessor MPU. Writing is performed in 19 predetermined storage positions (slots). The sequencer microprocessor MPU takes out the control data written in the internal memory 19 and sets it in a predetermined I / O unit 18.

【0015】通信処理用マイクロプロセッサMPU1
は、時分割多重信号線52上の伝送フレームを監視して
おり、アドレスパルスDa(図5)が、アドレススイッ
チ17により設定されたkチャンネルからn番地の自己
の受け持つアドレスの何れかと一致するかを判断する。
そうして、一致すると、通信モードパルスDm(図5)
がポーリングモードの時は、当該チャンネルに格納して
ある返信データを返信データパルスDrに乗せて、中央
監視装置11へ返信する。通信モードパルスDmが制御
データの時は、これをデータ変換用マイクロプロセッサ
MPU2へ通知する。
Microprocessor MPU1 for communication processing
Monitors the transmission frame on the time division multiplex signal line 52, and whether the address pulse Da (FIG. 5) coincides with any of its own addresses from the k channel set by the address switch 17 to the address n. To judge.
Then, if they match, the communication mode pulse Dm (FIG. 5)
Is in the polling mode, the reply data stored in the channel is put on the reply data pulse Dr and sent back to the central monitoring unit 11. When the communication mode pulse Dm is control data, this is notified to the data conversion microprocessor MPU2.

【0016】図3は図1のシーケンサ14のユニット−
スロット番号(=CPUユニットから数えてI/Oユニ
ット18が実装されている位置番号)の1,2,3に接
続されるI/Oユニット18の種類をDi−16点(デ
ィジタルインプット16点)、Do−16点(ディジタ
ルアウトプット16点)、Ai−4点(アナログインプ
ット4点)とした例を示したものである。
FIG. 3 shows a unit of the sequencer 14 shown in FIG.
The type of the I / O unit 18 connected to the slot numbers (= position numbers where the I / O unit 18 is mounted counting from the CPU unit) 1, 2 and 3 are Di-16 points (digital input 16 points). , Do-16 points (digital output 16 points) and Ai-4 points (analog input 4 points).

【0017】図3において、シーケンサマイクロプロセ
ッサMPUは、内部メモリ19内のどのスロットにどの
種類のI/Oユニット18が接続されているかを認識
し、内部メモリ19内の各データを定期的(プログラム
サイクル等)に更新する。データはワード(この場合は
16ビット)単位で処理する。データ変換用マイクロプ
ロセッサMPU2は、シーケンサマイクロプロセッサM
PUから内部メモリ19内のどのスロットにどの種類の
I/Oユニット18が接続されているかの情報を受け取
る。そうして、1スロットにはDi−16点ユニットが
接続されているので、内部メモリ19の0ワード番地の
データを読み出し、これを4チャンネル分に分割して、
通信処理用マイクロプロセッサMPU1の内部メモリ1
3のポーリング領域13´(x0−3,x4−7,x8
−B,xC−F)にセットする。(0〜Fは16進数)
また、3スロットにはAi−4点のアナログユニットが
接続されているので、まず、データ変換用マイクロプロ
セッサMPU2は、3ワード番地のデータを読み出し、
これを桁データ(1回の伝送フレームで伝送出来る量)
に分割して、通信処理用マイクロプロセッサMPU1の
内部メモリ13のポーリング領域13´(Ai−1)に
セットする。次いで、順次、4,5,6ワード番地のデ
ータを読み出し、同様に桁データに分割して、内部メモ
リ13のポーリング領域13´(Ai−2,Ai−3,
Ai−4)にセットする。
In FIG. 3, the sequencer microprocessor MPU recognizes which type of I / O unit 18 is connected to which slot in the internal memory 19 and periodically updates each data in the internal memory 19 (program Cycle). The data is processed in units of words (16 bits in this case). The data conversion microprocessor MPU2 is a sequencer microprocessor M.
Information about which type of I / O unit 18 is connected to which slot in the internal memory 19 is received from the PU. Then, since a Di-16-point unit is connected to one slot, the data of the 0-word address of the internal memory 19 is read and divided into four channels,
Internal memory 1 of communication processing microprocessor MPU1
3 polling area 13 '(x0-3, x4-7, x8
-B, xC-F). (0 to F are hexadecimal numbers)
Further, since the analog unit of Ai-4 points is connected to the 3 slots, the data conversion microprocessor MPU2 first reads the data of the 3 word address,
Digit data (amount that can be transmitted in one transmission frame)
And is set in the polling area 13 '(Ai-1) of the internal memory 13 of the communication processing microprocessor MPU1. Next, the data at the addresses of 4, 5, and 6 words are sequentially read and similarly divided into digit data, and the polling area 13 '(Ai-2, Ai-3,
Ai-4).

【0018】一方、中央監視装置11からk+6チャン
ネルの制御データを設定して来た時には、データ変換用
マイクロプロセッサMPU2は、この制御データはシー
ケンサデータとしてはy4−7ビット(出力の4−7ポ
ート)と判別して、この制御データによりシーケンサマ
イクロプロセッサMPUの内部メモリ19の1ワード番
地のデータを書き換える。
On the other hand, when the control data of the k + 6 channel is set from the central monitoring unit 11, the data conversion microprocessor MPU2 uses the control data as y4-7 bits (output 4-7 port) as sequencer data. ), The data in the 1-word address of the internal memory 19 of the sequencer microprocessor MPU is rewritten by this control data.

【0019】通信処理用マイクロプロセッサMPU1
は、時分割多重信号線52上の伝送フレームを監視し
て、アドレスパルスDa(図5)が自己の受け持つアド
レスの何れかと一致するかを判断しており、一致する
と、通信モードパルスDm(図5)がポーリングモード
の時は、当該チャンネルに格納してある返信データを返
信データパルスDrに乗せて、中央監視装置へ返信す
る。通信モードパルスDmが制御データの時は、これを
データ変換用マイクロプロセッサMPU2へ通知する。
Microprocessor MPU1 for communication processing
Monitors the transmission frame on the time-division multiplexed signal line 52 to determine whether the address pulse Da (FIG. 5) matches any of its own addresses. If they match, the communication mode pulse Dm (FIG. When 5) is in the polling mode, the reply data stored in the channel is put on the reply data pulse Dr and sent back to the central monitoring unit. When the communication mode pulse Dm is control data, this is notified to the data conversion microprocessor MPU2.

【0020】上記のような接続は、中央監視装置11か
ら見ると、チャンネルk〜k+3にはDi(ディジタル
インプット)端末器が、チャンネルk+4〜k+7には
Do(ディジタルアウトプット)端末器が、チャンネル
k+8〜k+11にはAi(アナログインプット)端末
器が、各々接続されているのと同じになる。
When viewed from the central monitoring apparatus 11, the above-mentioned connection is such that channels k to k + 3 are Di (digital input) terminals, channels k + 4 to k + 7 are Do (digital output) terminals. Ai (analog input) terminals are connected to k + 8 to k + 11, respectively.

【0021】[0021]

【発明の効果】本発明による多点プログラマブル端末装
置によれば、1台で多点のI/O信号を結合することが
出来、かつ従来の時分割多重伝送の信号フォーマットで
運用することが出来るので、従来の中央監視装置が使用
出来る。また、既存のシーケンサと組み合わせるので、
AND/ORの論理データを簡単に作り出すことが出
来、I/O信号の追加変更もI/Oユニットの追加交換
で簡単に行える。
According to the multipoint programmable terminal device of the present invention, one unit can combine multipoint I / O signals and can operate in the conventional signal format of time division multiplexing transmission. Therefore, the conventional central monitoring device can be used. Also, because it is combined with the existing sequencer,
AND / OR logic data can be easily created, and additional changes of I / O signals can be easily made by additional replacement of I / O units.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による多点プログラマブル端末装置の構
成例図である。
FIG. 1 is a configuration example diagram of a multipoint programmable terminal device according to the present invention.

【図2】図1の多点プログラマブル端末装置を使用した
制御システムの構成例図である。
FIG. 2 is a configuration example diagram of a control system using the multipoint programmable terminal device of FIG.

【図3】図1の多点プログラマブル端末装置の動作を説
明する為の図である。
FIG. 3 is a diagram for explaining the operation of the multipoint programmable terminal device of FIG.

【図4】従来の制御システムの構成例図である。FIG. 4 is a diagram showing a configuration example of a conventional control system.

【図5】時分割多重伝送のデータフォーマットを示した
図である。
FIG. 5 is a diagram showing a data format of time division multiplex transmission.

【符号の説明】[Explanation of symbols]

10・・・端末インターフェースブロック 11・・・中央監視装置 12・・・信号結合部 13・・・通信処理用マイクロプロセッサの内部メモリ 14・・・シーケンサ 15・・・データ変換用マイクロプロセッサの内部メモ
リ 17・・・アドレススイッチ 18・・・I/Oユニット 19・・・シーケンサマイクロプロセッサの内部メモリ 20・・・多点プログラマブル端末装置 52・・・時分割多重信号線 MPU・・・シーケンサマイクロプロセッサ MPU1・・・通信処理用マイクロプロセッサ MPU2・・・データ変換用マイクロプロセッサ
10 ... Terminal Interface Block 11 ... Central Monitoring Device 12 ... Signal Coupling Unit 13 ... Internal Memory of Communication Processing Microprocessor 14 ... Sequencer 15 ... Internal Memory of Data Conversion Microprocessor 17 ... Address switch 18 ... I / O unit 19 ... Sequencer microprocessor internal memory 20 ... Multipoint programmable terminal device 52 ... Time division multiplexed signal line MPU ... Sequencer microprocessor MPU1 ... Microprocessor for communication processing MPU2 ... Microprocessor for data conversion

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】中央監視装置が複数の制御対象機器を制御
する制御システムに使用されるプログラマブル端末装置
であって、 端末インターフェースブロックと、シーケンサとを備え
て、 上記端末インターフェースブロックには、上記中央監視
装置と時分割多重信号線で接続された信号結合部と、指
定されたアドレス番号から複数チャンネル分の返信用デ
ータを蓄積しチャンネル毎に上記信号結合部を介して多
重伝送すると共に、上記中央監視装置からの制御データ
を処理する通信処理用マイクロプロセッサと、上記シー
ケンサからのデータを時分割多重伝送のデータフォーマ
ットに変換して上記通信処理用マイクロプロセッサへ転
送すると共に、上記通信処理用マイクロプロセッサから
の制御データを上記シーケンサへ転送するデータ変換用
マイクロプロセッサとを備え、 上記シーケンサには、上記制御対象機器と信号の授受を
行なう複数のI/Oユニットと、上記複数のI/Oユニ
ットからのデータを受けて上記データ変換用マイクロプ
ロセッサへ転送すると共に、上記データ変換用マイクロ
プロセッサからの制御データを受けて上記複数のI/O
ユニットのうちの当該I/Oユニットへ転送するシーケ
ンサマイクロプロセッサを備えたことを特徴とする多点
プログラマブル端末装置。
1. A central monitoring device is a programmable terminal device used in a control system for controlling a plurality of controlled devices, comprising a terminal interface block and a sequencer, wherein the terminal interface block has the central part. A signal combining unit connected to the monitoring device by a time division multiplex signal line, reply data for a plurality of channels is accumulated from a designated address number, and multiple transmission is performed for each channel through the signal combining unit, and the central portion is also provided. A communication processing microprocessor that processes control data from a monitoring device, and data from the sequencer is converted into a data format for time division multiplex transmission and transferred to the communication processing microprocessor, and the communication processing microprocessor For data conversion that transfers control data from the The sequencer includes a plurality of I / O units for exchanging signals with the control target device, and data from the plurality of I / O units for transfer to the data conversion microprocessor. In addition, the control data from the data conversion microprocessor is received and the plurality of I / Os are received.
A multipoint programmable terminal device comprising a sequencer microprocessor for transferring to the I / O unit of the units.
JP5077155A 1993-04-02 1993-04-02 Multi-point programmable terminal Expired - Fee Related JP3062858B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5077155A JP3062858B2 (en) 1993-04-02 1993-04-02 Multi-point programmable terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5077155A JP3062858B2 (en) 1993-04-02 1993-04-02 Multi-point programmable terminal

Publications (2)

Publication Number Publication Date
JPH06291750A true JPH06291750A (en) 1994-10-18
JP3062858B2 JP3062858B2 (en) 2000-07-12

Family

ID=13625910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5077155A Expired - Fee Related JP3062858B2 (en) 1993-04-02 1993-04-02 Multi-point programmable terminal

Country Status (1)

Country Link
JP (1) JP3062858B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311523A (en) * 2004-04-19 2005-11-04 Fuji Electric Systems Co Ltd Optical communication control unit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7016171B2 (en) 2001-02-01 2006-03-21 Hydro-Aire, Inc. Current fault detector and circuit interrupter and packaging thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311523A (en) * 2004-04-19 2005-11-04 Fuji Electric Systems Co Ltd Optical communication control unit

Also Published As

Publication number Publication date
JP3062858B2 (en) 2000-07-12

Similar Documents

Publication Publication Date Title
EP0188522B1 (en) Polling method for data processing system
US5968158A (en) Apparatus including a host processor and communications adapters interconnected with a bus, with improved transfer of interrupts between the adapters and host processor
US4479195A (en) Data conference system
JPS60551A (en) Central processor of data transmitting system
IE57404B1 (en) Improvements in or relating to telecommunication exchanges
EP0125809A2 (en) Distributed computer control system
US5278836A (en) Multichannel communication processing system
US5224124A (en) Data transmission system
US6178180B1 (en) Communications adapter for processing ATM and ISDN data
US4774704A (en) Interface circuit for connecting a digital equipment to a time multiplex link
JPH06291750A (en) Multipoint programmable terminal equipment
JPS61100046A (en) Loop transmission method
US5528768A (en) Multiprocessor communication system having a paritioned main memory where individual processors write to exclusive portions of the main memory and read from the entire main memory
NO157638B (en) MODULE BUILDING, DISTRIBUTED AND TIME-SHARED TELECOMMUNICATION SYSTEM.
EP0226688B1 (en) Serial link adapter for a communication controller
US4527268A (en) Structure of an access point toward a data pack broadcasting network
JPH06189031A (en) Transmitting device and receiver
JPS6144428B2 (en)
US5953539A (en) Service switching point having a direct memory access controller
US6944176B1 (en) Method and apparatus for bit level network data multiplexing
JPS61123233A (en) Data transmission system
KR100427764B1 (en) Apparatus for Interface between Devices of different Data Bus
JP2538644B2 (en) Interface conversion device
JPH0814809B2 (en) Intelligent I / O device
KR100414923B1 (en) Apparatus for communication matching between processors, and method therefor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000314

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080512

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees