JPH06291096A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH06291096A JPH06291096A JP7370393A JP7370393A JPH06291096A JP H06291096 A JPH06291096 A JP H06291096A JP 7370393 A JP7370393 A JP 7370393A JP 7370393 A JP7370393 A JP 7370393A JP H06291096 A JPH06291096 A JP H06291096A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- hole
- semiconductor device
- condition
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、層間絶縁層等の絶縁膜にその孔径が表面
側ほど大きいスルーホール等のホールを形成した半導体
装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which an insulating film such as an interlayer insulating layer is formed with a hole such as a through hole having a larger hole diameter toward the front side.
【0002】[0002]
【従来の技術】従来より、半導体装置の層間絶縁層など
の絶縁膜に形成されるスルーホール、コンタクトホール
あるいはビアホールなどのホール(単にホールという)
は、その内壁への導電体の付着性を向上させるために、
孔径を表面側ほど大きくする必要があることが知られて
いる。すなわち、従来より半導体装置の絶縁膜に形成さ
れるホールは、その孔径が表面側に向かって漸大するテ
ーパ状、あるいは孔径がステップ状に表面側ほど大きい
形状などに形成されている。次に、このような従来の半
導体装置のホールの製造方法を説明する。2. Description of the Related Art Conventionally, a hole such as a through hole, a contact hole or a via hole formed in an insulating film such as an interlayer insulating layer of a semiconductor device (simply called a hole).
In order to improve the adhesion of the conductor to its inner wall,
It is known that it is necessary to increase the pore diameter toward the surface side. That is, conventionally, a hole formed in an insulating film of a semiconductor device is formed in a taper shape in which the hole diameter gradually increases toward the front surface side, or in a shape in which the hole diameter increases stepwise toward the front surface side. Next, a method of manufacturing the hole of such a conventional semiconductor device will be described.
【0003】第1の方法による製造工程を図3に示す。
図3に示すように、まず、半導体基板1上に配線金属層
2,層間絶縁層3およびフォトレジスト膜4を順次設け
た後、フォトレジスト膜4のホールに対応する位置に孔
4aを形成する(工程(a) )。次いで、このフォトレジ
スト膜4を熱処理することにより、孔4aを表面側の孔
径が大きいテーパ状の孔4bとし、この状態で層間絶縁
層3に異方性エッチングを施す(工程(b) )。この異方
性エッチングにより、フォトレジスト膜4の孔4bの孔
径が大きくなりながら層間絶縁層3がエッチングされ、
層間絶縁層3に内壁がテーパ状のホール5が形成される
(工程(c) )。FIG. 3 shows a manufacturing process according to the first method.
As shown in FIG. 3, first, a wiring metal layer 2, an interlayer insulating layer 3 and a photoresist film 4 are sequentially provided on the semiconductor substrate 1, and then a hole 4a is formed at a position corresponding to the hole of the photoresist film 4. (Step (a)). Then, the photoresist film 4 is heat-treated to form the hole 4a into a tapered hole 4b having a large hole diameter on the surface side, and in this state, the interlayer insulating layer 3 is anisotropically etched (step (b)). By this anisotropic etching, the interlayer insulating layer 3 is etched while the hole diameter of the hole 4b of the photoresist film 4 is increased,
A hole 5 having a tapered inner wall is formed in the interlayer insulating layer 3 (step (c)).
【0004】第2の方法による製造工程を図4に示す。
図4に示すように、半導体基板1上の配線金属層2の上
に設けられる層間絶縁層3をエッチングされにくい下層
膜3Aとエッチングされ易い上層膜3Bとで形成する
(工程(a) )。次いで、この層間絶縁層3上にフォトレ
ジスト膜4を設け、このフォトレジスト膜4のホールに
対応する位置に孔4aを形成した後、層間絶縁層3に等
方性エッチングを施す(工程(b) )。このとき、上層膜
3Bの方が下層膜3Aより径方向にエッチングされ易い
ので、層間絶縁層3には表面側ほど孔径が大きいホール
5が形成される(工程(c) )。FIG. 4 shows a manufacturing process according to the second method.
As shown in FIG. 4, the interlayer insulating layer 3 provided on the wiring metal layer 2 on the semiconductor substrate 1 is formed by the lower layer film 3A which is difficult to be etched and the upper layer film 3B which is easily etched (step (a)). Next, a photoresist film 4 is provided on the interlayer insulating layer 3, holes 4a are formed at positions corresponding to the holes in the photoresist film 4, and then the interlayer insulating layer 3 is subjected to isotropic etching (step (b )). At this time, since the upper layer film 3B is more easily etched in the radial direction than the lower layer film 3A, a hole 5 having a larger hole diameter is formed in the interlayer insulating layer 3 toward the surface side (step (c)).
【0005】第3の方法としては、バッファード弗酸を
用いるウエットエッチング法により等方性エッチングを
行い、その後プラズマエッチング法により異方性エッチ
ングを行う方法がある。As a third method, there is a method of performing isotropic etching by a wet etching method using buffered hydrofluoric acid, and then performing anisotropic etching by a plasma etching method.
【0006】[0006]
【発明が解決しようとする課題】前述したように、従来
においては、絶縁膜に形成するホールの孔径を表面側ほ
ど大きくする場合、第1の方法のようにフォトレジスト
膜へのパターンの形成工程にさらに1工程加えたり、あ
るいは第2の方法のように絶縁膜を種類の異なる2層で
形成したりしなければならず、工程が増加し、複雑にな
るという問題がある。また、第3の方法は、サイドエッ
チ量がエッチング膜厚分発生して大きくなりすぎるこ
と、およびエッチングの制御性が悪いことなどの問題が
ある。As described above, in the conventional case, when the hole diameter of the hole formed in the insulating film is increased toward the surface side, the pattern forming step in the photoresist film is performed as in the first method. In addition, one more step must be added, or the insulating film must be formed of two layers of different types as in the second method, and there is a problem that the number of steps is increased and becomes complicated. Further, the third method has problems that the side etch amount is too large due to the etching film thickness and the etching controllability is poor.
【0007】本発明の目的は、このような事情に鑑み、
層間絶縁層等の絶縁膜にその孔径が表面側ほど大きいス
ルーホール等のホールを形成する半導体装置の製造方法
を提供することにある。In view of such circumstances, an object of the present invention is to
It is an object of the present invention to provide a method of manufacturing a semiconductor device in which a hole such as a through hole having a larger hole diameter on the surface side is formed in an insulating film such as an interlayer insulating layer.
【0008】[0008]
【課題を解決するための手段】かかる目的を達成するた
め、本発明の半導体装置の製造方法は、反応性イオンエ
ッチングにより絶縁膜にその孔径が表面側ほど大きいホ
ールを形成するに際し、エッチング条件をエッチングが
主に等方的に進行する条件から主に異方的に進行する条
件に間欠的あるいは連続的に変化させながらエッチング
を行うことにある。In order to achieve such an object, the method of manufacturing a semiconductor device of the present invention is characterized in that etching conditions are set when forming a hole having a larger hole diameter on the surface side in an insulating film by reactive ion etching. It is to perform etching while changing intermittently or continuously from a condition in which the etching mainly proceeds isotropically to a condition in which the etching mainly proceeds anisotropically.
【0009】ここで、エッチング条件を変化させる方法
としては、エッチングに主反応ガスとこれに添加する添
加ガスとを用い、エッチング条件の変化を添加ガスの添
加条件を変化させることにより行う方法、あるいは、エ
ッチング条件の変化をエッチング室内の圧力を変化させ
ることにより行う方法等を挙げることができる。なお、
エッチング室の圧力を変化させる方法としては、エッチ
ング室内に導入するガス流量を調整することにより行う
方法、あるいは、エッチング室内を排気する能力を調整
することにより行う方法を挙げることができる。Here, as a method of changing the etching conditions, a main reaction gas and an additive gas added thereto are used for etching, and the etching conditions are changed by changing the addition conditions of the additive gas, or A method of changing the etching condition by changing the pressure in the etching chamber can be used. In addition,
Examples of the method of changing the pressure in the etching chamber include a method of adjusting the flow rate of gas introduced into the etching chamber and a method of adjusting the ability to exhaust the inside of the etching chamber.
【0010】[0010]
【作用】本発明の半導体装置の製造方法では、エッチン
グの初期にはエッチングが主に等方的に進行するので、
絶縁膜は深さ方向と共に径方向にもエッチングされる。
一方、その後エッチングが主に異方的に進行するように
なると、絶縁膜は径方向にはエッチングされ難くなる。
したがって、絶縁膜には、表面側ほど孔径が大きいホー
ルが形成される。In the method of manufacturing a semiconductor device of the present invention, since the etching mainly proceeds isotropically in the initial stage of etching,
The insulating film is etched not only in the depth direction but also in the radial direction.
On the other hand, if the etching mainly progresses anisotropically thereafter, the insulating film becomes difficult to be etched in the radial direction.
Therefore, in the insulating film, a hole having a larger hole diameter is formed on the surface side.
【0011】この作用をCF4 ガスによるドライエッチ
ングを例に挙げて具体的に説明する。CF4 ガスによる
ドライエッチングでは、次に示すように、CF4 放電に
よるFラジカル(F* )とSiとの反応が起こる CF4 →F* ,CF3 *,CF2 *,CF* ,C* Si+F* →SiF4 かかるドライエッチングにおいて微量の添加ガスの添加
がエッチング速度に影響を与えるという現象がある。微
量の添加ガスの添加により反応の活性化エネルギーを大
きく変化できることによるものである。例えば、CF4
+O2 の場合、CO,CO2 ,COF2 の生成によりF
ラジカル(F* )の生成量が増し、Si,SiO2 ,S
iON等のエッチング速度が増加すると考えられる。そ
して、かかるエッチング速度の増加によりアンダーカッ
トが入りやすくなり、絶縁膜は深さ方向と共に径方向に
もエッチングされる。なお、添加ガスの添加を止める
と、エッチング速度が低下し、絶縁膜は径方向にはエッ
チングされ難くなる。This action will be specifically described by taking dry etching using CF 4 gas as an example. In the dry etching with CF 4 gas, as shown below, a reaction of F radicals (F * ) with Si by CF 4 discharge occurs CF 4 → F * , CF 3 * , CF 2 * , CF * , C * Si + F * → SiF 4 In such dry etching, there is a phenomenon that addition of a small amount of additional gas affects the etching rate. This is because the activation energy of the reaction can be greatly changed by adding a small amount of additional gas. For example, CF 4
In the case of + O 2 , F is generated due to the generation of CO, CO 2 and COF 2.
The amount of radicals (F * ) generated increases, and Si, SiO 2 , S
It is considered that the etching rate of iON and the like increases. Then, due to the increase in the etching rate, an undercut easily occurs, and the insulating film is etched not only in the depth direction but also in the radial direction. Note that when the addition of the additional gas is stopped, the etching rate decreases and the insulating film is less likely to be etched in the radial direction.
【0012】ところで、ドライエッチングにおいては、
プラズマ化学以外の現象が共存し、プラズマスパッタ複
合エッチングが起こっている。スパッタエッチングは運
動エネルギーを持った粒子が固体表面に入射することに
より行われる物理効果によるエッチングで、このスパッ
タ効果はある程度の運動エネルギーを持った粒子によっ
て生ずる。スパッタ効果は、プラズマ励起用に用いられ
る高周波電界によるもの以外に、外部から加えられる直
流電界,高周波放電時に装置内に発生する電極の自己バ
イアスによる直流電界によるものがある。By the way, in dry etching,
Phenomena other than plasma chemistry coexist and plasma sputter composite etching occurs. Sputter etching is etching by a physical effect that particles having kinetic energy are incident on a solid surface, and this sputter effect is generated by particles having a certain amount of kinetic energy. In addition to the high-frequency electric field used for plasma excitation, the sputtering effect includes a direct-current electric field applied from the outside and a direct-current electric field due to self-bias of electrodes generated in the apparatus during high-frequency discharge.
【0013】平行平板型のドライエッチング装置では、
ガス圧(=エッチング室内の圧力)を変化させることに
より、エッチング断面の形状が変化することが知られて
おり、ガス圧を高くするとアンダーカットが大きくな
り、ガス圧を低くすると、電界方向、つまり荷電粒子の
衝突方向に沿った指向性の鋭いエッチングとなりシャー
プな断面形状となる。高ガス圧では、運動エネルギーを
持った粒子は放電空間中での粒子間の衝突でその運動エ
ネルギーを失いエッチングはプラズマ化学,イオン化学
反応によるものが主となると考えられる。低ガス圧では
粒子は運動エネルギーを失わずに表面に入射するためス
パッタ効果が効き、方向性のあるエッチング(異方性エ
ッチング)となると考えられる。In the parallel plate type dry etching apparatus,
It is known that the shape of the etching cross section is changed by changing the gas pressure (= pressure in the etching chamber). When the gas pressure is increased, the undercut becomes large, and when the gas pressure is decreased, the electric field direction, that is, the The etching has sharp directivity along the charged particle collision direction, resulting in a sharp cross-sectional shape. At high gas pressure, it is considered that particles with kinetic energy lose their kinetic energy due to collision between particles in the discharge space, and etching is mainly due to plasma chemistry and ion chemical reaction. It is considered that at low gas pressure, particles enter the surface without losing kinetic energy, so that the sputtering effect is effective and the etching becomes directional (anisotropic etching).
【0014】したがって、ガス流量やエッチング室内を
排気する能力を調整して、高ガス圧下とした場合には絶
縁膜は深さ方向と共に径方向にもエッチングされ、低ガ
ス圧下とした場合には絶縁膜は径方向にはエッチングさ
れ難くなる。Therefore, the insulating film is etched not only in the depth direction but also in the radial direction by adjusting the gas flow rate and the ability to exhaust the inside of the etching chamber, and when the gas pressure is high, the insulating film is etched in the radial direction as well as the depth direction. The film is less likely to be etched in the radial direction.
【0015】[0015]
【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【0016】図1は、本発明の半導体装置の製造方法の
一実施例の製造工程を示す断面図である。図1に示すよ
うに、まず、半導体基板1上に配線金属層2,層間絶縁
層3およびフォトレジスト膜4を順次設けた後、フォト
レジスト膜4のホールに対応する位置に孔4aを形成す
る(工程(a) )。次いで、層間絶縁層3に、エッチング
が等方的に進行する条件で反応性イオンエッチングを施
す。この条件では、エッチングは深さ方向と共に径方向
にもエッチングされ易いので、層間絶縁層3には、孔4
aの孔径より径方向に広がった凹部6が形成される(工
程(b) )。続いて、エッチング途中でエッチング条件を
エッチングが異方的に進行する条件とする。この条件で
は、エッチングは径方向へ進行し難くなり、主に深さ方
向に進行する。したがって、層間絶縁層3には、全体と
して表面側の孔径が大で裏面側ほど孔径が小さいホール
7が形成される(工程(c) )。最後に、フォトレジスト
膜4をO2 プラズマアッシング等により除去する(工程
(d) )。その後、常法に基づいて所望の工程を実施し、
半導体装置を作製する。次に、さらに具体的な実施例を
説明する。FIG. 1 is a sectional view showing a manufacturing process of an embodiment of a method of manufacturing a semiconductor device of the present invention. As shown in FIG. 1, first, a wiring metal layer 2, an interlayer insulating layer 3 and a photoresist film 4 are sequentially provided on a semiconductor substrate 1, and then a hole 4a is formed at a position corresponding to the hole of the photoresist film 4. (Step (a)). Next, the interlayer insulating layer 3 is subjected to reactive ion etching under the condition that the etching proceeds isotropically. Under this condition, etching is likely to occur not only in the depth direction but also in the radial direction.
A recess 6 is formed which is wider in the radial direction than the hole diameter of a (step (b)). Subsequently, during the etching, the etching conditions are set so that the etching proceeds anisotropically. Under this condition, it becomes difficult for the etching to proceed in the radial direction, and the etching mainly proceeds in the depth direction. Therefore, in the interlayer insulating layer 3, a hole 7 having a larger hole diameter on the front surface side and a smaller hole diameter on the back surface side as a whole is formed (step (c)). Finally, the photoresist film 4 is removed by O 2 plasma ashing or the like (step
(d)). After that, carry out the desired steps based on the usual method,
A semiconductor device is manufactured. Next, a more specific example will be described.
【0017】第1の具体例として、層間絶縁層3を、プ
ラズマCVD(Chemical Vapor Deposition )により形
成した膜厚8000ÅのSiON膜とし、平行平板型反
応性イオンエッチング装置を用いてSiON膜に内壁が
テーパ状のホールを形成した例を説明する。As a first specific example, the interlayer insulating layer 3 is a SiON film having a film thickness of 8000Å formed by plasma CVD (Chemical Vapor Deposition), and an inner wall is formed on the SiON film by using a parallel plate type reactive ion etching apparatus. An example in which a tapered hole is formed will be described.
【0018】ここで、平行平板型反応性イオンエッチン
グ装置の一例を図2に示す。図2に示すように、エッチ
ング室11内には平板状の陽極12および陰極13が平
行に対向するように配置されており、陰極13には、ブ
ロッキングコンデンサを有するマッチング回路14を介
して高周波電源15が接続されている。エッチング室1
1は反応ガス導入口11aおよび排気口11bを有し、
これら反応ガス導入口11aおよび排気口11bには、
それぞれ図示しない反応ガス導入系および排気系が接続
されている。An example of the parallel plate type reactive ion etching apparatus is shown in FIG. As shown in FIG. 2, a flat plate-shaped anode 12 and a cathode 13 are arranged in parallel in the etching chamber 11 so as to face each other. The cathode 13 has a high-frequency power source via a matching circuit 14 having a blocking capacitor. 15 is connected. Etching room 1
1 has a reaction gas introduction port 11a and an exhaust port 11b,
These reaction gas inlet 11a and exhaust port 11b are
A reaction gas introduction system and an exhaust system (not shown) are connected to each other.
【0019】さらに、エッチング室11の両側には、ウ
ェハを導入するためのロード側予備排気室16とウェハ
を排出するためのアンロード側予備排気室17とが配設
され、それぞれ図示しない予備排気系により排気されて
おり、それぞれの境界壁には、ロード口18とアンロー
ド口19とが設けられている。なお、エッチング処理さ
れるウェハ20は、陰極13上に載置されるようになっ
ている。Further, on both sides of the etching chamber 11, a load side preliminary exhaust chamber 16 for introducing a wafer and an unload side preliminary exhaust chamber 17 for discharging the wafer are provided, each of which is not shown in FIG. The air is exhausted by the system, and a load port 18 and an unload port 19 are provided on each boundary wall. The wafer 20 to be etched is placed on the cathode 13.
【0020】かかる装置の陰極13上にエッチング処理
されるウェハ(図1の工程(a) の状態のもの)を載置す
る。続いて、図示しない反応ガス導入系から反応ガス導
入口11aを介して主反応ガスとしてのCF4 ガス 5
0sccmと添加ガスとしてのO2 ガス5sccmとを
エッチング室11内に導入すると共に、図示しない排気
系により排気口11bを介してエッチング室11を排気
し、エッチング室11内の圧力が15Paになるように
調整する。次に、高周波電源15により陰極13に1
3.56MHzの高周波電力を0.16W/cm2 印加
し、エッチングを開始する。このエッチング条件では、
エッチングは等方的に進行し、図1の工程(b) に示すよ
うにエッチングが進行し、層間絶縁層3には、孔4aの
孔径より径方向に広がった凹部6が形成される。この条
件でSiON膜を約4000Åの厚さだけエッチングし
た後、添加ガスのO2 の導入を停止する。この条件で
は、O2 導入時に比べてエッチングの等方性が弱められ
てエッチングが異方的に進行するようになる。これによ
り、図1の工程(c) に示すようなエッチングが進行し、
層間絶縁層3には、孔径が表面側ほど大きいテーパ状の
ホール7が形成される。この具体例では、フォトレジス
ト膜4に形成した孔4aの孔径を1.0μmとしたとこ
ろ、層間絶縁層3には、表面側の孔径が1.5μm、裏
面側の孔径が1.0μmのホール7が形成された。A wafer to be etched (in the state of step (a) in FIG. 1) is placed on the cathode 13 of such an apparatus. Then, CF 4 gas as a main reaction gas is supplied from a reaction gas introduction system (not shown) through the reaction gas introduction port 11a.
0 sccm and 5 sccm of O 2 gas as an additive gas are introduced into the etching chamber 11, and the etching chamber 11 is exhausted through an exhaust port 11b by an exhaust system (not shown) so that the pressure in the etching chamber 11 becomes 15 Pa. Adjust to. Next, the cathode 13 is set to 1
A high frequency power of 3.56 MHz is applied at 0.16 W / cm 2 , and etching is started. Under these etching conditions,
The etching proceeds isotropically, and as shown in step (b) of FIG. 1, the etching proceeds to form a recess 6 in the interlayer insulating layer 3 that is wider than the hole diameter of the hole 4a in the radial direction. Under this condition, the SiON film is etched to a thickness of about 4000Å, and then the introduction of O 2 as an additive gas is stopped. Under this condition, the isotropy of etching is weakened as compared with the introduction of O 2 , and the etching progresses anisotropically. As a result, etching progresses as shown in step (c) of FIG.
A tapered hole 7 having a larger hole diameter on the surface side is formed in the interlayer insulating layer 3. In this example, the holes 4a formed in the photoresist film 4 have a hole diameter of 1.0 μm, and the interlayer insulating layer 3 has a hole diameter of 1.5 μm on the front surface side and a hole diameter of 1.0 μm on the back surface side. 7 was formed.
【0021】第2の具体例として、エッチング条件の変
更をエッチング室内の圧力の変化により行った例を説明
する。なお、この具体例も図2に示す平行平板型反応性
イオンエッチング装置を用い、第1の具体例と同様なS
iON膜にホールを形成するものである。As a second specific example, an example in which the etching conditions are changed by changing the pressure in the etching chamber will be described. This specific example also uses the parallel plate type reactive ion etching apparatus shown in FIG. 2, and the same S as in the first specific example is used.
A hole is formed in the iON film.
【0022】まず、第1の具体例と同様に、陰極13上
にエッチング処理されるウェハ(図1の工程(a) の状態
のもの)を載置した後、反応ガス導入口11aを介して
反応ガスとしてのCF4 ガス 95sccmをエッチン
グ室11内に導入すると共に、排気口11bを介してエ
ッチング室11を排気し、エッチング室11内の圧力が
25Paになるように調整する。次に、高周波電源15
により陰極13に13.56MHzの高周波電力を0.
16W/cm2 印加し、エッチングを開始する。このエ
ッチング条件では、エッチングは図1の工程(b) に示す
よう等方的に進行し、層間絶縁層3には、孔4aの孔径
より径方向に広がった凹部6が形成される。この条件で
SiON膜を約4000Åの厚さだけエッチングした
後、CF4スの導入量を減少するか、排気量を増大する
かして、エッチング室11内の圧力を7Paとする。こ
の条件では、圧力が25Paの時に比べてエッチングの
等方性が弱められてエッチングが異方的に進行するよう
になる。これにより、図1の工程(c) に示すようなエッ
チングが進行し、層間絶縁層3には、孔径が表面側ほど
大きいテーパ状のホール7が形成される。この具体例で
は、フォトレジスト膜4に形成した孔4aの孔径を10
μmとしたところ、表面側の孔径が1.6μm、裏面側
の孔径が1.0μmのホール7が形成された。First, as in the first specific example, a wafer to be etched (in the state of step (a) in FIG. 1) is placed on the cathode 13, and then the reaction gas introduction port 11a is used. CF 4 gas of 95 sccm as a reaction gas is introduced into the etching chamber 11, and the etching chamber 11 is evacuated through the exhaust port 11b to adjust the pressure in the etching chamber 11 to 25 Pa. Next, the high frequency power supply 15
As a result, a high frequency power of 13.56 MHz is applied to the cathode 13 at a level of 0.
16 W / cm 2 is applied to start etching. Under this etching condition, the etching proceeds isotropically as shown in step (b) of FIG. 1, and a recess 6 is formed in the interlayer insulating layer 3 so as to be wider than the diameter of the hole 4a in the radial direction. After etching the SiON film to a thickness of about 4000Å under these conditions, the pressure in the etching chamber 11 is set to 7 Pa by reducing the amount of CF 4 introduced or increasing the amount of exhaust. Under this condition, the isotropy of etching is weakened and the etching progresses anisotropically as compared with the case where the pressure is 25 Pa. As a result, etching as shown in step (c) of FIG. 1 progresses, and a tapered hole 7 having a larger hole diameter on the surface side is formed in the interlayer insulating layer 3. In this specific example, the hole diameter of the holes 4a formed in the photoresist film 4 is 10
When the thickness was set to μm, a hole 7 having a hole diameter of 1.6 μm on the front surface side and a hole diameter of 1.0 μm on the back surface side was formed.
【0023】以上説明したように、本発明方法では、絶
縁膜に垂直なホールを形成する製造工程を大幅に変更す
ることなく、エッチング工程の途中でエッチング条件を
変更することにより、絶縁膜に孔径が表面側ほど大きい
ホールを形成することができる。As described above, according to the method of the present invention, by changing the etching conditions in the middle of the etching process without drastically changing the manufacturing process for forming holes perpendicular to the insulating film, the hole diameter in the insulating film can be changed. It is possible to form a larger hole on the surface side.
【0024】なお、上述した実施例では、エッチング条
件を間欠的に2段階に変更したが、間欠的に3段階以上
に、あるいは徐々に連続的に変更してもよく、また、エ
ッチング条件の変更の方法も上述したものに限定される
ものではない。さらに、エッチング条件の変更は、必ず
しもエッチングの最中にする必要はなく、また、ホール
の形状も上述したものに限定されるものではない。In the above-mentioned embodiment, the etching condition is intermittently changed to two steps, but it may be intermittently changed to three steps or more or gradually and continuously, and the etching condition is changed. The method is also not limited to the above. Furthermore, it is not always necessary to change the etching conditions during the etching, and the shape of the holes is not limited to the above.
【0025】[0025]
【発明の効果】以上説明したように、本発明にかかる半
導体装置の製造方法によれば、反応性エッチングのエッ
チング条件を変更してエッチングが主に等方的に進行す
る状態から主に異方的に進行する状態に変化させること
により、孔径が表面側ほど大きいホールを絶縁膜に形成
することができる。As described above, according to the method for manufacturing a semiconductor device of the present invention, the etching condition of the reactive etching is changed so that the etching is mainly anisotropic. It is possible to form a hole having a larger hole diameter on the front surface side in the insulating film by changing the state to a state in which the hole advances.
【図1】本発明の半導体装置の製造方法の一実施例の主
要工程を示す断面図である。FIG. 1 is a cross-sectional view showing main steps of an embodiment of a method for manufacturing a semiconductor device of the present invention.
【図2】本発明の一実施例に用いる平行平板型反応性イ
オンエッチング装置の概略図である。FIG. 2 is a schematic view of a parallel plate type reactive ion etching apparatus used in an embodiment of the present invention.
【図3】従来技術に係る半導体装置の製造方法の工程例
を示す断面図である。FIG. 3 is a cross-sectional view showing a process example of a method for manufacturing a semiconductor device according to a conventional technique.
【図4】従来技術に係る半導体装置の製造方法の工程例
を示す断面図である。FIG. 4 is a cross-sectional view showing a process example of a method for manufacturing a semiconductor device according to a conventional technique.
1 半導体基板 2 配線金属層 3 層間絶縁層 4 フォトレジスト膜 7 ホール 1 semiconductor substrate 2 wiring metal layer 3 interlayer insulating layer 4 photoresist film 7 holes
Claims (5)
その孔径が表面側ほど大きいホールを形成するに際し、
エッチング条件をエッチングが主に等方的に進行する条
件から主に異方的に進行する条件に間欠的あるいは連続
的に変化させながらエッチングを行うことを特徴とする
半導体装置の製造方法。1. When forming a hole having a larger pore size on the surface side in an insulating film by reactive ion etching,
A method of manufacturing a semiconductor device, wherein etching is performed while intermittently or continuously changing the etching condition from a condition in which the etching mainly proceeds isotropically to a condition in which the etching mainly proceeds anisotropically.
て、エッチングに主反応ガスとこれに添加する添加ガス
とを用い、エッチング条件の変化を添加ガスの添加条件
を変化させることにより行うことを特徴とする半導体装
置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein a main reaction gas and an additive gas added thereto are used for etching, and the etching condition is changed by changing the addition condition of the additive gas. A method for manufacturing a characteristic semiconductor device.
て、エッチング条件の変化をエッチング室内の圧力を変
化させることにより行うことを特徴とする半導体装置の
製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein the etching condition is changed by changing the pressure in the etching chamber.
て、前記エッチング室内の圧力を当該エッチング室内に
導入するガス流量を調整することにより行うことを特徴
とする半導体装置の製造方法。4. The method of manufacturing a semiconductor device according to claim 3, wherein the pressure in the etching chamber is adjusted by adjusting the flow rate of gas introduced into the etching chamber.
て、前記エッチング室内の圧力を当該エッチング室内を
排気する能力を調整することにより行うことを特徴とす
る半導体装置の製造方法。5. The method of manufacturing a semiconductor device according to claim 1, wherein the pressure inside the etching chamber is adjusted by adjusting the ability to exhaust the inside of the etching chamber.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7370393A JPH06291096A (en) | 1993-03-31 | 1993-03-31 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7370393A JPH06291096A (en) | 1993-03-31 | 1993-03-31 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06291096A true JPH06291096A (en) | 1994-10-18 |
Family
ID=13525844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7370393A Pending JPH06291096A (en) | 1993-03-31 | 1993-03-31 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06291096A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014511032A (en) * | 2011-03-04 | 2014-05-01 | トランスフォーム インコーポレーテッド | Electrode structure of semiconductor devices |
-
1993
- 1993-03-31 JP JP7370393A patent/JPH06291096A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014511032A (en) * | 2011-03-04 | 2014-05-01 | トランスフォーム インコーポレーテッド | Electrode structure of semiconductor devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6432832B1 (en) | Method of improving the profile angle between narrow and wide features | |
KR100702723B1 (en) | Dry-etching method | |
JPH10256232A (en) | Manufacture of semiconductor device | |
JP3213803B2 (en) | Method for forming slope contact hole in semiconductor using high-density plasma etching equipment | |
KR20080006457A (en) | Plasma etching method and computer-readable storage medium | |
JP4351806B2 (en) | Improved technique for etching using a photoresist mask. | |
JPWO2003030239A1 (en) | Silicon substrate etching method and etching apparatus | |
JP2004111779A (en) | Method of etching organic insulating film and method of manufacturing semiconductor device | |
JP3350264B2 (en) | Plasma cleaning method | |
KR20210004866A (en) | Etching processing method and substrate processing apparatus | |
JP5041696B2 (en) | Dry etching method | |
JPH06291096A (en) | Manufacture of semiconductor device | |
JPH01194325A (en) | Dry-etching | |
US6482744B1 (en) | Two step plasma etch using variable electrode spacing | |
US5110410A (en) | Zinc sulfide planarization | |
JP3520831B2 (en) | Manufacturing method of semiconductor dynamic quantity sensor | |
JPH09116149A (en) | Polyside gate formation of semiconductor device | |
JPH08186095A (en) | Formation of contact hole | |
JP2000012517A (en) | Method for surface treatment | |
JP3865323B2 (en) | Etching method and semiconductor device manufacturing method | |
TWI855094B (en) | Etching method and substrate processing apparatus | |
JPH06163465A (en) | Dry etching device | |
JP4316322B2 (en) | Interlayer dielectric film dry etching method | |
JP3336402B2 (en) | Thin film formation method | |
JPH0964017A (en) | Semiconductor manufacturing device and manufacturing method for semiconductor device |