JPH06290890A

JPH06290890A - 無電極放電灯点灯装置及びこれを用いた照明装置

Info

Publication number: JPH06290890A
Application number: JP7356593A
Authority: JP
Inventors: Ichiro Yokozeki; 一郎横関
Original assignee: Toshiba Lighting and Technology Corp
Current assignee: Toshiba Lighting and Technology Corp
Priority date: 1993-03-31
Filing date: 1993-03-31
Publication date: 1994-10-18

Abstract

(57)【要約】【目的】マッチング回路で意図的にミスマッチを生じ
させた場合でも寄生ダイオードが逆回復せず、スイッチ
ング素子を保護することにより、支障なく調光可能にす
ること。【構成】スイッチング素子４，５を含む高周波変換部
３で生成した高周波エネルギーを、励起コイルＬ_cを備
えたマッチング手段２を介して無電極放電灯１に高周波
電磁エネルギーとして投入し点灯させるようにした無電
極放電灯点灯装置において、寄生ダイオードＤ₁ ，Ｄ₂
を有する前記スイッチング素子４，５に直列に前記寄生
ダイオードＤ₁ ，Ｄ₂ を流れる電流を阻止するための保
護ダイオードＤ₃₁〜Ｄ₃₄，Ｄ₄₁〜Ｄ₄₄を接続し、寄生ダ
イオードＤ₁ ，Ｄ₂ を導通不可能とした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、発光管内に電極を有し
ない無電極放電灯用の無電極放電灯点灯装置及びこれを
用いた照明装置に関する。

【０００２】

【従来の技術】一般に、放電灯はフィラメント電極を有
するものが用いられ、フィラメント電極間に電圧を印加
することにより放電点灯させるようにしている。しか
し、フィラメント電極の損傷等により寿命が短いという
欠点を有する。

【０００３】このようなことから、近年では、電極を持
たない無電極放電灯が開発され、長寿命であることか
ら、ランプ交換が極めて面倒な個所などへの適用が期待
されている。このような無電極放電灯に対する点灯装置
としては、放電灯内に励起コイルを介して少なくとも数
ＭＨｚ以上の高周波電磁エネルギーを投入することによ
り、無電極放電を形成維持するように構成される。つま
り、放電灯点灯装置は無電極放電灯に対して電気的に直
接接続されたものではなく、磁気的に結合したものとさ
れている。

【０００４】また、このような装置においては、励起コ
イルは、一般に、放電灯を挿入するために空心であっ
て、かつ、放電灯から放射された光を遮ぎらないように
数ターン程度のものとしているため、放電灯内に大きな
電力を投入するためには、励起コイルにも大電流を流す
ことになる。従って、高周波変換部にも大電流を流すこ
とになる。また、もし、逆に、高周波変換部に流す電流
を小さくし、電圧を大きくしたとしても、一般に、ＦＥ
Ｔのドレイン・ソース間のオン抵抗が耐圧の２乗に比例
する等の理由により、実用的ではなく、むしろ、ＦＥＴ
の出力容量による動作への影響を考慮すると好ましくな
い。

【０００５】図９はこのような無電極放電灯点灯装置の
概略を示すものである。まず、無電極放電灯１はその発
光管内にヨウ化ナトリウム等の金属ハロゲン化物及びキ
セノン等のバッファガスによるガスが封入されたもの
で、等価的に、抵抗Ｒ_a とインダクタンスＬ_a との並列
回路として示される。このような無電極放電灯１に対し
て磁気結合させるための励起コイルＬ_cを有するマッチ
ング回路（マッチング手段）２が設けられている。この
マッチング回路２は励起コイルＬ_c（抵抗Ｒ_c分を有す
る）に直列でＬＣ共振回路を形成するコンデンサＣ
_sと、励起コイルＬ_cに並列なコンデンサＣ_pとにより
構成され、高周波変換部３の出力側に接続されている。
この高周波変換部３は直流端子間に直列に接続された一
対のスイッチング素子、ここではＦＥＴ（電界効果型ト
ランジスタ）４，５を主体として構成され、バラストド
ライバ等を介してこれらのＦＥＴ４，５が高速で交互に
オン・オフスイッチング動作するように設定されてい
る。

【０００６】このような構成において、ＦＥＴ４，５が
高速でスイッチング動作することにより、高周波変換部
３に対する直流入力は高周波エネルギーに変換され、マ
ッチング回路２で無電極放電灯１とマッチングする周波
数の高周波電磁エネルギーがこの無電極放電灯１に投入
されて、点灯維持することになる。ここに、マッチング
がとれていないと、高周波変換部３の負担が増えるとと
もに、無電極放電灯１が点灯しない不点現象を生じ得る
不都合がある。

【０００７】ところが、無電極放電灯１の光出力を調
整、即ち、調光点灯を考えた場合、最も簡易な方法とし
て、マッチング回路２において意図的にミスマッチを生
じさせて無電極放電灯１への入力を減らすことが考えら
れる。例えば、後述するように、モータ等の駆動手段を
用いてコンデンサＣ_sの容量を可変させる構成が考えら
れる。

【０００８】

【発明が解決しようとする課題】ところが、ＦＥＴ４，
５はそのドレイン・ソース間に並列接続された状態の寄
生ダイオードＤ₁ ，Ｄ₂ を有するため、上記のような調
光方式を採用すると、不都合を生ずる。即ち、ミスマッ
チを生じさせると、高周波変換部３の出力電流（従っ
て、出力側からの還流電流）の振幅、位相がともに変化
し、この高周波変換部３中の寄生ダイオードＤ₁ ，Ｄ₂
が導通→逆バイアスへの状態移行により、いわゆる逆回
復状態に陥ってしまう可能性がある。これらの寄生ダイ
オードＤ₁ ，Ｄ₂ は一度短絡モードに陥ると、一般にＦ
ＥＴ４，５が破壊されてしまい、点灯装置を保護する上
で問題となる。

【０００９】また、この種のＦＥＴ４，５に関する実装
上の問題点もある。これらのＦＥＴ４，５のチップは、
例えば、図１０に示すように、回路基板６の表面上にＦ
ＥＴ４，５の各外部端子（ここでは、ゲート用外部端子
Ｇ₄ ，Ｇ₅ 、ソース用外部端子Ｓ₄ ，Ｓ₅ 、ドレイン用
外部端子Ｄ₄ ，Ｄ₅ 、ケルビン・ソース用外部端子ＫＳ
₄ ，ＫＳ₅ であり、ソース用外部端子Ｓ₅ とドレイン用
外部端子Ｄ₄ とは共通化されている）をマウントし、各
々のドレイン用外部端子Ｄ₄ ，Ｄ₅ 上にＦＥＴ４，５の
チップをマウントしたものである。そして、ＦＥＴ４の
チップについては、そのゲート端子４_Gとゲート用外部
端子Ｇ₄ とがボンディングワイヤ７により電気的に接続
され、ソース端子４_Sとソース用外部端子Ｓ₄ ，ケルビ
ン・ソース用外部端子ＫＳ₄ とがボンディングワイヤ７
により電気的に接続されている。ＦＥＴ５側についても
同様であり、ゲート端子５_Gとゲート用外部端子Ｇ₅ と
がボンディングワイヤ７により電気的に接続され、ソー
ス端子５_Sとソース用外部端子Ｓ₅ ，ケルビン・ソース
用外部端子ＫＳ₅ とがボンディングワイヤ７により電気
的に接続されている。

【００１０】このようなＦＥＴ実装方式によると、ＦＥ
Ｔ４，５のチップ上のソース端子４_S，５_Sと回路基板
６上のソース用外部端子Ｓ₄ ，Ｓ₅ との間の距離が長く
なり、これらの間を結ぶボンディングワイヤ７が大きな
寄生インダクタンスを生ずるものとなり、回路動作上、
以下のような不都合を生じている。

【００１１】まず、ＦＥＴ４を例にとり、その実装方法
から考えられる寄生インダクタンス分の割付けを図１１
を参照して説明する。ポイントＰ（ａ）・Ｐ（ｅ）間は
回路基板６上のドレイン用外部端子Ｄ₄ からこのＦＥＴ
４のチップ裏面のドレイン端子４_Dとの間に発生する寄
生インダクタンスＬ分を示す。この電流経路は平面状で
あるので、このＬ分は小さいと考えられる。同様に、ポ
イントＰ（ｅ）・Ｐ（ｆ）間はチップ内部の電流経路に
発生する寄生インダクタンスＬ分を示すが、多数のチャ
ネルが並列に構成されているＦＥＴ構造からして、この
Ｌ分も小さいと推論できる。しかし、ポイントＰ（ｆ）
・Ｐ（ｂ）間はチップ表面のソース端子Ｓ₄ から回路基
板６のソース用外部端子Ｓ₄ との間の寄生インダクタン
スＬ分を表し、この経路途中にあるボンディングワイヤ
７は構造的に前述した他のＬ分よりも大きくなる。ちな
みに、ゲートとケルビン・ソースとの間のループには、
ポイントＰ（ｇ）・Ｐ（ｃ）とポイントＰ（ｆ）・Ｐ
（ｄ）間に寄生インダクタタンスＬ分が考えられ、これ
らもボンディングワイヤ７による大きめのＬ分となる
が、これらがもたらす回路動作への影響は、ここでは本
質的な問題ではないので、本例では考慮しないものとす
る。よって、もし、ＦＥＴ４周辺の寄生インダクタンス
Ｌ分が回路動作に影響を与えるのであれば、問題にしな
ければならないのは、ポイントＰ（ｆ）・Ｐ（ｂ）間の
寄生インダクタンスＬ分ということになる。ＦＥＴ５側
についても同様である。

【００１２】このようなポイントＰ（ｆ）・Ｐ（ｂ）間
の寄生インダクタンスＬ分は、高速スイッチング動作時
にＦＥＴ４，５のドレイン・ソース間電圧に大きなリン
ギングを生じさせるものとなる。このため、このリンギ
ングがＦＥＴ４，５のドレイン・ソース間の耐圧を越
え、装置を破壊させてしまう不都合がある。かといっ
て、この不都合を回避するために、ドレイン・ソース間
の耐圧の大きなＦＥＴを用いると、ＦＥＴの導通損が増
加してしまう不都合が生ずる。また、このようなリンギ
ングによって、ＦＥＴ４，５の出力容量Ｃ_ossによる充
放電ロスが増加するという不都合もある。

【００１３】また、高速スイッチング動作時のＦＥＴチ
ップ自身にかかる正確な電圧は、上述したようなＦＥＴ
の構造上の理由及び高周波動作を理由に、観測が非常に
困難なものである。よって、このような点灯装置を開発
する場合、通常の放電灯点灯装置の場合に比べ、リンギ
ング解消等を考慮しなければならず、多大な時間を要す
るものとなる。

【００１４】さらには、このような寄生インダクタンス
Ｌ分によって生ずる高周波変換部３からの出力電流のリ
ンギングは意図しない高周波となる。このため、図９に
示すマッチング回路２において励起コイルＬ_c側でな
く、インピーダンスの低いコンデンサＣ_p側を通過する
ことになり、無電極放電灯１にエネルギーを投入する励
起コイルＬ_cの電気磁気エネルギー変換作用に寄与しな
いものとなる。

【００１５】以上のように、上記のようなリンギング電
流が装置の光出力向上に寄与しないだけでなく、マッチ
ング回路２２でのロスのみを増加させるという不都合を
まねくことを意味する。

【００１６】

【課題を解決するための手段】請求項１記載の発明で
は、スイッチング素子を含む高周波変換部で生成した高
周波エネルギーを、励起コイルを備えたマッチング手段
を介して無電極放電灯に高周波電磁エネルギーとして投
入し点灯させるようにした無電極放電灯点灯装置におい
て、寄生ダイオードを有する前記スイッチング素子に直
列に前記寄生ダイオードを流れる電流を阻止する保護ダ
イオードを接続した。

【００１７】この際、請求項２記載の発明では、保護ダ
イオードを、並列接続された複数個のダイオードとし
た。

【００１８】さらに、請求項３記載の発明では、スイッ
チング素子を、電界効果型トランジスタとした。

【００１９】この際、請求項４記載の発明では、電界効
果型トランジスタのソース端子とこの電界効果型トラン
ジスタを実装する基板上のソース端子との間に生ずる寄
生インダクタンス値を３ｎＨ以下に設定した。

【００２０】請求項５記載の発明では、これらの請求項
１，２，３又は４記載の無電極放電灯点灯装置と、無電
極放電灯と、器具本体とよりなる照明装置とした。

【００２１】

【作用】請求項１記載の発明においては、スイッチング
素子に直列に前記寄生ダイオードを流れる電流を阻止す
る保護ダイオードが接続されているので、マッチング回
路で意図的にミスマッチを生じさせた場合でも寄生ダイ
オードが逆回復するようなことがなく、よって、ミスマ
ッチによる調光を支障なく行えるものとなる。

【００２２】ここに、請求項２記載の発明においては、
スイッチング素子を流れる電流が大電流であり、逆回復
特性に優れたものが要求される場合であっても、保護ダ
イオードが並列接続された複数個のダイオードによるた
め、個々のダイオードの負担は軽いものとなり、支障の
ない対応がとれるものとなる。

【００２３】これらの場合において、請求項３記載の発
明のように、スイッチング素子が電界効果型トランジス
タの場合、特に効果的に作用するものとなる。

【００２４】一方、請求項４記載の発明においては、ス
イッチング素子を電界効果型トランジスタとする場合に
おいて、そのソース端子とこの電界効果型トランジスタ
を実装する基板上のソース端子との間に生ずる寄生イン
ダクタンス値を３ｎＨ以下に設定したので、寄生インダ
クタンスに起因するリンギングを軽減させ得るととも
に、このリンギングによる電界効果型トランジスタの放
電ロスの増加も抑制され、電界効果型トランジスタの保
護とともに装置全体の効率向上を図れるものとなる。

【００２５】請求項５記載の発明においては、このよう
な作用を示す無電極放電灯点灯装置を搭載した照明装置
としたので、装置の保護や回路効率の向上を図りつつ、
簡単に調光機能を持たせることが可能となる。

【００２６】

【実施例】本発明の一実施例を図１ないし図８に基づい
て説明する。図９ないし図１１で示した部分と同一部分
は同一符号を用いて示す。本実施例では、まず、マッチ
ング回路２に対して意図的にミスマッチを生じさせる調
光手段８が付加されている。この調光手段８はモータ９
を駆動源としてコンデンサＣ_sの容量を可変させるもの
であり、調光レベルに応じて予めモータ９の回転角が設
定されている。

【００２７】しかして、本実施例ではＦＥＴ４，５に対
して寄生ダイオードＤ₁ ，Ｄ₂ とは逆向きとした保護ダ
イオードＤ₃ ，Ｄ₄ が直列に接続されている。より具体
的には、ＦＥＴ４側に対しては互いに並列接続された４
つの保護ダイオードＤ₃₁〜Ｄ ₃₄が接続され、ＦＥＴ５側
に対しては互いに並列接続された４つの保護ダイオード
Ｄ₄₁〜Ｄ₄₄が接続されている。ここに、これらの保護ダ
イオードＤ₃₁〜Ｄ₄₄は、寄生インダクタンス等の回路動
作への影響を考慮し、回路の対称動作を妨げない端子に
挿入される。図示例は、ＦＥＴ４に対してはドレイン
側、ＦＥＴ５に対してはソース側に接続されているが、
ＦＥＴ４に対してはソース側としＦＥＴ５に対してはド
レイン側として対称的に接続してもよい。何れにして
も、ＦＥＴ４，５はケルビン・ソース端子を有するもの
とされ、各々ドライブ・トランス等の絶縁手段を介して
駆動されなければならない。

【００２８】このような構成において、調光レベルに応
じてモータ９を駆動し、コンデンサＣ_sの容量を加減さ
せると、マッチング回路２ではミスマッチを生じ、無電
極放電灯１に投入される入力（高周波電磁エネルギー）
が減少し、無電極放電灯１は調光レベルに応じた調光点
灯状態となる。このようなミスマッチ時、ＦＥＴ４，５
に並列な寄生ダイオードＤ₁ ，Ｄ₂ が逆回復状態に陥る
可能性があるが、本実施例の場合、ＦＥＴ４，５に直列
（従って、寄生ダイオードＤ₁ ，Ｄ₂ にも直列）な保護
ダイオードＤ₃ ，Ｄ₄ が接続されているので、還流電流
が流れるのが強制的に阻止されることになる。つまり、
寄生ダイオードＤ₁ ，Ｄ₂ は導通不可能であり、ミスマ
ッチ時でもＦＥＴ４，５は保護されることになる。よっ
て、簡単にして支障のない調光制御が可能となる。

【００２９】ところで、保護ダイオードＤ₃ ，Ｄ₄ は基
本的には１つずつでよい。しかし、本実施例のようにス
イッチング素子としてＦＥＴ４，５を用いている場合、
ドレイン電流は大電流になることが予想されるので、保
護ダイオードＤ₃ ，Ｄ₄ としては、余程、逆回復特性に
優れていなければならない。しかし、現状で入手可能な
ダイオードでは単体でこのような大きなドレイン電流を
通じた直後の逆バイアス時の負担が大き過ぎると予想さ
れる。そこで、本実施例では、保護ダイオードＤ₃₁〜Ｄ
₃₄，Ｄ₄₁〜Ｄ₄₄として、複数個（例えば、４個）のダイ
オードを並列接続することで、１つのダイオード当りの
順方向電流を小さくして、このような負担を軽減させる
ようにしたものである。また、複数個のダイオードを並
列接続した構成とすれば、各ダイオードの等価的な寄生
インダクタンスも低下することとなり、回路動作上から
も好ましいものとなる。

【００３０】なお、無電極放電灯１の調光時には、その
再点弧電圧が低下することによって、無電極放電灯１に
エネルギーを投入するコイル電圧を小さくすることがで
きる。また、後述するように、ＦＥＴ４，５の出力容量
Ｃ_ossへの充放電の経路が保護ダイオードＤ₃ ，Ｄ₄ に
よって制限されるため、零ボルト・スイッチング動作は
行えなくなる。

【００３１】次に、このようなＦＥＴ４，５の実装につ
いて検討する。まず、前述したように寄生インダクタン
スＬ分がどの程度回路動作に影響を及ぼすかについての
シミュレーションについて説明する。前述したように、
寄生インダクタンスＬ分が回路動作に対して影響を及ぼ
す点として、ロスの増加とオフ時のリンギングによる耐
圧オーバーが挙げられるが、ここでは、特に、オフ時の
リンギングについて、図２に示すような等価的なモデル
でシミュレーションを行ったものである。即ち、ＦＥＴ
４，５を理想スイッチＳＷ₁ ，ＳＷ₂ と出力容量
Ｃ_oss1，Ｃ_oss2と寄生ダイオードＤ₁ ，Ｄ₂ との並列モ
デルによって構成し、ＦＥＴチップ自身にかかるドレイ
ン・ソース間電圧Ｖ_DSを観測できるようにしたものであ
る。

【００３２】なお、回路定数は、直流電圧Ｖ_dc＝７５．
９４Ｖ、ＦＥＴ４モデル側のゲート・ソース間電圧Ｖ
_gs1＝５．０５９Ｖ、ＦＥＴ５モデル側のゲート・ソー
ス間電圧Ｖ_gs2＝５．０５９Ｖ（ただし、Ｖ_gs1とは１
８０°位相が異なる）、抵抗Ｒ_a＝５．６５５Ω、抵抗
Ｒ_c＝０．０３Ω、オン時のドレイン・ソース間抵抗Ｒ
_on _DS1＝Ｒ_onDS2＝０．０５Ω、出力容量Ｃ_oss1＝Ｃ
_oss2＝５５０ｐＦ、容量Ｃ_s＝５６９．５ｐＦ、容量Ｃ
_p＝４２０ｐＦ、インダクタンスＬ_a＝３２．８５ｎ
Ｈ、インダクタンスＬ_c＝１５１ｎＨ、Ｌ_a・Ｌ_c間の
結合係数ｋ＝０．３７とした。このような条件下に、ボ
ンディングワイヤ７による寄生インダクタンスＬ分であ
るＬ_ps1，Ｌ_ps2を、３ｎＨから７．５ｎＨまで、１．
５ｎＨずつ増加させて、ドレイン・ソース間電圧Ｖ_DSを
測定するシミュレーションを行ったところ、図３（ａ）
〜（ｄ）に示すような結果が得られたものである。ま
た、高周波変換部３の出力電流Ｉ_Csとしては、図４
（ａ）〜（ｄ）に示すような結果が得られたものであ
る。

【００３３】このような結果によれば、リンギングが生
じているのが分かる。ここに、リンギングにより生ずる
不都合な点を検討する。寄生インダクタンスＬ分によっ
て電圧波形や電流波形にリンギングが生ずると、出力容
量Ｃ_oss1，Ｃ_oss2からの放電ロスと、無電極放電灯１に
入力しない高調波成分によるロスが増加する。前者のロ
スは、２つのＦＥＴ４，５でＣ_oss＊Ｖ_DS ² ＊ｆ（ｆ
は、周波数）だけ無駄なエネルギーが出力容量Ｃ_ossに
授受されるために生じる。例えば、２０Ｖ分の電荷を出
力容量Ｃ_ossが充電している場合、約３Ｗのロスとな
る。これは、例えば３００Ｗとする点灯システム全般か
ら見れば１％弱であり、許容範囲内のロスといえる。ま
た、無電極放電灯１に入力しない高調波電力は、このよ
うな放電ロスに比べると同じ程度かそれ以下になるもの
と推定できる。これは、例えば図４から電流波形のリン
ギングは比較的次数が高く全体に正弦波状であること
と、電圧波形のｎ次高調波は基本波に対して１／ｎ以下
の振幅しかないことに注目すればよい。波形から偶数次
の高調波は無視して最も大きい３次高調波電力を考えて
も、せいぜい、数％である。従って、リンギングによる
ロス増加の面から見た不都合な点は、始動時の低効率に
注目すれば、現時点では重要な問題ではない。

【００３４】一方、寄生インダクタンスＬ分によるドレ
イン・ソース間の電圧波形のリンギングは、このＬ分が
大きくなってリンギングの周波数が低くなると、リンギ
ングの振幅が大きくなる傾向にある。図３に示すシミュ
レーション結果の例によると、寄生インダクタンスＬ分
が７．５ｎＨではドレイン・ソース間の電圧Ｖ_DSがＦＥ
Ｔの耐圧１００Ｖを越えてしまっている。回路の他の部
分に対しても同様に数ｎＨ程度のＬ分を挿入してシミュ
レートしたところ、電源周り（実際の回路では、コンデ
ンサＣ_p周り）のＬ分が同様の影響を生ずることが分か
ったものである。当然、これらの寄生インダクタンスＬ
分は小さければ小さい程よく、特に、ボンディングワイ
ヤ７の寄生インダクタンスＬ分は組立後には外部から手
の加えようがないので、極力小さくさせる必要がある。

【００３５】何れにしても、これらのシミュレーション
結果によれば、ＦＥＴ４，５のソース端子４_S，５_Sと
回路基板６上のソース用外部端子（ソース端子）Ｓ₄ ，
Ｓ₅との間の寄生インダクタンス値が３ｎＨ以下となれ
ば、ＦＥＴ４，５の耐圧などの点から、十分であるとい
える。

【００３６】そこで、具体的にボンディングワイヤ７に
よるこの寄生インダクタンスＬ分をどの程度低減させる
ことができるかを検討する。ボンディングワイヤ７のＬ
分は、複数のワイヤの並列化による低減とこれらのワイ
ヤ間の相互Ｌ分の増加との兼ね合いで決まる。即ち、図
１０中にも示したように、例えば３本のボンディングワ
イヤ７によりこの部分の接続を行えば、Ｌ分を低減させ
得るが、試作結果によれば、３本以上の並列化によって
もＬ分の抑制は１．４ｎＨ程度が限界で、さらに低減さ
せるにはボンディングワイヤ７の長さ（距離）を短くす
ることが必要といえる。

【００３７】このような検討結果に基づく、寄生インダ
クタンスＬ分を３ｎＨ以下に低減化させるために効果的
な構造を下記に説明する。ここでは、ＦＥＴ４側を例に
とり、説明する。まず、図５及び図６に示すように、回
路基板６上のソース用外部端子Ｓ₄ 上にＦＥＴ４のチッ
プと同一高さのヒートシンク８をソース用外部端子Ｓ₄
よりもＦＥＴ４側に近付けて設け、このヒートシンク８
を利用してＦＥＴ４のソース端子４_Sとの間を数本のボ
ンディングワイヤ７により接続することにより、接続距
離を最短とし、その寄生インダクタンスＬ分が最小とな
るようにしたものである。

【００３８】或いは、図７（ａ）に示すように、回路基
板６自体にＦＥＴ４の高さ分の段差部９を形成し、ソー
ス用外部端子Ｓ₄ とソース端子４_S とが同一高さとな
り、両者間を接続するボンディングワイヤ７の長さが最
小となるようにしてもよい。また、同図（ｂ）に示すよ
うに、ボンディングワイヤ７に代えて、タブ（ＴＡＢ）
１０によりソース用外部端子Ｓ₄ とソース端子４_S との
間を接続するタブ構造として、この部分の寄生インダク
タンスＬ分を小さくするようにしてもよい。さらには、
同図（ｃ）に示すように、タブ１０についてもその折り
曲げ構造を廃止するため、回路基板６自体にＦＥＴ４の
高さ分の段差部１１を形成し、同一高さとされたソース
用外部端子Ｓ₄ とソース端子４_S との間をタブ１２によ
り接続することにより、一層寄生インダクタンスＬ分を
小さくするようにしてもよい。

【００３９】ところで、前述したような構造とされた無
電極点灯装置１３は、例えば図８に示すように、無電極
放電灯１とともに器具本体１４に搭載された照明装置１
５として用いられる。図示例の照明装置１５は例えば舞
台やスタジオなどで用いられる投光用照明装置である。
このため、器具本体１４は無電極点灯装置１３等を内蔵
する筐体基部１４ａと無電極放電灯１を覆う筐体状のガ
ラスカバー１４ｂとにより構成されている。なお、照明
装置１５自体は図示しないスタンド等に支持されてい
る。また、無電極放電灯１について付記すると、本例で
は、ガスが封入された発光管１６とこの発光管１６を密
閉的に覆う外観バルブ１７とにより形成され、外観バル
ブ１７の周囲には励起コイルＬ_cが配設されている。外
観バルブ１７はリフレクタ１７ａと整光体１７ｂとによ
り形成されている。

【００４０】このような照明装置１５によれば、ＦＥＴ
４，５等のスイッチング素子ないしは装置の保護を図り
つつ、ロスも少ない回路動作の下に、簡単な構成の調光
機能を持たせて任意に調光照明できるものとなる。

【００４１】

【発明の効果】請求項１記載の発明によれば、スイッチ
ング素子を含む高周波変換部で生成した高周波エネルギ
ーを、励起コイルを備えたマッチング手段を介して無電
極放電灯に高周波電磁エネルギーとして投入し点灯させ
るようにした無電極放電灯点灯装置において、寄生ダイ
オードを有する前記スイッチング素子に直列に前記寄生
ダイオードを流れる電流を阻止する保護ダイオードを接
続したので、寄生ダイオードが導通不可能となるため、
マッチング回路で意図的にミスマッチを生じさせた場合
でも寄生ダイオードが逆回復するようなことがなく、よ
って、ミスマッチによる調光を支障なく行うことができ
る。

【００４２】この際、請求項２記載の発明によれば、保
護ダイオードを、並列接続された複数個のダイオードと
したので、スイッチング素子を流れる電流が大電流であ
り、逆回復特性に優れたものが要求される場合であって
も、個々のダイオードの負担が軽いものとなり、支障の
ない対応をとることができる。

【００４３】さらに、請求項３記載の発明によれば、ス
イッチング素子を、電界効果型トランジスタとしたの
で、特に効果的に作用するものとなる。

【００４４】この際、請求項４記載の発明では、電界効
果型トランジスタのソース端子とこの電界効果型トラン
ジスタを実装する基板上のソース端子との間に生ずる寄
生インダクタンス値を３ｎＨ以下に設定した。

【００４５】一方、請求項４記載の発明によれば、スイ
ッチング素子を電界効果型トランジスタとする場合にお
いて、そのソース端子とこの電界効果型トランジスタを
実装する基板上のソース端子との間に生ずる寄生インダ
クタンス値を３ｎＨ以下に設定したので、寄生インダク
タンスに起因するリンギングを軽減させ得るとともに、
このリンギングによる電界効果型トランジスタの放電ロ
スの増加も抑制でき、電界効果型トランジスタの保護と
ともに装置全体の効率向上を図れるものとなる。

【００４６】請求項５記載の発明によれば、このような
効果を示す無電極放電灯点灯装置を搭載した照明装置と
したので、装置の保護や回路効率の向上を図りつつ、簡
単に調光機能を持たせることが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図である。

【図２】シミュレーション用の等価回路である。

【図３】Ｖ_DSについてのシミュレーション結果を示す特
性図である。

【図４】高周波変換部の出力電流についてのシミュレー
ション結果を示す特性図である。

【図５】ＦＥＴ実装例を示す斜視図である。

【図６】その縦断側面図である。

【図７】各種変形例を示す縦断側面図である。

【図８】投光用の照明装置例を示す縦断側面図である。

【図９】従来例を示す回路図である。

【図１０】ＦＥＴ実装例を示す平面図である。

【図１１】寄生インダクタンス分を含めて示すＦＥＴの
等価回路である。

【符号の説明】

１無電極放電灯２マッチング手段３高周波変換部４，５電界効果型トランジスタ＝スイッチング素
子６基板１３無電極放電灯点灯装置１４器具本体Ｌ_c 励起コイルＤ₁ ，Ｄ₂ 寄生ダイオードＤ₃₁〜Ｄ₄₄ 保護ダイオード

Claims

【特許請求の範囲】

【請求項１】スイッチング素子を含む高周波変換部で
生成した高周波エネルギーを、励起コイルを備えたマッ
チング手段を介して無電極放電灯に高周波電磁エネルギ
ーとして投入し点灯させるようにした無電極放電灯点灯
装置において、寄生ダイオードを有する前記スイッチン
グ素子に直列に前記寄生ダイオードを流れる電流を阻止
する保護ダイオードを接続したことを特徴とする無電極
放電灯点灯装置。
【請求項２】保護ダイオードを、並列接続された複数
個のダイオードとしたことを特徴とする請求項１記載の
無電極放電灯点灯装置。
【請求項３】スイッチング素子を、電界効果型トラン
ジスタとしたことを特徴とする請求項１又は２記載の無
電極放電灯点灯装置。
【請求項４】電界効果型トランジスタのソース端子と
この電界効果型トランジスタを実装する基板上のソース
端子との間に生ずる寄生インダクタンス値を３ｎＨ以下
に設定したことを特徴とする請求項３記載の無電極放電
灯点灯装置。
【請求項５】請求項１，２，３又は４記載の無電極放
電灯点灯装置と、無電極放電灯と、器具本体とよりなる
ことを特徴とする照明装置。