JPH06290143A - バス中継装置 - Google Patents

バス中継装置

Info

Publication number
JPH06290143A
JPH06290143A JP7326993A JP7326993A JPH06290143A JP H06290143 A JPH06290143 A JP H06290143A JP 7326993 A JP7326993 A JP 7326993A JP 7326993 A JP7326993 A JP 7326993A JP H06290143 A JPH06290143 A JP H06290143A
Authority
JP
Japan
Prior art keywords
bus
access
time interval
interval
prefetching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7326993A
Other languages
English (en)
Other versions
JP3353368B2 (ja
Inventor
Kenji Imamura
健二 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP07326993A priority Critical patent/JP3353368B2/ja
Publication of JPH06290143A publication Critical patent/JPH06290143A/ja
Application granted granted Critical
Publication of JP3353368B2 publication Critical patent/JP3353368B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【目的】 一方のバスから他方のバスにアクセスを行う
場合に、バスの先取りを行う方法でバスの使用効率をよ
り高めるようにする。 【構成】 バス中継装置は、システムバス11と拡張バ
ス12の中継を行う本来のバス中継回路32の他に、バ
ス先取り回路34とこの先取りのための間隔の初期設定
を行うためのデフォルト間隔設定回路33を備えてい
る。初期設定値はリミット保持回路41に設定され、バ
ス先取り制御回路47がこれに保持された値を基にバス
の先取りの間隔を設定する。インターバルカウント43
はバス間のアクセスの時間間隔を測定し、アクセス頻度
が高い場合にはこれに応じてリミット保持回路41に設
定する値(時間間隔)を調整するようになっている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、2つのバスの間に配置
されて一方のバスから他方のバスにアクセスを行う際に
これを中継するバス中継装置に係わり、特に効率的なア
クセスを確保することのできるバス中継装置に関する。
【0002】
【従来の技術】一般に、計算機システムでは本来備えら
れているバスの他に拡張バスを増設し、これに所望の入
出力装置を接続することでシステムの拡張を図ることが
できる。
【0003】図4は、このような計算機システムの概要
を表わしたものである。この計算機システムは、システ
ムバス11と拡張バス12の2系統のバスを備えてお
り、これらの間にバス中継装置13が配置されている。
この例でシステムバス11上には、制御の中枢となるプ
ロセッサ14と、磁気ディスクに代表される不揮発性記
憶装置15、主記憶装置16ならびに第1の入出力装置
(I/O)17が接続されている。これに対して、拡張
バス12上には、第2および第3の入出力装置18、1
9と、第1および第2のバスマスタ21、22が接続さ
れている。
【0004】ここで、不揮発性記憶装置15には初期化
プログラムや各種設定情報が格納されている。プロセッ
サ14は、このシステムを運用するためにプログラムを
実行するようになっている。実行されるプログラムは、
不揮発性記憶装置15から読み出され、主記憶装置16
上に格納されている。主記憶装置16にはこのほかに、
各種制御を行う上で一時的に必要とされる各種データが
格納されるようになっている。
【0005】このような計算機システムで、システムバ
ス11上のプロセッサ14が主記憶装置16をアクセス
することができることはもちろん、拡張バス上のバスマ
スタ21、22も主記憶装置16をアクセスして、これ
にデータの書き込みを行ったり、格納されているデータ
の読み出しを行うことができる。
【0006】拡張バス12上のバスマスタ21、22が
システムバス11のバス権利を獲得するには、従来から
2段階のアービトレーション(調停)が必要であった。
すなわち、例えば第1のバスマスタ21がバス権利を獲
得するものとすると、このバスマスタ21はまず拡張
バス12を獲得してバス中継装置13に対してアクセス
を行う。バス中継装置13は、そのアクセスがシステ
ムバス11に対するものであると判別すると、更にシス
テムバス11のバス権利を要求する。この後に、初めて
2段階のバス権利の獲得がなし遂げられることになる。
【0007】このような従来の手法では、2段階のアー
ビトレーションによる転送待ちが計算機システムの性能
を低下させるといった問題を生じさせていた。また、拡
張バス上の例えば第1のバスマスタ21が、システムバ
ス11上の主記憶装置16からデータを取り込んで自身
の拡張バス12上のメモリに書き込む動作を一定時間間
隔で行うように要求されているような場合には、転送待
ちの時間が長いとこのようなデータ処理を満足に実行す
ることができなくなってしまう。
【0008】そこで、このような問題を解決するため
に、一定時間間隔でバスを先取りする提案が行われてい
る(特開昭62−26563号公報)。この提案では、
主記憶装置が情報の転送要求を発生したときに、バス要
求制御回路がそれぞれの入出力装置の特性に適合した転
送レートでバス要求信号を送出するようにしている。
【0009】
【発明が解決しようとする課題】しかしながら、この提
案によると単に予め定められた間隔で他のバスを要求す
るだけである。したがって、異なるマスタによる転送の
際にはその間隔を設定し直す必要があった。また、バス
マスタが複数存在してバスのトラフィックが非常に大き
いような場合には、バスを先取りしたにもかかわらず先
取り用に設定した間隔が長すぎて、他のマスタがこの後
に情報の転送を行おうとしても間に合わない場合があっ
た。
【0010】このような欠点を解消するために、バスの
先取りを行うことなくアービトレーションの効率を挙げ
る提案が行われている(特開平1−205365号公
報)。この提案では、2段階のアービトレーションを同
時に行うようにして双方のバスの使用が許可されるまで
の時間の短縮を図っている。しかしながら、この提案を
実現するためには、マスタが増えるとこれに伴ってバス
要求線やバス許可線を増加する必要が生じ、システム構
成が実用的な規模ではなくなる。また、バス要求がある
と、それぞれのマスタは直ちにアービトレーションに加
わらなければならない。このため、一方のバスのアービ
トレーションに手間取るような場合には他方のバスの使
用が待たされることになり、アービトレーションが必ず
しも効率的に行われるとは限らない。
【0011】そこで本発明の目的は、一方のバスから他
方のバスにアクセスを行う場合には、2段階のアービト
レーションによるオーバヘッドを軽減し、バスの使用効
率を高めることのできるバス中継装置を提供することに
ある。
【0012】
【課題を解決するための手段】請求項1記載の発明で
は、(イ)一方のバスのアクセスをそれぞれ他方のバス
に中継するバス中継手段と、(ロ)一方のバスから他方
のバスへのアクセスの頻度をそれぞれ測定するアクセス
頻度測定手段と、(ハ)前記した他方のバスへのバス使
用権を間隔を置いて繰り返し先取りするバス先取り手段
と、(ニ)アクセス頻度測定手段の測定結果に応じて前
記間隔を変動させるバス先取り間隔変動手段とをバス中
継装置に具備させる。
【0013】すなわち請求項1記載の発明では、例えば
システムバスと拡張バスの間を中継するための本来のバ
ス中継手段の他に、これらのバスの一方から他方にアク
セスを行う頻度を測定するアクセス頻度測定手段を用意
し、その時々のアクセス頻度を測定する。そして、バス
先取り手段のバスの先取りの時間間隔をこの頻度に応じ
て変動させるようにして、バスの使用効率を高めるよう
にしている。
【0014】請求項2記載の発明では、(イ)一方のバ
スのアクセスをそれぞれ他方のバスに中継するバス中継
手段と、(ロ)一方のバスから他方のバスへのアクセス
の頻度をそれぞれ測定するアクセス頻度測定手段と、
(ハ)前記した他方のバスへのバス使用権を間隔を置い
て繰り返し先取りするバス先取り手段と、(ニ)前記し
た間隔を外部装置によって初期設定する初期設定手段
と、(ホ)アクセス頻度測定手段の測定結果に応じてこ
の初期設定された間隔を変動させるバス先取り間隔変動
手段と、(ヘ)バス中継手段によるバスの使用要求とバ
ス先取り手段によるバスの使用要求が競合したときこれ
らを調停する調停手段とをバス中継装置に具備させる。
【0015】すなわち請求項2記載の発明では、例えば
システムバスと拡張バスの間を中継するための本来のバ
ス中継手段の他に、これらのバスの一方から他方にアク
セスを行う頻度を測定するアクセス頻度測定手段を用意
し、その時々のアクセス頻度を測定する。そして、バス
先取り手段のバスの先取りの時間間隔を、例えばシステ
ムバス上のCPU(中央処理装置)の指示する値で初期
設定する一方、この時間間隔をアクセス頻度に応じて変
動させるようにしてる。また、バス中継手段によるバス
の使用要求とバス先取り手段によるバスの使用要求が競
合したときにはこれを調停する調停手段を用意させ、バ
ス先取り手段によるバスの使用要求が認められるときの
その時間間隔を状況に応じて変動させるようにして、バ
スの使用効率を高めている。
【0016】請求項3記載の発明では、(イ)一方のバ
スのアクセスをそれぞれ他方のバスに中継するバス中継
手段と、(ロ)一方のバスから他方のバスへのアクセス
の時間間隔をそれぞれ測定するアクセス時間間隔測定手
段と、(ハ)前記した他方のバスへのバス使用権を間隔
を置いて繰り返し先取りするバス先取り手段と、(ニ)
前記した間隔を設定する時間間隔設定手段と、(ホ)こ
の時間間隔設定手段に所定の最大値を初期設定する初期
設定手段と、(ヘ)アクセス時間間隔測定手段の測定値
が時間間隔設定手段に設定された時間間隔に到達するか
否かを判別する時間間隔判別手段と、(ト)この時間間
隔に到達する前に前記したアクセスが行われたときこの
時間間隔を時間間隔設定手段に再設定する第1の再設定
手段と、(チ)前記した時間間隔に到達しても前記した
アクセスが行われなかったとき前記した最大値を時間間
隔設定手段に再設定する第2の再設定手段と、(リ)バ
ス中継手段によるバスの使用要求とバス先取り手段によ
るバスの使用要求が競合したときこれらを調停する調停
手段とをバス中継装置に具備させる。
【0017】すなわち請求項3記載の発明では、例えば
システムバスと拡張バスの間を中継するための本来のバ
ス中継手段の他に、これらのバスの一方から他方にアク
セスを行う時間間隔を測定するアクセス時間間隔測定手
段を用意し、その時々のアクセスの時間間隔を測定す
る。また、バス先取り手段を用意し、この間隔の最大値
を初期設定手段によって時間間隔設定手段に初期設定し
ておく。そして、この間隔で取敢えずバスの先取りを要
求する一方、この時間間隔に到達する前に前記したアク
セスが行われたときこの短縮された時間間隔を時間間隔
設定手段に設定する一方、現在設定されている時間間隔
で前記したアクセスが行われなかったときには再び最大
値を時間間隔設定手段に再設定することで、バスの使用
状況に応じた時間間隔を設定するようにして、バスの使
用効率を高めるようにしている。
【0018】
【実施例】以下実施例につき本発明を詳細に説明する。
【0019】図1は本発明の一実施例におけるバス中継
装置の概要を表わしたものである。本実施例のバス中継
装置31は、バス中継回路32を有しており、これは図
4に示したようなシステムバス11と拡張バス12を接
続するようになっている。バス中継回路32は、一方の
バスサイクルを他方のバスサイクルに変換するための回
路であり、本来のバス中継機能を有するものである。
【0020】バス中継装置31内には、デフォルト値で
任意の間隔を設定するようにしたデフォルト間隔設定回
路33と、バスの使用権を先取りするバス先取り回路3
4と、バスのアービトレーションを行うバス調停回路3
5も配置されている。ここでバス先取り回路34は、初
めの段階でデフォルト値で設定された時間間隔でバスの
使用権を先取りし、その後はバスの状況に応じてその時
間間隔を動的に変更するようにした回路である。バス調
停回路35は、バス先取り回路34の出力とバス中継回
路32の出力を入力してこれらの調停を行うようになっ
ている。
【0021】図2は、図1に示したバス中継装置の特に
バス先取り回路の部分を具体的に示したものである。バ
ス中継装置31のバス先取り回路4は、レジスタによっ
て構成されるデフォルト間隔設定回路33からデフォル
ト値の供給を受けてこれを保持するリミット保持回路4
1を備えている。リミット保持回路41の保持している
値の出力42とインターバルカウンタ43の出力44と
は比較回路45に入力され、その比較結果46がバス先
取り制御回路47に入力されるようになっている。この
バス先取り制御回路47の出力する先取りためのバス要
求信号48とバス中継回路32のバス要求信号49とは
バス先取り回路34内のオア回路51に入力され、その
論理和出力としてのバス要求信号52がバス調停回路3
5に入力されるようになっている。
【0022】このようなバス中継装置31のデフォルト
間隔設定回路33には、図4に示したプロセッサ14が
バスの先取りのためのインターバル(時間間隔)を事前
に設定するようになっている。もちろん、このようなイ
ンターバル設定は、一般に他のバスのCPU(中央処理
装置)も行うことができる。リミット保持回路41は初
期化時にこの値を読み込んで保持する。これは、バス先
取り制御回路47内の後で説明するバス先取りシーケン
サの出力する指示信号54によって行われる。バス先取
りシーケンサは、この後はその指示信号54によってイ
ンターバルカウンタ43の出力44をリミット保持回路
41に保持させることで、状況に応じてその保持する値
を変動させることができるようになっている。
【0023】このために、バス先取りシーケンサは、イ
ンターバルカウンタ43にカウンタ制御信号55を送出
し、そのカウント値を順次カウントアップさせたり
“0”にクリアさせるようになっている。バス先取りシ
ーケンサはまた、比較回路45の比較結果46を入力
し、その値によってリミット保持回路41とインターバ
ルカウンタ43の制御を行い、更に、先取りのためのバ
ス要求信号48をオア回路51に出力するようになって
いる。オア回路51は、この先取りのためのバス要求信
号48とバス中継回路32から出力される本来のバス要
求信号49のどちらかが有効なとき、バス調停回路35
に対してバス要求信号52を出力することになる。
【0024】このバス中継装置31は、システムバス1
1のアクセスを拡張バス12のアクセスに変換すること
もできるし、この逆に拡張バス12のアクセスをシステ
ムバス11のアクセスに変換することもできる。本実施
例では、説明を簡単にするために、拡張バス12のバス
マスタがシステムバス11上のメモリにアクセスを行う
場合を例にとって説明する。
【0025】通常のアクセスについて
【0026】まず、拡張バス12の例えば第1のバスマ
スタ21(図4参照)がシステムバス11上の例えば主
記憶装置16(図4参照)をアクセスする場合を例にと
って通常のアクセスについて説明する。この例の場合、
第1のバスマスタ21のアクセスはバス中継装置31に
対して行われる。バス中継装置31内のバス中継回路3
2は、アクセス先のアドレスをデコードし、システムバ
ス11へのアクセスであると判別する。この結果として
バス中継回路32は、システムバス11の権利を要求す
るためにバス要求信号49を出力する。バス要求信号4
9はオア回路51に入力され、バス要求信号52として
バス調停回路35に入力される。
【0027】バス調停回路35は、この要求を受け取る
とシステムバス11が現在使用可能であるかどうかの判
別を行う。そして、使用可能な場合にはバス許可信号5
6を発行する。バス許可信号56はバス中継回路32と
バス先取り制御回路47に供給されるようになってい
る。バス許可信号56を受け取ったバス中継回路32
は、システムバス11の主記憶装置16に対してアクセ
スを行うことになる。
【0028】バスの先取り制御について
【0029】図3は、本実施例に基づくバスの先取り動
作を説明するためのものである。このような制御動作
は、既に説明したようにバス先取り制御回路47内のバ
ス先取りシーケンサによって実現される。バス先取りシ
ーケンサは、バス先取り回路34の初期化時にリミット
保持回路41に指示信号54を送り、デフォルト間隔設
定回路33に設定されているデフォルト値を読み込ませ
る(ステップS101)。この値は、プロセッサ14が
任意に指定したものであることは前述した。
【0030】バス先取りのための取敢えずの時間間隔が
デフォルト値によって設定されたら、バス先取りシーケ
ンサはバス中継回路32からバス先取り回路34に対し
てバス要求が行われるのを待機する(ステップS10
2)。拡張バス12からシステムバス11へのアクセス
が生じたら(Y)、インターバルカウンタ43にカウン
タ制御信号55を送出し、そのカウント値(CTR)を
“0”にクリアする(ステップS103)。そして、バ
ス先取りシーケンサは現在のインターバルカウンタ43
のカウント値がリミット保持回路41に保持されている
値と等しいかどうかをチェックし(ステップS10
4)。一致しなければ(N)、カウントアップを行い
(ステップS105)、バス要求が行われない限り順次
カウントアップを繰り返す(ステップS106)。イン
ターバルカウンタ43のカウントアップは装置内の適当
なクロックを用いて一定間隔で行われる。
【0031】このようにしてカウントアップが行われた
結果として、そのカウント値とリミット保持回路41に
保持されている値とが一致したとする(ステップS10
4;Y)。これは、リミット保持回路41に保持されて
いる値に到達するまで待ってもバス要求が行われなかっ
たことを意味する。この場合には、システムバス11を
先取りするためのバス要求信号48が送出される(ステ
ップS107)。この信号48はオア回路51を経てバ
ス調停回路35に入力される。この後、バス先取りシー
ケンサはバス調停回路35からバス許可信号56を受信
するまで待機する(ステップS108)。
【0032】バス調停回路35からバス許可信号56が
送られてくると(Y)、バス先取りシーケンサは先取り
したアクセスが実際に起こっているかどうかをバス要求
信号によってチェックする(ステップS109)。この
結果、バス要求信号49が出力されていれば(Y)、先
取りしたアクセスが起こっているのでカウンタ制御信号
55によってインターバルカウンタ43の値を“0”に
リセットし(ステップS103)、再びカウントを開始
させる(ステップS104以降)。すなわち、この場合
には、先取りしたシステムバス11に対してアクセスが
行われることになるので、リミット保持回路41に保持
されている値は現在の値のままとなる。
【0033】これに対して、バス許可信号56が得られ
た時点でステップS109で先取りしたアクセスが起こ
っていなかった場合には(N)、ステップS101から
制御が再び開始される(リターン)。すなわち、リミッ
ト保持回路41の保持している値を再びデフォルト間隔
設定回路33に設定されているデフォルト値に再設定し
(ステップS101)、拡張バス12からシステムバス
11へのアクセスが新たに起きるまで待機状態となる
(ステップS102)。
【0034】一方、リミット保持回路41の保持してい
る値に到達する前にバス要求信号49が発生した場合に
は(ステップS106;Y)、システムバス12に対す
るアクセスの頻度が予定よりも高く、バス先取りのため
の時間間隔が長すぎることになる。そこで、この場合に
は現在のインターバルカウンタ43のカウント値(CT
R)をリミット保持回路41の保持する値に設定し直す
(ステップS110)。そして、ステップS103に戻
ってインターバルカウンタ43のカウント値を“0”に
リセットして、すでに説明したカウントアップ動作を再
び開始することになる。
【0035】なお、実施例ではデフォルト間隔設定回路
33に設定されているデフォルト値(リミット値)より
も短い時間間隔でバス要求信号49が発生したときの
み、そのときのインターバルカウンタ43のカウント値
を新たなリミット値とすることでバス先取りのための時
間間隔を変更することにした。すなわち実施例ではデフ
ォルト値として時間間隔の最大値を設定し、これをその
時々の状況に応じて減少させるようにしたが、これに限
るものではなく、当初設定したリミット値に達してもバ
ス要求信号49が発生しない場合にはこのリミット値を
増加させるようにしてもよい。
【0036】また、リミット保持回路41の保持するリ
ミット値の再設定については最近のアクセス頻度による
時間間隔の平均値を求める等のように各種の演算を行っ
てそれらの値を用いるようにすることも可能である。更
に、リミット保持回路41の変更した値をプロセッサ側
に適宜知らせ、デフォルト値の設定の際の資料とさせる
ことも可能である。
【0037】なお、以上説明した実施例ではシーケンサ
を使用してバスの先取りに関する制御を行うことにした
ので、ソフトウェアの介在なしに制御を行うことがで
き、先取りのための時間間隔の設定を簡易かつ迅速に行
うことができるという利点がある。
【0038】
【発明の効果】以上説明したように請求項1〜請求項3
記載の発明によれば、バス先取り手段を設け、この先取
りを行う時間間隔を一方のバスから他方のバスにアクセ
スする頻度に応じて変動させるようにした。したがっ
て、2段階のアービトレーションを行うまで他方のバス
へのアクセスを待機する手法と比べてバスを効率的に使
用することができるばかりでなく、先取りを行う時間間
隔を状況に応じて変動させるようにしたので、時間間隔
を適切な値に設定することができ、バスのトラフィック
が増大したような場合にも他のバスに対するアクセスに
要する時間を許容できる範囲にとどめることができる。
【0039】また、請求項2記載の発明によれば、バス
先取り手段のバスの先取りの時間間隔を、外部装置の指
示する値で初期設定できるようにした。このため、状況
に応じて適切な値を初期設定することができ、ただ1種
類の値を固定的に定める手法と比べて最初の段階からバ
スの効率的な使用を確保することができる。
【0040】更に請求項3記載の発明によれば、初期設
定手段を用いて時間間隔設定手段に初期的に最大値を設
定することにし、状況に応じて時間幅をこれよりも短縮
するようにしたので、他のバスに対するアクセスが一時
的に長時間行われなかったような場合でも、その直後に
行われるバスの先取りの時間間隔を不当に長くするよう
な時間制御が行われることがなく、バスの効率的な使用
が確保されることになる。
【図面の簡単な説明】
【図1】 本発明の一実施例におけるバス中継装置の概
要を表わしたブロック図である。
【図2】 図1に示したバス中継装置の特にバス先取り
回路の部分を具体的に示したブロック図である。
【図3】 本実施例に基づくバスの先取り制御回路の回
路動作を示す流れ図である。
【図4】 2つのバスとこれらを中継するバス中継装置
の一般的な構成を表わしたシステム構成図である。
【符号の説明】
11…システムバス、12…拡張バス、14…プロセッ
サ、15…不揮発性メモリ、16…主記憶装置、21…
第1のバスマスタ、22…第2のバスマスタ、32…バ
ス中継回路、33…デフォルト間隔設定回路、34…バ
ス先取り回路、35…バス調停回路、41…リミット保
持回路、43…インターバルカウンタ、45…比較回
路、47…バス先取り制御回路、51…オア回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 一方のバスのアクセスをそれぞれ他方の
    バスに中継するバス中継手段と、 一方のバスから他方のバスへのアクセスの頻度をそれぞ
    れ測定するアクセス頻度測定手段と、 前記他方のバスへのバス使用権を間隔を置いて繰り返し
    先取りするバス先取り手段と、 前記アクセス頻度測定手段の測定結果に応じて前記間隔
    を変動させるバス先取り間隔変動手段とを具備すること
    を特徴とするバス中継装置。
  2. 【請求項2】 一方のバスのアクセスをそれぞれ他方の
    バスに中継するバス中継手段と、 一方のバスから他方のバスへのアクセスの頻度をそれぞ
    れ測定するアクセス頻度測定手段と、 前記他方のバスへのバス使用権を間隔を置いて繰り返し
    先取りするバス先取り手段と、 前記間隔を外部装置によって初期設定する初期設定手段
    と、 前記アクセス頻度測定手段の測定結果に応じてこの初期
    設定された間隔を変動させるバス先取り間隔変動手段
    と、 前記バス中継手段によるバスの使用要求とバス先取り手
    段によるバスの使用要求が競合したときこれらを調停す
    る調停手段とを具備することを特徴とするバス中継装
    置。
  3. 【請求項3】 一方のバスのアクセスをそれぞれ他方の
    バスに中継するバス中継手段と、 一方のバスから他方のバスへのアクセスの時間間隔をそ
    れぞれ測定するアクセス時間間隔測定手段と、 前記他方のバスへのバス使用権を間隔を置いて繰り返し
    先取りするバス先取り手段と、 前記間隔を設定する時間間隔設定手段と、 この時間間隔設定手段に所定の最大値を初期設定する初
    期設定手段と、 前記アクセス時間間隔測定手段の測定値が時間間隔設定
    手段に設定された時間間隔に到達するか否かを判別する
    時間間隔判別手段と、 この時間間隔に到達する前に前記アクセスが行われたと
    きこの時間間隔を前記時間間隔設定手段に再設定する第
    1の再設定手段と、 前記時間間隔に到達しても前記アクセスが行われなかっ
    たとき前記最大値を前記時間間隔設定手段に再設定する
    第2の再設定手段と、 前記バス中継手段によるバスの使用要求とバス先取り手
    段によるバスの使用要求が競合したときこれらを調停す
    る調停手段とを具備することを特徴とするバス中継装
    置。
JP07326993A 1993-03-31 1993-03-31 バス中継装置 Expired - Fee Related JP3353368B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07326993A JP3353368B2 (ja) 1993-03-31 1993-03-31 バス中継装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07326993A JP3353368B2 (ja) 1993-03-31 1993-03-31 バス中継装置

Publications (2)

Publication Number Publication Date
JPH06290143A true JPH06290143A (ja) 1994-10-18
JP3353368B2 JP3353368B2 (ja) 2002-12-03

Family

ID=13513282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07326993A Expired - Fee Related JP3353368B2 (ja) 1993-03-31 1993-03-31 バス中継装置

Country Status (1)

Country Link
JP (1) JP3353368B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002024163A (ja) * 2000-07-11 2002-01-25 Oki Electric Ind Co Ltd バス・ブリッジ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002024163A (ja) * 2000-07-11 2002-01-25 Oki Electric Ind Co Ltd バス・ブリッジ回路

Also Published As

Publication number Publication date
JP3353368B2 (ja) 2002-12-03

Similar Documents

Publication Publication Date Title
US6289406B1 (en) Optimizing the performance of asynchronous bus bridges with dynamic transactions
US20050210221A1 (en) Microcomputer and microcomputer system
JP2001117859A (ja) バス制御装置
KR100708096B1 (ko) 버스 시스템 및 그 실행 순서 조정방법
JP2006338538A (ja) ストリームプロセッサ
US6728797B2 (en) DMA controller
KR100868395B1 (ko) Dma 전송을 수행하기 위한 장치 및 방법과 머신 판독 가능 매체
JP2007508607A (ja) 複数のプロセッサと1つのメモリシステムを有するシステムのためのメモリインタフェース
US6782433B2 (en) Data transfer apparatus
USRE40261E1 (en) Apparatus and method of partially transferring data through bus and bus master control device
EP0969384B1 (en) Method and apparatus for processing information, and providing medium
JP2001333137A (ja) 自主動作通信制御装置及び自主動作通信制御方法
JP2996179B2 (ja) Pciバス・システム
US7203781B2 (en) Bus architecture with primary bus and secondary or slave bus wherein transfer via DMA is in single transfer phase engagement of primary bus
JP2006268753A (ja) Dma回路及びコンピュータシステム
JP3766377B2 (ja) バス制御装置及び情報処理システム
JP3353368B2 (ja) バス中継装置
US20060155893A1 (en) Methods and apparatus for sharing memory bandwidth
US20080209085A1 (en) Semiconductor device and dma transfer method
JPH09153009A (ja) 階層構成バスのアービトレーション方法
US5931932A (en) Dynamic retry mechanism to prevent corrupted data based on posted transactions on the PCI bus
JP4431492B2 (ja) 複数のコヒーレンシー・グラニュールをサポートするデータ転送ユニット
US20100153610A1 (en) Bus arbiter and bus system
US20030177229A1 (en) Microcomputer, bus control circuit, and data access method for a microcomputer
KR960003649B1 (ko) 통신용 마이크로컴퓨터 시스템

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070927

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20080927

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20110927

LAPS Cancellation because of no payment of annual fees