JPH06289813A - Electron source device and image formation device, and their driving method - Google Patents

Electron source device and image formation device, and their driving method

Info

Publication number
JPH06289813A
JPH06289813A JP10008393A JP10008393A JPH06289813A JP H06289813 A JPH06289813 A JP H06289813A JP 10008393 A JP10008393 A JP 10008393A JP 10008393 A JP10008393 A JP 10008393A JP H06289813 A JPH06289813 A JP H06289813A
Authority
JP
Japan
Prior art keywords
electron
voltage
driving
high resistance
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10008393A
Other languages
Japanese (ja)
Other versions
JP3311075B2 (en
Inventor
Hidetoshi Suzuki
英俊 鱸
Naohito Nakamura
尚人 中村
Ichiro Nomura
一郎 野村
Yoshiyuki Osada
芳幸 長田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP10008393A priority Critical patent/JP3311075B2/en
Publication of JPH06289813A publication Critical patent/JPH06289813A/en
Application granted granted Critical
Publication of JP3311075B2 publication Critical patent/JP3311075B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the power consumption and greatly reduce the cost by providing plural cold cathode-ray elements with a means which applies voltage pulses having a constant step-down voltage rate separately from the driving signals of the cold cathode-ray elements. CONSTITUTION:A driving electron array 107 consists of semiconductor switching elements like FETs and a driving voltage is supplied to the electrodes YEI-YEM of an electron discharge element array 101 according to input signals I''DI-I''DM to the array 107 are 1 or 0. Prior to the start of driving based upon electron discharge element driving data sent from outside, resistance increase pulses having a voltage Vd above 10V are applied to all MXN electron discharge elements 101. Namely, the voltage pulses having the step-down voltage rate above 10V/sec are applied separately from the driving signals of the elements. Consequently, the elements 101 are placed in a high resistance state to reduce ineffective currents flowing to elements in unselected states, thereby reducing the total power consumption of the device at the time of its driving.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、複数の冷陰極素子をマ
トリックス状に配して成る電子源装置及び該装置を有す
る画像形成装置、及びそれらの駆動方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source apparatus having a plurality of cold cathode elements arranged in a matrix, an image forming apparatus having the apparatus, and a driving method thereof.

【0002】[0002]

【従来の技術】近年、複数の電子放出素子を面状配置し
て成るマルチ電子線発生装置を電子源として用いた面像
形成装置、特に、薄型フラットディスプレー装置の研究
開発が盛んに行われている。
2. Description of the Related Art In recent years, research and development have been actively conducted on a plane image forming apparatus using a multi-electron beam generating apparatus having a plurality of electron-emitting devices arranged in a plane as an electron source, particularly a thin flat display apparatus. There is.

【0003】かかる画像形成装置の構成例を図15に示
す。本装置では複数の電子放出素子Aが基体1上に面状
配置されており、またこれら電子放出素子Aは一走査線
毎に配線されている。基体1上方には、各電子放出素子
Aから放出される電子線を情報信号に応じて変調するた
めの変調電極2が、前記走査線に対して直交して設けら
れており、走査線と変調電極でXYマトリックスを構成
している。尚、3は電子線が通過する開口部である。ま
た、4は電子線の照射により画像を形成する画像形成部
材であり、発光体である場合には、電子線の照射パター
ンに応じた輝点5パターンによる画像を表示する。
FIG. 15 shows a configuration example of such an image forming apparatus. In this apparatus, a plurality of electron-emitting devices A are arranged in a plane on the substrate 1, and these electron-emitting devices A are wired for each scanning line. A modulation electrode 2 for modulating the electron beam emitted from each electron-emitting device A according to an information signal is provided above the substrate 1 and is orthogonal to the scanning line. The electrodes form an XY matrix. Incidentally, 3 is an opening through which the electron beam passes. Further, 4 is an image forming member that forms an image by irradiation with an electron beam, and when it is a light emitting body, displays an image with 5 bright spot patterns according to the irradiation pattern of the electron beam.

【0004】図15に示したような画像形成装置におい
ては、変調電極2の開口部3と電子放出素子Aとの位置
合わせが難しく、位置ずれにより画像形成部材4への電
子線照射率の低下を生じる。そこで、変調電極2を設け
ず、図16に示す様に、各電子放出素子A毎に走査配線
電極6aと信号配線電極6bとに結線した、所謂、単純
マトリックス配線による画像形成装置の試みがなされて
いる。
In the image forming apparatus as shown in FIG. 15, it is difficult to align the opening 3 of the modulation electrode 2 with the electron-emitting device A, and the electron beam irradiation rate of the image forming member 4 is lowered due to the displacement. Cause Therefore, an attempt has been made for an image forming apparatus using so-called simple matrix wiring in which the modulation electrode 2 is not provided and the scanning wiring electrode 6a and the signal wiring electrode 6b are connected to each electron-emitting device A as shown in FIG. ing.

【0005】即ち、図10に示すように、例えば、M×
N個の電子放出素子を走査配線電極XE1〜XEN及び信
号配線電極YE1〜YEMにより単純マトリックス配線し
たマルチ電子線発生装置を画像形成装置に応用するもの
である。かかる構成においては、形成画像の一画素に対
応する各電子放出素子を、所望の画像パターン(例えば
図12に示されるようなパターン)に従って、順次駆動
する。その際の駆動方法としては、画像が発光画像であ
る場合、画像の一画素づつを順次発光させて一画面を形
成する点順次走査、あるいは、画像の一ライン(図10
の例では、一ラインはM画素よりなる)づつ順次発光さ
せて一画面を形成する線順次走査の二つの方法が知られ
ている。この二つの方法のうち、通常多く採用されるの
は、一画素あたりの割り当て時間が長く、電子放出素子
の駆動速度や出力電子線の瞬時電流の面で有利な、線順
次走査方式が行われる。
That is, as shown in FIG. 10, for example, M ×
It is intended to apply a multi-electron-beam generating apparatus simple matrix wiring by the N electron-emitting devices scanning wiring electrodes XE 1 ~XE N and the signal wiring electrode YE 1 ~YE M to the image forming apparatus. In such a configuration, each electron-emitting device corresponding to one pixel of the formed image is sequentially driven according to a desired image pattern (for example, the pattern shown in FIG. 12). As a driving method at that time, when the image is a luminescent image, dot sequential scanning in which each pixel of the image is sequentially lit to form one screen, or one line of the image (see FIG. 10) is used.
In the above example, two methods of line-sequential scanning are known in which one line is made up of M pixels) to sequentially emit light to form one screen. Of these two methods, the one that is usually adopted is the line-sequential scanning method, which has a long allocation time per pixel and is advantageous in terms of the driving speed of the electron-emitting device and the instantaneous current of the output electron beam. .

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記単
純マトリックス配線によるマルチ電子線発生装置を、上
述の点順次走査方式、或いは、線順次走査方式にて駆動
した場合、用いる電子放出素子の種類によっては、選択
された素子以外の素子にも大きな電流が流れ、装置全体
の消費電力が増大してしまうという問題があった。
However, when the above-mentioned multi-electron beam generator using the simple matrix wiring is driven by the dot sequential scanning system or the line sequential scanning system, depending on the type of the electron-emitting device used. However, there is a problem that a large current also flows through the elements other than the selected element, and the power consumption of the entire device increases.

【0007】そこで本発明は、上述の問題点に鑑みてな
されたものであり、特に、低消費電力で大幅なコストダ
ウンの可能な電子源装置及び該装置を用いた画像形成装
置、及びそれらの駆動方法を提供することを目的とする
ものである。
Therefore, the present invention has been made in view of the above-mentioned problems, and in particular, an electron source apparatus which has low power consumption and is capable of a large cost reduction, an image forming apparatus using the apparatus, and those devices. It is an object to provide a driving method.

【0008】[0008]

【課題を解決するための手段及び作用】上記目的を達成
するために成された本発明は、第1に、走査電極と信号
電極とにマトリックス状に結線された複数の冷陰極素子
を有する電子源装置において、上記複数の冷陰極素子に
対し、該素子の駆動信号とは別に10[V/sec]以
上の降電圧レートを有する電圧パルスを印加する手段を
具備することを特徴とする電子源装置であり、第2に、
走査電極と信号電極とにマトリックス状に結線された複
数の冷陰極素子と、該冷陰極素子から放出される電子線
の照射により画像を形成する画像形成部材とを有する画
像形成装置において、上記複数の冷陰極素子に対し、該
素子の駆動信号とは別に10[V/sec]以上の降電
圧レートを有する電圧パルスを印加する手段を具備する
ことを特徴とする画像形成装置であり、第3に、上記第
1又は第2の装置の駆動方法であって、前記電圧パルス
印加手段により前記複数の冷陰極素子に10[V/se
c]以上の降電圧レートを有する電圧パルスを定期的に
印加することを特徴とする電子源装置あるいは画像形成
装置の駆動方法であり、第4に、前記電圧パルスが、駆
動信号の垂直同期信号期間中あるいは水平同期信号期間
中に前記複数の冷陰極素子に印加されることを特徴とす
る上記第3の電子源装置あるいは画像形成装置の駆動方
法である。
SUMMARY OF THE INVENTION The present invention, which has been made to achieve the above object, firstly provides an electron having a plurality of cold cathode elements connected in a matrix to scan electrodes and signal electrodes. The electron source is provided with a means for applying to the plurality of cold cathode elements a voltage pulse having a voltage lowering rate of 10 [V / sec] or more, separately from the drive signal of the elements. Device, and second,
An image forming apparatus comprising: a plurality of cold cathode elements connected in a matrix to scan electrodes and signal electrodes; and an image forming member that forms an image by irradiation of an electron beam emitted from the cold cathode elements. An image forming apparatus comprising means for applying a voltage pulse having a voltage drop rate of 10 [V / sec] or more to the cold cathode device separately from the drive signal of the device. In the method for driving the first or second device, the voltage pulse applying means applies 10 [V / se to the cold cathode elements.
c] A method for driving an electron source device or an image forming apparatus, characterized in that a voltage pulse having a voltage drop rate of not less than c) is periodically applied. Fourthly, the voltage pulse is a vertical synchronization signal of the drive signal. The third electron source device or the image forming apparatus driving method is characterized in that the voltage is applied to the plurality of cold cathode elements during the period or the horizontal synchronizing signal period.

【0009】ここに於て、駆動信号とは、所望の強度の
電子線出力を発生させるために冷陰極素子に印加される
電気信号である。
Here, the drive signal is an electric signal applied to the cold cathode element in order to generate an electron beam output having a desired intensity.

【0010】以下、本発明を詳述する。The present invention will be described in detail below.

【0011】従来、電子放出素子として熱電子源と冷陰
極電子源の2種類が知られている。
Conventionally, two types of electron emitters, a thermoelectron source and a cold cathode electron source, are known.

【0012】冷陰極電子源には電界放出型(以下FEと
略す)、金属/絶縁層/金属型(以下MIMと略す)や
表面伝導型電子放出素子(以下SCEと略す)等があ
る。FE型としては、W.P.Dyke & W.W.
Dolan、”Field emission”、Ad
vance in Electron Physic
s、8、89(1956)あるいはC.A.Spind
t,”PHYSICALProperties of
thin−film field emission
cathodes with molybdenum
cones”,J.Appl.Phys.,47,52
48(1976)等が知られている。MIM型の例とし
てはC.A.Mead、”The tunnel−em
ission amplifier、J.Appl.P
hys.、32、646(1961)等が知られてい
る。SCE型の例としてはM.I.Elinson、R
adio Eng.Electron Phys.、1
0、(1965)等がある。SCEは基板上に形成され
た小面積の薄膜に、膜面に並行に電流を流すことによ
り、電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記エリンソン等に
よるSnO2薄膜を用いたもの、Au薄膜によるもの
[G.Dittmer:”Thin Solid Fi
lms”、9、317(1972)」、In23/Sn
2薄膜によるもの[M.Hartwelland
C.G.Fonstad:”IEEE Trans.
ED Conf.”、519(1975)]、カーボン
薄膜によるもの[荒木久 他:真空、第26巻、第1
号、22頁(1983)]等が報告されている。
Cold cathode electron sources include field emission type (hereinafter abbreviated as FE), metal / insulating layer / metal type (hereinafter abbreviated as MIM), surface conduction electron emission devices (hereinafter abbreviated as SCE), and the like. As the FE type, W. P. Dyke & W.D. W.
Dolan, "Field Emission", Ad
vance in Electron Physic
s, 8, 89 (1956) or C.I. A. Spind
t, "PHYSICAL Properties of of
thin-film field emission
cathodes with mollybdenum
cones ", J. Appl. Phys., 47, 52.
48 (1976) and the like are known. An example of the MIM type is C.I. A. Mead, "The tunnel-em
issue amplifier, J.I. Appl. P
hys. , 32, 646 (1961) and the like are known. An example of the SCE type is M.I. I. Elinson, R
adio Eng. Electron Phys. 1
0, (1965), etc. SCE utilizes a phenomenon in which electron emission is caused by passing a current in parallel to a film surface of a thin film having a small area formed on a substrate. As the surface conduction electron-emitting device, one using the SnO 2 thin film by Erinson et al., One using the Au thin film [G. Dittmer: "Thin Solid Fi
lms ”, 9, 317 (1972)”, In 2 O 3 / Sn
O 2 thin film [M. Hartwelland
C. G. Fonstad: "IEEE Trans.
ED Conf. , 519 (1975)], by carbon thin film [Hiraki Araki et al .: Vacuum, Vol. 26, No. 1
No., p. 22 (1983)] and the like.

【0013】これらの表面伝導型電子放出素子の典型的
な素子構成として前述のM.ハートウェルの素子構成を
図17に示す。同図において171は絶縁性基板であ
る。172は電子放出部形成用薄膜で、スパッタで形成
されたH型形状金属酸化物薄膜等からなり、後述のフォ
ーミングと呼ばれる通電処理により電子放出部部173
が形成される。174は電子放出部を含む薄膜と呼ぶ。
As a typical device configuration of these surface conduction electron-emitting devices, the above-mentioned M. The Hartwell device configuration is shown in FIG. In the figure, 171 is an insulating substrate. Reference numeral 172 denotes an electron emitting portion forming thin film, which is composed of an H-shaped metal oxide thin film formed by sputtering, and the like, and the electron emitting portion 173 is formed by an energization process called forming described later.
Is formed. 174 is called a thin film including an electron emitting portion.

【0014】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に電子放出部形成用薄膜1
72を予めフォーミングと呼ばれる通電処理によって電
子放出部173を形成するのが一般的であった。即ち、
フォーミングとは前記電子放出部形成用薄膜172の両
端に電圧を印加通電し、電子放出部形成用薄膜を局所的
に破壊、変形もしくは変質せしめ、電気的に高抵抗な状
態にした電子放出部173を形成することである。尚、
電子放出部173は電子放出部形成用薄膜172の一部
に亀裂が発生しその亀裂付近から電子放出が行われる場
合もある。以下フォーミングにより発生した電子放出部
を含む電子放出部形成用薄膜を電子放出部を含む薄膜1
74と呼ぶ。
Conventionally, in these surface conduction electron-emitting devices, the electron-emitting portion forming thin film 1 is formed before the electron emission.
In general, the electron-emitting portion 173 was formed in advance by performing an energization process called forming on 72. That is,
The forming means that a voltage is applied to both ends of the electron emitting portion forming thin film 172 to locally destroy, deform or alter the electron emitting portion forming thin film, and the electron emitting portion 173 is brought into an electrically high resistance state. Is to form. still,
In some cases, the electron emitting portion 173 may have a crack in a part of the electron emitting portion forming thin film 172, and the electron may be emitted from the vicinity of the crack. Hereinafter, a thin film for forming an electron emitting portion including an electron emitting portion generated by forming will be referred to as a thin film 1 including an electron emitting portion.
Call it 74.

【0015】前記フォーミング処理をした表面伝導型電
子放出素子は上述電子放出部を含む薄膜174に電圧を
印加し、素子表面に電流を流すことにより、上述電子放
出部173より電子を放出せしめるものである。
The surface-conduction type electron-emitting device that has undergone the forming process is one in which electrons are emitted from the electron-emitting part 173 by applying a voltage to the thin film 174 including the above-mentioned electron-emitting part and applying a current to the device surface. is there.

【0016】上記表面伝導型放出素子は、構造が単純で
製造も容易であることから、大面積にわたり多数素子を
配列形成できる利点がある。そこで、この特徴を生かせ
るようないろいろな応用が研究されている。とりわけ、
上記表面伝導型放出素子と可視光を発光せしめる蛍光体
とを組み合わせた画像表示装置は、大画面の装置でも比
較的容易に製造できるものと期待されている。
Since the surface conduction electron-emitting device has a simple structure and is easy to manufacture, it has an advantage that many devices can be arrayed and formed over a large area. Therefore, various applications that can make full use of this feature are being studied. Above all,
It is expected that the image display device in which the surface conduction electron-emitting device and the phosphor that emits visible light are combined can be relatively easily manufactured even in a device with a large screen.

【0017】また、本出願人は、表面伝導型放出素子の
改良に鋭意努力した結果、新規な構造をもつ素子や、従
来用いられなかった材料による素子、あるいは新規な製
造方法などについて数多くの技術を開示してきた。例え
ば、本出願人による特開平2−56822号公報はこの
一例である。この電子放出素子は、(1)高い電子放出
効果が得られる。(2)構造が簡単であるため、製造が
容易である。(3)同一基板上に多数の素子を配列形成
できる。等の利点を有する素子である。
As a result of diligent efforts to improve the surface conduction electron-emitting device, the applicant of the present invention has developed a number of techniques for devices having a novel structure, devices made of materials that have not been used conventionally, and novel manufacturing methods. Has been disclosed. For example, Japanese Patent Application Laid-Open No. 2-56822 by the present applicant is an example of this. This electron-emitting device has (1) a high electron-emitting effect. (2) Since the structure is simple, manufacturing is easy. (3) A large number of elements can be arrayed and formed on the same substrate. It is an element having advantages such as.

【0018】本発明者らは、MIM素子、表面伝導型放
出素子等の冷陰極素子の、とりわけ電流−電圧特性に着
目することで本発明に至ったものであり、本発明は特に
後述する電圧制御型負性抵抗特性を有する電子放出素子
に関わるものである。
The present inventors have arrived at the present invention by paying attention to the current-voltage characteristics of cold cathode devices such as MIM devices and surface conduction electron-emitting devices. The present invention relates to an electron-emitting device having a controlled negative resistance characteristic.

【0019】本発明に関わる電圧制御型負性抵抗特性を
有する電子放出素子の作成方法には種々の方法がある
が、以下にその一例を図18を用いて説明する。
There are various methods for producing an electron-emitting device having a voltage controlled negative resistance characteristic according to the present invention, and one example thereof will be described below with reference to FIG.

【0020】図18は本発明にかかわる表面伝導型放出
素子の基本的な構成を示すものであり、図18(a)は
平面図、図18(b)は側面図である。同図において、
181は絶縁性基板、185と186は素子電極、18
4は微粒子を含む薄膜導電体、183は電子放出部であ
る。
FIG. 18 shows the basic structure of a surface conduction electron-emitting device according to the present invention. FIG. 18 (a) is a plan view and FIG. 18 (b) is a side view. In the figure,
181 is an insulating substrate, 185 and 186 are device electrodes,
Reference numeral 4 is a thin film conductor containing fine particles, and 183 is an electron emitting portion.

【0021】素子電極素子電極185,186と、微粒
子を含む薄膜導電体184は、従来のものと同様に、基
板181上に設けられる。この基板181の材料として
は、例えばガラス、石英等の絶縁材料が用いられる。
Element electrodes Element electrodes 185 and 186 and a thin film conductor 184 containing fine particles are provided on a substrate 181 as in the conventional case. As a material of the substrate 181, an insulating material such as glass or quartz is used.

【0022】素子電極185,186は、相対向して設
けられるので、例えば真空成膜プロセスとフォトリソプ
ロセス等の通常よく用いられる方法で形成することがで
きる。この素子電極185,186の材料は、一般的な
導電材料で、例えばNi,Al,Cu,Au,Pt,A
g等の金属や、SnO3,ITO等の酸化物を用いるこ
とができる。
Since the device electrodes 185 and 186 are provided so as to face each other, they can be formed by a commonly used method such as a vacuum film forming process and a photolithography process. The material of the device electrodes 185 and 186 is a general conductive material, such as Ni, Al, Cu, Au, Pt, A.
A metal such as g or an oxide such as SnO 3 or ITO can be used.

【0023】素子電極185,186の厚みdは、数百
Åから数μm程度が好ましい。また、素子電極185,
186は相対向しているもので、この対向間隔L1は数
百Å〜数十μmが好ましく、対向幅W1は数μm〜数百
μm程度が好ましい。但し、これらの範囲はおおよその
目安であって、素子の使用条件等によってはこの範囲外
のものとしてもさしつかえない。
The thickness d of the device electrodes 185 and 186 is preferably several hundred liters to several μm. Also, the device electrodes 185,
186 are opposed to each other, the opposed interval L1 is preferably several hundred Å to several tens of μm, and the opposed width W1 is preferably several μm to several hundred μm. However, these ranges are approximate, and may be out of this range depending on the usage conditions of the element.

【0024】本発明における微粒子としては、低仕事関
数で高融点かつ低蒸気圧という性質をもつ通常の陰極材
料や、従来のフォーミング処理によって電子放出部18
3を形成する材料や、二次電子放出効率の高い材料の微
粒子が好適で、その粒径は数十Å〜数μmが好ましい。
As the fine particles in the present invention, an ordinary cathode material having a low work function, a high melting point and a low vapor pressure, or an electron emitting portion 18 formed by a conventional forming treatment is used.
Fine particles of a material forming No. 3 or a material having high secondary electron emission efficiency are suitable, and the particle size thereof is preferably several tens of to several μm.

【0025】具体的には、例えばLaB6,CeB6,Y
4,CdB4等の硼化物、TiC,ZrC,HfC,T
aC,SiC,WC等の炭化物、TiN,ZrN,Hf
N等の窒化物、Nb,Mo,Rh,Hf,Ta,W,R
e,Ir,Pt,Ti,Au,Ag,Cu,Cr,A
l,Co,Ni,Fe,Pb,Pd,Cs等の金属、I
23,SnO2,Sb23等の金属酸化物、Si,G
eなどの半導体、カーボン,Ag,Mg等の微粒子を挙
げることができ、これらを一種又は二種以上が混合され
たものでもよい。
Specifically, for example, LaB 6 , CeB 6 , Y
Borides such as B 4 and CdB 4 , TiC, ZrC, HfC and T
Carbides such as aC, SiC, WC, TiN, ZrN, Hf
Nitride such as Nb, Mo, Rh, Hf, Ta, W, R
e, Ir, Pt, Ti, Au, Ag, Cu, Cr, A
metals such as 1, Co, Ni, Fe, Pb, Pd, Cs, I
Metal oxides such as n 2 O 3 , SnO 2 , and Sb 2 O 3 , Si, G
Examples thereof include semiconductors such as e and fine particles such as carbon, Ag, and Mg, and these may be one kind or a mixture of two or more kinds.

【0026】上記微粒子を含む薄膜導電体184とは、
上記微粒子が密に分布する連続微粒子膜の構造を有し、
かつ、電気抵抗が103〜107Ω/□(シート抵抗)程
度のものをいう。また、この連続微粒子膜中の一部に微
粒子の不連続を有しても何ら支障をきたさない。
The thin film conductor 184 containing the fine particles is
The fine particles have a structure of a continuous fine particle film densely distributed,
In addition, the electrical resistance is about 10 3 to 10 7 Ω / □ (sheet resistance). Further, even if a part of the continuous fine particle film has discontinuity of fine particles, no problem occurs.

【0027】微粒子を含む薄膜導電体184は、素子電
極185,186の対向部間に確実に付設することがで
きれば、基板181に素子電極185,186を付設し
た後に付設しても、素子電極185,186の付設に先
立って付設してもよい。図18に示されるものは、素子
電極185,186の付設後にその上から薄膜導電体1
84を付設したものとなっている。
If the thin film conductor 184 containing fine particles can be surely attached between the opposing portions of the device electrodes 185 and 186, the device electrode 185 can be provided even after the device electrodes 185 and 186 are attached to the substrate 181. , 186 may be attached prior to the attachment. In FIG. 18, the device electrodes 185 and 186 are attached to the thin film conductor 1 from above.
84 is attached.

【0028】上記薄膜導電体184の付設は、例えばガ
スデポジションや真空蒸着(初期膜の状態)の他、次の
ようにしても行うことができる。
The attachment of the thin film conductor 184 can be performed by the following method, for example, in addition to gas deposition or vacuum deposition (state of initial film).

【0029】まず、有機分散媒に前記材質又は前記材質
を含む化合物の微粒子と必要に応じて添加剤を加え、撹
拌して、ほぼ均一に微粒子が分散された微粒子分散液を
調整する。次いで、この微粒子分散液を、基板181
(素子電極185,186の付設前又は後)の表面に、
例えばデッピングやスピンコート等の方法で塗布し、分
散媒を蒸発除去でき、また化合物使用のときはこれを分
解し得る温度と時間、焼成を行う。
First, fine particles of the above material or a compound containing the above material and, if necessary, additives are added to an organic dispersion medium and stirred to prepare a fine particle dispersion liquid in which fine particles are almost uniformly dispersed. Next, this fine particle dispersion is applied to the substrate 181.
On the surface (before or after attaching the element electrodes 185, 186),
For example, coating is performed by a method such as depping or spin coating, and the dispersion medium can be evaporated and removed. When a compound is used, the compound is baked at a temperature and for a time and time at which it can be decomposed.

【0030】上述のようにすることによって、微粒子を
含む薄膜導電体184が、素子電極185,186の対
向部間(図18に示される間隔L1の箇所)に付設され
る。この薄膜導電体184は、例えば素子電極185,
186の付設後に設けた場合、図18に示されるよう
に、素子電極185,186の対向部間以外の素子電極
185,186上にも付設されがちとなるが、素子電極
185,186の対向部間以外の薄膜導電体184には
実質的に電圧が印加されないので、何ら支障をきたさな
い。
As described above, the thin film conductor 184 containing fine particles is provided between the facing portions of the device electrodes 185, 186 (at the interval L1 shown in FIG. 18). The thin film conductor 184 is, for example, a device electrode 185,
When provided after the attachment of 186, as shown in FIG. 18, it tends to be attached on the element electrodes 185, 186 other than between the opposed portions of the element electrodes 185, 186, but the opposed portions of the element electrodes 185, 186 tend to be. No voltage is applied to the thin-film conductor 184 except for the space, so that no trouble occurs.

【0031】前記有機分散媒としては、微粒子を変質さ
せることなく分散させることができるものであればよ
く、例えば酢酸ブチル、アルコール類、メチルエチルケ
トン、シクロヘキサン及びこれらの混合物等を用いるこ
とができ、微粒子の種類に応じて選択すればよい。
Any organic dispersion medium can be used as long as it can disperse the fine particles without degrading them. For example, butyl acetate, alcohols, methyl ethyl ketone, cyclohexane and mixtures thereof can be used. It may be selected according to the type.

【0032】前記添加剤は、微粒子の分散を促進するも
ので、例えば通常良く知られている表面活性剤等の分散
補助剤等を用いることができる。
The above-mentioned additive promotes dispersion of fine particles, and for example, a well-known dispersion aid such as a surface active agent can be used.

【0033】前記焼成温度と時間は、使用する有機分散
媒の種類、塗布量等によっても相違するが、通常200
〜1000℃で0.1〜1時間程度である。
The firing temperature and time are usually 200 although they vary depending on the type of organic dispersion medium used, the coating amount and the like.
It is about 0.1 to 1 hour at about 1000 ° C.

【0034】微粒子分散液の固形分濃度と塗布回数(塗
布量)は、所望の薄膜導電体184の特性、ひいては所
望の電子放出部183の特性に応じて調整する。即ち、
前記103〜107Ω/□(シート抵抗)の電気抵抗の薄
膜導電体184が得られる範囲で微粒子分散液の固形分
濃度と塗布量を定めればよい。固形分濃度と塗布量が大
き過ぎると薄膜導電体184の電気抵抗が低くなり過
ぎ、逆に固形分濃度と塗布量が小さ過ぎると、薄膜導電
体184の電気抵抗が高くなり過ぎ、いずれの場合も良
好な表面伝導型放出素子が得にくくなる。
The solid content concentration of the fine particle dispersion liquid and the number of times of application (application amount) are adjusted according to the desired characteristics of the thin film conductor 184, and thus the desired characteristics of the electron emitting portion 183. That is,
The solid content concentration and the coating amount of the fine particle dispersion may be determined within a range in which the thin film conductor 184 having an electric resistance of 10 3 to 10 7 Ω / □ (sheet resistance) can be obtained. If the solid content concentration and the coating amount are too large, the electric resistance of the thin film conductor 184 becomes too low. On the contrary, if the solid content concentration and the coating amount are too small, the electric resistance of the thin film conductor 184 becomes too high. However, it becomes difficult to obtain a good surface conduction electron-emitting device.

【0035】本発明における電子放出部183は、通電
処理、即ちフォーミング処理によって、含有されている
微粒子が島となって不連続状態膜化した、素子電極18
5,186間の薄膜導電体184部分で、素子電極18
5,186間の薄膜導電体184全体が電子放出部18
3となっていても、その一部が電子放出部183となっ
ていてもよい。
The electron-emitting portion 183 in the present invention is a device electrode 18 in which the contained fine particles become islands and are formed into a discontinuous state film by the energization process, that is, the forming process.
5, the thin film conductor 184 between the device electrodes 18
The entire thin film conductor 184 between the electrodes 5 and 186 is the electron emission portion 18
3 or a part thereof may be the electron emitting portion 183.

【0036】上記通電処理は、大気中で行ってもよい
が、素子損傷防止のため、真空下又は不活性ガス下で行
うことが好ましい。また、通電処理時に印加する電圧
は、希望する表面伝導型放出素子の特性に応じて調整す
ることが好ましい。
The energization treatment may be carried out in the atmosphere, but it is preferably carried out under vacuum or under an inert gas in order to prevent element damage. Further, it is preferable that the voltage applied during the energization treatment is adjusted according to the desired characteristics of the surface conduction electron-emitting device.

【0037】尚、本発明にかかわる電子放出素子は、上
述の製法に限るものではなく、上述の製法の一部を変更
しても良い。
The electron-emitting device according to the present invention is not limited to the above manufacturing method, and a part of the above manufacturing method may be modified.

【0038】上述のような素子構成と製造方法によって
作成された本発明にかかわる電子放出素子の基本特性に
ついて図19を用いて説明する。
The basic characteristics of the electron-emitting device according to the present invention produced by the above-described device structure and manufacturing method will be described with reference to FIG.

【0039】図19は、図18で示した構成を有する素
子の電子放出特性を測定するための測定評価装置の概略
構成図である。図19において、201は素子に素子電
圧Vfを印加するための電源、200は素子電極18
5,186間の電子放出部を含む薄膜184を流れる素
子電流Ifを測定するための電流計、204は素子の電
子放出部より放出される放出電流Ieを捕捉するための
アノード電極、203はアノード電極204に電圧を印
加するための高圧電源、202は素子の電子放出部18
3より放出される放出電流Ieを測定するための電流計
である。電子放出素子の上記素子電流If、放出電流I
eの測定にあたっては、素子電極185,186に電源
201と電流計200とを接続し、該電子放出素子の上
方に電源203と電流計202とを接続したアノード電
極204を配置している。また、本電子放出素子及びア
ノード電極204は真空装置内に設置され、その真空装
置には不図示の排気ポンプ及び真空計等の真空装置に必
要な機器が具備されており、所望の真空下で本素子の測
定評価を行えるようになっている。
FIG. 19 is a schematic block diagram of a measurement / evaluation apparatus for measuring electron emission characteristics of an element having the structure shown in FIG. In FIG. 19, 201 is a power source for applying the element voltage Vf to the element, and 200 is the element electrode 18.
5, 186, an ammeter for measuring the device current If flowing through the thin film 184 including the electron emitting portion, 204 is an anode electrode for capturing the emission current Ie emitted from the electron emitting portion of the device, and 203 is an anode A high-voltage power supply for applying a voltage to the electrode 204, 202 is an electron emitting portion 18 of the device.
3 is an ammeter for measuring the emission current Ie emitted from the device 3. The device current If and the emission current I of the electron-emitting device
To measure e, the power source 201 and the ammeter 200 are connected to the device electrodes 185 and 186, and the anode electrode 204 that connects the power source 203 and the ammeter 202 is arranged above the electron-emitting device. Further, the electron-emitting device and the anode electrode 204 are installed in a vacuum device, and the vacuum device is provided with equipment necessary for the vacuum device such as an exhaust pump and a vacuum gauge, which are not shown, and is operated under a desired vacuum. The device can be measured and evaluated.

【0040】なお、アノード電極の電圧は1kV〜10
kV、アノード電極と電子放出素子との距離Hは3mm
〜8mmの範囲で測定した。
The voltage of the anode electrode is 1 kV to 10 kV.
kV, the distance H between the anode electrode and the electron-emitting device is 3 mm
It was measured in the range of ~ 8 mm.

【0041】本発明に関わる表面伝導形放出素子の典型
的なI−V特性、即ち、該素子に流れる電流(If)と
該素子に印加される電圧(Vf)との関係について、図
9を用いて説明する。
FIG. 9 shows typical IV characteristics of the surface conduction electron-emitting device according to the present invention, that is, the relationship between the current (If) flowing through the device and the voltage (Vf) applied to the device. It demonstrates using.

【0042】本発明に関わる表面伝導型放出素子におい
ては、該素子に印加される電圧(Vf)に対して該素子
に流れる電流(If)は必ずしも一義的に定まるもので
はない。その特性には大別して2つの型があるが、この
うち第一の型においては該素子に流れる電流(If)
は、印加電圧(Vf)を0[V]から増加させてゆくに
つれて、一旦は増加するが、その後減少に転じ、さらに
その後はほぼ一定もしくは微増傾向を示す。一方、第二
の型においては該素子に流れる電流(If)は、印加電
圧(Vf)を0[V]から増加させてゆくにつれて、常
に増加傾向を示すものである。
In the surface conduction electron-emitting device according to the present invention, the current (If) flowing through the device is not always uniquely determined with respect to the voltage (Vf) applied to the device. The characteristics are roughly classified into two types. Of these, the first type has a current (If) flowing through the element.
Shows a temporary increase as the applied voltage (Vf) is increased from 0 [V], but then starts to decrease, and thereafter shows a substantially constant or slightly increasing tendency. On the other hand, in the second type, the current (If) flowing in the element always shows an increasing tendency as the applied voltage (Vf) is increased from 0 [V].

【0043】説明の便宜上、前記第一の型を静特性、前
記第二の型を動特性と呼ぶ。
For convenience of explanation, the first mold is referred to as a static characteristic and the second mold is referred to as a dynamic characteristic.

【0044】図9中、破線は、約1V/分以下の電圧掃
引スピードで得られる静特性である。つまり、Vf=0
〜V1の領域(I領域)では、素子に流れる電流(I
f)は電圧(Vf)の増加に伴い単調増加しV1で最大
となる。Vf=V1〜V2の領域(II領域)では、素
子に流れる電流(If)は電圧(Vf)の増加に伴い減
少する、所謂、電圧制御型負性抵抗特性(以下、VCN
R[voltage controlled nega
tive resistance]特性という)を示
す。Vf=V2〜Vdの領域(III領域)では、該素
子に流れる電流(If)は電圧(Vf)の増加に対して
ほとんど変化しない。尚、V1は電流Ifが極大値を示
す値、V2は電流Ifの減少曲線の接線のうち最大傾き
接線のVf軸切片である。一方、素子からの放出電流
(Ie)は、電圧(Vf)の増加に伴いVeを電子放出
しきい値として、増加してゆく。
In FIG. 9, the broken line is the static characteristic obtained at a voltage sweep speed of about 1 V / min or less. That is, Vf = 0
In the region from V1 to I (region I), the current (I
f) monotonically increases as the voltage (Vf) increases, and becomes maximum at V1. In the region of Vf = V1 to V2 (region II), the current (If) flowing through the element decreases as the voltage (Vf) increases, that is, a so-called voltage control type negative resistance characteristic (hereinafter, VCN).
R [Voltage controlled negative
(Tive resistance property)). In the region of Vf = V2 to Vd (region III), the current (If) flowing through the element hardly changes with the increase of the voltage (Vf). In addition, V1 is a value at which the current If has a maximum value, and V2 is a Vf axis intercept of the maximum slope tangent line of the tangent lines of the decrease curve of the current If. On the other hand, the emission current (Ie) from the device increases with Ve as the electron emission threshold value as the voltage (Vf) increases.

【0045】また、図中、実線は、約10V/秒以上の
電圧掃引スピードで得られる動特性である。つまり、最
大電圧がVdで掃印した場合(図中If(Vd)曲線参
照)、Ve付近から素子に流れる電流(If)が徐々に
増加し、Vdで静特性のIfとほぼ一致する。最大電圧
がV2で掃印した場合(図中If(V2)曲線参照)、
同様にIfは徐々に増加し、V2においては静特性のI
fとほぼ一致する。また、最大電圧が上記のI領域内の
電圧で掃引すると、静特性のIfカーブとほぼ一致す
る。
Further, in the figure, the solid line shows the dynamic characteristic obtained at a voltage sweep speed of about 10 V / sec or more. That is, when the maximum voltage is swept at Vd (see the If (Vd) curve in the figure), the current (If) flowing through the element gradually increases from near Ve and substantially matches the static characteristic If at Vd. When the maximum voltage is swept at V2 (see the If (V2) curve in the figure),
Similarly, If gradually increases and V2 has a static characteristic I.
It almost matches with f. Further, when the maximum voltage is swept with the voltage within the above-mentioned I region, it almost matches the If curve of static characteristics.

【0046】勿論、上記I−V特性に関する静特性、動
特性は、素子を構成する材料、素子形態などを変えるこ
とにより変化するが、一般に良好な電子放出特性を有す
る表面伝導形放出素子は上記3つの領域I〜IIIを有
しているといって良い。
Of course, the static characteristics and the dynamic characteristics relating to the IV characteristics are changed by changing the material constituting the element, the element form, etc., but in general, the surface conduction type emission element having good electron emission characteristics is the above. It can be said that it has three regions I to III.

【0047】以上のようなI−V特性を有する電子放出
素子を用いた電子源装置及び画像形成装置の駆動は、一
般に以下の通り行われる。
Driving of the electron source apparatus and the image forming apparatus using the electron-emitting device having the IV characteristics as described above is generally performed as follows.

【0048】図11に示すのは、説明を簡単にするため
に、表面伝導形放出素子を6×6個だけ単純マトリック
ス配線したもので、説明上、各素子を区別するために、
D(1,1)、D(1,2)‥‥、D(6,6)のよう
に、(X,Y)座標にて示してある。このマルチ電子線
発生装置を平板型CRTに応用する際、表示に必要な輝
度を得るために、表面伝導形放出素子の一素子当たりI
sの電子線出力が必要であるとした場合、図9に示した
特性より、発光する画素に対応する素子(以下、選択素
子という)にはVd、非発光の画素に対応する素子(以
下、非選択素子という)には、Ve以下の電圧を印加す
れば良いわけである。
FIG. 11 shows a simple matrix wiring of 6 × 6 surface conduction electron-emitting devices for simplification of description. For the sake of description, in order to distinguish each device,
D (1,1), D (1,2), ..., D (6,6) are represented by (X, Y) coordinates. When this multi-electron beam generator is applied to a flat panel type CRT, in order to obtain the brightness required for display, one element I
If s electron beam output is required, from the characteristics shown in FIG. 9, the element corresponding to the pixel that emits light (hereinafter, referred to as a selection element) is Vd, and the element corresponding to the pixel that does not emit light (hereinafter, It is sufficient to apply a voltage of Ve or lower to the non-selection element).

【0049】そこで、前記線順次走査方式で画像を形成
する場合、X軸と平行な6つの素子列を順次走査して一
画面を形成するが、例えば、図11において、XE1
XE6のうちから選択された任意の一列(XE1列)に0
Vを、非選択の他列(XE2〜XE6)にVxを印加す
る。また、選択された該一列の中の所望素子(D[1,
1])から上記Isの電子線出力を得るために、YE1
〜YE6のうちから該所望素子に結線された配線(Y
1)にVdを、他配線(YE2〜YE6)にVxを印加す
る。その結果、選択素子D(1,1)にはVdの電位差
が、非選択素子D(2〜6,2〜6)には0Vの電位差
が、非選択素子D(2〜6,1)にはVXの電位差が、
非選択素子D(1,2〜6)にはVd−VXの電位差が
それぞれ印加される。ここで、VX及びVd−VXは図9
に示した特性より、Ve以下で選定される。かかる動作
を各列(XE2〜XE6)順次行うことで一画面が形成さ
れる。
Therefore, when an image is formed by the line-sequential scanning system, six element rows parallel to the X axis are sequentially scanned to form one screen. For example, in FIG. 11, XE 1 to
0 in any one column (XE 1 column) selected from XE 6
The V, is applied to V x to another column of the non-selected (XE 2 ~XE 6). In addition, the desired element (D [1,
1]) to obtain the electron beam output of Is, YE 1
~ YE 6 from the wiring (Y
Vd is applied to E 1 ) and V x is applied to the other wirings (YE 2 to YE 6 ). As a result, the potential difference of Vd is applied to the selection element D (1,1), the potential difference of 0V is applied to the non-selection element D (2,6,2-6), and the non-selection element D (2,6,1) is applied. Is the potential difference of V X ,
Potential difference Vd-V X to the unselected element D (1,2~6) are applied, respectively. Here, V X and V d−V X are shown in FIG.
From the characteristics shown in (1), it is selected at Ve or less. One screen is formed by sequentially performing this operation in each column (XE 2 to XE 6 ).

【0050】しかしながら、以上のような駆動では、上
記非選択素子の中でもD(2〜6,1)及びD(1,2
〜6)には電位差が印加されてしまうため、図9から明
らかである通り、該非選択素子には印加電圧(素子電
圧)に応じて電流(If)が流れ、この電流(If)が
装置全体の消費電力の増大をまねいていた。尚、上記の
如き単純マトリックス配線において、全ての非選択素子
の電位差を0Vとすることは不可能である。
However, in the above driving, D (2,6,1) and D (1,2) among the above non-selected elements are used.
Since a potential difference is applied to (6) to (6), a current (If) flows according to the applied voltage (element voltage) in the non-selected element as is apparent from FIG. 9, and this current (If) is applied to the entire device. Was causing an increase in power consumption. In the simple matrix wiring as described above, it is impossible to set the potential difference of all non-selected elements to 0V.

【0051】上記説明においては、簡単の為、6×6個
のマトリックスにて説明したが、画像形成装置の実用画
での画素数は、例えば、1000×1000画素程度の
規模となり、装置全体の無効消費電力は大幅に増大して
しまう。さらには、かかる装置の電源、駆動回路、及び
配線材には上記無効分をも見込んだ電流容量の大きなも
のを用いねばならず、コストの面においても非常に高価
な装置となってしまう。
In the above description, a 6 × 6 matrix is used for simplicity, but the number of pixels in a practical image of the image forming apparatus is, for example, about 1000 × 1000 pixels. Reactive power consumption increases significantly. Furthermore, a power supply, a drive circuit, and a wiring material of such a device must have a large current capacity in consideration of the above-mentioned ineffective component, which results in a very expensive device.

【0052】本発明者らは、MIM素子、表面伝導形放
出素子等の冷陰極素子の上記I−V特性と、これら素子
を単純マトリックス配線した装置の駆動における消費電
力の増大との上述の関係に着目し、以下の知見を得るこ
とで本発明に至った。
The inventors of the present invention have described the above relationship between the IV characteristics of cold cathode devices such as MIM devices and surface conduction electron-emitting devices, and the increase in power consumption when driving a device in which these devices are arranged in a simple matrix. The present invention has been achieved by focusing on the above and obtaining the following knowledge.

【0053】即ち、上記電子放出素子に降電圧レート1
0V/sec以上の電圧パルスを印加すると、前記図9
のI〜III領域よりなるI−V静特性とは異なる、高
抵抗状態に遷移する。ここで、高抵抗状態とは、素子が
有限時間の間、前記動特性に沿った電流−電圧特性に従
う状態を指す。例えば、前記図9のI−V特性を有する
表面伝導形放出素子に対して、波高値Vd、降電圧レー
ト10V/sec以上の電圧パルスを印加した直後に
は、該素子のI−V特性は前記図9中、If(Vd)で
示すような高抵抗状態を示す。また、このように高抵抗
状態に遷移した後でも、該素子に対してVdを印加すれ
ば放出電流Isを得ることが可能であり、しかも実線I
f(Vd)で示される特性から明らかなように、該素子
に対してVe以下の電圧を印加したとしても、点線にて
示される静特性と比較して、該素子に流れる電流(I
f)は大幅に低減される。
That is, the electron emission device has a voltage drop rate of 1
When a voltage pulse of 0 V / sec or more is applied, the above-mentioned FIG.
Transition to a high resistance state, which is different from the IV static characteristics of the I to III regions. Here, the high resistance state refers to a state in which the element follows a current-voltage characteristic according to the dynamic characteristic for a finite time. For example, immediately after a voltage pulse having a peak value Vd and a voltage drop rate of 10 V / sec or more is applied to the surface conduction electron-emitting device having the IV characteristic of FIG. 9, the IV characteristic of the element is In FIG. 9, the high resistance state shown by If (Vd) is shown. Even after the transition to the high resistance state as described above, it is possible to obtain the emission current Is by applying Vd to the element, and the solid line I
As is clear from the characteristic indicated by f (Vd), even if a voltage of Ve or less is applied to the element, the current (I
f) is greatly reduced.

【0054】また、このような素子の高抵抗状態は、上
記電圧パルス印加後、有限時間保持されるが、その後は
再び、図9の点線で示されるI−V静特性に戻る。そこ
で、所望の期間、かかる高抵抗状態を持続する必要があ
る場合には、高抵抗状態が保持されている間に、上記電
圧パルスを再度繰り返し印加することにより、高抵抗状
態の保持時間を所望期間、延長することができる。
The high resistance state of such an element is maintained for a finite period of time after the application of the voltage pulse, but thereafter, it returns to the IV static characteristic shown by the dotted line in FIG. Therefore, when it is necessary to maintain the high resistance state for a desired period, the holding time of the high resistance state is desired by repeatedly applying the voltage pulse while the high resistance state is held. The period can be extended.

【0055】本発明によれば、上記I−V静特性を有す
る冷陰極素子を単純マトリックス配線したマルチ電子線
発生素子及び画像形成装置において、予め上記の降電圧
レート10V/sec以上の電圧パルス(以下、高抵抗
化パルスという)を印加することで、その素子のI−V
特性を異なる状態に遷移せしめる。即ち、該素子を高抵
抗状態に遷移せしめることにより、上述の非選択素子に
流れる無効電流を減少せしめ、駆動時における装置全体
の消費電力を大幅に低減させることができる。尚、上記
高抵抗化パルスの降電圧レートの上限は、実用的には1
10[V/sec]である。
According to the present invention, in the multi-electron beam generating element and the image forming apparatus in which the cold cathode element having the IV static characteristic is simply matrix-wired, the voltage pulse (10V / sec or more) of the voltage drop rate is previously set. Hereinafter, by applying a high resistance pulse), the IV of the element is
Change the characteristics to different states. That is, by shifting the element to the high resistance state, the reactive current flowing through the non-selected element can be reduced, and the power consumption of the entire device during driving can be significantly reduced. The upper limit of the voltage drop rate of the high resistance pulse is practically 1
It is 0 10 [V / sec].

【0056】本発明を主として特徴づける上記高抵抗化
パルスの波形としては、例えば、三角波、矩形波、或い
は、正弦波等を用いることが可能である。更に、この高
抵抗化パルスの波高値は、図9に示すII領域(VCN
R領域)のV1以上、特に好ましくは、前記III領域
のV2以上であることが望ましい。
As the waveform of the high resistance pulse, which mainly characterizes the present invention, for example, a triangular wave, a rectangular wave, a sine wave, or the like can be used. Further, the peak value of this high resistance pulse is the II region (VCN) shown in FIG.
It is desirable that it is V1 or more in the R region), and particularly preferably V2 or more in the III region.

【0057】また、図10に示したような、マルチ電子
線発生装置においては、例えば、駆動信号の垂直同期信
号期間中か、或いは、水平同期信号期間中を利用して、
定期的に高抵抗化パルスを印加することにより、表示動
作中、常に、電子放出素子を高抵抗状態に維持し、消費
電力を大幅に低減することができる。ここで、1回の高
抵抗化パルスの印加により電子放出素子が高抵抗化状態
に保持される時間をTHR[sec]、1画面の走査時間
をTSCAN[sec]とした時、連続的に画面を走査する
場合には、(1)式を満足する限り、上記高抵抗化パル
スはP画面毎に1回印加すれば良い。
Further, in the multi-electron beam generator as shown in FIG. 10, for example, during the vertical synchronizing signal period of the drive signal or during the horizontal synchronizing signal period,
By periodically applying the high resistance pulse, the electron-emitting device can be constantly maintained in the high resistance state during the display operation, and the power consumption can be significantly reduced. Here, when the time for which the electron-emitting device is kept in the high resistance state by one application of the high resistance pulse is T HR [sec], and the scanning time for one screen is T SCAN [sec], continuous When the screen is scanned, the high resistance pulse may be applied once for each P screen as long as the formula (1) is satisfied.

【0058】 THR>P×TSCAN(Pは正の整数) ・・・・・ (1)式T HR > P × T SCAN (P is a positive integer) Equation (1)

【0059】[0059]

【実施例】次に、本発明の実施例を説明するが、説明の
便宜上まずはじめに以下の実施例で用いた多数の表面伝
導型放出素子を二次元的にマトリクス配線した電子源の
製法について述べる。
EXAMPLES Next, examples of the present invention will be described. For convenience of description, first, a method of manufacturing an electron source in which a large number of surface conduction electron-emitting devices used in the following examples are two-dimensionally matrix-wired will be described. .

【0060】さらにその後、本発明の特徴である高抵抗
化パルスを実施した例について具体的に説明する。
After that, an example in which the high resistance pulse, which is a feature of the present invention, is implemented will be specifically described.

【0061】先ず、以下の実施例で用いた電子源の作成
方法について説明する。
First, a method of producing the electron source used in the following examples will be described.

【0062】電子源の一部の平面図を図20に示す。ま
た、図中のA−A’断面図を図21に示す。ここで22
1は基板、222は行方向配線に対応する下配線、22
3は列方向配線に対応する上配線、224は電子放出部
形成用薄膜、225,226は素子電極、227は層間
絶縁層、228はコンタクトホールである。次に製造方
法を図22により工程順に従って具体的に説明する。
A plan view of a part of the electron source is shown in FIG. 21 is a sectional view taken along the line AA ′ in the figure. 22 here
1 is a substrate, 222 is a lower wiring corresponding to the row direction wiring, 22
3 is an upper wiring corresponding to the column direction wiring, 224 is a thin film for forming an electron emitting portion, 225 and 226 are element electrodes, 227 is an interlayer insulating layer, and 228 is a contact hole. Next, the manufacturing method will be specifically described with reference to FIG.

【0063】工程−(a) 清浄化した青板ガラスからなる基板221上に、真空蒸
着により厚さ50ÅのCr、厚さ6000ÅのAuを順
次積層した後、ホトレジスト(AZ1370ヘキスト社
製)をスピンナーにより回転塗布、ベークした後、ホト
マスク像を露光、現像して、下配線222のレジストパ
ターンを形成しAu/Cr堆積膜をウエットエッチング
して所望の形状の下配線222を形成する。
Step- (a) After a Cr substrate having a thickness of 50 Å and an Au layer having a thickness of 6000 Å are sequentially laminated on a substrate 221 made of cleaned soda lime glass by vacuum vapor deposition, a photoresist (made by AZ1370 Hoechst) is spinnered. After spin coating and baking, the photomask image is exposed and developed to form a resist pattern of the lower wiring 222, and the Au / Cr deposited film is wet-etched to form the lower wiring 222 having a desired shape.

【0064】工程−(b) 次に厚さ1.0ミクロンのシリコン酸化膜からなる層間
絶縁層227をRFスパッタ法により堆積する。
Step- (b) Next, an interlayer insulating layer 227 made of a silicon oxide film having a thickness of 1.0 micron is deposited by the RF sputtering method.

【0065】工程−(c) 工程(b)で堆積したシリコン酸化膜にコンタクトホー
ル228を形成するためのホトレジストパターンを作
り、これをマスクとして層間絶縁層227をエッチング
してコンタクトホール228を形成する。エッチングは
CF4とH2ガスを用いたRIE(Reactive I
on Etching)法によった。
Step- (c) A photoresist pattern for forming the contact hole 228 is formed in the silicon oxide film deposited in the step (b), and the interlayer insulating layer 227 is etched by using this as a mask to form the contact hole 228. . The etching is RIE (Reactive I) using CF 4 and H 2 gas.
on Etching) method.

【0066】工程−(d) その後、素子電極225,226と素子電極間ギャップ
となるべきパターンをホトレジスト(RD−2000N
−41 日立化成社製)de形成し、真空蒸着法によ
り、厚さ50ÅのTi、厚さ1000ÅのNiを順次堆
積した。ホトレジストパターンを有機溶剤で溶解し、N
i/Ti堆積膜をリフトオフし、素子電極間隔L1は3
ミクロンとし、素子電極の幅W1を300ミクロン、を
有する素子電極225,226を形成した。
Step- (d) After that, a pattern to be a gap between the device electrodes 225 and 226 and the device electrodes is formed with a photoresist (RD-2000N).
(-41 Hitachi Chemical Co., Ltd.) de was formed, and Ti having a thickness of 50 Å and Ni having a thickness of 1000 Å were sequentially deposited by a vacuum evaporation method. Dissolve the photoresist pattern with an organic solvent,
The i / Ti deposited film is lifted off, and the device electrode interval L1 is 3
The device electrodes 225 and 226 having a device electrode width W1 of 300 μm were formed.

【0067】工程−(e) 素子電極225,226の上に上配線223のホトレジ
ストパターンを形成した後、厚さ50ÅのTi、厚さ5
000ÅのAuを順次真空蒸着により堆積し、リフトオ
フにより不要の部分を除去して、所望の形状の上配線2
23を形成した。
Step- (e) After forming a photoresist pattern of the upper wiring 223 on the device electrodes 225 and 226, Ti having a thickness of 50Å and a thickness of 5 are formed.
000 Å Au is sequentially deposited by vacuum evaporation, and unnecessary portions are removed by lift-off, and the upper wiring of the desired shape 2
23 was formed.

【0068】工程−(f) 図23に本工程に関わる電子放出素子の電子放出部形成
用薄膜224のマスクの平面図の一部を示す。素子電極
間ギャップL1およびこの近傍に開口を有するマスクで
あり、このマスクにより膜厚1000ÅのCr膜229
を真空蒸着により堆積・パターニングし、その上に微粒
子分散液をスピンコート法で塗布した。
Step- (f) FIG. 23 shows a part of a plan view of a mask of the electron-emitting portion forming thin film 224 of the electron-emitting device relating to this step. A mask having a gap L1 between the element electrodes and an opening in the vicinity thereof, and the Cr film 229 having a film thickness of 1000Å
Was deposited and patterned by vacuum evaporation, and the fine particle dispersion liquid was applied thereon by spin coating.

【0069】微粒子分散液としては、次の材料をガラス
ビーズと共にペイントシェーカーで24時間撹拌したも
のを用いた。
As the fine particle dispersion, the following materials were stirred together with glass beads for 24 hours with a paint shaker.

【0070】 微粒子SnO2(粒径1000Å以下) 1.0g 有機分散媒MEK(メチルエチルケトン): シクロヘキサン=3:1 800cc 次に、250℃で10分間焼成することを繰り返し、微
粒子を含む、電子放出部形成用薄膜であるところの薄膜
導電体224を形成した。
Fine particles SnO 2 (particle size 1000 Å or less) 1.0 g Organic dispersion medium MEK (methyl ethyl ketone): Cyclohexane = 3: 1 800 cc Next, firing at 250 ° C. for 10 minutes is repeated, and the electron emitting portion containing fine particles is included. A thin film conductor 224, which is a forming thin film, was formed.

【0071】また、こうして形成された主元素としてS
nO2よりなる微粒子からなる電子放出部形成用薄膜2
24の膜厚は100Åであった。なおここで述べる微粒
子膜とは、上述したように、複数の微粒子が集合した膜
であり、その微細構造として、微粒子が個々に分散配置
した状態のみならず、微粒子が互いに隣接、あるいは、
重なり合った状態(島状も含む)の膜をさし、その粒径
とは、前記状態で粒子形状が認識可能な微粒子について
の径をいう。
The main element thus formed is S
electron emitting portion formation thin film 2 composed of fine particles consisting nO 2
The film thickness of 24 was 100Å. Note that the fine particle film described here is a film in which a plurality of fine particles are aggregated as described above, and as the fine structure thereof, not only the fine particles are individually dispersed and arranged, but also the fine particles are adjacent to each other, or
The overlapping films (including island-like films) are referred to, and the particle diameter means the diameter of the fine particles whose particle shape can be recognized in the above-mentioned state.

【0072】工程−(g) Cr膜229および焼成後の電子放出部形成用薄膜22
4を酸エッチャントによりウェットエッチングして所望
のパターンを形成した。
Step- (g) Cr film 229 and thin film 22 for forming electron emission portion after firing
4 was wet-etched with an acid etchant to form a desired pattern.

【0073】工程−(h) コンタクトホール228部分以外にレジストを塗布する
ようなパターンを形成し、真空蒸着により厚さ50Åの
Ti、厚さ5000ÅのAuを順次堆積した。リフトオ
フにより不要の部分を除去することにより、コンタクト
ホール228を埋め込んだ。
Step- (h) A pattern was formed such that a resist was applied on portions other than the contact hole 228, and Ti with a thickness of 50Å and Au with a thickness of 5000Å were sequentially deposited by vacuum evaporation. Contact holes 228 were filled by removing unnecessary portions by lift-off.

【0074】以上の工程により同一基板上に下配線22
2、層間絶縁層227、上配線223、素子電極22
5,226、電子放出部形成用薄膜224等を形成し、
電子源を作成した。
Through the above steps, the lower wiring 22 is formed on the same substrate.
2, interlayer insulating layer 227, upper wiring 223, element electrode 22
5, 226, the electron emission portion forming thin film 224, etc. are formed,
Created an electron source.

【0075】尚、電子放出部を形成するフォーミング処
理は、昇圧レートが1V/100秒〜1V/分で行なわ
れ、電子源作製後に行なう場合には、上述の工程(h)
の後に行い、また、後述する画像形成装置を作製する場
合には、上述の工程(a)〜(h)にて作製された未フ
ォーミング電子源を真空容器内に配置した後、真空中で
フォーミング処理を行った。
The forming process for forming the electron-emitting portion is performed at a boosting rate of 1 V / 100 seconds to 1 V / min. When the forming process is performed after the electron source is manufactured, the above-mentioned step (h) is performed.
In the case of manufacturing the image forming apparatus described later, after placing the unformed electron source manufactured in the above steps (a) to (h) in a vacuum container, the forming is performed in vacuum. Processed.

【0076】なお上記工程は薄膜、フォトリソグラフ
ィ、エッチング等の技術を用いた例であるが、配線形成
技術である印刷などを用いてもよく、その他種々の技術
によってもよい。
Although the above steps are examples using thin film, photolithography, etching, and other techniques, printing, which is a wiring forming technique, or other various techniques may be used.

【0077】また、各部材の材料に自由度があり、たと
えば配線材料は通常電極材と使用されるものであれば良
く、Au、Ag、Cu、Al、Ni、W、Ti、Crな
どが挙げられる。層間絶縁層227もシリコン酸化膜の
他にMgO、TiO2、Ta25、Al23およびこれ
らの積層物、混合物などが挙げられる。また素子電極2
25,226は先に挙げた配線材料以外にも導電性を有
するものを用いてよい。
Further, there is a degree of freedom in the material of each member, and for example, the wiring material may be one normally used as an electrode material, such as Au, Ag, Cu, Al, Ni, W, Ti, Cr. To be In addition to MgO also silicon oxide film interlayer insulating layer 227, TiO 2, Ta 2 O 5, Al 2 O 3 and their laminates, such as mixtures thereof. In addition, the element electrode 2
As the wiring materials 25 and 226, conductive materials other than the wiring materials mentioned above may be used.

【0078】(実施例1)図1は、本発明の一実施例で
ある電子源を示す図で、図中、101は上述の工程で作
成した電子源からなる電子放出素子アレイ、102はス
イッチング素子アレイ、103は制御回路、104はシ
フトレジスタ、105はラインメモリ、106はORゲ
ート、107は駆動素子アレイ、VXは定電圧電源であ
る。
(Embodiment 1) FIG. 1 is a diagram showing an electron source which is an embodiment of the present invention. In the figure, 101 is an electron-emitting device array made of the electron sources produced in the above steps, and 102 is a switching element. An element array, 103 is a control circuit, 104 is a shift register, 105 is a line memory, 106 is an OR gate, 107 is a drive element array, and V X is a constant voltage power supply.

【0079】電子放出素子アレイ101は、図10で説
明したように、表面伝導形放出素子のM×N個を単純マ
トリックス配線したもので、走査配線電極XE1〜XEN
と信号配線電極YE1〜YEMとを介してスイッチング素
子アレイ102と駆動素子アレイ107とからそれぞれ
駆動信号が供給されるものである。
As described with reference to FIG. 10, the electron-emitting device array 101 is composed of M × N surface conduction electron-emitting devices arranged in a simple matrix, and the scanning wiring electrodes XE 1 to XE N.
In which each drive signal is supplied from the switching element array 102 driving element array 107 via the signal wiring electrode YE 1 ~YE M and.

【0080】また、スイッチング素子アレイ102は、
1〜SNのN個のスイッチング素子を内蔵しており、各
スイッイング素子は、制御回路103より伝達される制
御信号TSXに基づき動作する。
Further, the switching element array 102 is
It incorporates N switching elements S 1 to SN , and each switching element operates based on a control signal T SX transmitted from the control circuit 103.

【0081】スイッチング素子S1〜SNは各々、走査配
線電極XE1〜XENに対し、定電圧電源VXもしくは、
0[V](グランドレベル)を選択的に接続する役割を
有し、例えばFET(電界効果型トランジスタ)のよう
な半導体スイッチング素子を用いれば、スイッチング素
子アレイ102を容易に小型化することが可能である。
尚、本実施例においてVXは、7[V]の一定電圧を出
力するものである。
[0081] Each of the switching elements S 1 to S N, with respect to the scanning wiring electrode XE 1 ~XE N, or constant-voltage power supply V X,
The switching element array 102 can be easily miniaturized by using a semiconductor switching element such as an FET (field effect transistor), which has a role of selectively connecting 0 [V] (ground level). Is.
In the present embodiment, V X outputs a constant voltage of 7 [V].

【0082】また、制御回路103は、各部の動作を整
合させるために、前記スイッチング素子アレイ102に
対する制御信号TSXをはじめとする、TSFT、TMRY、T
RPなどの制御信号を発生する。尚、これら制御信号のタ
イミングについては、図2を用いて後述する。
Further, the control circuit 103, in order to match the operations of the respective parts, including the control signal T SX to the switching element array 102, T SFT , T MRY and T.
Generates control signals such as RP . The timing of these control signals will be described later with reference to FIG.

【0083】シフトレジスタ104は、外部からシリア
ルに送られてくる電子放出素子駆動のデジタルデータ
を、シリアル/パラレル変換するためのもので、前記制
御回路103より送られるシフトクロック信号TSFT
基づいて動作するものである。
The shift register 104 is for converting digital data for driving the electron-emitting device, which is serially sent from the outside, into serial / parallel, and is based on the shift clock signal T SFT sent from the control circuit 103. It works.

【0084】シフトレジスタ104で、シリアル/パラ
レル変換された1ライン分の電子放出素子駆動データI
D1〜IDMは、ラインメモリ105に送られるが、ライン
メモリ105は、前記制御回路103より送られるメモ
リロードタイミング信号TMRYに基づき適宜データを蓄
積する。
The shift register 104 serially / parallel-converts one line of electron-emitting device drive data I.
D1 ~I DM is sent to the line memory 105, a line memory 105 stores the appropriate data based on the memory load timing signal T MRY sent from the control circuit 103.

【0085】ラインメモリ105は蓄積された1ライン
分のデータは、ラインメモリ105から信号I’D1
I’DMとして出力され、ORゲート106に入力され
る。また、ORゲート106には、制御回路103よ
り、高抵抗化パルスを印加するための制御信号TRPも入
力される。
The line memory 105 stores the accumulated data for one line from the signal I'D1 ...
It is output as I ′ DM and input to the OR gate 106. The control signal T RP for applying the high resistance pulse is also input from the control circuit 103 to the OR gate 106.

【0086】そこで、制御信号TRPがロジック的に0の
場合には、ORゲート106から駆動素子アレイ107
に出力される信号I”D1〜I”DMの内容は、前記ライン
メモリ105の出力信号I’D1〜I’DMと等しくなり、
一方、TRPがロジック的に1の場合には、ORゲート1
06に出力信号I”D1〜I”DMの内容は全て1となる。
Therefore, when the control signal T RP is logically 0, the OR gate 106 drives the drive element array 107.
Content of the signal I "D1 ~I" DM output to is equal to the output signal I 'D1 ~I' DM of the line memory 105,
On the other hand, if T RP is logically 1, OR gate 1
At 06, the contents of the output signals I ″ D1 to I ″ DM are all 1.

【0087】駆動電子アレイ107は、例えば、FET
のような半導体スイッチング素子により構成されるもの
で、駆動素子アレイ107への入力信号I”D1〜I”DM
の各々が1であるか、0であるかにより、電子放出素子
アレイ101の電極YE1〜YEMに駆動電圧を供給する
ものである。即ち、I”D1〜I”DMのうち、1であるも
のに対しては、対応するVY1〜VYMにはVd電圧(電子
放出電圧)を供給し、また0であるものに対しては、V
X電圧(7[V])を供給する。尚、本実施例において
は、Vd電圧として14[V」を供給した。
The driving electronic array 107 is, for example, an FET.
Input signal I ″ D1 to I ″ DM to the drive element array 107.
Or each is 1, depending on whether it is 0, and supplies a driving voltage to the electrode YE 1 ~YE M of the electron emission element array 101. That is, of the I ″ D1 to I ″ DM , the one that is 1 is supplied with the Vd voltage (electron emission voltage) to the corresponding V Y1 to V YM , and the one that is 0 is supplied. , V
The X voltage (7 [V]) is supplied. In this example, 14 [V] was supplied as the Vd voltage.

【0088】以上、本実施例における電子源の各部の機
能について説明したが、次に、図2のタイムチャートを
用いて、全体としての動作手順を説明する。
The function of each part of the electron source in this embodiment has been described above. Next, the operation procedure as a whole will be described with reference to the time chart of FIG.

【0089】図2の(A)に示すのは、電子放出素子駆
動データが外部からシフトレジスタ104にシリアルに
送られてくる時の動作手順であり、図2の(A)に示す
様に、1ライン目データから順次、2ライン目データ、
3ライン目データ、‥‥と送られてくるが、これに同期
して制御回路103からシフトレジスタ104に対し
て、図2の(B)に示される様にシフトクロック信号T
SFTが出力される。
FIG. 2A shows an operation procedure when the electron-emitting device driving data is serially sent to the shift register 104 from the outside. As shown in FIG. Sequentially from the first line data, the second line data,
The data of the third line is sent, but in synchronization with this, the shift clock signal T is sent from the control circuit 103 to the shift register 104 as shown in FIG.
SFT is output.

【0090】シフトレジスト104に1ライン分のデー
タが蓄積されると、図2の(C)に示すタイミングで、
制御回路103からラインメモリ105に対してメモリ
ロードタイミング信号TMRYが出力され、1ライン(1
〜M素子)分の駆動データがパラレルにロードされる。
その結果、ラインメモリ105の出力信号I’D1〜I’
DMの内容は、図2の(D)に示すタイミングで変化す
る。
When the data for one line is accumulated in the shift resist 104, at the timing shown in FIG.
The memory load timing signal T MRY is output from the control circuit 103 to the line memory 105, and 1 line (1
Drive data for (M elements) are loaded in parallel.
As a result, the output signals I ′ D1 to I ′ of the line memory 105
The content of DM changes at the timing shown in FIG.

【0091】一方、スイッチング素子アレイ102の動
作を制御する信号TSXの内容は、図2の(E)に示すよ
うなものとなる。即ち、1ライン目の駆動データが、ラ
インメモリ105から出力されるまでは、スイッチング
素子アレイ102内のスイッチング素子S1〜SNは全て
グランドレベル(0[V])を選択するように制御さ
れ、その後、ラインメモリ105から出力される駆動デ
ータに同期して、例えば1ライン目を駆動する場合に
は、スイッチング素子S1のみが0[V]、また、2ラ
イン目を駆動する場合には、スイッチング素子S2のみ
が0[V]というように動作が制御される。
On the other hand, the content of the signal T SX for controlling the operation of the switching element array 102 is as shown in FIG. That is, until the drive data of the first line is output from the line memory 105, the switching elements S 1 to SN in the switching element array 102 are all controlled to select the ground level (0 [V]). After that, in synchronization with the drive data output from the line memory 105, for example, when driving the first line, only the switching element S 1 is 0 [V], and when driving the second line, The operation is controlled so that only the switching element S 2 is 0 [V].

【0092】一方、制御回路103からORゲート10
6に送られる高抵抗化パルスを印加する為の制御信号T
RPは、図2の(F)に示す様に、スイッチング素子アレ
イ102が全て0[V]を選択している期間中に、高抵
抗化パルスが印加することができる様に、図中、斜線で
示すようなパルスを含む信号波形が送られる。従って、
駆動素子アレイ107から出力されるVY1〜VYMは、図
2の(G)に示される様なものになる。
On the other hand, from the control circuit 103 to the OR gate 10
Control signal T for applying the high resistance pulse sent to
As shown in (F) of FIG. 2, RP is shaded in the figure so that a high resistance pulse can be applied during a period in which all the switching element arrays 102 select 0 [V]. A signal waveform including a pulse as shown by is sent. Therefore,
V Y1 to V YM output from the drive element array 107 are as shown in FIG.

【0093】以上の結果、前記図1の電子源において
は、外部より送られてくる電子放出素子駆動データに基
づき駆動を開始するのに先駆けて、M×N個の全電子放
出素子に対して、Vd電圧(本実施例においては14
[V])の高抵抗化パルスが印加されるわけである。
As a result of the above, in the electron source of FIG. 1, before starting driving based on the electron-emitting-device drive data sent from the outside, for all M × N electron-emitting devices, , Vd voltage (14 in this embodiment)
A high resistance pulse of [V] is applied.

【0094】図3に示すのは、図11の6×6個の電子
放出素子アレイに対し、本実施例の上記動作手順を実行
した場合の、各配線電極に印加される電圧波形であり、
図12に示されるパターンを、ライン順次駆動で1画面
分駆動する毎に、全電子放出素子に対して高抵抗化パル
スが印加される例である。
FIG. 3 shows voltage waveforms applied to the respective wiring electrodes when the above-described operation procedure of this embodiment is performed on the 6 × 6 electron-emitting device array of FIG.
This is an example in which the resistance increasing pulse is applied to all the electron-emitting devices every time the pattern shown in FIG. 12 is driven by one screen by line sequential driving.

【0095】以上説明した様に、本実施例においては、
M×N個の電子放出素子を単純マトリックス配線した電
子源に対し、全ての電子放出素子に同時に高抵抗化パル
スを印加し、あらかじめ電子放出素子を高抵抗化状態に
遷移させた後、所望の電子線パターンを出力せしめたも
のである。尚、図3の例では、電子放出素子アレイを1
画面分走査する毎に、高抵抗化パルスを印加している
が、先述の(1)式を満足する限りにおいては、数画面
毎に1回印加すれば良い。
As described above, in this embodiment,
For an electron source in which M × N electron-emitting devices are wired in a simple matrix, a high resistance pulse is applied to all the electron-emitting devices at the same time, and the electron-emitting devices are transitioned to a high resistance state in advance, and then the The electron beam pattern is output. In addition, in the example of FIG.
The high resistance pulse is applied every time the screen is scanned, but it may be applied once for every several screens as long as the above-mentioned expression (1) is satisfied.

【0096】(実施例2)本実施例では、図1に示した
実施例1のM×N個の電子放出素子アレイ101への高
抵抗化パルスの印加方法に関する別の態様について述べ
る。
(Embodiment 2) In this embodiment, another mode regarding the method of applying the high resistance pulse to the M × N electron-emitting device array 101 of the embodiment 1 shown in FIG. 1 will be described.

【0097】本実施例の高抵抗化パルスの印加方法は、
電子放出素子アレイ101を複数の群に分割し、各群毎
に高抵抗化パルスを印加する方法であり、図4、図5を
用いて係る方法について2つの例を挙げ、以下に説明す
る。尚、説明を簡単化する為に、実施例1同様、電子放
出素子アレイとして、図11の6×6個のマトリックス
の場合について述べる。
The method of applying the high resistance pulse of this embodiment is as follows.
This is a method of dividing the electron-emitting device array 101 into a plurality of groups and applying a high resistance pulse to each group. The method will be described below with reference to two examples with reference to FIGS. 4 and 5. For simplification of description, the case of the 6 × 6 matrix of FIG. 11 will be described as the electron-emitting device array as in the first embodiment.

【0098】まず、図4に示すのは、電子放出素子群D
(X,Y)を、第1群(X=1〜3,Y=1〜6)と、
第2群(X=4〜6,Y=1〜6)の2つの群に分割
し、第1群、第2群の準で、群毎に高抵抗化パルスを印
加する場合の各配線に印加する電圧波形及び結果として
各群の電子放出素子に印加される高抵抗化パルスの電圧
波形の例である。
First, FIG. 4 shows the electron-emitting device group D.
Let (X, Y) be the first group (X = 1 to 3, Y = 1 to 6),
It is divided into two groups of a second group (X = 4 to 6, Y = 1 to 6), and in each of the first group and the second group, each wiring when applying the high resistance pulse to each group. 6 is an example of a voltage waveform to be applied and, as a result, a voltage waveform of a high resistance pulse applied to each group of electron-emitting devices.

【0099】また、図5に示すのは、電子放出素子群D
(X,Y)を、第1群(X=1〜6,Y=1〜2)、第
2群(X=1〜6,Y=3〜4)、第3群(X=1〜
6,Y=5〜6)の3つの群に分割し、各群に対して順
次異なるタイミングで高抵抗化パルスを印加する場合の
各配線の印加する電圧波形の例である。
Further, FIG. 5 shows the electron-emitting device group D
(X, Y) is a first group (X = 1 to 6, Y = 1 to 2), a second group (X = 1 to 6, Y = 3 to 4), a third group (X = 1 to 1).
6, Y = 5 to 6), and an example of a voltage waveform applied to each wiring when the resistance increasing pulse is sequentially applied to each group at different timings.

【0100】以上の様に、XYマトリックス配列された
電子放出素子群を、X軸あるいはY軸と平行な矩形領域
に分割し、各領域毎に高抵抗化パルスを印加することは
容易に可能であり、この方法によれば、高抵抗化パルス
印加時の瞬時電流が少なくてすむ為、電源回路の負担を
軽減できる。
As described above, it is easy to divide the electron-emitting device group arranged in the XY matrix into rectangular regions parallel to the X-axis or the Y-axis and apply the high resistance pulse to each region. According to this method, since the instantaneous current when applying the high resistance pulse is small, the load on the power supply circuit can be reduced.

【0101】以上説明した実施例1及び2においては、
高抵抗化パルスとしてほぼ矩形の電圧パルスを用いた
が、高抵抗化パルスの電圧波形は、必ずしも矩形波形に
限定されるものではない。例えば、図6の(A)〜
(C)に示すような三角波や台形波、あるいは正弦波を
用いることも可能である。即ち、(A)の三角波や
(B)の台形波を用いる場合には、波高値VHRPが、前
記図9で説明した領域IIもしくは領域IIIに達する
電圧であり、且つ、電圧波形の立ち下がり部が、少なく
とも10[V/sec]以上の降電圧レートを有してい
れば、高抵抗化パルスとして有効に作用させることが可
能である。また、(C)の正弦波(もしくはこれと類似
の波形)の場合にも、波高値VHRPは、図9の領域II
もしくは領域IIIに達する電圧であれば良く、降電圧
レートは、正弦波の場合には時間的に一定しないが、お
おむねその平均値が10[V/sec]以上の波形であ
れば良い。換言するならば、VHRP/TR≧10[V/s
ec]を満足する正弦波であれば、高抵抗化パルスとし
て有効に作用させることが可能である。
In the first and second embodiments described above,
Although a substantially rectangular voltage pulse is used as the high resistance pulse, the voltage waveform of the high resistance pulse is not necessarily limited to the rectangular waveform. For example, in FIG.
It is also possible to use a triangular wave, a trapezoidal wave, or a sine wave as shown in (C). That is, when the triangular wave of (A) or the trapezoidal wave of (B) is used, the peak value V HRP is the voltage reaching the area II or the area III described in FIG. 9 and the voltage waveform falls. If the section has a voltage drop rate of at least 10 [V / sec] or more, it can be effectively operated as a high resistance pulse. Also in the case of the sine wave (or a waveform similar to this) of (C), the peak value V HRP is the region II in FIG.
Alternatively, the voltage may reach the region III, and the voltage drop rate is not constant in time in the case of a sine wave, but may be a waveform whose average value is approximately 10 [V / sec] or more. In other words, V HRP / T R ≧ 10 [V / s
If it is a sine wave satisfying ec], it can be effectively operated as a high resistance pulse.

【0102】(実施例3)本実施例では、本発明の一実
施例である画像形成装置について説明する。
(Embodiment 3) In this embodiment, an image forming apparatus which is an embodiment of the present invention will be described.

【0103】図7に示すのは、単純マトリックス配線さ
れた表面伝導形放出素子を有する先述の電子源を用いた
平板形CRTパネルの概略構造を説明するための斜視図
で、内部構造の説明を容易にするために、一部を切り欠
いて示している。
FIG. 7 is a perspective view for explaining the schematic structure of a flat-plate CRT panel using the above-mentioned electron source having a surface conduction electron-emitting device with simple matrix wiring. A part is cut away for ease of illustration.

【0104】図7中、VCはガラス性の真空容器で、そ
の一部であるFPは、表示面側のフェースプレートを示
している。フェースプレートFPの内面には、たとえ
ば、ITOを材料とする透明電極が形成され、さらにそ
の内側には、赤(R)、緑(G)、青(B)の蛍光体が
モザイク状に塗り分けられ、CRTの分野では公知のメ
タルバック処理が施されている(透明電極、蛍光体、メ
タルバックは不図示)。また、前記透明電極は、加速電
圧を印加するために、端子EVを通じて真空容器外と電
気的に接続されている。また、Sは前記真空容器VCの
底面に固定されたガラス基板で、その上面には、前記電
子放出素子がM個×N列にわたり配列されている。該電
子放出素子群は、配線XE1、XE2、・・・XEN-1
XEN及びYE1、YE2、・・・YEM-1、YEM(図を
簡略化するため一部省略した)により、単純マトリック
ス配線されており、各配線は、真空容器外に電気的に取
り出されている。また、図中、円内に拡大図示したの
は、表面伝導形放出素子の一例で、正極(高電位側電
極)108及び負極(低電位側電極)109が基板上に
対向配置され、これに挟まれて電子放出部110が設け
られている。正極108はY方向配線電極(不図示)
と、また負極109はX方向配線電極とそれぞれ電気的
に接続している。
In FIG. 7, VC is a glass-made vacuum container, and FP which is a part of the container is a face plate on the display surface side. A transparent electrode made of, for example, ITO is formed on the inner surface of the face plate FP, and red (R), green (G), and blue (B) phosphors are applied in a mosaic pattern inside the transparent electrode. In the field of CRT, a metal back treatment known in the art is applied (the transparent electrode, the phosphor, and the metal back are not shown). In addition, the transparent electrode is electrically connected to the outside of the vacuum container through a terminal EV in order to apply an acceleration voltage. Further, S is a glass substrate fixed to the bottom surface of the vacuum container VC, and the electron-emitting devices are arranged on the upper surface thereof in M × N rows. The electron-emitting device group includes wirings XE 1 , XE 2 , ... XE N-1 ,
XE N and YE 1, YE 2, the ··· YE M-1, YE M ( partially omitted to simplify the figure), are simple matrix wiring, the wiring is electrically out of the vacuum chamber Have been taken out. Further, in the figure, an enlarged view in a circle is an example of a surface conduction electron-emitting device, in which a positive electrode (high-potential side electrode) 108 and a negative electrode (low-potential side electrode) 109 are arranged facing each other on a substrate. An electron emitting portion 110 is provided so as to be sandwiched. The positive electrode 108 is a Y-direction wiring electrode (not shown)
Further, the negative electrode 109 is electrically connected to the X-direction wiring electrode.

【0105】本発明の画像形成装置において、電子線の
照射により画像を形成する画像形成部材としては、上記
蛍光体以外にもレジスト材等、電子が衝突することによ
り発光、変色、帯電、変質等する部材を用いることがで
きる。
In the image forming apparatus of the present invention, as an image forming member for forming an image by irradiation of an electron beam, a resist material or the like other than the above-mentioned phosphor is used, and light emission, discoloration, electrification, alteration, etc. due to collision of electrons. The member which does can be used.

【0106】次に、図8を用いて、前記図7の平板形C
RTパネルを駆動するための回路構成について説明す
る。
Next, referring to FIG. 8, the flat plate type C shown in FIG. 7 is used.
A circuit configuration for driving the RT panel will be described.

【0107】図8は、駆動回路の概略構成をブロック化
して示したものであり、図中、111は前記図7で説明
した表示パネル、112は同期分離回路、113はA/
D変換器、114は各部の動作タイミングを調整するた
めのタイミング制御回路、115はシリアル/パラレル
変換を行うためのシフトレジスタ、116は1ライン分
の画像データを蓄えるためのラインメモリー、117は
M個のパルス幅変調器、118はスイッチング素子アレ
イ、119は高抵抗化パルス発生器、102はスイッチ
ング素子アレイ、VX、VHは定電圧を出力する定電圧電
源である。尚、本実施例においては、VXを7[V]、
Hを10[kV]とした。
FIG. 8 shows a schematic block diagram of the drive circuit. In the figure, 111 is the display panel described in FIG. 7, 112 is a sync separation circuit, and 113 is A / A.
D converter, 114 is a timing control circuit for adjusting the operation timing of each part, 115 is a shift register for performing serial / parallel conversion, 116 is a line memory for storing one line of image data, 117 is M This is a pulse width modulator, 118 is a switching element array, 119 is a high resistance pulse generator, 102 is a switching element array, and V X and V H are constant voltage power supplies that output a constant voltage. In this embodiment, V X is 7 [V],
V H was set to 10 [kV].

【0108】以下に順を追って、上記各部の動作を説明
していく。
The operation of each of the above parts will be described below step by step.

【0109】まず、外部から供給されるNTSC信号は
同期分離回路112により、垂直同期信号VD、水平同
期信号HD及び輝度信号に分離される。
First, the NTSC signal supplied from the outside is separated by the sync separation circuit 112 into a vertical sync signal VD, a horizontal sync signal HD and a luminance signal.

【0110】タイミング制御回路114は、垂直同期信
号VD及び水平同期信号HDに基づき、シフトレジスタ
115のクロック信号及びラインメモリ116の書き込
みタイミング信号を発生させる。一方、高抵抗化パルス
発生器119及びスイッチング素子アレイ102、11
8に対して、動作を制御するための制御信号を適宜発生
する。
The timing control circuit 114 generates a clock signal for the shift register 115 and a write timing signal for the line memory 116 based on the vertical synchronizing signal VD and the horizontal synchronizing signal HD. On the other hand, the high resistance pulse generator 119 and the switching element arrays 102 and 11
8, a control signal for controlling the operation is generated appropriately.

【0111】前記同期分離回路112で分離された輝度
信号はA/D変換器113により、デジタル化され、シ
フトレジスタ115に逐次取り込まれる。そして、画像
1ライン分のデータがシリアル/パラレル変換された時
点で、ラインメモリ116にデータが書き込まれる。ラ
インメモリ116は、蓄えられた1ライン分のデータを
パルス幅変調器117に出力するが、パルス幅変調器1
17は入力される輝度データに応じて異なる長さの電圧
パルスを発生する。
The luminance signal separated by the sync separation circuit 112 is digitized by the A / D converter 113 and sequentially fetched in the shift register 115. Then, when the data for one line of the image is serial / parallel converted, the data is written to the line memory 116. The line memory 116 outputs the stored data for one line to the pulse width modulator 117.
Reference numeral 17 generates a voltage pulse having a different length according to the input brightness data.

【0112】即ち、例えば、画像を128階調表示する
場合には、1ラインの走査時間のほぼ1/128を単位
とする時間幅を輝度レベルに応じて整数倍(n=0〜1
27)した矩形電圧パルスを発生するものである。矩形
パルスの電圧レベルとしては、例えば、7[V]を基準
レベルとし、パルスのONレベルが14[V]であるよ
うな、振幅7[V]のパルスを用いるものである。
That is, for example, when displaying an image with 128 gradations, the time width in units of approximately 1/128 of the scanning time of one line is an integer multiple (n = 0 to 1) according to the brightness level.
27) The generated rectangular voltage pulse is generated. As the voltage level of the rectangular pulse, for example, a pulse having an amplitude of 7 [V] is used such that the reference level is 7 [V] and the ON level of the pulse is 14 [V].

【0113】次に、スイッチング素子アレイ118は、
タイミング制御回路114の発生する制御信号TYにも
とづいて、前記パルス幅変調器117の出力信号かある
いは、高抵抗化パルス発生器119の出力信号のいずれ
かを選択的に表示パネル111の配線電極YE1〜YEM
に接続する役割を果たす。通常、表示動作中は、パルス
幅変調器117の出力が選択されているが、後述するよ
うに、高抵抗化パルスを表示パネル111の電子放出素
子に印加する場合は、高抵抗化パルス発生器119の出
力が選択される。
Next, the switching element array 118 is
Based on the control signal T Y generated by the timing control circuit 114, either the output signal of the pulse width modulator 117 or the output signal of the high resistance pulse generator 119 is selectively used for the wiring electrodes of the display panel 111. YE 1 to YE M
Play a role in connecting to. Normally, the output of the pulse width modulator 117 is selected during the display operation. However, as will be described later, when the high resistance pulse is applied to the electron-emitting device of the display panel 111, the high resistance pulse generator is used. The output of 119 is selected.

【0114】一方、表示パネル111の配線電極XE1
〜XENと接続しているスイッチング素子アレイ102
はタイミング制御回路114から出力される制御信号T
Xに基づき動作する。
On the other hand, the wiring electrode XE 1 of the display panel 111
Switching element array is connected to the ~XE N 102
Is a control signal T output from the timing control circuit 114
Works based on X.

【0115】通常、表示動作中は、先に説明したパルス
幅変調器117より出力されるパルス信号と同期して、
XE1〜XENのうち表示すべきラインに対応する配線電
極にグランドレベル(0[V])、他の電極には、VX
が接続されるよう動作する。また、高抵抗化パルスを表
示パネル111の電子放出素子に印加する場合は、制御
信号TXにより、S1〜SNのすべてのスイッチング素子
は同時にグランドレベル(0[V])を選択するように
動作制御される。
Normally, during display operation, in synchronization with the pulse signal output from the pulse width modulator 117 described above,
XE 1 ~XE ground level to the wiring electrodes corresponding to the line to be displayed among the N (0 [V]), the other electrodes, V X
Works to be connected. Further, when the resistance increasing pulse is applied to the electron-emitting device of the display panel 111, all the switching devices S 1 to S N simultaneously select the ground level (0 [V]) by the control signal T X. Operation is controlled.

【0116】以上、各部の動作を個別に説明したが、全
体の動作については再度説明を加える。
The operation of each section has been described above individually, but the overall operation will be described again.

【0117】本発明の画像形成装置においては、装置電
源を投入すると、表示動作を開始する前に、あらかじめ
タイミング制御回路114より、高抵抗化パルス発生器
119、及びスイッチング素子アレイ118、102に
対して、高抵抗化パルスを表示パネル111の電子放出
素子に印加するように制御信号が出力される。
In the image forming apparatus of the present invention, when the apparatus power is turned on, the high-resistance pulse generator 119 and the switching element arrays 118 and 102 are previously notified from the timing control circuit 114 before the display operation is started. Then, a control signal is output so that the high resistance pulse is applied to the electron-emitting device of the display panel 111.

【0118】即ち、本装置においては、画面の表示を開
始する前に、予め、全ての表面伝導形放出素子を高抵抗
化状態に遷移させることを特徴としている。尚、この
際、高抵抗化パルス印加には、ほぼ矩形に近い波形のパ
ルスを用いることにより、10μsec以下の時間しか
要しないため、例えば、TV受像器として使用する上
で、実用上、使用者が待ち時間を苦痛に感じることは無
い。
That is, this device is characterized in that all the surface conduction electron-emitting devices are transitioned to the high resistance state in advance before the display of the screen is started. At this time, since a pulse having a waveform close to a rectangle is used to apply the high resistance pulse, it takes only 10 μsec or less. Therefore, for example, when used as a TV receiver, in practical use, Does not feel the pain of waiting time.

【0119】また、本装置においては、表示動作中にお
いても、定期的に、表面伝導形放出素子に対して、高抵
抗化パルスを印加するが、高抵抗化パルスを印加するた
めに表示画像が失われることが無いように、前記タイミ
ング制御回路114より適切なタイミング制御が行われ
る。
Further, in the present device, even during the display operation, the high resistance pulse is periodically applied to the surface conduction electron-emitting device, but the display image is displayed because the high resistance pulse is applied. Appropriate timing control is performed by the timing control circuit 114 so as not to be lost.

【0120】即ち、一般にNTSC信号を初めとして、
画像情報を伝送する信号には、輝度や色などの画像デー
タを含まない同期信号部分が存在するが、この期間を利
用して、表面伝導形放出素子に高抵抗化パルスを印加す
るものである。例えば、NTSC信号の場合、垂直帰線
消去期間として約1.27msec、また、水平帰線消
去期間として約10.9μsecの期間が設けられる
が、このうちいずれか、もしくは両方の期間を利用して
高抵抗化パルスを印加すれば良い。もちろん、必ずしも
毎回、帰線消去期間全てにおいて高抵抗化パルスを印加
する必要があるわけでは無く、例えば、20フィールド
毎の垂直帰線消去期間毎に、高抵抗化パルスを印加する
ように制御しても良い。
That is, in general, starting with an NTSC signal,
A signal for transmitting image information has a sync signal portion that does not include image data such as brightness and color, but a high resistance pulse is applied to the surface conduction electron-emitting device by utilizing this period. . For example, in the case of an NTSC signal, a vertical blanking period of about 1.27 msec and a horizontal blanking period of about 10.9 μsec are provided. Either or both of these periods can be used. A high resistance pulse may be applied. Of course, it is not always necessary to apply the high resistance pulse for every blanking period, and for example, the high resistance pulse is controlled to be applied every vertical blanking period for every 20 fields. May be.

【0121】以上、図7と図8を用いて、本発明の画像
形成装置の例を説明したが、次に高抵抗化パルスの印加
に関して、画像のコントラスト低下を防止する方法を説
明する。
An example of the image forming apparatus of the present invention has been described above with reference to FIGS. 7 and 8. Next, a method for preventing a reduction in image contrast with respect to the application of the high resistance pulse will be described.

【0122】先に説明した様に、表面伝導形放出素子を
高抵抗状態に遷移、もしくは、維持するためには、前記
図9で説明した様に、波高値がII領域もしくはIII
領域に達する電圧パルスを印加すれば良いのであるが、
その際に、例えば、表示用素子駆動電圧源と高抵抗パル
ス用電圧源とを共用した場合には、高抵抗化パルス電圧
が素子のしきい値電圧(Vth)を越えるため、この高抵
抗化パルスの印加により電子放出素子が電子放出してし
まう。画像形成装置に応用した場合、この高抵抗化パル
ス印加により発生した電子線で蛍光スクリーン等が発光
すると、これが背景輝度となり、表示画像のコントラス
トを低下させるもととなる。
As described above, in order to shift or maintain the surface conduction electron-emitting device in the high resistance state, the peak value is in the II region or III as described in FIG.
It is only necessary to apply a voltage pulse that reaches the area,
At this time, for example, when the display element driving voltage source and the high resistance pulse voltage source are shared, the high resistance pulse voltage exceeds the threshold voltage (V th ) of the element, so that the high resistance The electron emission element emits electrons due to the application of the activation pulse. When applied to an image forming apparatus, when a fluorescent screen or the like emits light by an electron beam generated by the application of the high resistance pulse, this becomes background brightness, which causes a reduction in contrast of a displayed image.

【0123】そこで発明者らは、高抵抗化パルスで低消
費電力化を行いつつ、かつ、画像のコントラストが低下
しない方法についても考察した結果、以下の知見を得
た。
Therefore, the present inventors have made the following findings as a result of studying a method of reducing the power consumption by the high resistance pulse and not reducing the contrast of the image.

【0124】まず第1に、高抵抗化パルスの波形を適宜
選択することにより、視覚上、コントラスト低下が感じ
ない程度に電子放出量を制限する方法がある。
First, there is a method of limiting the amount of electron emission by appropriately selecting the waveform of the high resistance pulse so that the reduction in contrast is not visually perceived.

【0125】具体的には、例えば、TV画像を256階
調で表示する場合、最低発光輝度(黒)を0、最高発光
輝度を255としたとき、高抵抗化パルスによる発光が
0〜1の範囲であれば、視覚上ほとんど影響が無いとい
える。そこで、例えば、前記図8の様に、パルス幅で輝
度変調を行う場合には、前記高抵抗化パルス発生器11
9の発生するパルス幅を、前記パルス幅変調器117の
発生する輝度1に対応するパルス幅以下とすれば良い。
もちろんこれは、高抵抗化パルス発生器119とパルス
幅変調器117の発生するパルスとして、互いに電圧の
等しい矩形パルスを用いる場合の例であり、これ以外に
も、例えば、高抵抗化パルスとして、三角波や正弦波を
用いて、電子放出が生じるVth以上の部分の電力を小さ
くする方法であっても良い。
Specifically, for example, when displaying a TV image with 256 gradations, when the minimum emission brightness (black) is 0 and the maximum emission brightness is 255, the emission by the high resistance pulse is 0 to 1. Within the range, it can be said that there is almost no visual effect. Therefore, for example, as shown in FIG. 8, when the brightness modulation is performed with the pulse width, the high resistance pulse generator 11 is used.
The pulse width generated by the pulse generator 9 may be set to be equal to or smaller than the pulse width corresponding to the brightness 1 generated by the pulse width modulator 117.
Of course, this is an example in which rectangular pulses having the same voltage are used as the pulses generated by the high resistance pulse generator 119 and the pulse width modulator 117. In addition to this, for example, as the high resistance pulse, It is also possible to use a triangular wave or a sine wave to reduce the electric power in the portion above V th at which electron emission occurs.

【0126】次に、第2の方法として、高抵抗化パルス
により、電子放出が生じる期間、蛍光体に印加する加速
電圧VHを減じて、発光輝度を抑制する方法であっても
良い。
Next, as a second method, a method of suppressing the emission brightness by reducing the accelerating voltage V H applied to the phosphor during the period in which electron emission occurs by the resistance increasing pulse may be used.

【0127】図13に示すのは、その実施例であり、基
本的には前記図8の実施例とほぼ同様の構成であるが、
本図の場合、高電圧電源120を可変電圧源とし、タイ
ミング制御回路114の出力信号THの制御に基づき、
出力電圧を変えられる点が異なる。そして、前述の様
に、表示パネル111の電子放出素子に高抵抗化パルス
を印加する間、高電圧電源120の出力を例えば、1
[kV]以下とすることにより、この間の発光輝度を、
コントラスト劣化が視覚上問題にならないレベルにまで
引き下げることが可能である。
FIG. 13 shows an embodiment thereof, which is basically the same in construction as the embodiment shown in FIG.
In the case of this figure, the high voltage power source 120 is used as a variable voltage source, and based on the control of the output signal T H of the timing control circuit 114,
The difference is that the output voltage can be changed. Then, as described above, while the high resistance pulse is applied to the electron-emitting device of the display panel 111, the output of the high voltage power supply 120 is, for example, 1
By setting it to [kV] or less, the emission brightness during this period is
It is possible to reduce the contrast deterioration to a level that does not cause a visual problem.

【0128】次に第3の方法として、表面伝導形放出素
子と蛍光体との間に、電子線の飛翔を制御するための電
極を設ける方法も有効である。
Next, as a third method, it is effective to provide an electrode for controlling the flight of an electron beam between the surface conduction electron-emitting device and the phosphor.

【0129】図14はその一例を説明するための図で、
表示装置の一部断面を示しており、基本的な構成は前記
図7に示した装置と同じであるが、本装置の場合には、
表面伝導形放出素子と蛍光体との間に、電子線透過孔が
設けられたメッシュ電極121が付加されている。例え
ば、表面伝導形放出素子と蛍光体との距離h1を10m
m、表面伝導形放出素子と前記メッシュ電極121との
距離h2を0.5mmとし、蛍光体に印加する加速電圧
を10[kV]としたとき、表面伝導形放出素子に高抵
抗化パルスを印加する間は、前記メッシュ電極121の
電位を0[V]とすることにより、高抵抗化パルスによ
り放出された電子線が蛍光体に到達するのを防止するこ
とが可能である。一方、通常の画像表示動作を行う際に
は、前記メッシュ電極121の電位を約500[V]と
することにより、メッシュ電極の透過孔を通じて電子線
を支障無く蛍光体に照射することが可能である。
FIG. 14 is a diagram for explaining an example thereof.
A partial cross section of the display device is shown, and the basic configuration is the same as the device shown in FIG. 7, but in the case of this device,
A mesh electrode 121 having an electron beam transmitting hole is added between the surface conduction electron-emitting device and the phosphor. For example, the distance h 1 between the surface conduction electron-emitting device and the phosphor is 10 m
m, the distance h 2 between the surface conduction electron-emitting device and the mesh electrode 121 is 0.5 mm, and the acceleration voltage applied to the phosphor is 10 [kV], a high resistance pulse is applied to the surface conduction electron-emitting device. By setting the potential of the mesh electrode 121 to 0 [V] during the application, it is possible to prevent the electron beam emitted by the high resistance pulse from reaching the phosphor. On the other hand, when performing a normal image display operation, by setting the potential of the mesh electrode 121 to about 500 [V], it is possible to irradiate the phosphor with an electron beam through the transmission hole of the mesh electrode without any trouble. is there.

【0130】[0130]

【発明の効果】以上説明した様に、本発明によれば以下
の効果を奏する。
As described above, the present invention has the following effects.

【0131】(1)冷陰極素子に高抵抗化パルスを印加
して該素子を高抵抗状態にせしめることで、非選択状態
にある素子に流れる無効電流を大幅に減少でき、駆動時
における装置全体の消費電力を大幅に低減することがで
きる。
(1) By applying a high resistance pulse to the cold cathode element to bring it into a high resistance state, the reactive current flowing through the element in the non-selected state can be greatly reduced, and the entire device during driving can be reduced. It is possible to significantly reduce the power consumption.

【0132】(2)装置の電源、駆動回路及び配線材の
電気容量を小さくでき、大幅なコストダウンが可能とな
る。
(2) The electric power of the device, the drive circuit and the electric capacity of the wiring material can be reduced, and the cost can be greatly reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例であるマルチ電子線発生装置
の概略構成図である。
FIG. 1 is a schematic configuration diagram of a multi-electron beam generator that is an embodiment of the present invention.

【図2】図1の装置の動作を説明するためのタイミング
チャートである。
FIG. 2 is a timing chart for explaining the operation of the device of FIG.

【図3】図1の装置の各配線電極に印加される電圧波形
の一例である。
3 is an example of a voltage waveform applied to each wiring electrode of the device of FIG.

【図4】図1の装置の各配線電極に印加される電圧波形
の他の例である。
4 is another example of the voltage waveform applied to each wiring electrode of the device of FIG.

【図5】図1の装置の各配線電極に印加される電圧波形
の他の例である。
5 is another example of a voltage waveform applied to each wiring electrode of the device of FIG.

【図6】本発明に係る高抵抗化パルスの電圧波形の例で
ある。
FIG. 6 is an example of a voltage waveform of a high resistance pulse according to the present invention.

【図7】本発明の一実施例である画像形成装置の一部切
り欠き斜視図である。
FIG. 7 is a partially cutaway perspective view of the image forming apparatus according to the exemplary embodiment of the present invention.

【図8】図7の装置の駆動回路の一例を示す概略図であ
る。
8 is a schematic diagram showing an example of a drive circuit of the device of FIG.

【図9】本発明に係る冷陰極素子のI−V特性を説明す
るための図である。
FIG. 9 is a diagram for explaining the IV characteristics of the cold cathode device according to the present invention.

【図10】単純マトリックス配線された複数の電子放出
素子を示す図である。
FIG. 10 is a diagram showing a plurality of electron-emitting devices that are wired in a simple matrix.

【図11】単純マトリックス配線された複数の電子放出
素子を示す図である。
FIG. 11 is a diagram showing a plurality of electron-emitting devices wired in a simple matrix.

【図12】電子放出素子アレイの駆動パターン例であ
る。
FIG. 12 is an example of a driving pattern of an electron-emitting device array.

【図13】図7の装置の駆動回路の他の例を示す概略構
成図である。
13 is a schematic configuration diagram showing another example of the drive circuit of the apparatus of FIG.

【図14】本発明の一実施例である画像表示装置の一部
断面図である。
FIG. 14 is a partial cross-sectional view of an image display device that is an embodiment of the present invention.

【図15】従来例の画像表示装置の概略構成図である。FIG. 15 is a schematic configuration diagram of a conventional image display device.

【図16】従来例の単純マトリックス配線された電子放
出素子アレイの斜視図である。
FIG. 16 is a perspective view of a conventional simple matrix wiring type electron-emitting device array.

【図17】表面伝導形放出素子の一例を示す構成図であ
る。
FIG. 17 is a configuration diagram showing an example of a surface conduction electron-emitting device.

【図18】表面伝導形放出素子の他の例を示す構成図で
ある。
FIG. 18 is a configuration diagram showing another example of the surface conduction electron-emitting device.

【図19】本発明に係る電子放出素子の電子放出特性を
測定するための測定評価装置の概略構成図である。
FIG. 19 is a schematic configuration diagram of a measurement / evaluation apparatus for measuring electron emission characteristics of an electron-emitting device according to the present invention.

【図20】本発明に係る電子源の一部平面図である。FIG. 20 is a partial plan view of an electron source according to the present invention.

【図21】図20の電子源の部分断面図である。21 is a partial cross-sectional view of the electron source of FIG.

【図22】図20の電子源の製造工程を説明するための
図である。
FIG. 22 is a diagram for explaining a manufacturing process of the electron source in FIG. 20.

【図23】図20の電子源の製造工程におけるマスクの
一部平面図である。
23 is a partial plan view of the mask in the manufacturing process of the electron source in FIG. 20. FIG.

【符号の説明】[Explanation of symbols]

101 電子放出素子アレイ 102 スイッチング素子アレイ 103 制御回路 104 シフトレジスタ 105 ラインメモリ 106 ORゲート 107 駆動素子アレイ 108 高電位側電極 109 低電位側電極 110 電子放出部 111 表示パネル 112 同期分離回路 113 A/D変換器 114 タイミング制御回路 115 シフトレジスタ 116 ラインメモリ 117 パルス幅変調器 118 スイッチング素子アレイ 119 高抵抗化パルス発生器 120 高電圧電源 121 メッシュ電極 101 electron-emitting device array 102 switching device array 103 control circuit 104 shift register 105 line memory 106 OR gate 107 driving device array 108 high-potential side electrode 109 low-potential side electrode 110 electron-emitting portion 111 display panel 112 sync separation circuit 113 A / D Converter 114 Timing control circuit 115 Shift register 116 Line memory 117 Pulse width modulator 118 Switching element array 119 High resistance pulse generator 120 High voltage power supply 121 Mesh electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 長田 芳幸 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yoshiyuki Nagata 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 走査電極と信号電極とにマトリックス状
に結線された複数の冷陰極素子を有する電子源装置にお
いて、上記複数の冷陰極素子に対し、該素子の駆動信号
とは別に10[V/sec]以上の降電圧レートを有す
る電圧パルスを印加する手段を具備することを特徴とす
る電子源装置。
1. An electron source device having a plurality of cold cathode elements connected to a scan electrode and a signal electrode in a matrix, wherein the plurality of cold cathode elements are provided with a voltage of 10 [V / Sec] or more], and an electron source device comprising means for applying a voltage pulse having a voltage drop rate.
【請求項2】 走査電極と信号電極とにマトリックス状
に結線された複数の冷陰極素子と、該冷陰極素子から放
出される電子線の照射により画像を形成する画像形成部
材とを有する画像形成装置において、上記複数の冷陰極
素子に対し、該素子の駆動信号とは別に10[V/se
c]以上の降電圧レートを有する電圧パルスを印加する
手段を具備することを特徴とする画像形成装置。
2. An image forming device, comprising: a plurality of cold cathode elements connected in a matrix form to scanning electrodes and signal electrodes; and an image forming member for forming an image by irradiation of electron beams emitted from the cold cathode elements. In the device, 10 [V / se is applied to the plurality of cold cathode devices separately from the drive signal of the devices.
c) An image forming apparatus comprising means for applying a voltage pulse having a voltage lowering rate of the above.
【請求項3】 請求項1又は2に記載の装置の駆動方法
であって、前記電圧パルス印加手段により前記複数の冷
陰極素子に10[V/sec]以上の降電圧レートを有
する電圧パルスを定期的に印加することを特徴とする電
子源装置あるいは画像形成装置の駆動方法。
3. The method for driving an apparatus according to claim 1, wherein the voltage pulse applying means applies a voltage pulse having a voltage lowering rate of 10 [V / sec] or more to the plurality of cold cathode elements. A method for driving an electron source device or an image forming apparatus, which is characterized by applying the voltage periodically.
【請求項4】 前記電圧パルスが、駆動信号の垂直同期
信号期間中あるいは水平同期信号期間中に前記複数の冷
陰極素子に印加されることを特徴とする請求項3に記載
の電子源装置あるいは画像形成装置の駆動方法。
4. The electron source device according to claim 3, wherein the voltage pulse is applied to the plurality of cold cathode elements during a vertical synchronizing signal period or a horizontal synchronizing signal period of a drive signal. Driving method of image forming apparatus.
JP10008393A 1993-04-05 1993-04-05 Image forming apparatus and driving method thereof Expired - Fee Related JP3311075B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10008393A JP3311075B2 (en) 1993-04-05 1993-04-05 Image forming apparatus and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10008393A JP3311075B2 (en) 1993-04-05 1993-04-05 Image forming apparatus and driving method thereof

Publications (2)

Publication Number Publication Date
JPH06289813A true JPH06289813A (en) 1994-10-18
JP3311075B2 JP3311075B2 (en) 2002-08-05

Family

ID=14264553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10008393A Expired - Fee Related JP3311075B2 (en) 1993-04-05 1993-04-05 Image forming apparatus and driving method thereof

Country Status (1)

Country Link
JP (1) JP3311075B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225749B1 (en) 1998-09-16 2001-05-01 Canon Kabushiki Kaisha Method of driving electron-emitting device, method of driving electron source using the electron-emitting device, and method of driving image forming apparatus using the electron source
JP2006018218A (en) * 2004-06-30 2006-01-19 Samsung Sdi Co Ltd Electron emission device with low background-brightness
US8482831B2 (en) 2008-03-14 2013-07-09 Fuji Xerox Co., Ltd. Optical scanning device and image forming apparatus
JP2014216063A (en) * 2013-04-22 2014-11-17 シャープ株式会社 Electron emission element

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225749B1 (en) 1998-09-16 2001-05-01 Canon Kabushiki Kaisha Method of driving electron-emitting device, method of driving electron source using the electron-emitting device, and method of driving image forming apparatus using the electron source
JP2006018218A (en) * 2004-06-30 2006-01-19 Samsung Sdi Co Ltd Electron emission device with low background-brightness
US8482831B2 (en) 2008-03-14 2013-07-09 Fuji Xerox Co., Ltd. Optical scanning device and image forming apparatus
JP2014216063A (en) * 2013-04-22 2014-11-17 シャープ株式会社 Electron emission element

Also Published As

Publication number Publication date
JP3311075B2 (en) 2002-08-05

Similar Documents

Publication Publication Date Title
JP3311246B2 (en) Electron generating device, image display device, their driving circuit, and driving method
US7268750B2 (en) Method of controlling image display
US6144350A (en) Electron generating apparatus, image forming apparatus, and method of manufacturing and adjusting the same
JP3278375B2 (en) Electron beam generator, image display device including the same, and method of driving them
US20050078051A1 (en) Image display apparatus and image display method
KR100211710B1 (en) Electron source, image forming apparatus using the same, method of manufacturing the same, and method of driving the same
EP0726591B1 (en) Method of activating an electron-beam source, manufacturing an activated electron-beam source and manufacturing an image forming apparatus using same
JP3376220B2 (en) Image forming apparatus and manufacturing method thereof
US6236167B1 (en) Apparatus for and method of driving elements, apparatus for and method of driving electron source, and image forming apparatus
US6472813B2 (en) Image forming apparatus for forming image by electron irradiation from electron-emitting device
JP3311075B2 (en) Image forming apparatus and driving method thereof
US6246178B1 (en) Electron source and image forming apparatus using the electron source
JPH06289814A (en) Electron source and driving method of image forming device using the same
JP3387714B2 (en) Electron source, its manufacturing apparatus, manufacturing method, and image forming apparatus
JP3162968B2 (en) Electron source and driving method thereof, image forming apparatus using the same, and manufacturing method thereof
JPH09231920A (en) Electron generating device and image displaying device using the same
JP2000242215A (en) Device and method for driving multi-electron source and image forming device
JPH08212943A (en) Image forming device and electron beam generating source
JPH11162337A (en) Electron source device and manufacture thereof, and image forming device using the electron source
JP2002352751A (en) Imaging device and method therefor
JP2000214818A (en) Electron source, image forming device provided with the same, and drive method thereof
JPH08212945A (en) Electron beam generating device and image display device
JPH11190977A (en) Display board and image display device having the display board

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020430

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100524

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100524

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120524

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees