JPH06286191A - Controlling method for thermal head - Google Patents

Controlling method for thermal head

Info

Publication number
JPH06286191A
JPH06286191A JP10013493A JP10013493A JPH06286191A JP H06286191 A JPH06286191 A JP H06286191A JP 10013493 A JP10013493 A JP 10013493A JP 10013493 A JP10013493 A JP 10013493A JP H06286191 A JPH06286191 A JP H06286191A
Authority
JP
Japan
Prior art keywords
heating resistance
resistance element
heating
data
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10013493A
Other languages
Japanese (ja)
Inventor
Takahiro Ishii
孝浩 石井
Takeshi Toyosawa
武 豊澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Graphtec Corp
Original Assignee
Graphtec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Graphtec Corp filed Critical Graphtec Corp
Priority to JP10013493A priority Critical patent/JPH06286191A/en
Publication of JPH06286191A publication Critical patent/JPH06286191A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To eliminate a diode and to obviate a deviation, unevenness of recording by applying a voltage to a specific heat generating element by a value of exclusive OR operation with data for indicating presence/absence of a drive of the element. CONSTITUTION:When heat generating resistors R1, R2, R5 generate heats and the other heat generating elements generate heats, data corresponding to the respective elements are transmitted at each one line to a shift register 15 in synchronization with a cock signal CLK from a controller 16. The controller 16 outputs a latch signal LTH to latching circuit group 13. In this case, record data are outputted from the register 15 in parallel to EXOR gate group 14. In this case, since one input terminal of the EXOR gate E1 is grounded, its logical value is '0', and record data of a logical value '1' from the register 15 to the resistor R1 is inputted to the other input terminal. Drive data of the value '1' is outputted from the gate E1 to latch the latching circuit L1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、複数の発熱抵抗素子を
選択的に駆動して発熱させることにより記録紙への記録
を行う感熱記録装置及び熱転写記録装置等に用いられる
サーマルヘッドの制御方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for controlling a thermal head used in a thermal recording apparatus, a thermal transfer recording apparatus, etc., for recording on a recording paper by selectively driving a plurality of heating resistance elements to generate heat. Regarding

【0002】[0002]

【従来の技術】図3は、従来の交互リード方式のサーマ
ルヘッドの構成を模式的に示した図である。このサーマ
ルヘッドにおいては、発熱抵抗素子R1〜R11を一個
づつ発熱可能とするために、共通電極を共通電極1Aと
共通電極1BとのA相,B相に分け、かつ、共通電極側
のリード導体2を発熱抵抗素子の1つおきに配設するよ
うにしている。そして、記録紙に対し1ライン分のデー
タを記録する場合は、これらA相,B相の共通電極を図
示省略した制御回路からのセレクト信号SELにより、
所定のタイミングで切り替えると共に、各発熱抵抗素子
に通電するデータは、スイッチS1〜S6の開閉制御に
より与えるようにしている。
2. Description of the Related Art FIG. 3 is a diagram schematically showing the structure of a conventional alternating read type thermal head. In this thermal head, in order to enable each of the heating resistance elements R1 to R11 to generate heat, the common electrode is divided into the common electrode 1A and the common electrode 1B in the A phase and the B phase, and the common electrode side lead conductor is used. 2 is arranged every other heating element. Then, when recording one line of data on the recording paper, the select signal SEL from the control circuit (not shown) for these common electrodes of A phase and B phase
The data for energizing each heating resistance element while switching at a predetermined timing is given by the opening / closing control of the switches S1 to S6.

【0003】即ち、発熱抵抗素子R1を発熱させる場合
はスイッチS1を閉成すると共に、スイッチSWを接点
A側へ切り替える。すると、電源Eからの電流が共通電
極1A,リード導体2,ダイオードD1を通って発熱抵
抗素子R1に流れ、発熱抵抗素子R1が発熱する。ま
た、スイッチS2を閉成すると、電源Eからの電流が、
上記と同様の経路を介して発熱抵抗素子R2に流れ、発
熱抵抗素子R2が発熱する。さらに、発熱抵抗素子R3
を発熱させる場合は、スイッチS2の閉成及びスイッチ
SWの接点B側への切り替えを行い、電源Eからの電流
を共通電極1B,リード導体2,ダイオードD2を介し
て発熱抵抗素子R3に通電させるようにする。
That is, when the heating resistor element R1 is to generate heat, the switch S1 is closed and the switch SW is switched to the contact A side. Then, the current from the power source E flows through the common electrode 1A, the lead conductor 2, and the diode D1 to the heating resistor element R1, and the heating resistor element R1 generates heat. When the switch S2 is closed, the current from the power source E becomes
The heating resistance element R2 flows through the same path as described above, and the heating resistance element R2 generates heat. Further, the heating resistor element R3
In the case of generating heat, the switch S2 is closed and the switch SW is switched to the contact B side, and the current from the power source E is applied to the heating resistor element R3 through the common electrode 1B, the lead conductor 2, and the diode D2. To do so.

【0004】[0004]

【発明が解決しようとする課題】このようなサーマルヘ
ッドは、或る発熱抵抗素子に通電させる電流が他の発熱
抵抗素子へ回り込むのを防止するためにダイオードが必
要であり、サーマルヘッド自体の小型化及び低価格化が
困難になるという欠点があった。また、B相の共通電極
に接続される各発熱抵抗素子は、A相の共通電極に接続
される各発熱抵抗素子に比較して遅れて通電されるた
め、記録紙の送り速度が速い場合は、各発熱抵抗素子の
記録位置がずれるという欠点があった。また、遅れて通
電されるB相の共通電極に接続される各発熱抵抗素子
は、先に発熱したA相の共通電極に接続される各発熱抵
抗素子による余熱によってより高温に発熱するため、記
録ドットの径が大になり記録にムラが生じるという欠点
もあった。また、図3に示すように、スイッチS2の閉
成及びスイッチSWのA接点側への切り替えを行い、発
熱抵抗素子R2にのみ電流iA を通電させてドット記録
を行うようにすると、ダイオードD3を介して発熱抵抗
素子R5,R4,R3にも電流iB が通電され、所望の
ドットのほかに他のドットも記録される恐れが生じる。
Such a thermal head needs a diode in order to prevent a current flowing through a certain heating resistance element from sneaking into another heating resistance element, and the thermal head itself is small in size. However, there is a drawback that it is difficult to reduce the price and price. Further, since each heating resistance element connected to the B-phase common electrode is energized later than each heating resistance element connected to the A-phase common electrode, when the recording paper feed speed is high, However, there is a drawback that the recording position of each heating resistor element is displaced. In addition, since each heating resistance element connected to the B-phase common electrode that is energized with a delay is heated to a higher temperature by the residual heat of each heating resistance element that is connected to the A-phase common electrode that has generated heat earlier, heat is generated. There is also a drawback that the dot diameter becomes large and uneven recording occurs. Further, as shown in FIG. 3, when the switch S2 is closed and the switch SW is switched to the A contact side, and the current iA is supplied only to the heating resistor element R2 to perform dot recording, the diode D3 is turned on. The current iB is also applied to the heat generating resistance elements R5, R4, R3 via the heat generating elements R5, R4, R3, and there is a possibility that other dots may be recorded in addition to the desired dot.

【0005】したがって本発明は、サーマルヘッドの各
発熱抵抗素子を発熱させて感熱記録を行う場合、ダイオ
ードを不要にするとともに、記録にズレやムラを生じな
い制御方法を提供することを目的とする。
Therefore, it is an object of the present invention to provide a control method which eliminates the need for a diode and causes no deviation or unevenness in recording when heat-sensitive recording is performed by causing each heating resistance element of a thermal head to generate heat. .

【0006】[0006]

【課題を解決するための手段】このような課題を解決す
るために、本発明は、発熱抵抗体を構成する各発熱抵抗
素子を1,2,3,・・・,j−1,j,・・・,nの
順で配列したときに、j番目の発熱抵抗素子を駆動する
場合はj番目の発熱抵抗素子間の電極電位がj−1番目
の発熱抵抗素子間の電極電位と異なるように制御すると
共に、j番目の発熱抵抗素子を駆動しない場合はj番目
の発熱抵抗素子間の電極電位がj−1番目の発熱抵抗素
子間の電極電位と同電位となるように制御する方法であ
る。また、j番目の発熱抵抗素子へ与える電位を、j−
1番目の発熱抵抗素子間の電極電位を示すデータとj番
目の発熱抵抗素子に対する駆動の有無を示すデータとの
排他的論理和演算の結果により与えるようにした制御方
法である。
In order to solve such a problem, the present invention relates to each heating resistor element constituting a heating resistor, 1, 2, 3, ..., J-1, j, ... When arranged in the order of n, when the j-th heating resistance element is driven, the electrode potential between the j-th heating resistance element is different from the electrode potential between the j-1th heating resistance element. When the j-th heating resistance element is not driven, the electrode potential between the j-th heating resistance element is controlled to be the same as the electrode potential between the (j-1) th heating resistance element. is there. In addition, the potential applied to the j-th heating resistance element is j−
This is a control method that is given by the result of the exclusive OR operation of the data indicating the electrode potential between the first heating resistance element and the data indicating whether or not the j-th heating resistance element is driven.

【0007】[0007]

【作用】したがって、各発熱抵抗素子に対する通電電流
の回り込みを防止するためのダイオードが不要になると
共に、共通電極をA相,B相の2つの相に分けて各発熱
抵抗素子を別個に駆動するような交互リード方式が不要
となり、この結果、記録にズレやムラが生じなくなる。
Therefore, the diode for preventing the sneak of the energizing current to each heating resistance element becomes unnecessary, and the common electrode is divided into two phases of A phase and B phase to drive each heating resistance element separately. Such an alternate read method is unnecessary, and as a result, the recording does not deviate or become uneven.

【0008】[0008]

【実施例】以下、本発明について図面を参照して説明す
る。図1は本発明に係るサーマルヘッドの制御方法を適
用した装置の一実施例を示すブロック図であり、この装
置は、各発熱抵抗素子R1,R2,・・・が順次直列に
接続された発熱抵抗体11、アンド回路群12、ラッチ
回路群13、排他的論理和演算を行うエクスクルーシブ
オア回路(以下、EXOR回路)群14、シフトレジス
タ15、制御回路16から構成されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of an apparatus to which a method of controlling a thermal head according to the present invention is applied. In this apparatus, heat-generating resistors R1, R2, ... It is composed of a resistor body 11, an AND circuit group 12, a latch circuit group 13, an exclusive OR circuit (hereinafter, EXOR circuit) group 14 for performing an exclusive OR operation, a shift register 15, and a control circuit 16.

【0009】即ち、発熱抵抗体11を駆動するアンド回
路群12内の各アンド回路の一方の入力端子には制御回
路16からのストローブ信号STBが、また他方の入力
端子にはラッチ回路群13内の各ラッチ回路の出力信号
がそれぞれ入力されている。またラッチ回路群13内の
各ラッチ回路の入力端子には、制御回路16からのラッ
チ信号LTHとEXOR回路群12からの出力信号が入
力されている。一方、EXOR回路群12内の各EXO
R回路には、一方の入力端子に前段(j−1段)のEX
OR回路の出力信号が、他方の入力端子にはシフトレジ
スタ15からの出力信号が入力されるようになってい
る。なお、発熱抵抗体11を構成する発熱抵抗素子R1
の一端及びEXOR回路E1の一方の端子は接地されて
いる。
That is, the strobe signal STB from the control circuit 16 is applied to one input terminal of each AND circuit in the AND circuit group 12 for driving the heating resistor 11, and the latch circuit group 13 is applied to the other input terminal. The output signals of the respective latch circuits are input. The latch signal LTH from the control circuit 16 and the output signal from the EXOR circuit group 12 are input to the input terminals of each latch circuit in the latch circuit group 13. On the other hand, each EXO in the EXOR circuit group 12
In the R circuit, one input terminal is connected to the EX of the preceding stage (j-1 stage).
The output signal of the OR circuit and the output signal from the shift register 15 are input to the other input terminal. The heating resistor element R1 that constitutes the heating resistor 11
And one terminal of the EXOR circuit E1 are grounded.

【0010】次に以上のように構成されたサーマルヘッ
ドの制御方法及びその動作について図1、及び図2のタ
イミングチャートに基づき詳細に説明する。このサーマ
ルヘッドにより記録を行う場合、一例として発熱抵抗素
子R1,R2.R5を発熱させ、その他の発熱抵抗素子
を発熱させないようなパターンで記録を行う場合を考え
る。通常、各発熱抵抗素子を発熱させる場合、制御回路
16からは、図2(a),(b)に示すように、クロッ
ク信号CLKに同期して各発熱抵抗素子に対応するデー
タが1ライン分づつシフトレジスタ15に対して送信さ
れている。ここで上記のような発熱パターンの場合、制
御回路16は1ライン分の記録データとして(1,1,
0,0,1,・・・)をシフトレジスタ15へ順次送信
する(実際には、発熱抵抗素子の数をnとすると、各発
熱抵抗素子Rn,Rn−1,・・・,R5,R4,R
3,R2,R1の配列順に、即ちデータとして・・・,
1,0,0,1,1の順に送信される)。シフトレジス
タ15は、1ライン分のシリアルデータを受信すると、
これをパラレルデータに変換し、各データ出力ポートD
T1〜DT5にそれぞれデータ1,1,0,0,1をセ
ットする。
Next, a method of controlling the thermal head having the above-described structure and its operation will be described in detail with reference to the timing charts of FIGS. 1 and 2. When recording is performed with this thermal head, as an example, the heating resistance elements R1, R2. Consider a case where recording is performed in a pattern that causes R5 to generate heat and does not cause the other heating resistance elements to generate heat. Normally, when heating each heating resistor element, the control circuit 16 outputs data corresponding to each heating resistor element for one line in synchronization with the clock signal CLK as shown in FIGS. Are transmitted to the shift register 15 one by one. Here, in the case of the heat generation pattern as described above, the control circuit 16 outputs (1, 1, 1,
0, 0, 1, ...) are sequentially transmitted to the shift register 15 (actually, assuming that the number of heating resistance elements is n, each heating resistance element Rn, Rn-1, ..., R5, R4). , R
3, R2, R1 array order, that is, as data ...
1,0,0,1,1 are transmitted in this order). When the shift register 15 receives one line of serial data,
This is converted into parallel data and each data output port D
Data 1, 1, 0, 0, 1 are set in T1 to DT5, respectively.

【0011】そして1ライン分のデータが送信される
と、制御回路16は、図2(c)に示すようなラッチ信
号LTHをラッチ回路群13に出力するが、このとき記
録データはシフトレジスタ15からEXOR回路群14
へ並列に出力されている。ここで、EXOR回路E1の
一方の入力端子は接地されているため、その論理値は
「0」、また他方の入力端子にはシフトレジスタ15か
ら発熱抵抗素子R1に対する論理値「1」の記録データ
が入力されることから、EXOR回路E1からは論理値
「1」の駆動データが出力されラッチ回路L1でラッチ
される。また、EXOR回路E2の一方の入力端子には
EXOR回路E1の出力データ「1」が、また他方の入
力端子にはシフトレジスタ15から発熱抵抗素子R2に
対する論理値「1」の記録データがそれぞれ入力される
ことから、EXOR回路E2からは論理値「0」の駆動
データが出力されてラッチ回路L2でラッチされる。以
下、同様に、発熱抵抗素子R3〜R5への駆動データ
は、それぞれ前段のEXOR回路の出力値とシフトレジ
スタ15からの記録データとの演算により決定され、対
応の各ラッチ回路でラッチされる。
When the data for one line is transmitted, the control circuit 16 outputs a latch signal LTH as shown in FIG. 2C to the latch circuit group 13. At this time, the recording data is the shift register 15 To EXOR circuit group 14
Are output in parallel. Here, since one input terminal of the EXOR circuit E1 is grounded, its logical value is "0", and the other input terminal has recording data of the logical value "1" from the shift register 15 to the heating resistor element R1. Is input, the drive data having the logical value "1" is output from the EXOR circuit E1 and latched by the latch circuit L1. Further, the output data "1" of the EXOR circuit E1 is input to one input terminal of the EXOR circuit E2, and the recording data of the logical value "1" for the heating resistance element R2 is input from the shift register 15 to the other input terminal. As a result, the EXOR circuit E2 outputs drive data having a logical value of "0" and is latched by the latch circuit L2. Similarly, the driving data for the heating resistance elements R3 to R5 are determined by the calculation of the output value of the EXOR circuit at the previous stage and the recording data from the shift register 15, and are latched by the corresponding latch circuits.

【0012】次に制御回路16は、所定の期間、図2
(d)に示すような「H」レベル(論理値「1」)のス
トローブ信号STBをアンド回路群12へ出力する。こ
こでアンド回路G1の一方の入力端子は、論理値「1」
のストローブ信号STBが、また他方の入力端子にはラ
ッチ回路L1の論理値「1」の出力データがそれぞれ入
力されることから、アンド回路G1の出力論理値は
「1」となる。したがって、これに接続される発熱抵抗
素子R1の一端の電極は「H」レベル、他端の電極は接
地されていることから「L」レベルとなってその両端に
電位差Vが生じ、この結果発熱抵抗素子R1は通電され
発熱する。また、アンド回路G2の一方の入力端子は、
論理値「1」のストローブ信号STBが、また他方の入
力端子にはラッチ回路L2の論理値「0」の出力データ
がそれぞれ入力されることから、アンド回路G2の出力
論理値は「0」となる。したがって、これに接続される
発熱抵抗素子R2の一端の電極は「L」レベル、他端の
電極はアンド回路G1の出力値であるから「H」レベル
となってその両端に電位差Vが生じ、この結果発熱抵抗
素子R2は通電され発熱する。
Next, the control circuit 16 is operated for a predetermined period as shown in FIG.
The strobe signal STB of “H” level (logical value “1”) as shown in (d) is output to the AND circuit group 12. Here, one input terminal of the AND circuit G1 has a logical value "1".
Of the strobe signal STB and the output data of the logical value "1" of the latch circuit L1 is input to the other input terminal, the output logical value of the AND circuit G1 becomes "1". Therefore, the electrode at one end of the heating resistor element R1 connected to this is at "H" level, and the electrode at the other end is at "L" level because it is grounded, and a potential difference V is generated at both ends thereof, resulting in heat generation. The resistance element R1 is energized and generates heat. Further, one input terminal of the AND circuit G2 is
Since the strobe signal STB having the logical value "1" and the output data having the logical value "0" of the latch circuit L2 are respectively input to the other input terminals, the output logical value of the AND circuit G2 is "0". Become. Therefore, the electrode at one end of the heating resistance element R2 connected to this is at the "L" level, and the electrode at the other end is at the "H" level because it is the output value of the AND circuit G1, and a potential difference V is generated at both ends thereof. As a result, the heating resistor element R2 is energized and generates heat.

【0013】一方、アンド回路G3の一方の入力端子
は、論理値「1」のストローブ信号STBが、また他方
の入力端子にはラッチ回路L3の論理値「0」の出力デ
ータがそれぞれ入力されることから、アンド回路G3の
出力論理値は「0」となる。したがって、これに接続さ
れる発熱抵抗素子R3の一端の電極は「L」レベル、他
端の電極はアンド回路G2の出力値であるから「L」レ
ベルとなってその両端は同電位となり、この結果発熱抵
抗素子R3は通電されない。また、アンド回路G4の一
方の入力端子は、論理値「1」のストローブ信号STB
が、また他方の入力端子にはラッチ回路L4の論理値
「0」の出力データがそれぞれ入力されることから、ア
ンド回路G4の出力論理値は「0」となる。したがっ
て、これに接続される発熱抵抗素子R4の一端の電極は
「L」レベル、他端の電極はアンド回路G3の出力値で
あるから「L」レベルとなってその両端の電極電位は同
電位となり、この結果発熱抵抗素子R4は通電されな
い。
On the other hand, the strobe signal STB having the logical value "1" is input to one input terminal of the AND circuit G3, and the output data having the logical value "0" of the latch circuit L3 is input to the other input terminal. Therefore, the output logical value of the AND circuit G3 becomes "0". Therefore, the electrode at one end of the heating resistance element R3 connected to this is at the "L" level, and the electrode at the other end is the output value of the AND circuit G2, so that it becomes the "L" level and both ends thereof have the same potential. As a result, the heating resistor element R3 is not energized. Further, one input terminal of the AND circuit G4 has a strobe signal STB of logical value "1".
However, since the output data of the logical value "0" of the latch circuit L4 is input to the other input terminal, the output logical value of the AND circuit G4 becomes "0". Therefore, the electrode at one end of the heating resistance element R4 connected to this is at the "L" level, and the electrode at the other end is the output value of the AND circuit G3, so that the electrode potential at both ends becomes the same potential. As a result, the heating resistor element R4 is not energized.

【0014】このように、各発熱抵抗素子を直列に接続
しこれを1,2,3,・・・,j−1,j,・・・,n
の順で配列した場合、j番目の発熱抵抗素子への駆動デ
ータは、対応する記録データと前段(j−1番目)の発
熱抵抗素子への駆動データにより決定される。即ち、j
番目の発熱抵抗素子を駆動する場合は、j番目の発熱抵
抗素子間の電極電位をj−1番目の発熱抵抗素子間の電
極電位と異なる電位とし、j番目の発熱抵抗素子を駆動
しない場合は、j番目の発熱抵抗素子間の電極電位をj
−1番目の発熱抵抗素子間の電極電位と同電位とする。
以上のように構成した結果、従来のような各発熱抵抗素
子に対する通電電流の回り込みを防止するためのダイオ
ードが不要になると共に、共通電極をA相,B相の2つ
の相に分けて各発熱抵抗素子を別個に制御するような駆
動方式(交互リード方式)を必要とせず、したがって記
録にズレやムラが生じなくなる。
As described above, each heating resistance element is connected in series, and the heating resistance elements are connected to 1, 2, 3, ..., J-1, j ,.
When arranged in this order, the driving data for the j-th heating resistor element is determined by the corresponding recording data and the driving data for the preceding (j-1) th heating resistor element. That is, j
When the th heating resistance element is driven, the electrode potential between the jth heating resistance element is set to a potential different from the electrode potential between the j−1th heating resistance element, and when the jth heating resistance element is not driven, , The electrode potential between the jth heating resistance element is j
-It is set to the same potential as the electrode potential between the first heating resistance element.
As a result of the above configuration, the diode for preventing the sneak of the energization current to each heating resistance element as in the conventional case is not necessary, and the common electrode is divided into two phases of A phase and B phase to generate heat. There is no need for a driving method (alternate reading method) in which the resistance elements are individually controlled, and therefore, deviation or unevenness in recording does not occur.

【0015】なお、本実施例では、各発熱抵抗素子への
駆動データをEXOR回路により機械的に算出するよう
にしたが、記録データをもとに制御回路16により算出
するように構成しても良い。このように構成した場合、
EXOR回路群14が不要になると共に、シフトレジス
タ,ラッチ回路及びアンド回路等の駆動ICを発熱抵抗
体の両側に配置することができる。即ち、上記駆動IC
を不要となったダイオードアレイの代わりに発熱抵抗体
の両側に実装することにより、従来の交互リード方式の
サーマルヘッドの導体パターンをそのまま用いることが
できる。
In the present embodiment, the drive data for each heating resistance element is mechanically calculated by the EXOR circuit, but the control circuit 16 may be calculated based on the recording data. good. With this configuration,
The EXOR circuit group 14 becomes unnecessary, and drive ICs such as a shift register, a latch circuit, and an AND circuit can be arranged on both sides of the heating resistor. That is, the drive IC
By mounting on both sides of the heating resistor instead of the unnecessary diode array, the conductor pattern of the conventional alternating lead type thermal head can be used as it is.

【0016】[0016]

【発明の効果】以上説明したように本発明によれば、サ
ーマルヘッドの発熱抵抗体を構成し各々が直列に接続さ
れた各発熱抵抗素子を1,2,3,・・・,j−1,
j,・・・,nの順で配列したときに、j番目の発熱抵
抗素子を駆動する場合はj番目の発熱抵抗素子間の電極
電位をj−1番目の発熱抵抗素子間の電極電位と異なる
電位となるように制御すると共に、j番目の発熱抵抗素
子を駆動しない場合はj番目の発熱抵抗素子間の電極電
位をj−1番目の発熱抵抗素子間の電極電位と同電位と
なるように制御するようにしたので、各発熱抵抗素子に
対する通電電流の回り込みを防止するためのダイオード
が不要になると共に、共通電極をA相,B相の2つの相
に分けて各発熱抵抗素子を別個に駆動するような交互リ
ード方式が不要となり、この結果、記録にズレやムラが
生じなくなる。また、j番目の発熱抵抗素子間の電極電
位を、j−1番目の発熱抵抗素子間の電極電位を示すデ
ータとj番目の発熱抵抗素子に対する駆動の有無を示す
データとの排他的論理和演算の結果により与えるように
したので、サーマルヘッドの各発熱抵抗素子の発熱制御
を簡単な構成により実現できる。
As described above, according to the present invention, the heat generating resistor elements of the thermal head, which are connected in series, are arranged as 1, 2, 3, ..., J-1. ,
When arranging in the order of j, ..., N, when driving the j-th heating resistance element, the electrode potential between the j-th heating resistance elements is set as the electrode potential between the j-1th heating resistance elements. The potentials are controlled so that they are different from each other, and when the j-th heating resistance element is not driven, the electrode potential between the j-th heating resistance element is set to the same potential as the electrode potential between the j-1th heating resistance element. Since it is controlled so that the diode for preventing the sneak of the energizing current to each heating resistance element is unnecessary, the common electrode is divided into two phases of A phase and B phase, and each heating resistance element is separated. The alternate reading method such as driving in the same manner is not necessary, and as a result, there is no deviation or unevenness in recording. Further, the electrode potential between the j-th heating resistance elements is subjected to an exclusive OR operation with data indicating the electrode potential between the j-1th heating resistance elements and data indicating whether or not the j-th heating resistance element is driven. As a result, the heat generation control of each heat generation resistance element of the thermal head can be realized with a simple configuration.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るサーマルヘッドの制御方法を適用
した装置の一実施例を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of an apparatus to which a method of controlling a thermal head according to the present invention is applied.

【図2】上記装置の各部の動作を示すタイミングチャー
トである。
FIG. 2 is a timing chart showing the operation of each unit of the above apparatus.

【図3】従来のサーマルヘッドの構成を模式的に示す図
である。
FIG. 3 is a diagram schematically showing a configuration of a conventional thermal head.

【符号の説明】[Explanation of symbols]

11 発熱抵抗体 12 アンド回路群 13 ラッチ回路群 14 エクスクルーシブオア回路群(EXO
R回路群) 15 シフトレジスタ 16 制御回路 R1〜R5 発熱抵抗素子 G1〜G5 アンド回路 L1〜L5 ラッチ回路 E1〜E5 エクスクルーシブオア回路(EXOR
回路) LTH ラッチ信号 STB ストローブ信号 DATA データ信号 CLK クロック信号
11 Heating resistor 12 AND circuit group 13 Latch circuit group 14 Exclusive OR circuit group (EXO
R circuit group) 15 shift register 16 control circuit R1 to R5 heating resistance element G1 to G5 AND circuit L1 to L5 latch circuit E1 to E5 exclusive OR circuit (EXOR
Circuit) LTH Latch signal STB Strobe signal DATA Data signal CLK Clock signal

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数の発熱抵抗素子が直列に接続された
発熱抵抗体と、それぞれの発熱抵抗素子に接続される電
極とからなるサーマルヘッドにおいて、 前記発熱抵抗体を構成する各発熱抵抗素子を1,2,
3,・・・,j−1,j,・・・,nの順で配列したと
きに、j番目の発熱抵抗素子を駆動する場合はj番目の
発熱抵抗素子間の電極電位がj−1番目の発熱抵抗素子
間の電極電位と異なるように制御すると共に、j番目の
発熱抵抗素子を駆動しない場合はj番目の発熱抵抗素子
間の電極電位がj−1番目の発熱抵抗素子間の電極電位
と同電位となるように制御することを特徴とするサーマ
ルヘッドの制御方法。
1. A thermal head comprising a heating resistor having a plurality of heating resistors connected in series and an electrode connected to each heating resistor, wherein each heating resistor constituting the heating resistor is 1, 2,
, ..., j-1, j, ..., N, when the j-th heating resistance element is driven, the electrode potential between the j-th heating resistance elements is j-1. It is controlled so that it is different from the electrode potential between the th heating resistance elements, and when the jth heating resistance element is not driven, the electrode potential between the jth heating resistance elements is the electrode between the j-1th heating resistance elements. A method of controlling a thermal head, characterized in that the thermal head is controlled to have the same potential as the potential.
【請求項2】 請求項1記載のサーマルヘッドの制御方
法において、 前記j番目の発熱抵抗素子へ与える電位を、前記j−1
番目の発熱抵抗素子間の電極電位を示すデータと前記j
番目の発熱抵抗素子に対する駆動の有無を示すデータと
の排他的論理和演算の結果により与えることを特徴とす
るサーマルヘッドの制御方法。
2. The method of controlling a thermal head according to claim 1, wherein the potential applied to the j-th heating resistance element is the j-1
The data indicating the electrode potential between the th heating resistance element and the above j
A method of controlling a thermal head, characterized in that it is given by a result of an exclusive OR operation with data indicating whether or not the second heating resistance element is driven.
JP10013493A 1993-04-05 1993-04-05 Controlling method for thermal head Pending JPH06286191A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10013493A JPH06286191A (en) 1993-04-05 1993-04-05 Controlling method for thermal head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10013493A JPH06286191A (en) 1993-04-05 1993-04-05 Controlling method for thermal head

Publications (1)

Publication Number Publication Date
JPH06286191A true JPH06286191A (en) 1994-10-11

Family

ID=14265849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10013493A Pending JPH06286191A (en) 1993-04-05 1993-04-05 Controlling method for thermal head

Country Status (1)

Country Link
JP (1) JPH06286191A (en)

Similar Documents

Publication Publication Date Title
JPS62164568A (en) Temperature correction system for thermal head
JPH06286191A (en) Controlling method for thermal head
US5444464A (en) Thermal printer head driving circuit with thermal history based control
JPS623970A (en) Thermal recorder
JPS63207663A (en) Printing controller in thermal printer
JPH05261961A (en) Driving circuit for thermal head
JPH0132074B2 (en)
JPH058429A (en) Thermal head driving circuit and printer
JP2662123B2 (en) Recording head drive
JPH0332861A (en) Thermal printer
JPH04298362A (en) Printing control circuit of printer
JPH01135663A (en) Driving method of thermal head
JPH07266600A (en) Thermal head drive circuit, thermal head and printing device
JPH0474190B2 (en)
JPS5961273A (en) Method for controlling driving of thermal head
JPS63262257A (en) Driving control mechanism of recording head
JPH03133663A (en) Thermal head driver
JPH1170687A (en) Thermal head
JPH05301370A (en) Thermal head
JPH03297665A (en) Thermal recorder
JPS6024969A (en) Driving method of thermal head
JPH03292164A (en) Thermal printer head drive circuit control method
JPH022430B2 (en)
JP2002254694A (en) Thermal printer and control method therefor
JPH0474191B2 (en)