JPH0628256B2 - Semiconductor fine processing method and semiconductor fine embedded structure forming method - Google Patents

Semiconductor fine processing method and semiconductor fine embedded structure forming method

Info

Publication number
JPH0628256B2
JPH0628256B2 JP3300087A JP3300087A JPH0628256B2 JP H0628256 B2 JPH0628256 B2 JP H0628256B2 JP 3300087 A JP3300087 A JP 3300087A JP 3300087 A JP3300087 A JP 3300087A JP H0628256 B2 JPH0628256 B2 JP H0628256B2
Authority
JP
Japan
Prior art keywords
semiconductor
etching
electron beam
quantum
semiconductor fine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3300087A
Other languages
Japanese (ja)
Other versions
JPS63199429A (en
Inventor
弘之 横山
進 麻多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3300087A priority Critical patent/JPH0628256B2/en
Publication of JPS63199429A publication Critical patent/JPS63199429A/en
Publication of JPH0628256B2 publication Critical patent/JPH0628256B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はナノメータスケールで半導体の微細エッチング
加工を行う方法、および微細エッチング加工後に薄膜堆
積によって微細な埋め込み構造を形成する方法に関す
る。本発明は従来製作が困難であった半導体の量子細線
構造および量子箱構造を形成するために利用することが
できる。
Description: TECHNICAL FIELD The present invention relates to a method for performing fine etching processing of a semiconductor on a nanometer scale, and a method for forming a fine embedded structure by thin film deposition after the fine etching processing. INDUSTRIAL APPLICABILITY The present invention can be used for forming a semiconductor quantum wire structure and a quantum box structure which have been difficult to manufacture in the past.

(従来の技術) 近年、半導体量子井戸の物性を利用して、飛躍的に特性
の改善されたデバイスや全く新しい半導体デバイスの開
発を目的とした研究が進み、量子井戸からさらに一歩進
んだ半導体量子細線,量子箱を形成する試みがなされつ
つある。これらの構造を実現するためにはナノメータ
(nm)スケールの精度で量子井戸構造を有する半導体
をエッチング加工し、さらにその後に半導体薄膜を堆積
させてエッチングされたパタンを完全に埋め込むことが
必要である。そのための最も大きな技術的課題であるn
mスケールの精度のエッチングの実現を目指し、最近フ
ォトリソグラフィ法に代わり、光や荷電粒子のビームを
直接に半導体に照射して照射部をエッチングする方法が
盛んに研究されている。後者のエッチング方法において
は、通常は半導体表面にエッチングガスを吸着させビー
ム照射によりエッチングを行っている。
(Prior Art) In recent years, by utilizing the physical properties of semiconductor quantum wells, research aiming at the development of devices with dramatically improved characteristics and completely new semiconductor devices has advanced, and semiconductor quantum well Attempts are being made to form thin wires and quantum boxes. In order to realize these structures, it is necessary to etch a semiconductor having a quantum well structure with a precision of nanometer (nm) scale, and then deposit a semiconductor thin film to completely embed the etched pattern. . N is the biggest technical issue for that
Aiming at the realization of etching with an accuracy of m scale, recently, instead of the photolithography method, a method of directly irradiating a semiconductor with a beam of light or charged particles to etch the irradiation portion has been actively researched. In the latter etching method, etching is usually performed by adsorbing an etching gas on the semiconductor surface and irradiating with a beam.

(発明が解決しようとする問題点) 上述のビームの直接照射によるエッチングにおいてはエ
ッチングガスを使用することに加え、次の微細構造の埋
込みプロセスの前に、界面汚染を避けるためエッチング
ガスの吸着層を完全に脱離させるプロセスが必要であ
り、全体としてのプロセスがやや煩雑になるという問題
がある。
(Problems to be Solved by the Invention) In addition to using an etching gas in the above-mentioned etching by direct irradiation of a beam, an adsorption layer of an etching gas is used in order to avoid interface contamination before the subsequent microstructure embedding process. There is a problem that the process as a whole becomes a little complicated because a process for completely desorbing is required.

ごく最近、レーザ光の照射を利用したエッチングガスを
全く用いない半導体のエッチング加工の試みがなされ
た。この例では、半導体の光誘起脱離を利用しており、
エッチングガスの拡散の問題がないからレーザ光照射の
分解能で決まる加工サイズが実現されている。しかし、
レーザ光を用いているから、最小のエッチングサイズで
も波長程度の数百nmにしかならず量子細線および量子
箱構造を形成するに十分な加工精度が得られない。こ
の、光誘起脱離を利用した半導体のエッチングについて
は、アーノネ(Arnone),ロスシルド(Rothschild)お
よびエーリク(Ehrlich)によるアプライド・フィジク
ス・レターズ(Appl. Phys. Lett.)誌の1986年,第48
巻,11号の736頁から738頁にわたって掲載された論文の
中で述べられている。この論文の例では、10-3Torrの低
真空中で300℃程度に加熱された単結晶CdTeに数百mWのA
rレーザ光を集光照射することにより約500nmの幅で深
さ約10μmのエッチングパタンを形成している。
Most recently, attempts have been made to etch a semiconductor using laser light irradiation without using any etching gas. In this example, we use photo-induced desorption of the semiconductor,
Since there is no problem of etching gas diffusion, a processing size determined by the resolution of laser light irradiation has been realized. But,
Since the laser beam is used, the minimum etching size is only about several hundred nm, which is about the wavelength, and sufficient processing accuracy cannot be obtained to form the quantum wire and the quantum box structure. This etching of semiconductors using photoinduced desorption is described in Appl. Phys. Lett., Pp. 48, 1986, by Arnone, Rothschild and Ehrlich.
Vol. 11, No. 11, pp. 736-738. In the example of this paper, several hundred mW of A was added to a single crystal CdTe heated to about 300 ° C in a low vacuum of 10 -3 Torr.
rBy converging and irradiating laser light, an etching pattern with a width of about 500 nm and a depth of about 10 μm is formed.

また、実際に量子細線,量子箱を形成するには数nmか
ら数十nmサイズの幅と高さを持つ細線,箱構造をすで
に述べたように界面汚染のないようにして固体中に埋め
込む必要がある。しかし、これまで上記のような微細エ
ッチングパタンを埋め込むための適当な方法については
あまり検討されていなかった。
In addition, in order to actually form quantum wires and quantum boxes, it is necessary to embed thin wires and box structures having a width and height of several nm to several tens of nm in a solid without interfacial contamination as described above. There is. However, a suitable method for embedding the above-mentioned fine etching pattern has not been studied so far.

この発明の目的は、上述した従来法の欠点を除去して数
nm以下の精度で半導体をエッチング加工し、さらにそ
の後に界面を汚染させることなく薄膜の堆積を行って微
細な埋め込み構造を形成するための簡単化したプロセス
方法を提供することにある。
An object of the present invention is to eliminate the above-mentioned drawbacks of the conventional method, etch a semiconductor with an accuracy of several nm or less, and then deposit a thin film without contaminating the interface to form a fine embedded structure. To provide a simplified process method for.

(問題点を解決するための手段) 前述の問題点を解決するために本願の第1の発明が提供
する半導体微細加工方法は、真空中において200℃以上
に加熱した半導体に集束電子ビームを照射することによ
り照射部を直接エッチングすることを特徴としている。
(Means for Solving Problems) In order to solve the above problems, a semiconductor microfabrication method provided by the first invention of the present application is to irradiate a semiconductor heated to 200 ° C. or higher in vacuum with a focused electron beam. By doing so, the irradiation part is directly etched.

さらに本願の第2の発明が提供する半導体微細埋込構造
形成方法は、真空中において半導体にに集束電子ビーム
を照射することにより電子誘起脱離を利用して照射部を
直接エッチングした後に、該半導体を一度も大気に触れ
させることなく化学的気相成長法により該半導体上に薄
膜を形成することを特徴としている。
Furthermore, the method for forming a semiconductor fine embedded structure provided by the second invention of the present application is that after the semiconductor is irradiated with a focused electron beam in a vacuum, the irradiation part is directly etched by utilizing electron-induced desorption, It is characterized in that a thin film is formed on the semiconductor by chemical vapor deposition without exposing the semiconductor to the atmosphere even once.

(作用) 本願の第1及び第2の発明によるエッチングは、半導体
への電子ビームの照射によって半導体を構成する元素の
脱離現象が引き起こされることを利用している。AgBr,
CdS,CdTe等を始めとする多くの半導体では、適当な条
件を選んで光や電子線の照射を行うと非熱的な作用によ
り構成元素の脱離が生じることが報告されている。通
常、照射される電子のエネルギーは光子のエネルギーよ
り数百倍から数十万倍も大きいので、前者と後者とでは
照射による脱離のメカニズムが異なるとされている。脱
離のメカニズムにはまだ不明な点が多いが、オージェ過
程,複数の正孔の単一ボンドへの局在等のいくつかのモ
デルが提案されている。いずれにしても、これまでの電
子誘起脱離の実験は現象確認,メカニズム把握が目的で
あり、実用的レベルでの高速度のエッチング加工の可否
については検討されていなかった。本願発明は、半導体
基板を適当な温度に加熱することにより電子誘起脱離が
顕著に増強されて高速度エッチング加工を可能にしたこ
とに大きな特徴がある。
(Operation) The etching according to the first and second inventions of the present application utilizes that the desorption phenomenon of the elements forming the semiconductor is caused by the irradiation of the semiconductor with the electron beam. AgBr,
It has been reported that, in many semiconductors such as CdS and CdTe, constituent elements are desorbed by non-thermal action when light or electron beam irradiation is performed under appropriate conditions. Since the energy of irradiated electrons is usually several hundred times to several hundred thousand times higher than that of photons, it is said that the former and the latter have different desorption mechanisms by irradiation. Although the mechanism of desorption is still unclear, several models such as Auger process and localization of multiple holes to a single bond have been proposed. In any case, the experiments of electron-induced desorption up to now have the purpose of confirming the phenomenon and understanding the mechanism, and whether or not high-speed etching processing at a practical level has been examined. The present invention is characterized in that electron induced desorption is remarkably enhanced by heating the semiconductor substrate to an appropriate temperature to enable high speed etching processing.

光誘起脱離現象を利用した半導体のエッチング加工につ
いてはすでに述べた通りであるが、本願発明による電子
誘起脱離を利用したエッチングでは集束した電子ビーム
径の数倍の精度での加工が可能となり、数nmサイズの
微細パタンを形成することができる。従って本願発明に
よれば、従来では極めて困難であった半導体量子細線構
造および量子箱構造を形成するに十分な微細エッチング
加工が可能となる。
Although the etching processing of the semiconductor using the photo-induced desorption phenomenon has been described above, the etching using the electron-induced desorption according to the present invention enables the processing with an accuracy of several times the focused electron beam diameter. A fine pattern with a size of several nm can be formed. Therefore, according to the present invention, it is possible to perform a fine etching process sufficient to form a semiconductor quantum wire structure and a quantum box structure, which has been extremely difficult in the past.

また、実際に量子細線および量子箱構造を形成するに
は、上述のエッチングによって得られた微細パタン上に
半導体薄膜や場合によっては誘電体膜を堆積させ、微細
パタンを完全に埋め込むことが必要である。その場合に
は、微細パタンとその上に堆積させる薄膜との界面の汚
染を極力抑えなければならない。なぜなら単に界面汚染
だけの問題でなく埋め込もうとする対象がnmスケール
の微細パタンであるので、数原子層程度の汚染物質層で
も微細パタンの形状そのものに変更をきたしてしまうか
らである。従って、当然ながら一度大気にさらした後
に、被加工半導体全体を数原子層分エッチングするよう
な方法は用いることができない。そこで、本願の第2の
発明では界面汚染の防止のため、エッチング後に試料を
大気にさらすことなくエッチングを行うのと同一容器内
において、またはエッチングを行う容器内からロードロ
ック機構により他の容器に移して薄膜堆積を行う。ま
た、エッチングによる微細パタンの埋め込みを均一かつ
完全にするため薄膜堆積には化学的気相堆積(CVD)
法を用いる。
Further, in order to actually form a quantum wire and a quantum box structure, it is necessary to deposit a semiconductor thin film or a dielectric film on the fine pattern obtained by the above-mentioned etching and completely fill the fine pattern. is there. In that case, it is necessary to suppress contamination of the interface between the fine pattern and the thin film to be deposited thereon as much as possible. This is because the target to be embedded is not only the problem of interface contamination but the fine pattern on the nm scale, and therefore the shape of the fine pattern itself may be changed even in a contaminant layer of about several atomic layers. Therefore, it is of course impossible to use a method of etching the entire semiconductor to be processed by several atomic layers after exposing it to the atmosphere once. Therefore, in the second invention of the present application, in order to prevent interface contamination, after the etching, the sample is not exposed to the atmosphere in the same container where the etching is performed, or the inside of the container where the etching is performed is changed to another container by a load lock mechanism. Transfer and perform thin film deposition. Further, chemical vapor deposition (CVD) is used for thin film deposition in order to uniformly and completely embed fine patterns by etching.
Use the method.

(実施例) 次に、本願発明の実施例について図面を参照しながら詳
細な説明を行う。
(Embodiment) Next, an embodiment of the present invention will be described in detail with reference to the drawings.

第1図は、本願の第1および第2の発明においてエッチ
ング加工およびCVDを行う装置の構成を模式的に示す
図である。本願の第1の発明は本願の第2の発明に用い
られるから、以下では本願の両発明の実施例を併せて説
明する。加工が施される半導体11(以下では半導体試料
と称する)はヒータ21の上に固定されチャンバ31の中に
配置される。電子ビーム41は電子銃42によって発生させ
られるが、その際はバルブ51を閉じた状態で排気ポンプ
32によりチャンバ31内を高真空に引く。シーケンサ43は
電子ビーム41のエネルギー,強度および走査を制御し、
また2次電子検出器44からの信号を処理して走査電子顕
微鏡像をモニタ45で観測するための機能を有する。電子
ビーム41の照射による半導体試料11の電子誘起脱離エッ
チングは、ヒータ21で半導体試料11を適当な温度に加熱
することによって生じる。エッチングによって微細パタ
ンを形成するには、先ず半導体試料11を加熱しない状態
で走査電子顕微鏡像を観測し、エッチングを行いたい場
所を決め、エッチング時の電子ビーム41の走査場所,エ
ネルギー,ビーム径,ビーム強度および走査速度をシー
ケンサ43によって設定する。続いて、半導体試料11を指
定する温度に加熱して設定した条件で電子ビーム41の照
射を行う。
FIG. 1 is a diagram schematically showing a configuration of an apparatus for performing etching processing and CVD in the first and second inventions of the present application. Since the first invention of the present application is used for the second invention of the present application, the embodiments of both inventions of the present application will be described below together. A semiconductor 11 to be processed (hereinafter referred to as a semiconductor sample) is fixed on a heater 21 and placed in a chamber 31. The electron beam 41 is generated by the electron gun 42, in which case the exhaust pump with the valve 51 closed.
The chamber 31 is evacuated to a high vacuum by 32. The sequencer 43 controls the energy, intensity and scanning of the electron beam 41,
It also has a function of processing a signal from the secondary electron detector 44 and observing a scanning electron microscope image on the monitor 45. The electron-induced desorption etching of the semiconductor sample 11 by the irradiation of the electron beam 41 occurs by heating the semiconductor sample 11 to an appropriate temperature with the heater 21. In order to form a fine pattern by etching, first, the scanning electron microscope image is observed without heating the semiconductor sample 11, the place where etching is desired is determined, the scanning place of the electron beam 41 at the time of etching, energy, beam diameter, The beam intensity and scanning speed are set by the sequencer 43. Subsequently, the semiconductor sample 11 is heated to a designated temperature and irradiated with the electron beam 41 under the set conditions.

次に、微細エッチング加工の終了した半導体試料11上に
CVDによって薄膜を堆積させるためには、電子ビーム
41の発生を停止させた状態で半導体試料11を適当な温度
に加熱し、バルブ51を開けて反応性ガス導入口52から薄
膜の原料となる反応性ガスをチャンバ31内に導入する。
この際、排気ポンプ32を動作させ、また反応性ガスの供
給量を制御することで、チャンバ31の内圧および薄膜の
堆積速度を制御することができる。
Next, in order to deposit a thin film by CVD on the semiconductor sample 11 on which the fine etching process has been completed, an electron beam is used.
With the generation of 41 stopped, the semiconductor sample 11 is heated to an appropriate temperature, the valve 51 is opened, and the reactive gas as the raw material of the thin film is introduced into the chamber 31 through the reactive gas inlet 52.
At this time, by operating the exhaust pump 32 and controlling the supply amount of the reactive gas, the internal pressure of the chamber 31 and the deposition rate of the thin film can be controlled.

第2図に量子井戸構造を有する半導体試料を電子ビーム
41によってエッチング加工する様子を模式的に示した。
矢印104は電子ビーム41の走査方向を示している。本図
(a)は適当な間隔で電子ビーム41を直線状に走査させ
ることにより単一の量子井戸層101とそれをはさむバリ
ア層102を細線形にエッチングする様子を表わしてい
る。一回の走査でエッチングされる幅,及び深さは半導
体試料の材質,電子ビーム41のエネルギー,ビーム径,
ビーム強度,および走査速度によって決まる。第2図
(b)は同図(a)の細線形エッチングパタン103の垂
直方向に電子ビーム41を走査することによって箱形エッ
チングパタン105が形成される様子を表わしている。
The semiconductor sample having the quantum well structure is shown in FIG.
41 schematically shows the etching process.
The arrow 104 indicates the scanning direction of the electron beam 41. This figure (a) shows a state in which the single quantum well layer 101 and the barrier layer 102 sandwiching the single quantum well layer 101 are finely etched by linearly scanning the electron beam 41 at appropriate intervals. The width and depth etched by one scan are the material of the semiconductor sample, the energy of the electron beam 41, the beam diameter,
It depends on the beam intensity and scanning speed. FIG. 2B shows how the box-shaped etching pattern 105 is formed by scanning the electron beam 41 in the vertical direction of the fine linear etching pattern 103 of FIG.

第3図(a),(b)はそれぞれ、第2図(a),
(b)に示した細線形エッチングパタン103および箱形
エッチングパタン105を、バリア層102と同組成の薄膜を
堆積させて埋め込み、量子細線201と量子箱202構造を形
成した様子を模式的に示している。電子ビームによるエ
ッチングの深さが数十nmのオーダならば、CVDによ
って数百nm厚に薄膜を堆積させることでエッチングパ
タンは完全に埋め込まれ、また薄膜堆積終了後の表面も
ほぼ完全に平坦になる。
3 (a) and 3 (b) are respectively FIG. 2 (a) and
The thin linear etching pattern 103 and the box-shaped etching pattern 105 shown in (b) are deposited by embedding a thin film having the same composition as the barrier layer 102 to form a quantum wire 201 and a quantum box 202 structure. ing. If the depth of etching by electron beam is on the order of tens of nm, the etching pattern is completely filled by depositing a thin film to a thickness of several hundreds nm by CVD, and the surface after the thin film deposition is almost completely flat. Become.

本実施例では、半導体試料11として無ドーピングの(10
0)面に切り出したβ型硫化亜鉛(ZnS)基板上に、10n
m厚の無ドーピングセレン化亜鉛(ZnSe)量子井戸層と
さらにその上に10nm厚の無ドーピングZnS層をエピタ
キシャル成長させたものを用いた。エッチング加工を行
う際には、10-8Torr以下の真空度において電子ビーム41
を、エネルギー25keV,ビーム径10nm,ビーム電流100
pAとなるようにして、300℃に加熱した半導体試料11上
を10μm/sの速度で走査させた。この条件により、エッ
チング深さエッチング幅とも30nmの加工を行うことが
できた。電子ビーム41を40nmの間隔で平行に走査させ
ることにより10nm幅,30nm高の細線形エッチングパ
タン103が得られた。またこの細線形エッチングパタン1
03に垂直方向に電子ビーム41を40nmの間隔で平行に走
査させることによって上面の一辺が10nm,高さ30nm
の箱形エッチングパタン105が得られた。これらのエッ
チングは、10μm×10μmの面積にわたって行った。
In the present embodiment, as the semiconductor sample 11, undoped (10
10n on a β-type zinc sulfide (ZnS) substrate cut out on the (0) plane
An undoped zinc selenide (ZnSe) quantum well layer having a thickness of m and an undoped ZnS layer having a thickness of 10 nm epitaxially grown thereon were used. When performing the etching process, the electron beam 41 should be applied at a vacuum degree of 10 -8 Torr or less.
Energy 25keV, beam diameter 10nm, beam current 100
The semiconductor sample 11 heated to 300 ° C. was scanned at a speed of 10 μm / s so as to obtain pA. Under these conditions, processing with an etching depth and an etching width of 30 nm could be performed. By scanning the electron beam 41 in parallel at intervals of 40 nm, a fine linear etching pattern 103 having a width of 10 nm and a height of 30 nm was obtained. Also this fine linear etching pattern 1
By scanning the electron beam 41 in a direction perpendicular to 03 in parallel with an interval of 40 nm, one side of the upper surface is 10 nm and the height is 30 nm.
A box-shaped etching pattern 105 was obtained. These etchings were performed over an area of 10 μm × 10 μm.

エッチングパタンの埋め込みは、エッチング加工後の半
導体試料11を400℃に加熱したまま、ZnS薄膜をCVDさ
せることによって行った。電子ビーム41の照射の停止
後、ただちにバルブ51を開けて反応性ガス導入口52から
ジメチル亜鉛(DMZn)と硫化水素(H2S)をモル比1:1
0でチャンバ31内に供給し、全圧力が10-2Torrとなるよ
うに流量を制御した。この条件でZnS薄膜の成長速度は3
00nm/hourであったが、実施例では500nmの厚みまで
成長を行った。
The embedding of the etching pattern was performed by CVD of the ZnS thin film while the semiconductor sample 11 after etching was heated to 400 ° C. Immediately after the irradiation of the electron beam 41 was stopped, the valve 51 was opened and dimethylzinc (DMZn) and hydrogen sulfide (H 2 S) were introduced through the reactive gas inlet 52 at a molar ratio of 1: 1.
It was supplied into the chamber 31 at 0, and the flow rate was controlled so that the total pressure was 10 -2 Torr. Under this condition, the growth rate of ZnS thin film is 3
Although it was 00 nm / hour, in the example, it was grown to a thickness of 500 nm.

以上の手続きにより製作したサンプル内に期待どおり量
子細線201、または量子箱202が形成されていることを確
認するため、低温フォトルミネッセンスを用いてエキシ
トン発光のピーク位置について調べた。サンプルを6.5k
まで冷却し、Arイオンレーザから得られる360nm付近
の約100μwの紫外レーザ光を10μm径に集光してサン
プルに照射した。ルミネッセンスは集光した後に、分光
器を通し光電子増倍管によって受光した。測定の結果、
量子細線および量子箱を形成していない量子井戸部分に
おけるエキシトンによるルミネッセンスは、そのピーク
位置が2.75eVにあることが分った。これに対し、細線パ
タンを設けた部分のフォトルミネッセンスのエキシトン
ピークは約2.7eVのエネルギー位置にあり、また細線パ
タンの幅の減少とともにエキシトンピークは低エネルギ
ー側に移動することが分った。また箱形パタンを設けた
部分のフォトルミネッセンスのエキシトンピークは約2.
6eVのエネルギー位置にあり、この場合も箱形のサイズ
の減少とともにエキシトンピークが低エネルギー側に顕
著に移動することが分った。
In order to confirm that the quantum wire 201 or the quantum box 202 was formed as expected in the sample manufactured by the above procedure, the peak position of exciton emission was examined using low temperature photoluminescence. 6.5k sample
Then, the sample was irradiated with an ultraviolet laser beam of about 100 μw in the vicinity of 360 nm obtained from an Ar ion laser, condensed to a diameter of 10 μm. Luminescence was collected and then received by a photomultiplier through a spectroscope. As a result of the measurement,
The luminescence due to excitons in the quantum well portion where the quantum wire and the quantum box are not formed has been found to have a peak position at 2.75 eV. On the other hand, the photoluminescence exciton peak of the portion where the fine line pattern was provided was at an energy position of about 2.7 eV, and it was found that the exciton peak moved to the low energy side as the width of the fine line pattern decreased. The exciton peak of photoluminescence in the box-shaped pattern is about 2.
It is located at the energy position of 6 eV, and in this case as well, it was found that the exciton peak moved significantly to the low energy side as the box size decreased.

以上のフォトルミネッセンス スピクトルのエキシトン
ピーク位置変化は量子閉じ込め効果の増加によるエキシ
トン束縛エネルギーの増加によるものであり、量子細線
あるいは量子箱の形成されていることを示す一つの徴候
と解釈される。
The change in exciton peak position of the photoluminescence spictol is due to the increase in exciton binding energy due to the increase in quantum confinement effect, which is interpreted as a sign that a quantum wire or quantum box is formed.

また、フォトルミネッセンスのかわりに光吸収スペクト
ルの測定を行ったところ、同様なエキシトンピーク位置
変化の傾向の他に、エキシトンピークの高エネルギー側
の吸収スペクトル形状が、量子井戸構造の場合エネルギ
ーに殆どよらないフラットなスペクトル形状を示すのに
比べ、細線及び箱形構造の場合、高エネルギー側程吸収
が減少し、かつ細線幅や箱のサイズの減少とともにより
顕著な減少を示すことが確認された。この現象も、量子
細線及び量子箱の形成の一つの徴候と解釈される。
Moreover, when the photoabsorption spectrum was measured instead of photoluminescence, the absorption spectrum shape on the high-energy side of the exciton peak was almost the same as the energy in the case of the quantum well structure, in addition to the similar tendency of the exciton peak position change. It was confirmed that in the case of the fine line and the box-shaped structure, the absorption decreased toward the high energy side and showed a more remarkable decrease with the decrease of the fine line width and the size of the box, as compared with the case where the fine line and the box-shaped structure did not show. This phenomenon is also interpreted as a sign of the formation of quantum wires and boxes.

上述の実施例においては、ZnSe/ZnSの量子細線,量子箱
を形成するために、ZnSe/ZnSの量子井戸サンプルをエッ
チングし、さらにZnSのCVDを行った。しかし、本願
発明はこの材料系に限定されずII−VI族,I−VII族の
多くの種類の半導体材料に対して広範に適用することが
できる。各材料ごとに所望のエッチングを行うために
は、電子ビームのエネルギー,強度,ビーム径,走査速
度を適切に選べば良い。エッチング加工のサイズについ
ても、前述の実施例では電子ビーム径を10nmとして30
nm幅のエッチングを行ったが、電子ビーム径はサブn
mまで小さくできることから、より微細化が可能なこと
は明らかである。また、CVDによって堆積させる薄膜
についても、供給するガスの種類を変えることで異なっ
た種類の薄膜を堆積させることができるのは言うまでも
ない。さらに、前に述べた実施例においては、エッチン
グ後の試料の表面汚染を防止するため、エッチングとC
VDと同一チャンバ内で行ったが、CVDは、エッチン
グ後にロードロック機構によって試料を他のチャンバに
移してから行っても良い。
In the above-described embodiment, in order to form the ZnSe / ZnS quantum wires and quantum boxes, the ZnSe / ZnS quantum well sample was etched, and further ZnS CVD was performed. However, the present invention is not limited to this material system and can be widely applied to many kinds of semiconductor materials of II-VI group and I-VII group. In order to perform desired etching for each material, the electron beam energy, intensity, beam diameter, and scanning speed may be appropriately selected. Regarding the size of the etching process, in the above-mentioned embodiment, the electron beam diameter was set to 10 nm and
Although the etching with a width of nm is performed, the electron beam diameter is sub-n
Since it can be made as small as m, it is clear that further miniaturization is possible. It is needless to say that different types of thin films deposited by CVD can be deposited by changing the type of gas supplied. Further, in the above-described embodiment, in order to prevent surface contamination of the sample after etching, etching and C
Although performed in the same chamber as the VD, the CVD may be performed after the sample is transferred to another chamber by the load lock mechanism after etching.

(発明の効果) 以上に述べたように、本願発明を用いれば非常に簡単な
プロセスでnmスケールでの半導体の微細エッチング加
工を行うことが可能となり、さらにエッチング加工後の
微細埋め込み構造を形成することが可能となる。これに
より従来に比べ飛躍的に特性の改善されたデバイスや全
く新しい半導体デバイスの提供が可能となる。
(Effects of the Invention) As described above, by using the present invention, it becomes possible to perform fine etching processing of a semiconductor on a nm scale by a very simple process, and further form a fine embedded structure after etching processing. It becomes possible. As a result, it becomes possible to provide devices with dramatically improved characteristics and semiconductor devices that are completely new compared to conventional ones.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本願の第1および第2の発明におけるエッチ
ング加工およびCVDを行うための装置の構成を模式的
に示す図である。また、第2図は、量子井戸構造を有す
る半導体試料に本願の第1の発明を適用して電子ビーム
によって細線状または箱状にエッチング加工する様子を
模式的に示す図である。さらに、第3図は、電子ビーム
によるエッチング加工後の半導体試料上に本願の第2の
発明におけるCVDによって半導体薄膜を堆積させて形
成した半導体量子細線および量子箱構造を示す模式図で
ある。 11……半導体試料、21……ヒータ、31……チャンバ、32
……排気ポンプ、41……電子ビーム、42……電子銃、43
……シーケンサ、45……モニタ、51……バルブ、52……
反応性ガス導入口、101……量子井戸層、102……バリア
層、103……細線形エッチングパタン、104……電子ビー
ムの走査方向、105……箱形エッチングパタン、201……
量子細線、202……量子箱。
FIG. 1 is a diagram schematically showing a configuration of an apparatus for performing etching processing and CVD in the first and second inventions of the present application. Further, FIG. 2 is a diagram schematically showing a state where a semiconductor sample having a quantum well structure is applied with the first invention of the present application and is etched into a fine line shape or a box shape by an electron beam. Furthermore, FIG. 3 is a schematic diagram showing a semiconductor quantum wire and a quantum box structure formed by depositing a semiconductor thin film by the CVD according to the second invention of the present application on a semiconductor sample after being etched by an electron beam. 11 …… Semiconductor sample, 21 …… Heater, 31 …… Chamber, 32
...... Exhaust pump, 41 …… Electron beam, 42 …… Electron gun, 43
…… Sequencer, 45 …… Monitor, 51 …… Valve, 52 ……
Reactive gas inlet, 101 ... Quantum well layer, 102 ... Barrier layer, 103 ... Fine linear etching pattern, 104 ... Electron beam scanning direction, 105 ... Box-shaped etching pattern, 201 ...
Quantum wire, 202 ... Quantum box.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】真空中において200℃以上に加熱した半導
体に集束電子ビームを照射することにより照射部を直接
エッチングすることを特徴とする半導体微細加工方法。
1. A semiconductor microfabrication method, which comprises directly irradiating a irradiated portion with a focused electron beam to irradiate a semiconductor heated in a vacuum at 200 ° C. or higher.
【請求項2】真空中において半導体に集束電子ビームを
照射することにより電子誘起脱離を利用して照射部を直
接エッチングした後に、該半導体を一度も大気に触れさ
せることなく該半導体上に化学的気相堆積法により薄膜
を形成することを特徴とする半導体微細埋込構造形成方
法。
2. A semiconductor is chemically etched on a semiconductor without exposing the semiconductor to the atmosphere even after directly exposing the irradiated portion by utilizing electron-induced desorption by irradiating the semiconductor with a focused electron beam in a vacuum. A method for forming a semiconductor fine embedded structure, which comprises forming a thin film by dynamic vapor deposition.
JP3300087A 1987-02-16 1987-02-16 Semiconductor fine processing method and semiconductor fine embedded structure forming method Expired - Lifetime JPH0628256B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3300087A JPH0628256B2 (en) 1987-02-16 1987-02-16 Semiconductor fine processing method and semiconductor fine embedded structure forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3300087A JPH0628256B2 (en) 1987-02-16 1987-02-16 Semiconductor fine processing method and semiconductor fine embedded structure forming method

Publications (2)

Publication Number Publication Date
JPS63199429A JPS63199429A (en) 1988-08-17
JPH0628256B2 true JPH0628256B2 (en) 1994-04-13

Family

ID=12374578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3300087A Expired - Lifetime JPH0628256B2 (en) 1987-02-16 1987-02-16 Semiconductor fine processing method and semiconductor fine embedded structure forming method

Country Status (1)

Country Link
JP (1) JPH0628256B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02183527A (en) * 1989-01-10 1990-07-18 Hikari Gijutsu Kenkyu Kaihatsu Kk Semiconductor etching method and machining device for semiconductor
JP2004330793A (en) * 2000-05-22 2004-11-25 Seiko Epson Corp Method for removing fluororesin in fine hole and apparatus for removing the same
US6923525B2 (en) 2000-05-22 2005-08-02 Seiko Epson Corporation Head member ink repellence treating method and treating device

Also Published As

Publication number Publication date
JPS63199429A (en) 1988-08-17

Similar Documents

Publication Publication Date Title
EP0286181A2 (en) A method of manufacturing a semiconductor device having a layered structure
JPH09102596A (en) Manufacture of quantum dot and quantum dot apparatus
KR100384892B1 (en) Fabrication method of erbium-doped silicon nano-dots
Fujita et al. Nanofabrication using selective thermal desorption of SiO2/Si induced by electron beams
EP0399470B1 (en) Method for growing thin film by beam deposition
JPH0628256B2 (en) Semiconductor fine processing method and semiconductor fine embedded structure forming method
KR20090007965A (en) Nanoparticle layer and nanoparticle capacitor, flash memory comprising the same, and preparation methods thereof
JP3341387B2 (en) Method for manufacturing microstructured material, apparatus for manufacturing the same, and light emitting device having microstructure
Miyata et al. Nanometer-scale Si-selective epitaxial growth using an ultrathin SiO 2 mask
Gaevski et al. Two-dimensional photonic crystal fabrication using fullerene films
Avasthi Nanostructuring by energetic ion beams
JPH05238880A (en) Method for epitaxial growth
JP2912214B2 (en) Surface treatment method for semiconductor substrate, surface treatment apparatus, and method for manufacturing semiconductor device
US5134091A (en) Quantum effective device and process for its production
US5132247A (en) Quantum effective device and process for its production
JP2694625B2 (en) Method for etching compound semiconductor substrate and method for manufacturing the same
JP2714920B2 (en) Apparatus and method for manufacturing semiconductor thin film
JP2883918B2 (en) Compound semiconductor pattern formation method
JP3572580B2 (en) Nitrogen-implanted C60 fullerene thin film and method for producing the same
JP3382971B2 (en) Method of forming quantum wire and quantum box
JP2891114B2 (en) Semiconductor pattern formation method
JPS6245107A (en) Formation of semiconductor thin-film
JPH01128446A (en) Formation of thin film
JP2972845B2 (en) Semiconductor microstructure forming method
JP3799438B2 (en) Manufacturing method of semiconductor oxide film