JPH0627902A - Circuit for driving display device - Google Patents

Circuit for driving display device

Info

Publication number
JPH0627902A
JPH0627902A JP18378492A JP18378492A JPH0627902A JP H0627902 A JPH0627902 A JP H0627902A JP 18378492 A JP18378492 A JP 18378492A JP 18378492 A JP18378492 A JP 18378492A JP H0627902 A JPH0627902 A JP H0627902A
Authority
JP
Japan
Prior art keywords
row
signal
electrodes
drive circuit
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18378492A
Other languages
Japanese (ja)
Inventor
Manabu Tanaka
学 田中
Koji Kumada
浩二 熊田
Katsuya Mizukata
勝哉 水方
Takafumi Kawaguchi
登史 川口
Hideki Yakushigawa
英樹 薬師川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP18378492A priority Critical patent/JPH0627902A/en
Publication of JPH0627902A publication Critical patent/JPH0627902A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain the driving circuit of a display device capable of preventing orientation inversion phenomenon in liquid crystal molecules by preventing an unstable display signal from being held between a pixel electrode and a counter electrode after the power source is turned ON. CONSTITUTION:Plural pixel electrodes 12 arranged in matrix, plural switching elements 13, plural column electrodes 14, and plural row electrodes 15 are provided on the surface of a light-translucent substrate 11 constituting the display device. Once a control circuit 18 outputs pulses as the signal Lout for a specific time after the power source is turned ON, D-type flip-flops D1-Dn of a row electrode driving circuit 17 are set and H signals are outputted as scanning signals G1-Gn to the respective row electrodes to turn ON the respective switching elements 13.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電圧の印加によって光
学的性質が変化する液晶などの材料を用いた表示装置の
駆動回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive circuit of a display device using a material such as liquid crystal whose optical properties are changed by applying a voltage.

【0002】[0002]

【従来の技術】液晶を用いた表示装置は、たとえば図5
の断面図に示すように、表面にマトリクス状に配置され
た絵素電極62、列電極63、行電極(図示せず)など
の電極および配向膜64が形成された透光性基板61
と、表面に対向電極67および配向膜68が形成された
透光性基板66とが一定間隔で対向しており、その間に
液晶65を封止部材69で封入することによって構成さ
れている。
2. Description of the Related Art A display device using liquid crystal is shown in FIG.
As shown in the cross-sectional view of FIG. 1, the translucent substrate 61 on which electrodes such as picture element electrodes 62, column electrodes 63, row electrodes (not shown) and an alignment film 64 arranged in a matrix are formed on the surface.
And a translucent substrate 66 having a counter electrode 67 and an alignment film 68 formed on the surface thereof face each other at regular intervals, and a liquid crystal 65 is sealed between them by a sealing member 69.

【0003】図6は、従来の表示装置の駆動回路の一例
を示すブロック図である。表示装置を構成する透光性基
板61の表面には、マトリクス状に配置された複数の絵
素電極62と、絵素電極62への印加電圧を制御する複
数の薄膜トランジスタ(TFT)などのスイッチング素
子70と、スイッチング素子70に表示信号を伝達する
複数の列電極63と、スイッチング素子70を選択駆動
するための走査信号を伝達する複数の行電極71とが設
けられている。列電極駆動回路73は、同期信号SYN
Cなどに同期して動作する制御回路74によって制御さ
れ、主としてシフトレジスタ回路、サンプルホールド回
路などで構成され、各列電極63に接続されている。行
電極駆動回路72は、同様に制御回路74によって制御
され、主としてシフトレジスタ回路などから構成され、
各行電極71に接続されている。
FIG. 6 is a block diagram showing an example of a drive circuit of a conventional display device. A plurality of picture element electrodes 62 arranged in a matrix and a plurality of switching elements such as thin film transistors (TFTs) for controlling a voltage applied to the picture element electrodes 62 are provided on a surface of a transparent substrate 61 which constitutes a display device. 70, a plurality of column electrodes 63 for transmitting a display signal to the switching element 70, and a plurality of row electrodes 71 for transmitting a scanning signal for selectively driving the switching element 70. The column electrode drive circuit 73 uses the synchronization signal SYN.
It is controlled by a control circuit 74 that operates in synchronization with C and the like, and is mainly composed of a shift register circuit, a sample hold circuit, etc., and connected to each column electrode 63. The row electrode drive circuit 72 is similarly controlled by the control circuit 74 and is mainly composed of a shift register circuit or the like,
It is connected to each row electrode 71.

【0004】以下、絵素電極62のマトリクス駆動の動
作について、図7に示すタイミングチャートを参照しな
がら説明する。まず、期間A1において、行電極駆動回
路72がパルス状の走査信号G1を第1番目の行電極7
1へ出力する(走査信号がハイレベルとなる)ととも
に、列電極駆動回路73が表示信号Sx(xは1からn
までの自然数。なお、nは自然数。以下同じ)を各列電
極63へ出力すると、第1行目の各スイッチング素子7
0が導通状態となって、第1行目の各絵素電極62に表
示信号Sxが印加される。すると、図5において、第1
行目の各絵素電極62と対向電極67との間に存在する
液晶65に、表示信号Sxに応じた電圧v1〜vnが印
加され、第1行目の走査線上における画像が表示され
る。
The matrix driving operation of the pixel electrodes 62 will be described below with reference to the timing chart shown in FIG. First, in the period A1, the row electrode drive circuit 72 outputs the pulsed scanning signal G1 to the first row electrode 7
1 (scan signal becomes high level) and the column electrode drive circuit 73 causes the display signal Sx (x is 1 to n).
Up to a natural number. Note that n is a natural number. (Hereinafter the same) is output to each column electrode 63, each switching element 7 in the first row is output.
0 becomes conductive, and the display signal Sx is applied to each pixel electrode 62 in the first row. Then, in FIG. 5, the first
The voltages v1 to vn according to the display signal Sx are applied to the liquid crystal 65 existing between each pixel electrode 62 in the row and the counter electrode 67, and the image on the scanning line in the first row is displayed.

【0005】次に、期間A2において、行電極駆動回路
72がパルス状の走査信号G2を第2番目の行電極71
に出力するとともに、列電極駆動回路73が各列電極6
3へ表示信号Sxを出力すると、第2行目の各スイッチ
ング素子70が導通状態となって、第2行目の各絵素電
極62に表示信号Sxが印加される。すると、図5にお
いて、第2行目の各絵素電極62と対向電極67との間
に存在する液晶65に表示信号Sxに応じた電圧v1〜
vnが印加され、第2行目の走査線上における画像が表
示される。
Next, in the period A2, the row electrode drive circuit 72 outputs the pulsed scanning signal G2 to the second row electrode 71.
And the column electrode drive circuit 73 outputs to each column electrode 6
When the display signal Sx is output to 3, the switching elements 70 in the second row are rendered conductive, and the display signal Sx is applied to the pixel electrodes 62 in the second row. Then, in FIG. 5, the voltage v1 corresponding to the display signal Sx is applied to the liquid crystal 65 existing between each pixel electrode 62 on the second row and the counter electrode 67.
vn is applied, and the image on the scanning line in the second row is displayed.

【0006】以下、期間A3から期間Anまで前述と同
様な動作を行うことによって、第3行目の走査線から第
n行目の走査線における画像が表示され、第1回目の垂
直走査が終わる。
Thereafter, by performing the same operation as that described above from the period A3 to the period An, the image from the scanning line of the third row to the scanning line of the nth row is displayed, and the first vertical scanning ends. .

【0007】次に、期間B1において、前述した期間A
1内の動作を同様に、行電極駆動回路72がパルス状の
走査信号G1を第1番目の行電極71へ出力するととも
に、列電極駆動回路73が第1回目の垂直走査における
表示信号に対して逆極性となる表示信号Sxを各列電極
63へ出力すると、第1行目の各スイッチング素子70
が導通状態となって、第1行目の各絵素電極62に表示
信号Sxが印加される。すると、図5において、第1行
目の各絵素電極62と対向電極67との間に存在する液
晶65に表示信号Sxに応じた電圧−v1〜−vnが印
加され、第1行目の走査線上における画像が表示され
る。
Next, in the period B1, the above-mentioned period A
Similarly to the operation in 1, the row electrode drive circuit 72 outputs the pulsed scanning signal G1 to the first row electrode 71, and the column electrode drive circuit 73 responds to the display signal in the first vertical scanning. When the display signal Sx having the opposite polarity is output to each column electrode 63, each switching element 70 of the first row is output.
Becomes conductive and the display signal Sx is applied to each pixel electrode 62 in the first row. Then, in FIG. 5, the voltages −v1 to −vn corresponding to the display signal Sx are applied to the liquid crystal 65 existing between each pixel electrode 62 on the first row and the counter electrode 67, and the liquid crystal 65 on the first row is applied. The image on the scan line is displayed.

【0008】次に、期間B2においても同様に、行電極
駆動回路72がパルス状の走査信号G2を第2番目の行
電極71に出力するとともに、列電極駆動回路73が第
1回目の垂直走査における表示信号Sxに対して逆極性
となる表示信号Sxを各列電極63へ出力すると、第2
行目の各スイッチング素子70が導通状態となって、第
2行目の各絵素電極62に表示信号Sxが印加される。
すると、図5において、第2行目の各絵素電極62と対
向電極67との間に存在する液晶65に表示信号Sxに
応じた電圧−v1〜−vnが印加され、第2行目の走査
線上における画像が表示される。
Next, in the period B2, similarly, the row electrode drive circuit 72 outputs the pulsed scanning signal G2 to the second row electrode 71, and the column electrode drive circuit 73 also performs the first vertical scanning. When a display signal Sx having a polarity opposite to that of the display signal Sx in FIG.
Each of the switching elements 70 in the row becomes conductive, and the display signal Sx is applied to each of the picture element electrodes 62 in the second row.
Then, in FIG. 5, the voltages -v1 to -vn corresponding to the display signal Sx are applied to the liquid crystal 65 existing between each pixel electrode 62 of the second row and the counter electrode 67, and the liquid crystal 65 of the second row is applied. The image on the scan line is displayed.

【0009】以下、期間B3から期間Bnまで前述と同
様な動作を行うことによって、第3行目の走査線から第
n行目の走査線における画像が表示され、第2回目の垂
直走査が終わる。
Thereafter, by performing the same operation as described above from the period B3 to the period Bn, the image on the scanning line from the third scanning line to the nth scanning line is displayed, and the second vertical scanning is completed. .

【0010】このように、垂直走査周期毎に極性が切換
わる表示信号Sxを、各絵素電極62へ印加する垂直走
査の繰返しによって、1枚の画像表示を行うとともに、
表示信号Sxの時間平均値を0V近傍に抑えることによ
って、電気化学反応による液晶の劣化を防いでいる。
In this way, by repeating the vertical scanning in which the display signal Sx whose polarity is switched every vertical scanning period is applied to each pixel electrode 62, one image is displayed and
By suppressing the time average value of the display signal Sx near 0 V, deterioration of the liquid crystal due to an electrochemical reaction is prevented.

【0011】このようなマトリクス駆動の動作におい
て、たとえば第1行目の絵素電極62に注目すると、図
7(6)に示すように、第1回目の垂直走査における期
間A1中に印加された電圧v1が、期間A2から期間A
nまで対向電極67との間に形成される静電容量によっ
て保持される一方、次の第2回目の垂直走査における期
間B1中に印加された電圧−v1が、期間B2から期間
Bnまで該静電容量によって保持される。他の絵素電極
62についても同様に、行電極71によって選択駆動さ
れる期間に印加された電圧は、残りの走査期間中、該静
電容量によって保持される。
In such a matrix driving operation, paying attention to the pixel electrodes 62 on the first row, for example, as shown in FIG. 7 (6), the voltage is applied during the period A1 in the first vertical scanning. The voltage v1 changes from the period A2 to the period A
n is held by the electrostatic capacitance formed between the counter electrode 67 and the counter electrode 67, while the voltage −v1 applied during the period B1 in the next second vertical scan is maintained from the period B2 to the period Bn. It is held by the capacitance. Similarly, for the other pixel electrodes 62, the voltage applied during the period in which the row electrodes 71 are selectively driven is held by the capacitance during the rest of the scanning period.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、電源投
入時から一定時間、制御回路74の動作が不安定となっ
て、このとき行電極駆動回路72が予定しない走査信号
Gy(yは1からnまでの自然数。以下同じ)を各行電
極71に出力するとともに、列電極駆動回路73が不安
定な表示信号Sxを出力することがある。そのため、各
絵素電極62に通常動作における表示信号Sxと比べ
て、時間平均値が0V近傍でない直流成分が重畳された
電圧が印加され、この直流成分が長時間、たとえば数十
μsecにわたって液晶65に保持されると、電気化学
反応による劣化が生じ、表示装置の寿命が短くなる傾向
にある。
However, the operation of the control circuit 74 becomes unstable for a certain period of time after the power is turned on, and at this time, the scanning signal Gy (y is from 1 to n) not planned by the row electrode drive circuit 72. The same may be output to each row electrode 71, and the column electrode drive circuit 73 may output an unstable display signal Sx. Therefore, as compared with the display signal Sx in the normal operation, a voltage in which a DC component whose time average value is not near 0 V is superimposed is applied to each pixel electrode 62, and this DC component is applied to the liquid crystal 65 for a long time, for example, several tens of μsec. When held at, the deterioration due to the electrochemical reaction occurs, and the life of the display device tends to be shortened.

【0013】さらに、電源投入直後の不安定動作時にお
いて、列電極駆動回路73が不安定な表示信号Sxを各
列電極63に出力する場合、遮断状態にあるスイッチン
グ素子70に接続された絵素電極62と列電極63との
間に電位差が発生して、基板61の表面に対して平行な
電界が印加されるため、その領域における液晶分子の傾
きが1つの表示絵素中で不均一になる配向反転現象が生
じ、その領域の画質が劣化するという課題がある。一
度、配向反転現象が生じると、正常動作中に液晶分子の
傾きを最大にする電圧を印加することによって、全体の
傾きを揃えない限り解消できない。
Further, when the column electrode drive circuit 73 outputs an unstable display signal Sx to each column electrode 63 during unstable operation immediately after power-on, a pixel connected to the switching element 70 in the cutoff state. Since a potential difference is generated between the electrodes 62 and the column electrodes 63 and an electric field parallel to the surface of the substrate 61 is applied, the tilt of the liquid crystal molecules in that region becomes uneven in one display pixel. However, there is a problem in that the image quality in that region deteriorates. Once the orientation inversion phenomenon occurs, it cannot be eliminated by applying a voltage that maximizes the inclination of the liquid crystal molecules during normal operation unless the entire inclination is aligned.

【0014】本発明の目的は、前述した課題を解決する
ため、電源投入後に、各絵素電極と対向電極との間に不
安定な表示信号が保持されることを防止して、液晶分子
の配向反転現象を防ぐことができる表示装置の駆動回路
を提供することである。
In order to solve the above-mentioned problems, an object of the present invention is to prevent an unstable display signal from being held between each pixel electrode and a counter electrode after power is turned on, and to prevent liquid crystal molecules from being held. It is an object of the present invention to provide a drive circuit of a display device capable of preventing the orientation reversal phenomenon.

【0015】[0015]

【課題を解決するための手段】本発明は、マトリクス状
に配置された複数の絵素電極と、前記絵素電極への印加
電圧を制御する複数のスイッチング素子と、前記スイッ
チング素子に表示信号を伝達する複数の列電極と、前記
スイッチング素子を選択駆動するための走査信号を伝達
する複数の行電極とを有する表示装置に対して、前記列
電極を順次駆動する列電極駆動回路および前記行電極を
順次駆動する行電極駆動回路を備えた表示装置の駆動回
路において、電源投入時から所定時間、前記行電極駆動
回路が、前記スイッチング素子を導通状態にすることを
特徴とする表示装置の駆動回路である。
According to the present invention, a plurality of picture element electrodes arranged in a matrix form, a plurality of switching elements for controlling a voltage applied to the picture element electrodes, and a display signal to the switching elements. For a display device having a plurality of column electrodes for transmitting and a plurality of row electrodes for transmitting a scanning signal for selectively driving the switching element, a column electrode drive circuit and a row electrode for sequentially driving the column electrodes In a drive circuit of a display device including a row electrode drive circuit for sequentially driving the display device, the row electrode drive circuit brings the switching element into a conductive state for a predetermined time after power is turned on. Is.

【0016】[0016]

【作用】本発明に従えば、行電極駆動回路が、電源投入
時から所定時間、絵素電極への印加電圧を制御するスイ
ッチング素子を導通状態にすることによって、絵素電極
と列電極との間の電位差がほぼ0Vになるため、表示装
置の基板表面に対して平行な電界が印加されなくなり、
液晶分子の傾きの不均一を解消することができる。
According to the present invention, the row electrode drive circuit brings the switching element for controlling the voltage applied to the pixel electrode into a conductive state for a predetermined time after the power is turned on, whereby the pixel electrode and the column electrode are connected. Since the potential difference between them is almost 0 V, an electric field parallel to the substrate surface of the display device is not applied,
It is possible to eliminate the unevenness of the tilt of the liquid crystal molecules.

【0017】[0017]

【実施例】図1は、本発明の一実施例である表示装置の
駆動回路を示すブロック図である。表示装置を構成する
透光性基板11の表面には、マトリクス状に配置された
複数の絵素電極12と、絵素電極12への印加電圧を制
御する複数の薄膜トランジスタ(TFT)などのスイッ
チング素子13と、スイッチング素子13に表示信号を
伝達する複数の列電極14と、スイッチング素子13を
選択駆動するための走査信号を伝達する複数の行電極1
5とが設けられている。
1 is a block diagram showing a drive circuit of a display device according to an embodiment of the present invention. A plurality of picture element electrodes 12 arranged in a matrix and a plurality of switching elements such as thin film transistors (TFTs) for controlling a voltage applied to the picture element electrodes 12 are provided on the surface of a light-transmissive substrate 11 which constitutes a display device. 13, a plurality of column electrodes 14 for transmitting a display signal to the switching element 13, and a plurality of row electrodes 1 for transmitting a scanning signal for selectively driving the switching element 13.
And 5 are provided.

【0018】列電極駆動回路16は、同期信号SYNC
などに同期して動作する制御回路18によって制御さ
れ、主としてシフトレジスタ回路やサンプルホールド回
路などで構成され、各列電極14に接続されている。行
電極駆動回路17は、同様に制御回路18によって制御
され、主としてD型フリップフロップD1〜Dnからな
るシフトレジスタ回路およびバッファC1〜Cnなどで
構成され、各行電極15に接続されている。
The column electrode drive circuit 16 uses the synchronization signal SYNC.
It is controlled by the control circuit 18 that operates in synchronization with the above, and is mainly composed of a shift register circuit, a sample hold circuit, and the like, and is connected to each column electrode 14. The row electrode drive circuit 17 is also controlled by the control circuit 18, and is mainly configured by a shift register circuit including D-type flip-flops D1 to Dn and buffers C1 to Cn, and connected to each row electrode 15.

【0019】制御回路18からの信号CLSは各D型フ
リップフロップD1〜DnのCK端子に入力され、信号
Loutは各D型フリップフロップD1〜DnのS端子
に入力され、信号SPSは各D型フリップフロップD1
のD端子に入力されるとともに、D型フリップフロップ
D1のQ端子の出力は、次のD型フリップフロップD2
のD端子およびバッファC1の入力端子に入力され、順
次D型フリップフロップD3〜DnのD端子およびバッ
ファC2〜Cnの入力端子に入力される。
The signal CLS from the control circuit 18 is input to the CK terminals of the D-type flip-flops D1 to Dn, the signal Lout is input to the S terminals of the D-type flip-flops D1 to Dn, and the signal SPS is the D-type. Flip-flop D1
Of the D-type flip-flop D1 and the output of the Q-type terminal of the D-type flip-flop D1.
, And the input terminal of the buffer C1, and are sequentially input to the D terminals of the D-type flip-flops D3 to Dn and the input terminals of the buffers C2 to Cn.

【0020】電源投入時から長時間経過した場合の通常
動作における各絵素電極のマトリクス駆動の動作は、図
5および図6において説明した動作と同じであるため、
その説明を省略する。
The matrix driving operation of each pixel electrode in the normal operation when a long time has passed since the power was turned on is the same as the operation described in FIGS. 5 and 6.
The description is omitted.

【0021】次に、電源投入時から所定時間までの動作
について、図2に示すタイミングチャートを参照しなが
ら説明する。安定化電源回路などの電源回路30から行
電極駆動回路17、列電極駆動回路16、制御回路18
に供給される供給電圧PSは、スイッチ41の動作によ
り外部電源40と接続される電源投入時から、所定電圧
まで立上がる。制御回路18は、信号Loutとして供
給電圧PSが所定電圧に安定した時点から一定時間T、
たとえば130μsec、H(ハイレベル)を出力する
ことによって、行電極駆動回路17のD型フリップフロ
ップD1〜DnがセットされてQ端子からHを出力する
ため、バッファC1〜Cnが各行電極15に出力する走
査信号G1〜GnもHとなり、各スイッチング素子13
が導通状態となる。
Next, the operation from power-on to a predetermined time will be described with reference to the timing chart shown in FIG. From the power supply circuit 30 such as the stabilized power supply circuit to the row electrode drive circuit 17, the column electrode drive circuit 16, the control circuit 18
The supply voltage PS supplied to the voltage rises to a predetermined voltage when the power source is connected to the external power source 40 by the operation of the switch 41. The control circuit 18 outputs the signal Lout for a predetermined time T from the time when the supply voltage PS stabilizes at a predetermined voltage,
For example, by outputting H (high level) for 130 μsec, the D-type flip-flops D1 to Dn of the row electrode driving circuit 17 are set and H is output from the Q terminal, so that the buffers C1 to Cn output to each row electrode 15. The scanning signals G1 to Gn also become H, and each switching element 13
Becomes conductive.

【0022】一方、列電極駆動回路16が、電源投入時
から所定時間まで不安定な表示信号S1〜Sm出力する
と、前述のように各スイッチング素子13が導通状態と
なっているため、各絵素電極12に一定の電圧が印加さ
れるが、絵素電極12との間の電位差はスイッチング素
子13のオン抵抗による電圧降下分だけとなって、ほぼ
0Vとなり、基板11の表面に対して平行な電界が発生
しなくなり液晶分子の配向反転現象を防ぐことが可能と
なる。
On the other hand, when the column electrode drive circuit 16 outputs the unstable display signals S1 to Sm from the time when the power is turned on to the predetermined time, since the respective switching elements 13 are in the conductive state as described above, the respective picture elements are turned on. Although a constant voltage is applied to the electrode 12, the potential difference between the pixel electrode 12 and the pixel electrode 12 is almost 0 V due to only the voltage drop due to the ON resistance of the switching element 13, which is parallel to the surface of the substrate 11. The electric field is not generated, and it becomes possible to prevent the alignment reversal phenomenon of the liquid crystal molecules.

【0023】次に、制御回路18が信号Loutとして
Hを出力する一定時間Tの経過後L(ローレベル)を出
力する。なお、一定時間Tは、制御回路18などの表示
装置の周辺回路の動作が、電源投入時の不安定な状態か
ら安定な状態へ移行するのに必要な時間を考慮して定め
られ、上記130μsecに限定されるものではない。
Next, the control circuit 18 outputs L (low level) after the elapse of a certain time T during which H is output as the signal Lout. The fixed time T is determined in consideration of the time required for the operation of the peripheral circuits of the display device such as the control circuit 18 to shift from the unstable state when the power is turned on to the stable state. It is not limited to.

【0024】次に、時刻t1において、信号Loutが
Lになると、D型フリップフロップD1〜Dnからなる
シフトレジスタが動作可能な状態となり、スタートパル
ス信号SPSがD型フリップフロップD1のD端子に入
力され、CK端子に入力されるクロック信号CLSの立
上がり時におけるD端子のレベルがラッチされ、端子Q
からバッファC1を介して信号G1としてHを引続き出
力する。
Next, at time t1, when the signal Lout becomes L, the shift register including the D-type flip-flops D1 to Dn becomes operable, and the start pulse signal SPS is input to the D terminal of the D-type flip-flop D1. The level of the D terminal at the rising edge of the clock signal CLS input to the CK terminal is latched,
To H as a signal G1 through the buffer C1.

【0025】次のクロック信号CLSの立上がり時t3
には、スタートパルス信号SPSがLであるため、信号
G1がLに反転する。さらに、次のクロック信号CLS
の立上がり時t4には、D型フリップフロップD2のD
端子のレベルがLであるため、その端子Qからバッファ
C2を介して信号G2としてLを出力する。以下、同様
に、走査信号G3〜Gnが、クロック信号CLSに同期
して順番にHからLに反転して、電源投入時から一定時
間、導通状態となっていた各スイッチング素子13が、
順次遮断状態となる。
When the next clock signal CLS rises t3
Since the start pulse signal SPS is L, the signal G1 is inverted to L. In addition, the next clock signal CLS
At the rising edge t4 of the D-type flip-flop D2,
Since the level of the terminal is L, the terminal Q outputs L as the signal G2 via the buffer C2. Hereinafter, similarly, the scanning signals G3 to Gn are sequentially inverted from H to L in synchronization with the clock signal CLS, and each switching element 13 that has been in a conductive state for a certain period after the power is turned on,
It will be in the shut-off state in sequence.

【0026】こうして、列電極駆動回路16や行電極駆
動回路17などの周辺回路の動作が安定した状態に移行
した後、各絵素電極12に安定した正規の信号が入力さ
れ、正常な動作を行うことになる。なお、垂直走査周期
は、約1/30秒または1/60秒であって、しかも列
電極駆動回路16の出力信号S1〜Smの極性は垂直周
期毎に極性が反転されるため、液晶には極性が偏った電
圧が長時間にわたって保持されないことになり、電気化
学反応による劣化を防ぐことができる。
In this way, after the operation of the peripheral circuits such as the column electrode drive circuit 16 and the row electrode drive circuit 17 shifts to a stable state, a stable regular signal is input to each picture element electrode 12 for normal operation. Will be done. The vertical scanning cycle is about 1/30 seconds or 1/60 seconds, and the polarities of the output signals S1 to Sm of the column electrode drive circuit 16 are inverted every vertical cycle. A voltage with a biased polarity is not retained for a long time, and deterioration due to an electrochemical reaction can be prevented.

【0027】図3は、図1に示した制御回路18のう
ち、電源投入時からパルス巾Tの信号Loutを出力す
るパルス発生回路20の一例を示す回路図である。パル
ス発生回路20は、2段のシフトレジスタを構成する2
つのD型フリップフロップ22,23と、D型フリップ
フロップ23の/Q端子(以下、「/」は負論理を示
す。)と接続されるラッチ回路24,25と、バッファ
21,26とからなり、発振回路33は同期信号SYN
Cに同期したクロック信号FRを出力して、D型フリッ
プフロップ22のCK端子に入力されるとともに、表示
装置の電源回路30の供給電圧PSは、抵抗31とコン
デンサ32との積分回路を介して、信号Linとしてバ
ッファ21に入力されて2値化処理が施され、D型フリ
ップフロップ22,23の/R端子およびラッチ回路2
4,25の一方に入力される。
FIG. 3 is a circuit diagram showing an example of the pulse generation circuit 20 of the control circuit 18 shown in FIG. 1, which outputs the signal Lout having the pulse width T from the time when the power is turned on. The pulse generation circuit 20 is a two-stage shift register.
Two D-type flip-flops 22 and 23, latch circuits 24 and 25 connected to the / Q terminal of the D-type flip-flop 23 (hereinafter, "/" indicates negative logic), and buffers 21 and 26. , The oscillation circuit 33 uses the synchronization signal SYN.
The clock signal FR synchronized with C is output and input to the CK terminal of the D-type flip-flop 22, and the supply voltage PS of the power supply circuit 30 of the display device is passed through the integrating circuit of the resistor 31 and the capacitor 32. , The signal Lin is input to the buffer 21 and binarized, and the / R terminals of the D-type flip-flops 22 and 23 and the latch circuit 2 are inputted.
It is input to one of 4, 4 and 25.

【0028】以下、この動作について図4のタイミング
チャートを参照しながら説明する。スイッチ41が導通
して電源回路30から周辺回路への電源供給が開始する
電源投入時から、供給電圧PSは速やかに一定電圧に安
定化するが、信号Linは抵抗31とコンデンサ32の
積分回路によって徐々に立上がり、バッファ21の入力
閾値より低い期間W、たとえば約47msecの間は、
信号L1はLであるため、D型フリップフロップ22,
23はリセット状態となって、信号L2,L3はHとな
るとともに、ラッチ回路24,25の出力はHとなって
信号LoutはHとなる。
This operation will be described below with reference to the timing chart of FIG. The supply voltage PS is quickly stabilized to a constant voltage when the power is turned on when the switch 41 is turned on to start supplying power from the power supply circuit 30 to the peripheral circuits. During the period W that rises gradually and is lower than the input threshold value of the buffer 21, for example, about 47 msec,
Since the signal L1 is L, the D-type flip-flop 22,
23 is in the reset state, the signals L2 and L3 are H, and the outputs of the latch circuits 24 and 25 are H, and the signal Lout is H.

【0029】信号Linが、バッファ21の入力閾値を
超える期間Wの後は、信号L1がHになってD型フリッ
プフロップ22,23のリセット状態が解除される。
After the period W when the signal Lin exceeds the input threshold value of the buffer 21, the signal L1 becomes H and the reset state of the D-type flip-flops 22 and 23 is released.

【0030】一方、たとえば周期66.6msecのク
ロック信号FRがD型フリップフロップのCK端子に入
力され、期間Wの経過後、第1回目の立上がり時t11
に、/Q端子の出力、すなわち信号L2がLに反転す
る。次に、クロック信号FRの第2回目の立上がり時t
12に、Lである信号L2をD端子から取込んで再び信
号L2がHに反転するとともに、直前までHであったD
型フリップフロップ23の/Q端子の出力が、すなわち
信号L3をD端子から取込んで、信号L3がLに反転す
る。信号L3がLになると、ラッチ回路24,25の出
力がLに反転して、バッファ26を介して信号Lout
として出力される。
On the other hand, for example, a clock signal FR having a period of 66.6 msec is input to the CK terminal of the D-type flip-flop, and after the lapse of the period W, the first rising time t11.
Then, the output of the / Q terminal, that is, the signal L2 is inverted to L. Next, when the clock signal FR rises for the second time t
In FIG. 12, the signal L2, which is L, is taken in from the D terminal, the signal L2 is inverted to H again, and the signal L2 which has been H until just before D
The output of the / Q terminal of the type flip-flop 23, that is, the signal L3 is taken in from the D terminal, and the signal L3 is inverted to L. When the signal L3 becomes L, the outputs of the latch circuits 24 and 25 are inverted to L, and the signal Lout is output via the buffer 26.
Is output as.

【0031】このように、抵抗31およびコンデンサ3
2の時定数とバッファ21の入力閾値で決まる期間W、
たとえば47msecと、クロック信号FRの一周期
分、たとえば66.6msecとの合計以上の期間、信
号LoutのレベルがHに保持されて、図1中の行電極
駆動回路17を構成するD型フリップフロップD1〜D
nのS端子に入力される。
Thus, the resistor 31 and the capacitor 3
The period W determined by the time constant of 2 and the input threshold of the buffer 21,
For example, the level of signal Lout is held at H for a total period of 47 msec and one cycle of clock signal FR, for example, 66.6 msec or more, and the D-type flip-flop forming row electrode drive circuit 17 in FIG. 1 is held. D1-D
It is input to the S terminal of n.

【0032】[0032]

【発明の効果】以上詳説したように、本発明によれば、
行電極駆動回路が電源投入時から所定時間、絵素電極へ
の印加電圧を制御するスイッチング素子を導通状態にす
ることによって、絵素電極と列電極との間の電位差がほ
ぼ0Vとなるため、表示装置の基板表面に対して平行な
電界が印加されなくなり、液晶分子の傾きが不均一とな
るいわゆる配向反転現象を防ぐことが可能となって、高
品質の画像を表示することができる。
As described in detail above, according to the present invention,
When the row electrode drive circuit turns on the switching element that controls the voltage applied to the pixel electrode for a predetermined time after the power is turned on, the potential difference between the pixel electrode and the column electrode becomes approximately 0V, An electric field parallel to the substrate surface of the display device is not applied, so that it is possible to prevent a so-called orientation inversion phenomenon in which the tilt of the liquid crystal molecules becomes nonuniform, and a high quality image can be displayed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例である表示装置の駆動回路を
示すブロック図である。
FIG. 1 is a block diagram showing a drive circuit of a display device according to an embodiment of the present invention.

【図2】図1に示した駆動回路の動作を示すタイミング
チャートである。
FIG. 2 is a timing chart showing the operation of the drive circuit shown in FIG.

【図3】図1に示した制御回路18の中のパルス発生回
路20の一例を示す回路図である。
3 is a circuit diagram showing an example of a pulse generation circuit 20 in the control circuit 18 shown in FIG.

【図4】図3に示すパルス発生回路20の動作を示すタ
イミングチャートである。
FIG. 4 is a timing chart showing an operation of the pulse generation circuit 20 shown in FIG.

【図5】液晶を用いた表示装置の一例を示す断面図であ
る。
FIG. 5 is a cross-sectional view showing an example of a display device using liquid crystal.

【図6】従来の表示装置の駆動回路の一例を示すブロッ
ク図である。
FIG. 6 is a block diagram showing an example of a drive circuit of a conventional display device.

【図7】図6の表示装置の駆動回路の動作を説明するタ
イミングチャートである。
7 is a timing chart illustrating the operation of the drive circuit of the display device of FIG.

【符号の説明】[Explanation of symbols]

11 透光性基板 12 絵素電極 13 スイッチング素子 14 行電極 15 列電極 16 列電極駆動回路 17 行電極駆動回路 18 制御回路 20 パルス発生回路 21,26 バッファ 22,23 D型フリップフロップ 24,25 ラッチ回路 30 電源回路 31 抵抗 32 コンデンサ 33 発振回路 40 外部電源 41 スイッチ 11 translucent substrate 12 picture element electrode 13 switching element 14 row electrode 15 column electrode 16 column electrode drive circuit 17 row electrode drive circuit 18 control circuit 20 pulse generation circuit 21, 26 buffer 22, 23 D-type flip-flop 24, 25 latch Circuit 30 Power supply circuit 31 Resistance 32 Capacitor 33 Oscillation circuit 40 External power supply 41 Switch

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川口 登史 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 薬師川 英樹 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Toshifumi Kawaguchi 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Inside Sharp Corporation (72) Inventor Hideki Yakushigawa 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Within Sharp Corporation

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 マトリクス状に配置された複数の絵素電
極と、 前記絵素電極への印加電圧を制御する複数のスイッチン
グ素子と、 前記スイッチング素子に表示信号を伝達する複数の列電
極と、 前記スイッチング素子を選択駆動するための走査信号を
伝達する複数の行電極とを有する表示装置に対して、 前記列電極を順次駆動する列電極駆動回路および前記行
電極を順次駆動する行電極駆動回路を備えた表示装置の
駆動回路において、 電源投入時から所定時間、前記行電極駆動回路が、前記
スイッチング素子を導通状態にすることを特徴とする表
示装置の駆動回路。
1. A plurality of picture element electrodes arranged in a matrix, a plurality of switching elements for controlling a voltage applied to the picture element electrodes, and a plurality of column electrodes for transmitting a display signal to the switching elements, A column electrode drive circuit for sequentially driving the column electrodes and a row electrode drive circuit for sequentially driving the row electrodes for a display device having a plurality of row electrodes for transmitting scanning signals for selectively driving the switching elements A drive circuit of a display device comprising: a drive circuit of the display device, wherein the row electrode drive circuit brings the switching element into a conductive state for a predetermined time after power is turned on.
JP18378492A 1992-07-10 1992-07-10 Circuit for driving display device Pending JPH0627902A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18378492A JPH0627902A (en) 1992-07-10 1992-07-10 Circuit for driving display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18378492A JPH0627902A (en) 1992-07-10 1992-07-10 Circuit for driving display device

Publications (1)

Publication Number Publication Date
JPH0627902A true JPH0627902A (en) 1994-02-04

Family

ID=16141880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18378492A Pending JPH0627902A (en) 1992-07-10 1992-07-10 Circuit for driving display device

Country Status (1)

Country Link
JP (1) JPH0627902A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006085555A1 (en) * 2005-02-10 2006-08-17 Sharp Kabushiki Kaisha Drive circuit and drive method for liquid crystal device
US7733317B2 (en) 2004-02-02 2010-06-08 Ricoh Company, Ltd. Image display apparatus and alternative current drive method
US8559053B2 (en) 2010-03-24 2013-10-15 Ricoh Company, Limited Optical scanning device and image forming device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7733317B2 (en) 2004-02-02 2010-06-08 Ricoh Company, Ltd. Image display apparatus and alternative current drive method
WO2006085555A1 (en) * 2005-02-10 2006-08-17 Sharp Kabushiki Kaisha Drive circuit and drive method for liquid crystal device
JPWO2006085555A1 (en) * 2005-02-10 2008-06-26 シャープ株式会社 Driving circuit and driving method for liquid crystal display device
US8120563B2 (en) 2005-02-10 2012-02-21 Sharp Kabushiki Kaisha LCD device and drive circuit for discharging pixels in a stepwise manner during a display on sequence
US8559053B2 (en) 2010-03-24 2013-10-15 Ricoh Company, Limited Optical scanning device and image forming device

Similar Documents

Publication Publication Date Title
KR100477624B1 (en) Liquid crystal display control circuit
TWI423228B (en) Driving method for liquid crystal display monitor and related device
JPH063647A (en) Drive method for active matrix type liquid crystal display device
JP2007530999A (en) Display unit
JP4158658B2 (en) Display driver and electro-optical device
KR20080052406A (en) Liquid crystal device, active matrix substrate, and electronic apparatus
JP2948682B2 (en) Display device drive circuit
JP2001134229A (en) Driving method of display and circuit therefor
US20070211005A1 (en) Gamma voltage generator
US7145581B2 (en) Selectively updating pulse width modulated waveforms while driving pixels
JPH06337657A (en) Liquid crystal display device
US6121945A (en) Liquid crystal display device
KR100995627B1 (en) shift register circuit
JPH0627902A (en) Circuit for driving display device
KR100825094B1 (en) Liquid crystal display device and a driving method thereof
JP3900256B2 (en) Liquid crystal drive device and liquid crystal display device
JP2002358050A (en) Liquid crystal driving device
JP2005250034A (en) Electrooptical device, driving method of electrooptical device and electronic appliance
US5642126A (en) Driving circuit for driving a display apparatus and a method for the same
JP2013519105A (en) Method for writing an image on a liquid crystal display
JP2004287163A (en) Display system, data driver and display driving method
JP3436680B2 (en) Display device drive circuit
JPS6341829A (en) Liquid crystal display device
EP0599622B1 (en) A driving circuit for driving a display apparatus and a method for the same
JP3549127B2 (en) Liquid crystal display