JPH06276463A - Pdp display device - Google Patents

Pdp display device

Info

Publication number
JPH06276463A
JPH06276463A JP5063632A JP6363293A JPH06276463A JP H06276463 A JPH06276463 A JP H06276463A JP 5063632 A JP5063632 A JP 5063632A JP 6363293 A JP6363293 A JP 6363293A JP H06276463 A JPH06276463 A JP H06276463A
Authority
JP
Japan
Prior art keywords
data
frame memory
frame
conversion
video data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5063632A
Other languages
Japanese (ja)
Inventor
Eizo Nishimura
栄三 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP5063632A priority Critical patent/JPH06276463A/en
Publication of JPH06276463A publication Critical patent/JPH06276463A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To use a frame memory required for picture element number conversion and a video data storage frame memory provided to the display device using a plasma display panel(PDP) in common. CONSTITUTION:The display device is provided with a 1st frame memory 4 storing video data as data for each frame, a conversion matrix 5 converting a picture element number of the data for each frame into a required picture element number, a 2nd frame memory 6 storing picture data whose picture element number is converted from the conversion matrix 5 as data for each frame to read out the data for each line, and a picture element number conversion control section 7 controlling the 1st frame memory and the 2nd memory and the conversion matrix to allow them to convert the picture element number into the required picture element number, and number of picture elements of the video data for each frame stored in the 1st frame memory 4 is converted into a required picture element number and it is read from the 2nd frame memory 6.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、PDP(プラズマディ
スプレイパネル)を使用したディスプレイ装置に設ける
映像データ蓄積用フレームメモリと、画素数変換に要す
るフレームメモリとを共用のメモリとしたPDPディス
プレイ装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PDP display device in which a frame memory for storing image data provided in a display device using a PDP (plasma display panel) and a frame memory required for pixel number conversion are shared. .

【0002】[0002]

【従来の技術】図3は従来におけるPDPディスプレイ
装置本体31と画素数変換器(以下、「ピクセルコンバー
タ」という)32との関係についての概念を示した図であ
る。図示のようにPDPディスプレイ装置本体31では、
フレームメモリ1aを設け、該PDP1bを駆動する前に映
像信号の1フレーム分データを一旦該フレームメモリ1a
に蓄積し、その後PDPドライブ時に1ライン分のデー
タを1度に読み出し、PDP1bに送出して表示する。一
方、前記PDPディスプレイ装置本体とは別個独立のピ
クセルコンバータ32においては画素数変換(以下、「ピ
クセルコンバート」という)前の映像信号の1フレーム
分データを蓄積するフレームメモリ2aと、同変換後のデ
ータを蓄積するフレームメモリ2bとを設け、所定のピク
セルコンバートを行う。そして、該ピクセルコンバータ
32によるピクセルコンバート後のデータが前記PDPデ
ィスプレイ装置本体の入力信号となる。上述の3つのメ
モリは同種類のものである。
2. Description of the Related Art FIG. 3 is a view showing the concept of the relationship between a conventional PDP display device body 31 and a pixel number converter (hereinafter referred to as "pixel converter") 32. As shown in the figure, in the PDP display device main body 31,
A frame memory 1a is provided, and data for one frame of a video signal is temporarily stored in the frame memory 1a before driving the PDP 1b.
Then, the data for one line is read out at one time when the PDP is driven and sent to the PDP 1b for display. On the other hand, in the pixel converter 32, which is independent of the PDP display device main body, a frame memory 2a for accumulating data for one frame of a video signal before pixel number conversion (hereinafter referred to as "pixel conversion") and a pixel memory after the same conversion. A frame memory 2b for accumulating data is provided to perform a predetermined pixel conversion. And the pixel converter
The data after the pixel conversion by 32 becomes an input signal of the PDP display device main body. The three memories mentioned above are of the same type.

【0003】[0003]

【発明が解決しようとする課題】従って、従来(図3)
においては同種類のフレームメモリを別個独立に3つ必
要としていた。本発明は、映像データ蓄積用とピクセル
コンバータ用の各フレームメモリを共用し、映像データ
蓄積とピクセルコンバートとを1装置内で処理すること
によりフレームメモリ数を削減するようにしたPDPデ
ィスプレイ装置を提供することを目的とする。
Therefore, according to the conventional method (FIG. 3)
Requires three independent frame memories of the same type. The present invention provides a PDP display device in which each frame memory for video data storage and pixel converter is shared, and the number of frame memories is reduced by processing video data storage and pixel conversion in one device. The purpose is to do.

【0004】[0004]

【課題を解決するための手段】本発明は、映像データを
フレーム毎のデータとして蓄積する第1のフレームメモ
リと、前記フレーム毎のデータの画素数を所要の画素数
に変換する変換マトリックスと、前記変換マトリックス
よりの画素数が変換された映像データをフレーム毎のデ
ータとして蓄積し、ラインごとに読み出される第2のフ
レームメモリと、前記第1のフレームメモリと第2のフ
レームメモリおよび変換マトリックスを制御して所要画
素数に変換なさしめる画素数変換制御部とを備え、前記
第1のフレームメモリに蓄積するフレーム毎の映像デー
タの画素数を、所要の画素数に変換して前記第2のフレ
ームメモリより読み出すようにしたPDPディスプレイ
装置を提供するものである。
According to the present invention, there is provided a first frame memory for storing video data as data for each frame, and a conversion matrix for converting the number of pixels of the data for each frame into a required number of pixels. The second frame memory, which stores the video data in which the number of pixels is converted from the conversion matrix as data for each frame and is read for each line, the first frame memory, the second frame memory, and the conversion matrix A pixel number conversion control unit that controls and converts the pixel number into a required number of pixels, and converts the number of pixels of the video data for each frame to be stored in the first frame memory into a required number of pixels. The present invention provides a PDP display device which can be read from a frame memory.

【0005】[0005]

【作用】第1のフレームメモリに映像データを蓄積後、
変換マトリックスおよび画素数変換制御部により所要の
画素数に変換し、第2のフレームメモリに蓄積する。第
2のフレームメモリに蓄積されたデータが1ラインごと
読み出され、PDPに送出する。
After the video data is stored in the first frame memory,
The conversion matrix and the pixel number conversion control unit convert the pixel number to a required number and store it in the second frame memory. The data stored in the second frame memory is read line by line and sent to the PDP.

【0006】[0006]

【実施例】以下、図面に基づいて本発明によるPDPデ
ィスプレイ装置を説明する。図1は本発明によるPDP
ディスプレイ装置の一実施例を示す要部ブロック図、図
2はピクセルコンバートの説明図である。図1におい
て、1は入力されるRGB映像データ(3原色映像デー
タ)等に対し所定の処理を行うカラーコントローラ、2
はRGB映像データ等をデータ書き込みコントローラ3
に送出するデータコントローラ、3はデータコントロー
ラ2よりのデータを第1のフレームメモリ4に書き込む
データ書き込みコントローラ、4はRGB映像データを
フレームごとにメモリ(蓄積)する第1のフレームメモ
リ、5はフレームごとの映像データの画素数を変換する
変換マトリックス、6は変換マトリックス5よりの映像
データをフレームごとにメモリ(蓄積)する第2のフレ
ームメモリ、7は第1および第2ののフレームメモリと
変換マトリックス5とを制御して所定の画素数変換を行
わしめる画素数変換(ピクセルコンバート)制御部、8
は第2のフレームメモリ6に書き込まれたデータを1ラ
イン分づつ読み出すデータ読み出しコントローラ、9は
第1および第2のフレームメモリを制御するメモリコン
トローラ、10はデータ読み出しコントローラ8よりの1
ライン分ごとのデータをプラズマディスプレイパネル11
に送出するドライバコントローラ、11はプラズマディス
プレイパネル(PDP)である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A PDP display device according to the present invention will be described below with reference to the drawings. FIG. 1 shows a PDP according to the present invention.
FIG. 2 is a block diagram of a main part showing an embodiment of a display device, and FIG. 2 is an explanatory diagram of pixel conversion. In FIG. 1, reference numeral 1 is a color controller for performing a predetermined process on input RGB video data (three primary color video data), etc.
Is a controller 3 for writing RGB image data and the like
Data controller 3 for sending data from the data controller 2 to the first frame memory 4, 4 is a first frame memory for storing (accumulating) RGB video data for each frame, and 5 is a frame A conversion matrix for converting the number of pixels of the video data for each frame, 6 is a second frame memory for storing (accumulating) the video data from the conversion matrix 5 for each frame, and 7 is a conversion between the first and second frame memories. A pixel number conversion (pixel conversion) control unit for controlling the matrix 5 and performing a predetermined pixel number conversion;
Is a data read controller for reading the data written in the second frame memory 6 line by line, 9 is a memory controller for controlling the first and second frame memories, and 10 is a data read controller 1
Plasma display panel with data for each line 11
Is a plasma display panel (PDP).

【0007】次に、本発明の動作について説明する。カ
ラーコントローラ1にはディジタルサンプリングされた
RGB映像データ(例:各8ビットデータ)の他、垂直
同期(VSYNC )、水平同期(HSYNC )、クロック(CLK
)、ブランキング(BLNK)等の各ディジタルデータが
入力する。カラーコントローラ1は、この入力した映像
データに対し、ブライト、コントラストおよび色バラン
スの補正等の所定の信号処理を行う。前記処理後の映像
データはデータコントローラ2を介してデータ書き込み
コントローラ3に送られ、該コントローラ3によりタイ
ミング等を制御され第1のフレームメモリ4に書き込ま
れる。第1のフレームメモリ4に書き込んだ映像データ
は次のようにしてピクセルコンバートを行う。以下、図
2を併用して具体的方法例を説明する。いま、フレーム
ごとの映像データの画素数を1024×768 (ドット)と
し、これを640 ×480 (ドット)の画素数の映像データ
にピクセルコンバートする場合、縦横を5/8に圧縮す
ればよいことになる。この圧縮をディジタル的に行うた
めに2次元フィルタを用い、以下のように行う。
Next, the operation of the present invention will be described. In addition to digitally sampled RGB video data (eg, 8-bit data), the color controller 1 also has vertical synchronization (VSYNC), horizontal synchronization (HSYNC), clock (CLK
), Blanking (BLNK) and other digital data are input. The color controller 1 performs predetermined signal processing such as correction of brightness, contrast and color balance on the input video data. The processed video data is sent to the data write controller 3 via the data controller 2, the timing and the like are controlled by the controller 3, and the video data is written to the first frame memory 4. The video data written in the first frame memory 4 is subjected to pixel conversion as follows. Hereinafter, a specific method example will be described with reference to FIG. Now, if the number of pixels of video data for each frame is 1024 x 768 (dots) and this is pixel-converted into video data with the number of pixels of 640 x 480 (dots), it is only necessary to compress the height and width to 5/8. become. A two-dimensional filter is used to perform this compression digitally, and is performed as follows.

【0008】先ず、1024×768 (ドット)の映像データ
を8×8ドットのブロックに細分する(図2Aイ)。こ
れにより横方向に128 、縦方向に96のブロックができ
る。この様子を図2(A)に示す。この1ブロックづつ
を5×5ドットのブロック(図2Bロ)に変換するある
重み付けをした2つのマトリックスを用いてピクセルコ
ンバートを行う(変換マトリックス5)。即ち、8×8
ドットのブロックを5×5ドットのブロックへの変換を
縦・横のブロックの積(128 ×96)である12,288回 繰
り返せば640 ×480 (ドット)の画素数からなる映像デ
ータに変換することができる。この変換の制御をするも
のがピクセルコンバート制御部である。ピクセルコンバ
ート後の様子を図2(B)に示す。ピクセルコンバート
後の映像データは第2のフレームメモリ6へ書き込む。
第2のフレームメモリ6へ書き込まれたデータはデータ
読み出しコントローラ8によって読み出され、そのデー
タはドライバコントローラ10へ送られる。該コントロー
ラ8は送られてきた1ライン分の映像データを、映像デ
ータD1、駆動データD2およびスキャンデータD3としてP
DP8に送り、PDP8はこれらデータに基づき映像表
示を行う。
First, video data of 1024 × 768 (dots) is subdivided into blocks of 8 × 8 dots (FIG. 2A). This creates 128 blocks horizontally and 96 blocks vertically. This state is shown in FIG. Pixel conversion is performed by using two weighted matrices for converting each block into a block of 5 × 5 dots (B in FIG. 2B) (conversion matrix 5). That is, 8 × 8
If a block of dots is converted to a block of 5 × 5 dots and it is repeated 12,288 times, which is the product of vertical and horizontal blocks (128 × 96), it can be converted to video data consisting of 640 × 480 (dots) pixels. it can. The pixel conversion control unit controls this conversion. The state after the pixel conversion is shown in FIG. The video data after the pixel conversion is written in the second frame memory 6.
The data written in the second frame memory 6 is read by the data read controller 8 and the data is sent to the driver controller 10. The controller 8 uses the sent one line of video data as the video data D1, drive data D2 and scan data D3.
The data is sent to the DP8, and the PDP8 displays an image based on these data.

【0009】[0009]

【発明の効果】以上説明したように本発明によれば、映
像データ蓄積用フレームメモリ及び画素数変換(ピクセ
ルコンバータ)に要するフレームメモリを共用化するこ
とができ、1装置内で映像データの蓄積とピクセルコン
バートの処理が可能となる。また、この共用化によりメ
モリ使用数が減るので回路構成が単純になり、コストダ
ウンが図れる。さらに、前述のように、ピクセルコンバ
ータを別個独立とした場合に対し、DA変換やAD変換
処理の回数が少なくなるので、該変換処理による画質劣
化を防止し、画質向上を図ることができる。
As described above, according to the present invention, the frame memory for storing image data and the frame memory required for pixel number conversion (pixel converter) can be shared, and the image data can be stored in one device. And pixel conversion processing becomes possible. Moreover, since the number of memories used is reduced by this sharing, the circuit configuration is simplified and the cost can be reduced. Further, as described above, the number of times of DA conversion and AD conversion processing is reduced as compared with the case where the pixel converters are independent, so that it is possible to prevent image quality deterioration due to the conversion processing and improve image quality.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるPDPディスプレイ装置の一実施
例を示す要部ブロック図である。
FIG. 1 is a block diagram of an essential part showing an embodiment of a PDP display device according to the present invention.

【図2】ピクセルコンバートの説明図である。FIG. 2 is an explanatory diagram of pixel conversion.

【図3】従来の画素数変換器とPDPディスプレイ装置
本体との関係を示す概念図である。
FIG. 3 is a conceptual diagram showing a relationship between a conventional pixel number converter and a PDP display device body.

【符号の説明】[Explanation of symbols]

1 カラーコントローラ 2 データコントローラ 3 データ書き込みコントローラ 4 第1のフレームメモリ 5 変換マトリックス 6 第2のフレームメモリ 7 ピクセルコンバート制御部 8 データ読み出しコントローラ 9 メモリコントローラ 10 ドライバコントローラ 11 プラズマディスプレイパネル(PDP) 1 Color Controller 2 Data Controller 3 Data Write Controller 4 First Frame Memory 5 Conversion Matrix 6 Second Frame Memory 7 Pixel Conversion Controller 8 Data Readout Controller 9 Memory Controller 10 Driver Controller 11 Plasma Display Panel (PDP)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 映像データをフレーム毎のデータとして
蓄積する第1のフレームメモリと、前記フレーム毎のデ
ータの画素数を所要の画素数に変換する変換マトリック
スと、前記変換マトリックスよりの画素数が変換された
映像データをフレーム毎のデータとして蓄積し、ライン
ごとに読み出される第2のフレームメモリと、前記第1
のフレームメモリと第2のフレームメモリおよび変換マ
トリックスを制御して所要画素数に変換なさしめる画素
数変換制御部とを備え、前記第1のフレームメモリに蓄
積するフレーム毎の映像データの画素数を、所要の画素
数に変換して前記第2のフレームメモリより読み出すよ
うにしたことを特徴とするPDP(プラズマディスプレ
イパネル)ディスプレイ装置。
1. A first frame memory for accumulating video data as data for each frame, a conversion matrix for converting the number of pixels of the data for each frame into a required number of pixels, and a number of pixels from the conversion matrix. A second frame memory that stores the converted video data as data for each frame and is read for each line;
And a second frame memory and a pixel number conversion control unit for controlling the conversion matrix to convert the number of pixels to a required number of pixels, and the number of pixels of video data for each frame accumulated in the first frame memory A PDP (plasma display panel) display device, characterized in that it is converted into a required number of pixels and read from the second frame memory.
JP5063632A 1993-03-23 1993-03-23 Pdp display device Pending JPH06276463A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5063632A JPH06276463A (en) 1993-03-23 1993-03-23 Pdp display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5063632A JPH06276463A (en) 1993-03-23 1993-03-23 Pdp display device

Publications (1)

Publication Number Publication Date
JPH06276463A true JPH06276463A (en) 1994-09-30

Family

ID=13234924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5063632A Pending JPH06276463A (en) 1993-03-23 1993-03-23 Pdp display device

Country Status (1)

Country Link
JP (1) JPH06276463A (en)

Similar Documents

Publication Publication Date Title
US5977946A (en) Multi-window apparatus
US8558841B2 (en) Register configuration control device, register configuration control method, and program for implementing the method
EP0708553B1 (en) Ferroelectric liquid crystal display control apparatus and method
CN1196627A (en) Image recording and reproduction apparatus
US20050225525A1 (en) LCD overdrive with data compression for reducing memory bandwidth
JP4647280B2 (en) Display device
US7023413B1 (en) Memory controller and liquid crystal display apparatus using the same
US7411630B2 (en) Apparatus and method for transposing data in the display system using the optical modulator
JPH07240891A (en) Digital memory for display device using space light modulator
JPH11282437A (en) Interface device of liquid-crystal display panel
JPH06276463A (en) Pdp display device
EP0319684A3 (en) Display system for color image quantization
JP3853819B2 (en) Control device for matrix display
JPH1166289A (en) Image signal processing circuit
JPH0411281A (en) Simple matrix system liquid crystal display device
JP4788158B2 (en) Display panel driving device, display panel driving method, and digital camera
JP2902978B2 (en) LED display device and image display method thereof
JPH06350918A (en) Still picture processing method
JPH1185139A (en) Display picture transforming device
KR19980078716A (en) Scaling Method and Device of Image Data
KR100256498B1 (en) Frame buffer control device in a d-ram interface of pdp television
KR100217253B1 (en) The encoding apparatus using general memory
JPH02288478A (en) Television picture display device
JPH04213970A (en) Image pickup device
JPH05328031A (en) Picture reader