JPH06276050A - Group delay equalizer and filter - Google Patents

Group delay equalizer and filter

Info

Publication number
JPH06276050A
JPH06276050A JP8420793A JP8420793A JPH06276050A JP H06276050 A JPH06276050 A JP H06276050A JP 8420793 A JP8420793 A JP 8420793A JP 8420793 A JP8420793 A JP 8420793A JP H06276050 A JPH06276050 A JP H06276050A
Authority
JP
Japan
Prior art keywords
capacitor
group delay
delay equalizer
characteristic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8420793A
Other languages
Japanese (ja)
Inventor
Ikuo Kato
郁夫 加藤
Yoshinari Yamashita
喜就 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP8420793A priority Critical patent/JPH06276050A/en
Publication of JPH06276050A publication Critical patent/JPH06276050A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To provide the group delay equalizer and filter which satisfy both high selectivity and a low strain rate at the same time. CONSTITUTION:The group delay equalizer is used in combination with a ceramic filter. A piezoelectric resonator X1 is interposed between an input terminal 1 and an output terminal 2. At least two kind of capacitors are provided. One end of the 1st capacitor C1 is connected to the input side of the piezoelectric resonator X1. One end of the 2nd capacitor C2 is connected to the output side of the piezoelectric resonator X1 and the other end is connected to the other end of the 1st capacitor C1 in common. A 3rd capacitor C3 is preferably provided and connected to the piezoelectric resonator X1 in parallel.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、群遅延イコライザ及び
群遅延イコライザとセラミックフィルタとを組み合わせ
たフィルタに関し、更に詳しくは高選択度と低歪率とを
同時に満足し得る群遅延イコライザ及びフィルタの改良
に係る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a group delay equalizer and a filter combining a group delay equalizer and a ceramic filter, and more particularly to a group delay equalizer and a filter capable of simultaneously satisfying high selectivity and low distortion. Related to improvement.

【0002】[0002]

【従来の技術】例えばFMチューナのIF段等において
は、無調整化、高安定化を図るため、セラミック共振子
等による群遅延イコライザを使用することがある。FM
チューナのIF段等に使用されるフィルタは、低歪率の
要求から群遅延(以下GDTと称する)特性が平担なも
のが要求されている。一方、国内においても、FM多局
化の時代を向かえたこと、及び、カーオーディオ等の発
達により、隣接局の排除能力が高く選択度の良いフィル
タが要求されるようになっている。
2. Description of the Related Art For example, in an IF stage of an FM tuner, a group delay equalizer using a ceramic resonator or the like may be used in order to achieve no adjustment and high stability. FM
A filter used in an IF stage of a tuner is required to have a flat group delay (hereinafter referred to as GDT) characteristic because of a demand for a low distortion rate. On the other hand, also in Japan, due to the era of FM multi-station and the development of car audio and the like, a filter having a high ability of eliminating adjacent stations and a high selectivity is required.

【0003】セラミックフィルタにおいては、選択度を
高めると、GDT特性の歪が大きくなり、反対にGDT
特性を平担化して低歪率を確保しようとすると、選択度
が悪くなるという問題があり、GDT特性の平担化によ
る低歪率化と、高選択度の要求を同時に満たすことに困
難を伴う。
In a ceramic filter, if the selectivity is increased, the distortion of the GDT characteristic becomes large, and conversely, the GDT characteristic becomes larger.
There is a problem that the selectivity becomes poor when the characteristics are flattened to secure a low distortion rate, and it is difficult to simultaneously satisfy the requirements of the low distortion rate by the flattening of the GDT characteristics and the high selectivity. Accompany.

【0004】かかる問題点解決を目的とした先行技術文
献としては、特開昭62ー227207号公報がある。
この先行技術では、四端子伝送路に直列に入る第1の共
振子と、伝送路に並列に入る第2の共振子との組を、少
なくとも一組有し、第1の共振子の反共振周波数と第2
の共振子の共振周波数とを異ならせたもので、セラミッ
クフィルタと組み合わせることにより、高選択度と低歪
率とを同時に満足し得る。
As a prior art document aimed at solving such problems, there is JP-A-62-227207.
In this prior art, at least one set of a first resonator that enters in series with the four-terminal transmission line and a second resonator that enters in parallel with the transmission line is provided, and antiresonance of the first resonator is provided. Frequency and second
The resonator has a different resonance frequency, and when combined with a ceramic filter, high selectivity and low distortion can be satisfied at the same time.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述し
た先行技術は、通過帯域外の減衰効果が低いこと、GD
T特性が共振子の共振周波数及び反共振周波数によって
のみ決定されるのでGDT特性の微調整が困難であるこ
と等の改善されるべき問題点を有している。
However, in the above-mentioned prior art, the attenuation effect outside the pass band is low, and the GD
Since the T characteristic is determined only by the resonance frequency and the anti-resonance frequency of the resonator, there is a problem to be solved such that it is difficult to finely adjust the GDT characteristic.

【0006】そこで、本発明の課題は、セラミックフィ
ルタと組み合わせた場合に、高選択度と低歪率とを同時
に満足し得る群遅延イコライザを提供することである。
Therefore, an object of the present invention is to provide a group delay equalizer capable of simultaneously satisfying high selectivity and low distortion when combined with a ceramic filter.

【0007】[0007]

【課題を解決するための手段】上述した課題解決のた
め、本発明は、圧電共振子と、コンデンサとを含み、セ
ラミックフィルタと組みあわせて用いられる群遅延イコ
ライザであって、前記圧電共振子は、入力端子と出力端
子との間に挿入されており、前記コンデンサは、少なく
とも2種備えられており、第1のコンデンサは一端が前
記圧電共振子の入力側に接続されており、第2のコンデ
ンサは一端が前記圧電共振子の出力側に接続され、他端
が前記第1のコンデンサの他端と共通に接続されてい
る。
In order to solve the above problems, the present invention is a group delay equalizer including a piezoelectric resonator and a capacitor, which is used in combination with a ceramic filter, wherein the piezoelectric resonator is , The capacitor is provided between the input terminal and the output terminal, at least two kinds of the capacitors are provided, and one end of the first capacitor is connected to the input side of the piezoelectric resonator, One end of the capacitor is connected to the output side of the piezoelectric resonator, and the other end is commonly connected to the other end of the first capacitor.

【0008】好ましくは、第3のコンデンサを含み、第
3のコンデンサが圧電共振子と並列に接続される。
Preferably, a third capacitor is included, and the third capacitor is connected in parallel with the piezoelectric resonator.

【0009】[0009]

【作用】圧電共振子は入力端子と出力端子との間に挿入
されており、第1のコンデンサは一端が圧電共振子の入
力側に接続されており、第2のコンデンサは一端が圧電
共振子の出力側に接続され、他端が第1のコンデンサの
他端と共通に接続されているから、従来の一般的な群遅
延イコライザと同様に、入力端から入力された信号を、
選択中心周波数を含むある周波数範囲で、群遅延させて
出力する群遅延イコライザが得られる。また、従来のセ
ラミックフィルタと組合せることにより、GDT特性を
平担化し、歪をなくし、選択度を高めることができる。
The piezoelectric resonator is inserted between the input terminal and the output terminal, one end of the first capacitor is connected to the input side of the piezoelectric resonator, and the other end of the second capacitor is the piezoelectric resonator. Is connected to the output side of the first capacitor and the other end is commonly connected to the other end of the first capacitor, the signal input from the input end is, like the conventional general group delay equalizer,
A group delay equalizer that outputs a group delay in a certain frequency range including the selected center frequency is obtained. Also, by combining with a conventional ceramic filter, GDT characteristics can be flattened, distortion can be eliminated, and selectivity can be increased.

【0010】第3のコンデンサを備える場合は、その容
量値選択により、減衰特性もコントロールできる。この
ため、優れた選択度を確保することができる。
When the third capacitor is provided, the attenuation characteristic can be controlled by selecting its capacitance value. Therefore, excellent selectivity can be secured.

【0011】第3のコンデンサが圧電共振子と並列に接
続されている場合は、第3のコンデンサの容量値選択に
より、上に凸となるGDT特性を容易に得ることができ
る。上に凸となるGDT特性は従来のセラミックフィル
タのGDT特性と逆であり、従って、従来のセラミック
フィルタと組合せて、GDT特性をより一層平担化し、
歪をなくし、高選択度を達成できる。しかも、第3のコ
ンデンサの容量値選択により、減衰特性もコントロール
できる。このため、優れた選択度を確保することができ
る。GDT特性の平坦化及び選択度の調整は、他の構成
要素、例えば第1のコンデンサ及び第2のコンデンサの
定数値も考慮して行なわれることは当然である。
When the third capacitor is connected in parallel with the piezoelectric resonator, it is possible to easily obtain an upward convex GDT characteristic by selecting the capacitance value of the third capacitor. The GDT characteristic that is convex upward is the reverse of the GDT characteristic of the conventional ceramic filter. Therefore, in combination with the conventional ceramic filter, the GDT characteristic is further flattened,
Distortion can be eliminated and high selectivity can be achieved. Moreover, the attenuation characteristic can be controlled by selecting the capacitance value of the third capacitor. Therefore, excellent selectivity can be secured. It goes without saying that the flattening of the GDT characteristic and the adjustment of the selectivity are performed in consideration of the constant values of the other components, for example, the first capacitor and the second capacitor.

【0012】GDT特性の平坦化及び選択度の調整等
は、第3のコンデンサ及び第1、第2のコンデンサの容
量値選定によるものであるから、1個の共振子または特
性のほぼ揃った複数個の共振子を用いた場合でも、高選
択度と低歪率とを同時に満足し得る。
Since the flattening of the GDT characteristics and the adjustment of the selectivity are performed by selecting the capacitance values of the third capacitor and the first and second capacitors, one resonator or a plurality of resonators having substantially the same characteristics is used. Even when using a single resonator, high selectivity and low distortion can be satisfied at the same time.

【0013】[0013]

【実施例】図1は本発明に係る群遅延イコライザのシン
ボル図である。1は入力端子、2は出力端子、3はアー
ス端子、X1は圧電共振子、C1〜C3はコンデンサで
ある。圧電共振子X1は入力端子1から出力端子2に至
る伝送路に直列に挿入されている。圧電共振子X1は圧
電セラミックによって構成されている。コンデンサC1
〜C3は少なくとも3種備えられている。第1のコンデ
ンサC1は一端が圧電共振子X1の入力側に接続されて
おり、第2のコンデンサC2は一端が圧電共振子X1の
出力側に接続され、他端が第1のコンデンサC1の他端
と共通に接続されている。第3のコンデンサC3は圧電
共振子X1と並列に接続されている。第1のコンデンサ
C1〜第3のコンデンサC3は、図示では1個として表
示されているが、複数個を直列、並列もしくはそれらの
組合せ接続によって構成し、全体として、等価的に図1
に示す回路になるように組合せることができる。
1 is a symbol diagram of a group delay equalizer according to the present invention. 1 is an input terminal, 2 is an output terminal, 3 is a ground terminal, X1 is a piezoelectric resonator, and C1 to C3 are capacitors. The piezoelectric resonator X1 is inserted in series in the transmission path from the input terminal 1 to the output terminal 2. The piezoelectric resonator X1 is made of piezoelectric ceramic. Capacitor C1
At least three kinds of C3 are provided. The first capacitor C1 has one end connected to the input side of the piezoelectric resonator X1, the second capacitor C2 has one end connected to the output side of the piezoelectric resonator X1, and the other end other than the first capacitor C1. Commonly connected to the end. The third capacitor C3 is connected in parallel with the piezoelectric resonator X1. Although the first capacitor C1 to the third capacitor C3 are shown as one in the figure, a plurality of capacitors are configured in series, in parallel, or in combination thereof, and are equivalently shown in FIG.
They can be combined to form the circuit shown in.

【0014】上述のように、圧電共振子X1は伝送路に
直列に挿入されており、第1のコンデンサC1は一端が
圧電共振子X1の入力側に接続されており、第2のコン
デンサC2は一端が圧電共振子X1の出力側に接続さ
れ、他端が第1のコンデンサC1の他端と共通に接続さ
れているから、従来の一般的な群遅延イコライザと同様
に、伝送路を通して入力された信号を、選択中心周波数
を含むある周波数範囲で、群遅延させて出力する群遅延
イコライザが得られる。
As described above, the piezoelectric resonator X1 is inserted in series in the transmission line, one end of the first capacitor C1 is connected to the input side of the piezoelectric resonator X1, and the second capacitor C2 is connected. Since one end is connected to the output side of the piezoelectric resonator X1 and the other end is commonly connected to the other end of the first capacitor C1, it is input through the transmission line like a conventional general group delay equalizer. A group delay equalizer that outputs the delayed signal by group delay in a certain frequency range including the selected center frequency is obtained.

【0015】上記構成に加えて、第3のコンデンサC3
が圧電共振子X1と並列に接続されているから、第3の
コンデンサC3の容量値選択により、上に凸となるGD
T特性を容易に得ることができる。上に凸となるGDT
特性は従来のセラミックフィルタのGDT特性と逆であ
り、従って、従来のセラミックフィルタと組合せて、G
DT特性を平担化し、歪をなくした群遅延イコライザと
して利用できる。
In addition to the above configuration, a third capacitor C3
Is connected in parallel with the piezoelectric resonator X1, the GD which is convex upward by selecting the capacitance value of the third capacitor C3.
The T characteristic can be easily obtained. GDT convex upward
The characteristics are opposite to the GDT characteristics of the conventional ceramic filter, and therefore, in combination with the conventional ceramic filter, G
It can be used as a group delay equalizer that flattens DT characteristics and eliminates distortion.

【0016】しかも、第3のコンデンサC3の容量値選
択により、減衰特性もコントロールできる。このため、
優れた選択度を確保することができる。本発明に係る群
遅延イコライザのGDT特性及び選択度の改善効果につ
いては、実測データに基づき後で具体的に説明する。
Moreover, the attenuation characteristic can be controlled by selecting the capacitance value of the third capacitor C3. For this reason,
Excellent selectivity can be secured. The effect of improving the GDT characteristics and selectivity of the group delay equalizer according to the present invention will be specifically described later based on actual measurement data.

【0017】GDT特性の平坦化及び選択度の調整等
は、第3のコンデンサC3及び第1、第2のコンデンサ
C2の容量値選定をによるものであるから、1個の共振
子または特性のほぼ揃った複数個の共振子を用いた場合
でも、高選択度と低歪率とを同時に満足し得る。
Since the flattening of the GDT characteristic and the adjustment of the selectivity are based on the selection of the capacitance values of the third capacitor C3 and the first and second capacitors C2, one resonator or almost one characteristic can be obtained. Even when a plurality of aligned resonators are used, high selectivity and low distortion can be satisfied at the same time.

【0018】図2は本発明に係る群遅延イコライザの別
の実施例を示すシンボル図である。図において、図1と
同一の参照符号は同一性ある構成部分を示している。こ
の実施例では、複数個の圧電共振子X1、X2を備えて
いる。圧電共振子X1、X2の個数は任意であり、図示
の2個に限定されない。圧電共振子X1、X2のそれぞ
れは、入力端子1から出力端子2に至る伝送路に直列に
挿入され、直列回路の両端が入力側及び出力側に導かれ
ている。この実施例の場合は、複数個の圧電共振子X
1、X2を備えることによる結果として、図1の実施例
とは異なったGDT特性及び選択度の改善効果が得られ
る。
FIG. 2 is a symbol diagram showing another embodiment of the group delay equalizer according to the present invention. In the figure, the same reference numerals as those in FIG. 1 denote the same components. In this embodiment, a plurality of piezoelectric resonators X1 and X2 are provided. The number of piezoelectric resonators X1 and X2 is arbitrary and is not limited to the two shown. Each of the piezoelectric resonators X1 and X2 is inserted in series in the transmission path from the input terminal 1 to the output terminal 2, and both ends of the series circuit are guided to the input side and the output side. In the case of this embodiment, a plurality of piezoelectric resonators X
As a result of including 1 and X2, an effect of improving GDT characteristics and selectivity different from the embodiment of FIG. 1 is obtained.

【0019】図1及び図2に示すシンボル図で表現され
る群遅延イコライザは、種々の具体的構造を有するもの
として実現できる。その一例を図3〜図6に示す。
The group delay equalizer represented by the symbol diagrams shown in FIGS. 1 and 2 can be realized as having various concrete structures. An example thereof is shown in FIGS.

【0020】図3は図1のシンボル図によって表現され
得る群遅延イコライザの具体的な構造を示す平面図であ
る。圧電共振子X1及び第1のコンデンサC1〜C3は
同一の基板10の上に設けられている。基板10は圧電
共振子X1のための圧電基板及び第1のコンデンサC1
〜C3のための誘電体基板として機能するセラミックで
なる。このようなセラミック基板は種々知られている。
圧電共振子X1は基板10の表裏面に対向するように形
成された振動電極41、42によって構成されている。
振動電極41は基板10の裏面側に形成されたリード電
極11によって基板10の一端縁側に導かれ、振動電極
42は基板10の表面側に形成されたリード電極12に
よって基板10の一端縁側に導かれている。
FIG. 3 is a plan view showing a specific structure of the group delay equalizer that can be represented by the symbol diagram of FIG. The piezoelectric resonator X1 and the first capacitors C1 to C3 are provided on the same substrate 10. The substrate 10 is a piezoelectric substrate for the piezoelectric resonator X1 and the first capacitor C1.
To ceramic, which acts as a dielectric substrate for C3. Various ceramic substrates are known.
The piezoelectric resonator X1 is composed of vibrating electrodes 41 and 42 formed so as to face the front and back surfaces of the substrate 10.
The vibrating electrode 41 is guided to one end edge side of the substrate 10 by the lead electrode 11 formed on the back surface side of the substrate 10, and the vibrating electrode 42 is guided to one end edge side of the substrate 10 by the lead electrode 12 formed on the front surface side of the substrate 10. Has been.

【0021】第1のコンデンサC1は基板10の表面側
に設けられた電極13と基板の裏面側に設けられた電極
15とによって構成される。電極13と電極15との間
には基板10の厚み分の誘電体層(図示しない)が存在
する。第2のコンデンサC2は基板10の表面側に設け
られた電極14と、基板10の裏面側に設けられた電極
15とによって構成される。電極14と電極15との間
には基板10の厚み分の誘電体層(図示しない)が存在
する。
The first capacitor C1 is composed of an electrode 13 provided on the front surface side of the substrate 10 and an electrode 15 provided on the back surface side of the substrate. A dielectric layer (not shown) corresponding to the thickness of the substrate 10 exists between the electrodes 13 and 15. The second capacitor C2 is composed of an electrode 14 provided on the front surface side of the substrate 10 and an electrode 15 provided on the back surface side of the substrate 10. A dielectric layer (not shown) corresponding to the thickness of the substrate 10 exists between the electrodes 14 and 15.

【0022】第3のコンデンサC3は、容量が電極13
と電極14との間に設けられたギャップg1によって取
得される。入力端子1は基板10の裏面において振動電
極41に導通するリード電極11と、基板の表面におい
て電極13に導通するリード電極17とにそれぞれ半田
付け等の手段によって固定されている。出力端子2は基
板10の表面において振動電極42に導通するリード電
極12と、基板10の裏面に配置されたリード電極16
とにそれぞれ半田付け等の手段によって固定されてい
る。アース端子3は基板10の裏面側に配置された電極
15に固定されている。
The third capacitor C3 has a capacitance of the electrode 13
Is obtained by the gap g1 provided between the electrode 14 and the electrode 14. The input terminal 1 is fixed to the lead electrode 11 that is electrically connected to the vibrating electrode 41 on the back surface of the substrate 10 and the lead electrode 17 that is electrically connected to the electrode 13 on the surface of the substrate by soldering or other means. The output terminal 2 includes a lead electrode 12 electrically connected to the vibrating electrode 42 on the front surface of the substrate 10 and a lead electrode 16 disposed on the back surface of the substrate 10.
They are fixed to the and by means such as soldering. The ground terminal 3 is fixed to the electrode 15 arranged on the back surface side of the substrate 10.

【0023】図示の圧電共振子X1はエネルギー閉じ込
め型厚み縦モード振動子として想定されている。図示は
しないが、完成品としては、圧電共振子X1の周りに振
動空間が生じるようにして、全体を合成樹脂で覆い、ま
たはケース内に収納する。
The illustrated piezoelectric resonator X1 is assumed to be an energy trap type thickness longitudinal mode oscillator. Although not shown, the finished product is covered with synthetic resin or housed in a case so that a vibration space is formed around the piezoelectric resonator X1.

【0024】図4は図2に示したシンボル図で表現され
得る群遅延イコライザの平面図である。圧電共振子X1
は基板10の表裏面に対向するように形成された振動電
極41、42によって構成されている。圧電共振子X2
も基板10の表裏面に対向するように形成された振動電
極43、44によって構成されている。圧電共振子X1
の振動電極41は基板10の表面側に形成されたリード
電極11によって基板10の一端縁側に導かれ、表面側
に形成されたリード電極17に連続している。圧電共振
子X2の振動電極43は基板10の表面側に形成された
リード電極12によって基板10の一端縁側に導かれ、
表面側に形成されたリード電極18に連続している。振
動電極42及び44は基板10の裏面側に形成されたリ
ード電極19によって互いに導通している。
FIG. 4 is a plan view of a group delay equalizer that can be represented by the symbol diagram shown in FIG. Piezoelectric resonator X1
Is composed of vibrating electrodes 41 and 42 formed so as to face the front and back surfaces of the substrate 10. Piezoelectric resonator X2
Is also constituted by vibrating electrodes 43 and 44 formed so as to face the front and back surfaces of the substrate 10. Piezoelectric resonator X1
The vibrating electrode 41 is guided to the one end edge side of the substrate 10 by the lead electrode 11 formed on the front surface side of the substrate 10, and is continuous with the lead electrode 17 formed on the front surface side. The vibrating electrode 43 of the piezoelectric resonator X2 is guided to the one end edge side of the substrate 10 by the lead electrode 12 formed on the front surface side of the substrate 10,
It is continuous with the lead electrode 18 formed on the front surface side. The vibrating electrodes 42 and 44 are electrically connected to each other by the lead electrode 19 formed on the back surface side of the substrate 10.

【0025】第1のコンデンサC1は基板10の表面側
に設けられた電極13と基板の裏面側に設けられた電極
15とによって構成され、第2のコンデンサC2は基板
10の表面側に設けられた電極14と、基板10の裏面
側に設けられた電極15とによって構成され、第3のコ
ンデンサC3は電極13と電極14との間に設けられた
ギャップg1によって容量を取得する。入力端子1は基
板10の表面において振動電極41に導通するリード電
極11と接続され、出力端子2は基板10の表面におい
て振動電極43に導通するリード電極12と接続され、
アース端子3は基板10の裏面側に配置された電極15
と接続されている。
The first capacitor C1 is composed of an electrode 13 provided on the front surface side of the substrate 10 and an electrode 15 provided on the back surface side of the substrate, and the second capacitor C2 is provided on the front surface side of the substrate 10. The third capacitor C3 is configured by the electrode 14 and the electrode 15 provided on the back surface side of the substrate 10. The third capacitor C3 obtains the capacitance by the gap g1 provided between the electrode 13 and the electrode 14. The input terminal 1 is connected to the lead electrode 11 electrically connected to the vibration electrode 41 on the surface of the substrate 10, and the output terminal 2 is connected to the lead electrode 12 electrically connected to the vibration electrode 43 on the surface of the substrate 10.
The ground terminal 3 is an electrode 15 arranged on the back side of the substrate 10.
Connected with.

【0026】図5は本発明に係る群遅延イコライザを組
込んだIFユニットの回路図である。図6は同じくその
具体的な構造を示す平面図である。図において、図1〜
図4と同一の参照符号は同一性ある構成部分を示してい
る。4は本発明に係る群遅延イコライザ、R1、R2は
抵抗器、ICは増幅回路及びリミッタ等を含む集積回路
チップ、OS1、OS2は共振子をそれぞれ示してい
る。本発明に係る群遅延イコライザ4は集積回路チップ
ICの前段に挿入されている。群遅延イコライザ4は図
3及び図4に示した構造のものを用いることができる
し、個別部品によって構成することもできる。
FIG. 5 is a circuit diagram of an IF unit incorporating a group delay equalizer according to the present invention. FIG. 6 is a plan view showing the same concrete structure. In the figure,
The same reference numerals as those in FIG. 4 denote the same components. Reference numeral 4 is a group delay equalizer according to the present invention, R1 and R2 are resistors, IC is an integrated circuit chip including an amplifier circuit and a limiter, and OS1 and OS2 are resonators. The group delay equalizer 4 according to the present invention is inserted before the integrated circuit chip IC. The group delay equalizer 4 may have the structure shown in FIGS. 3 and 4, or may be composed of individual components.

【0027】図6は個別部品を用いて図5に示したIF
ユニットを構成した場合の具体例を示す平面図である。
各構成部品は基板5の上に搭載し、基板5の上に予め形
成さた配線パターンを利用して結線してある。群遅延イ
コライザ4を構成するコンデンサC1〜C3や、付加さ
れた抵抗R1、R2をトリミングすることによって、容
量値調整、抵抗値調整を行ない、GDT特性及び選択度
を調整することができる。
FIG. 6 shows the IF shown in FIG. 5 using individual parts.
It is a top view which shows the specific example at the time of comprising a unit.
Each component is mounted on the substrate 5 and is connected by using a wiring pattern previously formed on the substrate 5. By trimming the capacitors C1 to C3 forming the group delay equalizer 4 and the added resistors R1 and R2, the capacitance value and the resistance value can be adjusted, and the GDT characteristic and the selectivity can be adjusted.

【0028】次に本発明の効果を実測データを用いて具
体的に説明する。データを得るために供された圧電共振
子は、全て、次の特性を有する。
Next, the effect of the present invention will be specifically described by using actual measurement data. The piezoelectric resonators used to obtain the data all have the following characteristics.

【0029】 静電容量Cd=19.5pF 電気機械結合係数Kt=43.3% 機械的品質係数Qm=220 図7は第3のコンデンサC3による作用効果を確かめる
ために用いられた測定回路図、図8〜図11は図7の測
定回路を用いて得られた周波数−GDT特性、挿入損失
特性の実測データを示している。図7において、Sは信
号源、Rinは入力抵抗、Routは出力抵抗である。
入力抵抗Rin及び出力抵抗Routは330Ωの抵抗
値を有する。第1のコンデンサC1〜第3のコンデンサ
C3の容量値は、図8〜図11において、次のように選
定した。
Capacitance Cd = 19.5 pF Electromechanical coupling coefficient Kt = 43.3% Mechanical quality factor Qm = 220 FIG. 7 is a measurement circuit diagram used for confirming the function and effect of the third capacitor C3. 8 to 11 show measured data of frequency-GDT characteristics and insertion loss characteristics obtained using the measuring circuit of FIG. In FIG. 7, S is a signal source, Rin is an input resistance, and Rout is an output resistance.
The input resistance Rin and the output resistance Rout have a resistance value of 330Ω. The capacitance values of the first capacitor C1 to the third capacitor C3 were selected as follows in FIGS. 8 to 11.

【0030】 図8ではC1=C2=70pF、C3は無し 図9ではC1=C2=70pF、C3=3pF 図10ではC1=C2=70pF、C3=5pF 図11ではC1=C2=70pF、C3=7pF 図8〜図11を参照すると、第3のコンデンサC3の容
量値が増大するにつれて、GDT特性の上に凸となる特
性が強調される。従って、下に凸となるGDT特性を持
つセラミックフィルタと組合せることにより、GDT特
性を平担化し、歪をなくす群遅延イコライザとして利用
できる。しかも、第3のコンデンサC3の容量値選定と
いう簡単な操作によって、組合されるセラミックフィル
タのGDT特性に適合したGDT特性を有するように制
御できる。
In FIG. 8, C1 = C2 = 70 pF and C3 is absent. In FIG. 9, C1 = C2 = 70 pF and C3 = 3 pF. In FIG. 10, C1 = C2 = 70 pF and C3 = 5 pF. In FIG. 11, C1 = C2 = 70 pF and C3 = 7 pF Referring to FIGS. 8 to 11, as the capacitance value of the third capacitor C3 increases, the characteristic that is convex on the GDT characteristic is emphasized. Therefore, it can be used as a group delay equalizer that flattens the GDT characteristic and eliminates distortion by combining it with a ceramic filter having a GDT characteristic that is convex downward. Moreover, by a simple operation of selecting the capacitance value of the third capacitor C3, it is possible to control so as to have the GDT characteristic that matches the GDT characteristic of the ceramic filter to be combined.

【0031】挿入損失ILに関しては、第3のコンデン
サC3の容量値が増大する程、高域側の損失が増大す
る。このため、選択周波数外の高域側における減衰量を
増大させ、選択度を向上させることができる。
Regarding the insertion loss IL, the loss on the high frequency side increases as the capacitance value of the third capacitor C3 increases. Therefore, the amount of attenuation on the high frequency side outside the selected frequency can be increased and the selectivity can be improved.

【0032】次に、本発明に係る群遅延イコライザをセ
ラミックフィルタと組合せて用いたフィルタの具体例を
参照して、従来のセラミックフィルタとの効果上の差異
を説明する。図12は従来のセラミックフィルタによる
シンボル図、図13は同じくその周波数ーGDT特性、
減衰量特性ILを示している。図14は本発明に係る群
遅延イコライザをセラミックフィルタと組合せたフィル
タのシンボル図、図15はその周波数ーGDT特性、減
衰量特性ILを示している。図12及び図14におい
て、入力抵抗Rin及び出力抵抗Routは330Ωの
抵抗値を有する。図14のAMPは増幅回路である。
Next, the difference in effect from the conventional ceramic filter will be described with reference to a specific example of the filter using the group delay equalizer according to the present invention in combination with the ceramic filter. FIG. 12 is a symbol diagram of a conventional ceramic filter, FIG. 13 is its frequency-GDT characteristic,
The attenuation amount characteristic IL is shown. FIG. 14 is a symbol diagram of a filter in which the group delay equalizer according to the present invention is combined with a ceramic filter, and FIG. 15 shows its frequency-GDT characteristic and attenuation amount characteristic IL. 12 and 14, the input resistance Rin and the output resistance Rout have a resistance value of 330Ω. The AMP in FIG. 14 is an amplifier circuit.

【0033】図13から明らかなように、従来のセラミ
ックフィルタは、GDT特性が下に凸となる歪んだ特性
となっている。これに対して、本発明に係る群遅延イコ
ライザを用いたフィルタの場合は、図15に見られるよ
うに、平坦なGDT特性が得られている。また減衰量に
関しては、本発明は選択帯域外での減衰が従来よりも急
激であり、選択度が優れていることが理解できよう。
As is apparent from FIG. 13, the conventional ceramic filter has a distorted characteristic in which the GDT characteristic is convex downward. On the other hand, in the case of the filter using the group delay equalizer according to the present invention, a flat GDT characteristic is obtained as shown in FIG. As for the amount of attenuation, it can be understood that the present invention has a sharper attenuation outside the selected band than the conventional one, and has excellent selectivity.

【0034】次に、本発明に係る群遅延イコライザにお
ける圧電共振子の数と特性との関係を、図16〜図19
を参照して説明する。図16は1個の圧電共振子X1を
用いた本発明に係る群遅延イコライザの特性測定回路
図、図17はその周波数ーGDT特性、減衰量特性MG
を示している。図18は2個の圧電共振子X1、X2を
用いた本発明に係る群遅延イコライザの特性測定回路
図、図19はその周波数ーGDT特性、減衰量特性を示
している。
Next, the relationship between the number of piezoelectric resonators and the characteristics of the group delay equalizer according to the present invention will be described with reference to FIGS.
Will be described with reference to. FIG. 16 is a characteristic measurement circuit diagram of the group delay equalizer according to the present invention using one piezoelectric resonator X1, and FIG. 17 is its frequency-GDT characteristic and attenuation amount characteristic MG.
Is shown. FIG. 18 is a characteristic measurement circuit diagram of a group delay equalizer according to the present invention using two piezoelectric resonators X1 and X2, and FIG. 19 shows its frequency-GDT characteristic and attenuation amount characteristic.

【0035】図17及び図18を参照すると、圧電共振
子の数が増す程、GDT特性の上に凸となる特性が強調
される。従って、下に凸となるGDT特性を持つセラミ
ックフィルタとの組合せにおいて、下に凸となる程度に
合わせて圧電共振子数を選択することにより、GDT特
性を平担化し、歪をなくすことができる。しかも、圧電
共振子の数を選択するという簡単な操作によって、組合
されるセラミックフィルタのGDT特性に適合したGD
T特性を有するように制御できる。
Referring to FIG. 17 and FIG. 18, as the number of piezoelectric resonators increases, the characteristic of being convex on the GDT characteristic is emphasized. Therefore, in combination with a ceramic filter having a downwardly convex GDT characteristic, the GDT characteristic can be flattened and distortion can be eliminated by selecting the number of piezoelectric resonators according to the degree of downward convexity. . Moreover, by a simple operation of selecting the number of piezoelectric resonators, a GD that matches the GDT characteristics of the ceramic filter to be combined is formed.
It can be controlled to have T characteristics.

【0036】挿入損失に関しては、圧電共振子の数が増
大する程、選択帯域外の損失が増大する。このため、選
択周波数外の減衰量を増大させ、選択度を向上させるこ
とができる。
Regarding the insertion loss, the loss outside the selected band increases as the number of piezoelectric resonators increases. Therefore, the amount of attenuation outside the selected frequency can be increased and the selectivity can be improved.

【0037】更に、本発明に係る群遅延イコライザの中
心周波数は、動作原理上から、同時に使用されるセラミ
ックフィルタと同一にすることが容易である。このた
め、群遅延イコライザと、セラミックフィルタとを同一
圧電基板で構成することができる。
Further, it is easy to set the center frequency of the group delay equalizer according to the present invention to be the same as that of the ceramic filter used at the same time from the operating principle. Therefore, the group delay equalizer and the ceramic filter can be formed of the same piezoelectric substrate.

【0038】本発明は第3のコンデンサC3の容量値及
び圧電共振子の数の制御によって、GDT特性及び選択
度を改善する技術を開示するものであるが、第1及び第
2のコンデンサC1、C2の容量値及び入出力抵抗Ri
n、Routの抵抗値制御によっても、GDT特性及び
選択度を改善することができる。そして、こられの技術
を組合せることによって、所望の特性を得ることができ
る。
The present invention discloses a technique for improving the GDT characteristics and the selectivity by controlling the capacitance value of the third capacitor C3 and the number of piezoelectric resonators. The first and second capacitors C1, C2 capacitance value and input / output resistance Ri
The GDT characteristics and the selectivity can be improved also by controlling the resistance values of n and Rout. Then, by combining these techniques, desired characteristics can be obtained.

【0039】[0039]

【発明の効果】以上述べたように、本発明によれば、高
選択度と低歪率とを同時に満足し得る群遅延イコライザ
を提供することができる。
As described above, according to the present invention, it is possible to provide a group delay equalizer that can simultaneously satisfy high selectivity and low distortion.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る群遅延イコライザのシンボル図で
ある。
FIG. 1 is a symbol diagram of a group delay equalizer according to the present invention.

【図2】本発明に係る群遅延イコライザの別の実施例を
示すシンボル図である。
FIG. 2 is a symbol diagram showing another embodiment of the group delay equalizer according to the present invention.

【図3】図1のシンボル図によって表現され得る群遅延
イコライザの具体的な構造を示す平面図である。
3 is a plan view showing a specific structure of a group delay equalizer that can be represented by the symbol diagram of FIG. 1. FIG.

【図4】図2に示したシンボル図で表現され得る群遅延
イコライザの平面図である。
4 is a plan view of a group delay equalizer that can be represented by the symbol diagram shown in FIG.

【図5】本発明に係る群遅延イコライザを組込んだIF
ユニットの回路図である。
FIG. 5 is an IF incorporating a group delay equalizer according to the present invention.
It is a circuit diagram of a unit.

【図6】図5に示したIFユニットの具体的な構造を示
す平面図である。
6 is a plan view showing a specific structure of the IF unit shown in FIG.

【図7】第3のコンデンサによる作用、効果を確かめる
ために用いられた測定回路図である。
FIG. 7 is a measurement circuit diagram used for confirming the action and effect of the third capacitor.

【図8】図7の測定回路を用いて得られた周波数−GD
T特性及び挿入損失特性の実測データを示す図である。
8 is a frequency-GD obtained using the measurement circuit of FIG.
It is a figure which shows the measured data of T characteristic and insertion loss characteristic.

【図9】図7の測定回路を用いて得られた周波数−GD
T特性及び挿入損失特性の実測データを示す図である。
9 is a frequency-GD obtained using the measurement circuit of FIG.
It is a figure which shows the measured data of T characteristic and insertion loss characteristic.

【図10】図7の測定回路を用いて得られた周波数−G
DT特性及び挿入損失特性の実測データを示す図であ
る。
10 is a frequency-G obtained using the measurement circuit of FIG.
It is a figure which shows the measured data of a DT characteristic and an insertion loss characteristic.

【図11】図7の測定回路を用いて得られた周波数−G
DT特性及び挿入損失特性の実測データを示す図であ
る。
11 is a frequency-G obtained using the measurement circuit of FIG.
It is a figure which shows the measured data of a DT characteristic and an insertion loss characteristic.

【図12】従来のセラミックフィルタによるシンボル図
である。
FIG. 12 is a symbol diagram of a conventional ceramic filter.

【図13】図12に示したセラミックフィルタの周波数
ーGDT特性、減衰量特性を示す図である。
13 is a diagram showing frequency-GDT characteristics and attenuation amount characteristics of the ceramic filter shown in FIG.

【図14】本発明に係る群遅延イコライザをセラミック
フィルタと組合せたフィルタのシンボル図である。
FIG. 14 is a symbol diagram of a filter in which the group delay equalizer according to the present invention is combined with a ceramic filter.

【図15】図14に示した測定回路による周波数ーGD
T特性、減衰量特性を示す図である。
15 is a graph showing frequency-GD by the measuring circuit shown in FIG.
It is a figure which shows T characteristic and attenuation amount characteristic.

【図16】1個の圧電共振子を用いた本発明に係る群遅
延イコライザの特性測定回路図である。
FIG. 16 is a characteristic measurement circuit diagram of a group delay equalizer according to the present invention using one piezoelectric resonator.

【図17】図16に示す測定回路によって得られた周波
数ーGDT特性、減衰量特性を示す図である。
17 is a diagram showing frequency-GDT characteristics and attenuation amount characteristics obtained by the measurement circuit shown in FIG.

【図18】2個の圧電共振子を用いた本発明に係る群遅
延イコライザの特性測定回路図である。
FIG. 18 is a characteristic measurement circuit diagram of a group delay equalizer according to the present invention using two piezoelectric resonators.

【図19】図18の特性測定回路図によって得られた周
波数ーGDT特性、減衰量特性を示す図である。
19 is a diagram showing a frequency-GDT characteristic and an attenuation amount characteristic obtained by the characteristic measuring circuit diagram of FIG.

【符号の説明】[Explanation of symbols]

1 入力端子 2 出力端子 3 アース端子 X1、X2 圧電共振子 C1 第1のコンデンサ C2 第2のコンデンサ C3 第3のコンデンサ 1 Input Terminal 2 Output Terminal 3 Ground Terminal X1, X2 Piezoelectric Resonator C1 First Capacitor C2 Second Capacitor C3 Third Capacitor

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成6年6月20日[Submission date] June 20, 1994

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】全文[Correction target item name] Full text

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【書類名】 明細書[Document name] Statement

【発明の名称】 群遅延イコライザ及びフィルタTitle: Group delay equalizer and filter

【特許請求の範囲】[Claims]

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、群遅延イコライザ及び
群遅延イコライザとセラミックフィルタとを組み合わせ
たフィルタに関し、更に詳しくは高選択度と低歪率とを
同時に満足し得る群遅延イコライザ及びフィルタの改良
に係る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a group delay equalizer and a filter combining a group delay equalizer and a ceramic filter, and more particularly to a group delay equalizer and a filter capable of simultaneously satisfying high selectivity and low distortion. Related to improvement.

【0002】[0002]

【従来の技術】例えばFMチューナのIF段等において
は、無調整化、高安定化を図るため、セラミック共振子
等による群遅延イコライザを使用することがある。FM
チューナのIF段等に使用されるフィルタは、低歪率の
要求から群遅延(以下GDTと称する)特性が平担なも
のが要求されている。一方、国内においても、FM多局
化の時代を向かえたこと、及び、カーオーディオ等の発
達により、隣接局の排除能力が高く選択度の良いフィル
タが要求されるようになっている。
2. Description of the Related Art For example, in an IF stage of an FM tuner, a group delay equalizer using a ceramic resonator or the like may be used in order to achieve no adjustment and high stability. FM
A filter used in an IF stage of a tuner is required to have a flat group delay (hereinafter referred to as GDT) characteristic because of a demand for a low distortion rate. On the other hand, also in Japan, due to the era of FM multi-station and the development of car audio and the like, a filter having a high ability of eliminating adjacent stations and a high selectivity is required.

【0003】セラミックフィルタにおいては、選択度を
高めると、GDT特性の歪が大きくなり、反対にGDT
特性を平担化して低歪率を確保しようとすると、選択度
が悪くなるという問題があり、GDT特性の平担化によ
る低歪率化と、高選択度の要求を同時に満たすことに困
難を伴う。
In a ceramic filter, if the selectivity is increased, the distortion of the GDT characteristic becomes large, and conversely, the GDT characteristic becomes larger.
There is a problem that the selectivity becomes poor when the characteristics are flattened to secure a low distortion rate, and it is difficult to simultaneously satisfy the requirements of the low distortion rate by the flattening of the GDT characteristics and the high selectivity. Accompany.

【0004】かかる問題点解決を目的とした先行技術文
献としては、特開昭62ー227207号公報がある。
この先行技術では、四端子伝送路に直列に入る第1の共
振子と、伝送路に並列に入る第2の共振子との組を、少
なくとも一組有し、第1の共振子の反共振周波数と第2
の共振子の共振周波数とを異ならせたもので、セラミッ
クフィルタと組み合わせることにより、高選択度と低歪
率とを同時に満足し得る。
As a prior art document aimed at solving such problems, there is JP-A-62-227207.
In this prior art, at least one set of a first resonator that enters in series with the four-terminal transmission line and a second resonator that enters in parallel with the transmission line is provided, and antiresonance of the first resonator is provided. Frequency and second
The resonator has a different resonance frequency, and when combined with a ceramic filter, high selectivity and low distortion can be satisfied at the same time.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述し
た先行技術は、通過帯域外の減衰効果が低いこと、GD
T特性が共振子の共振周波数及び反共振周波数によって
のみ決定されるのでGDT特性の微調整が困難であるこ
と等の改善されるべき問題点を有している。
However, in the above-mentioned prior art, the attenuation effect outside the pass band is low, and the GD
Since the T characteristic is determined only by the resonance frequency and the anti-resonance frequency of the resonator, there is a problem to be solved such that it is difficult to finely adjust the GDT characteristic.

【0006】そこで、本発明の課題は、セラミックフィ
ルタと組み合わせた場合に、高選択度と低歪率とを同時
に満足し得る群遅延イコライザを提供することである。
Therefore, an object of the present invention is to provide a group delay equalizer capable of simultaneously satisfying high selectivity and low distortion when combined with a ceramic filter.

【0007】[0007]

【課題を解決するための手段】上述した課題解決のた
め、本発明は、圧電共振子と、コンデンサとを含み、セ
ラミックフィルタと組みあわせて用いられる群遅延イコ
ライザであって、前記圧電共振子は、入力端子と出力端
子との間に挿入されており、前記コンデンサは、少なく
とも2種備えられており、第1のコンデンサは一端が前
記圧電共振子の入力側に接続されており、第2のコンデ
ンサは一端が前記圧電共振子の出力側に接続され、他端
が前記第1のコンデンサの他端と共通に接続されてい
る。
In order to solve the above problems, the present invention is a group delay equalizer including a piezoelectric resonator and a capacitor, which is used in combination with a ceramic filter, wherein the piezoelectric resonator is , The capacitor is provided between the input terminal and the output terminal, at least two kinds of the capacitors are provided, and one end of the first capacitor is connected to the input side of the piezoelectric resonator, One end of the capacitor is connected to the output side of the piezoelectric resonator, and the other end is commonly connected to the other end of the first capacitor.

【0008】好ましくは、第3のコンデンサを含み、第
3のコンデンサが圧電共振子と並列に接続される。
Preferably, a third capacitor is included, and the third capacitor is connected in parallel with the piezoelectric resonator.

【0009】[0009]

【作用】圧電共振子は入力端子と出力端子との間に挿入
されており、第1のコンデンサは一端が圧電共振子の入
力側に接続されており、第2のコンデンサは一端が圧電
共振子の出力側に接続され、他端が第1のコンデンサの
他端と共通に接続されているから、従来の一般的な群遅
延イコライザと同様に、入力端から入力された信号を、
選択中心周波数を含むある周波数範囲で、遅延させて出
力する群遅延イコライザが得られる。また、従来のセラ
ミックフィルタと組合せることにより、GDT特性を平
担化し、歪をなくし、選択度を高めることができる。
The piezoelectric resonator is inserted between the input terminal and the output terminal, one end of the first capacitor is connected to the input side of the piezoelectric resonator, and the other end of the second capacitor is the piezoelectric resonator. Is connected to the output side of the first capacitor and the other end is commonly connected to the other end of the first capacitor, the signal input from the input end is, like the conventional general group delay equalizer,
A group delay equalizer for delaying and outputting in a certain frequency range including the selected center frequency can be obtained. Also, by combining with a conventional ceramic filter, GDT characteristics can be flattened, distortion can be eliminated, and selectivity can be increased.

【0010】第3のコンデンサを備える場合は、その容
量値選択により、減衰特性もコントロールできる。この
ため、優れた選択度を確保することができる。
When the third capacitor is provided, the attenuation characteristic can be controlled by selecting its capacitance value. Therefore, excellent selectivity can be secured.

【0011】第3のコンデンサが圧電共振子と並列に接
続されている場合は、第3のコンデンサの容量値選択に
より、上に凸となるGDT特性を容易に得ることができ
る。上に凸となるGDT特性は従来のセラミックフィル
タのGDT特性と逆であり、従って、従来のセラミック
フィルタと組合せて、GDT特性をより一層平担化し、
歪をなくし、高選択度を達成できる。しかも、第3のコ
ンデンサの容量値選択により、減衰特性もコントロール
できる。このため、優れた選択度を確保することができ
る。GDT特性の平坦化及び選択度の調整は、他の構成
要素、例えば第1のコンデンサ及び第2のコンデンサの
定数値も考慮して行なわれることは当然である。
When the third capacitor is connected in parallel with the piezoelectric resonator, it is possible to easily obtain an upward convex GDT characteristic by selecting the capacitance value of the third capacitor. The GDT characteristic that is convex upward is the reverse of the GDT characteristic of the conventional ceramic filter. Therefore, in combination with the conventional ceramic filter, the GDT characteristic is further flattened,
Distortion can be eliminated and high selectivity can be achieved. Moreover, the attenuation characteristic can be controlled by selecting the capacitance value of the third capacitor. Therefore, excellent selectivity can be secured. It goes without saying that the flattening of the GDT characteristic and the adjustment of the selectivity are performed in consideration of the constant values of the other components, for example, the first capacitor and the second capacitor.

【0012】GDT特性の平坦化及び選択度の調整等
は、第3のコンデンサ及び第1、第2のコンデンサの容
量値選定によるものであるから、1個の共振子または特
性のほぼ揃った複数個の共振子を用いた場合でも、高選
択度と低歪率とを同時に満足し得る。
Since the flattening of the GDT characteristics and the adjustment of the selectivity are performed by selecting the capacitance values of the third capacitor and the first and second capacitors, one resonator or a plurality of resonators having substantially the same characteristics is used. Even when using a single resonator, high selectivity and low distortion can be satisfied at the same time.

【0013】[0013]

【実施例】図1は本発明に係る群遅延イコライザのシン
ボル図である。1は入力端子、2は出力端子、3はアー
ス端子、X1は圧電共振子、C1〜C3はコンデンサで
ある。圧電共振子X1は入力端子1から出力端子2に至
る伝送路に直列に挿入されている。圧電共振子X1は圧
電セラミックによって構成されている。コンデンサC1
〜C3は少なくとも3種備えられている。第1のコンデ
ンサC1は一端が圧電共振子X1の入力側に接続されて
おり、第2のコンデンサC2は一端が圧電共振子X1の
出力側に接続され、他端が第1のコンデンサC1の他端
と共通に接続されている。第3のコンデンサC3は圧電
共振子X1と並列に接続されている。第1のコンデンサ
C1〜第3のコンデンサC3は、図示では1個として表
示されているが、複数個を直列、並列もしくはそれらの
組合せ接続によって構成し、全体として、等価的に図1
に示す回路になるように組合せることができる。
1 is a symbol diagram of a group delay equalizer according to the present invention. 1 is an input terminal, 2 is an output terminal, 3 is a ground terminal, X1 is a piezoelectric resonator, and C1 to C3 are capacitors. The piezoelectric resonator X1 is inserted in series in the transmission path from the input terminal 1 to the output terminal 2. The piezoelectric resonator X1 is made of piezoelectric ceramic. Capacitor C1
At least three kinds of C3 are provided. The first capacitor C1 has one end connected to the input side of the piezoelectric resonator X1, the second capacitor C2 has one end connected to the output side of the piezoelectric resonator X1, and the other end other than the first capacitor C1. Commonly connected to the end. The third capacitor C3 is connected in parallel with the piezoelectric resonator X1. Although the first capacitor C1 to the third capacitor C3 are shown as one in the figure, a plurality of capacitors are configured in series, in parallel, or in combination thereof, and are equivalently shown in FIG.
They can be combined to form the circuit shown in.

【0014】上述のように、圧電共振子X1は伝送路に
直列に挿入されており、第1のコンデンサC1は一端が
圧電共振子X1の入力側に接続されており、第2のコン
デンサC2は一端が圧電共振子X1の出力側に接続さ
れ、他端が第1のコンデンサC1の他端と共通に接続さ
れているから、従来の一般的な群遅延イコライザと同様
に、伝送路を通して入力された信号を、選択中心周波数
を含むある周波数範囲で、遅延させて出力する群遅延イ
コライザが得られる。
As described above, the piezoelectric resonator X1 is inserted in series in the transmission line, one end of the first capacitor C1 is connected to the input side of the piezoelectric resonator X1, and the second capacitor C2 is connected. Since one end is connected to the output side of the piezoelectric resonator X1 and the other end is commonly connected to the other end of the first capacitor C1, it is input through the transmission line like a conventional general group delay equalizer. the signals, in a range of frequencies including the selected center frequency, the group delay equalizer for delaying and outputting is obtained.

【0015】上記構成に加えて、第3のコンデンサC3
が圧電共振子X1と並列に接続されているから、第3の
コンデンサC3の容量値選択により、上に凸となるGD
T特性を容易に得ることができる。上に凸となるGDT
特性は従来のセラミックフィルタのGDT特性と逆であ
り、従って、従来のセラミックフィルタと組合せて、G
DT特性を平担化し、歪をなくした群遅延イコライザと
して利用できる。
In addition to the above configuration, a third capacitor C3
Is connected in parallel with the piezoelectric resonator X1, the GD which is convex upward by selecting the capacitance value of the third capacitor C3.
The T characteristic can be easily obtained. GDT convex upward
The characteristics are opposite to the GDT characteristics of the conventional ceramic filter, and therefore, in combination with the conventional ceramic filter, G
It can be used as a group delay equalizer that flattens DT characteristics and eliminates distortion.

【0016】しかも、第3のコンデンサC3の容量値選
択により、減衰特性もコントロールできる。このため、
優れた選択度を確保することができる。本発明に係る群
遅延イコライザのGDT特性及び選択度の改善効果につ
いては、実測データに基づき後で具体的に説明する。
Moreover, the attenuation characteristic can be controlled by selecting the capacitance value of the third capacitor C3. For this reason,
Excellent selectivity can be secured. The effect of improving the GDT characteristics and selectivity of the group delay equalizer according to the present invention will be specifically described later based on actual measurement data.

【0017】GDT特性の平坦化及び選択度の調整等
は、第3のコンデンサC3及び第1、第2のコンデンサ
C2の容量値選定をによるものであるから、1個の共振
子または特性のほぼ揃った複数個の共振子を用いた場合
でも、高選択度と低歪率とを同時に満足し得る。
Since the flattening of the GDT characteristic and the adjustment of the selectivity are based on the selection of the capacitance values of the third capacitor C3 and the first and second capacitors C2, one resonator or almost one characteristic can be obtained. Even when a plurality of aligned resonators are used, high selectivity and low distortion can be satisfied at the same time.

【0018】図2は本発明に係る群遅延イコライザの別
の実施例を示すシンボル図である。図において、図1と
同一の参照符号は同一性ある構成部分を示している。こ
の実施例では、複数個の圧電共振子X1、X2を備えて
いる。圧電共振子X1、X2の個数は任意であり、図示
の2個に限定されない。圧電共振子X1、X2のそれぞ
れは、入力端子1から出力端子2に至る伝送路に直列に
挿入され、直列回路の両端が入力側及び出力側に導かれ
ている。この実施例の場合は、複数個の圧電共振子X
1、X2を備えることによる結果として、図1の実施例
とは異なったGDT特性及び選択度の改善効果が得られ
る。
FIG. 2 is a symbol diagram showing another embodiment of the group delay equalizer according to the present invention. In the figure, the same reference numerals as those in FIG. 1 denote the same components. In this embodiment, a plurality of piezoelectric resonators X1 and X2 are provided. The number of piezoelectric resonators X1 and X2 is arbitrary and is not limited to the two shown. Each of the piezoelectric resonators X1 and X2 is inserted in series in the transmission path from the input terminal 1 to the output terminal 2, and both ends of the series circuit are guided to the input side and the output side. In the case of this embodiment, a plurality of piezoelectric resonators X
As a result of including 1 and X2, an effect of improving GDT characteristics and selectivity different from the embodiment of FIG. 1 is obtained.

【0019】図1及び図2に示すシンボル図で表現され
る群遅延イコライザは、種々の具体的構造を有するもの
として実現できる。その一例を図3〜図6に示す。
The group delay equalizer represented by the symbol diagrams shown in FIGS. 1 and 2 can be realized as having various concrete structures. An example thereof is shown in FIGS.

【0020】図3は図1のシンボル図によって表現され
得る群遅延イコライザの具体的な構造を示す平面図であ
る。圧電共振子X1及び第1のコンデンサC1〜C3は
同一の基板10で形成している。基板10は圧電共振子
X1のための圧電基板及び第1のコンデンサC1〜C3
のための誘電体基板として機能するセラミックでなる。
このようなセラミック基板は種々知られている。圧電共
振子X1は基板10の表裏面に対向するように形成され
た振動電極41、42によって構成されている。振動電
極41は基板10の裏面側に形成されたリード電極11
によって基板10の一端縁側に導かれ、振動電極42は
基板10の表面側に形成されたリード電極12によって
基板10の一端縁側に導かれている。
FIG. 3 is a plan view showing a specific structure of the group delay equalizer that can be represented by the symbol diagram of FIG. The piezoelectric resonator X1 and the first capacitors C1 to C3 are formed on the same substrate 10. The substrate 10 is a piezoelectric substrate for the piezoelectric resonator X1 and the first capacitors C1 to C3.
It consists of a ceramic that functions as a dielectric substrate for.
Various ceramic substrates are known. The piezoelectric resonator X1 is composed of vibrating electrodes 41 and 42 formed so as to face the front and back surfaces of the substrate 10. The vibrating electrode 41 is the lead electrode 11 formed on the back surface side of the substrate 10.
Is guided to the one end edge side of the substrate 10, and the vibrating electrode 42 is guided to the one end edge side of the substrate 10 by the lead electrode 12 formed on the front surface side of the substrate 10.

【0021】第1のコンデンサC1は基板10の表面側
に設けられた電極13と基板の裏面側に設けられた電極
15とによって構成される。電極13と電極15との間
には基板10の厚み分の誘電体層(図示しない)が存在
する。第2のコンデンサC2は基板10の表面側に設け
られた電極14と、基板10の裏面側に設けられた電極
15とによって構成される。電極14と電極15との間
には基板10の厚み分の誘電体層(図示しない)が存在
する。
The first capacitor C1 is composed of an electrode 13 provided on the front surface side of the substrate 10 and an electrode 15 provided on the back surface side of the substrate. A dielectric layer (not shown) corresponding to the thickness of the substrate 10 exists between the electrodes 13 and 15. The second capacitor C2 is composed of an electrode 14 provided on the front surface side of the substrate 10 and an electrode 15 provided on the back surface side of the substrate 10. A dielectric layer (not shown) corresponding to the thickness of the substrate 10 exists between the electrodes 14 and 15.

【0022】第3のコンデンサC3は、容量が電極13
と電極14との間に設けられたギャップg1によって取
得される。入力端子1は基板10の裏面において振動電
極41に導通するリード電極11と、基板の表面におい
て電極13に導通するリード電極17とにそれぞれ半田
付け等の手段によって固定されている。出力端子2は基
板10の表面において振動電極42に導通するリード電
極12と、基板10の裏面に配置されたリード電極16
とにそれぞれ半田付け等の手段によって固定されてい
る。アース端子3は基板10の裏面側に配置された電極
15に固定されている。
The third capacitor C3 has a capacitance of the electrode 13
Is obtained by the gap g1 provided between the electrode 14 and the electrode 14. The input terminal 1 is fixed to the lead electrode 11 that is electrically connected to the vibrating electrode 41 on the back surface of the substrate 10 and the lead electrode 17 that is electrically connected to the electrode 13 on the surface of the substrate by soldering or other means. The output terminal 2 includes a lead electrode 12 electrically connected to the vibrating electrode 42 on the front surface of the substrate 10 and a lead electrode 16 disposed on the back surface of the substrate 10.
They are fixed to the and by means such as soldering. The ground terminal 3 is fixed to the electrode 15 arranged on the back surface side of the substrate 10.

【0023】図示の圧電共振子X1はエネルギー閉じ込
め型厚み縦モード振動子として想定されている。図示は
しないが、完成品としては、圧電共振子X1の周りに振
動空間が生じるようにして、全体を合成樹脂で覆い、ま
たはケース内に収納する。
The illustrated piezoelectric resonator X1 is assumed to be an energy trap type thickness longitudinal mode oscillator. Although not shown, the finished product is covered with synthetic resin or housed in a case so that a vibration space is formed around the piezoelectric resonator X1.

【0024】図4は図2に示したシンボル図で表現され
得る群遅延イコライザの平面図である。圧電共振子X1
は基板10の表裏面に対向するように形成された振動電
極41、42によって構成されている。圧電共振子X2
も基板10の表裏面に対向するように形成された振動電
極43、44によって構成されている。圧電共振子X1
の振動電極41は基板10の表面側に形成されたリード
電極11によって基板10の一端縁側に導かれ、表面側
に形成されたリード電極17に連続している。圧電共振
子X2の振動電極43は基板10の表面側に形成された
リード電極12によって基板10の一端縁側に導かれ、
表面側に形成されたリード電極18に連続している。振
動電極42及び44は基板10の裏面側に形成されたリ
ード電極19によって互いに導通している。
FIG. 4 is a plan view of a group delay equalizer that can be represented by the symbol diagram shown in FIG. Piezoelectric resonator X1
Is composed of vibrating electrodes 41 and 42 formed so as to face the front and back surfaces of the substrate 10. Piezoelectric resonator X2
Is also constituted by vibrating electrodes 43 and 44 formed so as to face the front and back surfaces of the substrate 10. Piezoelectric resonator X1
The vibrating electrode 41 is guided to the one end edge side of the substrate 10 by the lead electrode 11 formed on the front surface side of the substrate 10, and is continuous with the lead electrode 17 formed on the front surface side. The vibrating electrode 43 of the piezoelectric resonator X2 is guided to the one end edge side of the substrate 10 by the lead electrode 12 formed on the front surface side of the substrate 10,
It is continuous with the lead electrode 18 formed on the front surface side. The vibrating electrodes 42 and 44 are electrically connected to each other by the lead electrode 19 formed on the back surface side of the substrate 10.

【0025】第1のコンデンサC1は基板10の表面側
に設けられた電極13と基板の裏面側に設けられた電極
15とによって構成され、第2のコンデンサC2は基板
10の表面側に設けられた電極14と、基板10の裏面
側に設けられた電極15とによって構成され、第3のコ
ンデンサC3は電極13と電極14との間に設けられた
ギャップg1によって容量を取得する。入力端子1は基
板10の表面において振動電極41に導通するリード電
極11と接続され、出力端子2は基板10の表面におい
て振動電極43に導通するリード電極12と接続され、
アース端子3は基板10の裏面側に配置された電極15
と接続されている。
The first capacitor C1 is composed of an electrode 13 provided on the front surface side of the substrate 10 and an electrode 15 provided on the back surface side of the substrate, and the second capacitor C2 is provided on the front surface side of the substrate 10. The third capacitor C3 is configured by the electrode 14 and the electrode 15 provided on the back surface side of the substrate 10. The third capacitor C3 obtains the capacitance by the gap g1 provided between the electrode 13 and the electrode 14. The input terminal 1 is connected to the lead electrode 11 electrically connected to the vibration electrode 41 on the surface of the substrate 10, and the output terminal 2 is connected to the lead electrode 12 electrically connected to the vibration electrode 43 on the surface of the substrate 10.
The ground terminal 3 is an electrode 15 arranged on the back side of the substrate 10.
Connected with.

【0026】図5は本発明に係る群遅延イコライザを組
込んだIFユニットの回路図である。図6は同じくその
具体的な構造を示す平面図である。図において、図1〜
図4と同一の参照符号は同一性ある構成部分を示してい
る。4は本発明に係る群遅延イコライザ、R1、R2は
抵抗器、ICは増幅回路及びリミッタ等を含む集積回路
チップ、CF1、CF2はセラミックフィルタをそれぞ
れ示している。本発明に係る群遅延イコライザ4は集積
回路チップICの前段に挿入されている。群遅延イコラ
イザ4は図3及び図4に示した構造のものを用いること
ができるし、個別部品によって構成することもできる。
FIG. 5 is a circuit diagram of an IF unit incorporating a group delay equalizer according to the present invention. FIG. 6 is a plan view showing the same concrete structure. In the figure,
The same reference numerals as those in FIG. 4 denote the same components. Reference numeral 4 is a group delay equalizer according to the present invention, R1 and R2 are resistors, IC is an integrated circuit chip including an amplifier circuit and a limiter, and CF1 and CF2 are ceramic filters . The group delay equalizer 4 according to the present invention is inserted before the integrated circuit chip IC. The group delay equalizer 4 may have the structure shown in FIGS. 3 and 4, or may be composed of individual components.

【0027】図6は個別部品を用いて図5に示したIF
ユニットを構成した場合の具体例を示す平面図である。
各構成部品は基板5の上に搭載し、基板5の上に予め形
成さた配線パターンを利用して結線してある。群遅延イ
コライザ4を構成するコンデンサC1〜C3や、付加さ
れた抵抗R1、R2をトリミングすることによって、容
量値調整、抵抗値調整を行ない、GDT特性及び選択度
を調整することができる。
FIG. 6 shows the IF shown in FIG. 5 using individual parts.
It is a top view which shows the specific example at the time of comprising a unit.
Each component is mounted on the substrate 5 and is connected by using a wiring pattern previously formed on the substrate 5. By trimming the capacitors C1 to C3 forming the group delay equalizer 4 and the added resistors R1 and R2, the capacitance value and the resistance value can be adjusted, and the GDT characteristic and the selectivity can be adjusted.

【0028】次に本発明の効果を実測データを用いて具
体的に説明する。データを得るために供された圧電共振
子は、全て、次の特性を有する。
Next, the effect of the present invention will be specifically described by using actual measurement data. The piezoelectric resonators used to obtain the data all have the following characteristics.

【0029】 静電容量Cd=19.5pF 電気機械結合係数Kt=43.3% 機械的品質係数Qm=220 図7は第3のコンデンサC3による作用効果を確かめる
ために用いられた測定回路図、図8〜図11は図7の測
定回路を用いて得られた周波数−GDT特性、減衰量特
の実測データを示している。図7において、Sは信号
源、Rinは入力抵抗、Routは出力抵抗である。入
力抵抗Rin及び出力抵抗Routは330Ωの抵抗値
を有する。第1のコンデンサC1〜第3のコンデンサC
3の容量値は、図8〜図11において、次のように選定
した。
Capacitance Cd = 19.5 pF Electromechanical coupling coefficient Kt = 43.3% Mechanical quality factor Qm = 220 FIG. 7 is a measurement circuit diagram used for confirming the function and effect of the third capacitor C3. 8 to 11 show frequency-GDT characteristics and attenuation characteristics obtained by using the measurement circuit of FIG.
The actual measurement data of sex are shown. In FIG. 7, S is a signal source, Rin is an input resistance, and Rout is an output resistance. The input resistance Rin and the output resistance Rout have a resistance value of 330Ω. First capacitor C1 to third capacitor C
The capacitance value of No. 3 was selected as follows in FIGS.

【0030】 図8ではC1=C2=70pF、C3は無し 図9ではC1=C2=70pF、C3=3pF 図10ではC1=C2=70pF、C3=5pF 図11ではC1=C2=70pF、C3=7pF 図8〜図11を参照すると、第3のコンデンサC3の容
量値が増大するにつれて、GDT特性の上に凸となる特
性が強調される。従って、下に凸となるGDT特性を持
つセラミックフィルタと組合せることにより、GDT特
性を平担化し、歪をなくす群遅延イコライザとして利用
できる。しかも、第3のコンデンサC3の容量値選定と
いう簡単な操作によって、組合されるセラミックフィル
タのGDT特性に適合したGDT特性を有するように制
御できる。
In FIG. 8, C1 = C2 = 70 pF and C3 is absent. In FIG. 9, C1 = C2 = 70 pF and C3 = 3 pF. In FIG. 10, C1 = C2 = 70 pF and C3 = 5 pF. In FIG. 11, C1 = C2 = 70 pF and C3 = 7 pF Referring to FIGS. 8 to 11, as the capacitance value of the third capacitor C3 increases, the characteristic that is convex on the GDT characteristic is emphasized. Therefore, it can be used as a group delay equalizer that flattens the GDT characteristic and eliminates distortion by combining it with a ceramic filter having a GDT characteristic that is convex downward. Moreover, by a simple operation of selecting the capacitance value of the third capacitor C3, it is possible to control so as to have the GDT characteristic that matches the GDT characteristic of the ceramic filter to be combined.

【0031】減衰量ATTに関しては、第3のコンデン
サC3の容量値が増大する程、高域側の減衰量が増大す
る。このため、通過帯域外の高域側における減衰量を増
大させ、選択度を向上させることができる。
Regarding the attenuation amount ATT , the attenuation amount on the high frequency side increases as the capacitance value of the third capacitor C3 increases. Therefore, it is possible to increase the attenuation amount on the high frequency side outside the pass band and improve the selectivity.

【0032】次に、本発明に係る群遅延イコライザをセ
ラミックフィルタと組合せて用いたフィルタの具体例を
参照して、従来のセラミックフィルタとの効果上の差異
を説明する。図12は従来のセラミックフィルタCF
よるシンボル図、図13は同じくその周波数ーGDT特
性、減衰量特性ATTを示している。図14は本発明に
係る群遅延イコライザをセラミックフィルタCFと組合
せたフィルタのシンボル図、図15はその周波数ーGD
T特性、減衰量特性ATTを示している。図12及び図
14において、入力抵抗Rin及び出力抵抗Routは
330Ωの抵抗値を有する。図14のAMPは増幅回路
である。
Next, the difference in effect from the conventional ceramic filter will be described with reference to a specific example of the filter using the group delay equalizer according to the present invention in combination with the ceramic filter. FIG. 12 shows a symbol diagram of the conventional ceramic filter CF , and FIG. 13 shows the frequency-GDT characteristic and the attenuation amount characteristic ATT of the same. FIG. 14 is a symbol diagram of a filter in which the group delay equalizer according to the present invention is combined with a ceramic filter CF, and FIG. 15 is its frequency-GD.
The T characteristic and the attenuation amount characteristic ATT are shown. 12 and 14, the input resistance Rin and the output resistance Rout have a resistance value of 330Ω. The AMP in FIG. 14 is an amplifier circuit.

【0033】図13から明らかなように、従来のセラミ
ックフィルタは、GDT特性が下に凸となる歪んだ特性
となっている。これに対して、本発明に係る群遅延イコ
ライザを用いたフィルタの場合は、図15に見られるよ
うに、平坦なGDT特性が得られている。また減衰量に
関しては、本発明は選択帯域外での減衰が従来よりも急
激であり、選択度が優れていることが理解できよう。
As is apparent from FIG. 13, the conventional ceramic filter has a distorted characteristic in which the GDT characteristic is convex downward. On the other hand, in the case of the filter using the group delay equalizer according to the present invention, a flat GDT characteristic is obtained as shown in FIG. As for the amount of attenuation, it can be understood that the present invention has a sharper attenuation outside the selected band than the conventional one, and has excellent selectivity.

【0034】次に、本発明に係る群遅延イコライザにお
ける圧電共振子の数と特性との関係を、図16〜図19
を参照して説明する。図16は1個の圧電共振子X1を
用いた本発明に係る群遅延イコライザの特性測定回路
図、図17はその周波数ーGDT特性、減衰量特性AT
を示している。図18は2個の圧電共振子X1、X2
を用いた本発明に係る群遅延イコライザの特性測定回路
図、図19はその周波数ーGDT特性、減衰量特性を示
している。
Next, the relationship between the number of piezoelectric resonators and the characteristics of the group delay equalizer according to the present invention will be described with reference to FIGS.
Will be described with reference to. FIG. 16 is a characteristic measurement circuit diagram of a group delay equalizer according to the present invention using one piezoelectric resonator X1, and FIG. 17 is its frequency-GDT characteristic and attenuation characteristic AT.
T is shown. FIG. 18 shows two piezoelectric resonators X1 and X2.
FIG. 19 is a characteristic measurement circuit diagram of the group delay equalizer according to the present invention using FIG. 19 and shows its frequency-GDT characteristic and attenuation amount characteristic.

【0035】図17及び図18を参照すると、圧電共振
子の数が増す程、GDT特性の上に凸となる特性が強調
される。従って、下に凸となるGDT特性を持つセラミ
ックフィルタとの組合せにおいて、下に凸となる程度に
合わせて圧電共振子数を選択することにより、GDT特
性を平担化し、歪をなくすことができる。しかも、圧電
共振子の数を選択するという簡単な操作によって、組合
されるセラミックフィルタのGDT特性に適合したGD
T特性を有するように制御できる。
Referring to FIG. 17 and FIG. 18, as the number of piezoelectric resonators increases, the characteristic of being convex on the GDT characteristic is emphasized. Therefore, in combination with a ceramic filter having a downwardly convex GDT characteristic, the GDT characteristic can be flattened and distortion can be eliminated by selecting the number of piezoelectric resonators according to the degree of downward convexity. . Moreover, by a simple operation of selecting the number of piezoelectric resonators, a GD that matches the GDT characteristics of the ceramic filter to be combined is formed.
It can be controlled to have T characteristics.

【0036】減衰量に関しては、圧電共振子の数が増大
する程、通過帯域外の減衰量が増大する。このため、
過帯域外の減衰量を増大させ、選択度を向上させること
ができる。
Regarding the attenuation amount , the attenuation amount outside the pass band increases as the number of piezoelectric resonators increases. For this reason, through
It is possible to increase the amount of attenuation outside the overband and improve the selectivity.

【0037】更に、本発明に係る群遅延イコライザの中
心周波数は、動作原理上から、同時に使用されるセラミ
ックフィルタと同一にすることが容易である。このた
め、群遅延イコライザと、セラミックフィルタとを同一
圧電基板で構成することができる。
Further, it is easy to set the center frequency of the group delay equalizer according to the present invention to be the same as that of the ceramic filter used at the same time from the operating principle. Therefore, the group delay equalizer and the ceramic filter can be formed of the same piezoelectric substrate.

【0038】本発明は第3のコンデンサC3の容量値及
び圧電共振子の数の制御によって、GDT特性及び選択
度を改善する技術を開示するものであるが、第1及び第
2のコンデンサC1、C2の容量値及び入出力抵抗Ri
n、Routの抵抗値制御によっても、GDT特性及び
選択度を改善することができる。そして、こられの技術
を組合せることによって、所望の特性を得ることができ
る。
The present invention discloses a technique for improving the GDT characteristics and the selectivity by controlling the capacitance value of the third capacitor C3 and the number of piezoelectric resonators. The first and second capacitors C1, C2 capacitance value and input / output resistance Ri
The GDT characteristics and the selectivity can be improved also by controlling the resistance values of n and Rout. Then, by combining these techniques, desired characteristics can be obtained.

【0039】[0039]

【発明の効果】以上述べたように、本発明によれば、高
選択度と低歪率とを同時に満足し得る群遅延イコライザ
を提供することができる。
As described above, according to the present invention, it is possible to provide a group delay equalizer that can simultaneously satisfy high selectivity and low distortion.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る群遅延イコライザのシンボル図で
ある。
FIG. 1 is a symbol diagram of a group delay equalizer according to the present invention.

【図2】本発明に係る群遅延イコライザの別の実施例を
示すシンボル図である。
FIG. 2 is a symbol diagram showing another embodiment of the group delay equalizer according to the present invention.

【図3】図1のシンボル図によって表現され得る群遅延
イコライザの具体的な構造を示す平面図である。
3 is a plan view showing a specific structure of a group delay equalizer that can be represented by the symbol diagram of FIG. 1. FIG.

【図4】図2に示したシンボル図で表現され得る群遅延
イコライザの平面図である。
4 is a plan view of a group delay equalizer that can be represented by the symbol diagram shown in FIG.

【図5】本発明に係る群遅延イコライザを組込んだIF
ユニットの回路図である。
FIG. 5 is an IF incorporating a group delay equalizer according to the present invention.
It is a circuit diagram of a unit.

【図6】図5に示したIFユニットの具体的な構造を示
す平面図である。
6 is a plan view showing a specific structure of the IF unit shown in FIG.

【図7】第3のコンデンサによる作用、効果を確かめる
ために用いられた測定回路図である。
FIG. 7 is a measurement circuit diagram used for confirming the action and effect of the third capacitor.

【図8】図7の測定回路を用いて得られた周波数−GD
T特性及び減衰量特性の実測データを示す図である。
8 is a frequency-GD obtained using the measurement circuit of FIG.
It is a figure which shows the measured data of a T characteristic and an attenuation amount characteristic .

【図9】図7の測定回路を用いて得られた周波数−GD
T特性及び減衰量特性の実測データを示す図である。
9 is a frequency-GD obtained using the measurement circuit of FIG.
It is a figure which shows the measured data of a T characteristic and an attenuation amount characteristic .

【図10】図7の測定回路を用いて得られた周波数−G
DT特性及び減衰量特性の実測データを示す図である。
10 is a frequency-G obtained using the measurement circuit of FIG.
It is a figure which shows the measured data of a DT characteristic and an attenuation amount characteristic .

【図11】図7の測定回路を用いて得られた周波数−G
DT特性及び減衰量特性の実測データを示す図である。
11 is a frequency-G obtained using the measurement circuit of FIG.
It is a figure which shows the measured data of a DT characteristic and an attenuation amount characteristic .

【図12】従来のセラミックフィルタによるシンボル図
である。
FIG. 12 is a symbol diagram of a conventional ceramic filter.

【図13】図12に示したセラミックフィルタの周波数
ーGDT特性、減衰量特性を示す図である。
13 is a diagram showing frequency-GDT characteristics and attenuation amount characteristics of the ceramic filter shown in FIG.

【図14】本発明に係る群遅延イコライザをセラミック
フィルタと組合せたフィルタのシンボル図である。
FIG. 14 is a symbol diagram of a filter in which the group delay equalizer according to the present invention is combined with a ceramic filter.

【図15】図14に示した測定回路による周波数ーGD
T特性、減衰量特性を示す図である。
15 is a graph showing frequency-GD by the measuring circuit shown in FIG.
It is a figure which shows T characteristic and attenuation amount characteristic.

【図16】1個の圧電共振子を用いた本発明に係る群遅
延イコライザの特性測定回路図である。
FIG. 16 is a characteristic measurement circuit diagram of a group delay equalizer according to the present invention using one piezoelectric resonator.

【図17】図16に示す測定回路によって得られた周波
数ーGDT特性、減衰量特性を示す図である。
17 is a diagram showing frequency-GDT characteristics and attenuation amount characteristics obtained by the measurement circuit shown in FIG.

【図18】2個の圧電共振子を用いた本発明に係る群遅
延イコライザの特性測定回路図である。
FIG. 18 is a characteristic measurement circuit diagram of a group delay equalizer according to the present invention using two piezoelectric resonators.

【図19】図18の特性測定回路図によって得られた周
波数ーGDT特性、減衰量特性を示す図である。
19 is a diagram showing a frequency-GDT characteristic and an attenuation amount characteristic obtained by the characteristic measuring circuit diagram of FIG.

【符号の説明】 1 入力端子 2 出力端子 3 アース端子 X1、X2 圧電共振子 C1 第1のコンデンサ C2 第2のコンデンサ C3 第3のコンデンサ[Explanation of reference numerals] 1 input terminal 2 output terminal 3 ground terminal X1, X2 piezoelectric resonator C1 first capacitor C2 second capacitor C3 third capacitor

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】全図[Correction target item name] All drawings

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図1】 [Figure 1]

【図2】 [Fig. 2]

【図6】 [Figure 6]

【図3】 [Figure 3]

【図4】 [Figure 4]

【図5】 [Figure 5]

【図7】 [Figure 7]

【図8】 [Figure 8]

【図9】 [Figure 9]

【図10】 [Figure 10]

【図11】 FIG. 11

【図12】 [Fig. 12]

【図13】 [Fig. 13]

【図14】 FIG. 14

【図15】 FIG. 15

【図16】 FIG. 16

【図17】 FIG. 17

【図18】 FIG. 18

【図19】 FIG. 19

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 圧電共振子と、コンデンサとを含み、セ
ラミックフィルタと組み組み合わせて用いられる群遅延
イコライザであって、 前記圧電共振子は、入力端子と出力端子との間に挿入さ
れており、 前記コンデンサは、少なくとも2種備えられており、第
1のコンデンサは一端が前記圧電共振子の入力側に接続
されており、第2のコンデンサは一端が前記圧電共振子
の出力側に接続され、他端が前記第1のコンデンサの他
端と共通に接続されている群遅延イコライザ。
1. A group delay equalizer including a piezoelectric resonator and a capacitor, which is used in combination with a ceramic filter, wherein the piezoelectric resonator is inserted between an input terminal and an output terminal, At least two types of capacitors are provided, one end of the first capacitor is connected to the input side of the piezoelectric resonator, and one end of the second capacitor is connected to the output side of the piezoelectric resonator, A group delay equalizer having the other end commonly connected to the other end of the first capacitor.
【請求項2】 第3のコンデンサを含み、前記第3のコ
ンデンサが前記圧電共振子と並列に接続されている請求
項1に記載の群遅延イコライザ。
2. The group delay equalizer according to claim 1, further comprising a third capacitor, wherein the third capacitor is connected in parallel with the piezoelectric resonator.
【請求項3】 前記圧電共振子は複数個備えられ、それ
ぞれが前記伝送路に直列に挿入され、直列回路の両端が
前記入力側及び前記出力側に導かれている請求項1また
は2に記載の群遅延イコライザ。
3. The piezoelectric resonator according to claim 1, wherein a plurality of the piezoelectric resonators are provided, each of which is inserted in series in the transmission line, and both ends of a series circuit are guided to the input side and the output side. Group delay equalizer.
【請求項4】 前記圧電共振子及び前記コンデンサは、
同一の基板上に設けられている請求項1、2または3に
記載の群遅延イコライザ。
4. The piezoelectric resonator and the capacitor are
The group delay equalizer according to claim 1, 2 or 3, which is provided on the same substrate.
【請求項5】 前記基板は、前記圧電共振子のための圧
電基板及び前記コンデンサのための誘電体基板として機
能するセラミックでなる請求項4に記載の群遅延イコラ
イザ。
5. The group delay equalizer according to claim 4, wherein the substrate is a ceramic that functions as a piezoelectric substrate for the piezoelectric resonator and a dielectric substrate for the capacitor.
【請求項6】 前記圧電共振子及び前記コンデンサは、
個別部品であって、前記基板上に取付けられている請求
項4に記載の群遅延イコライザ。
6. The piezoelectric resonator and the capacitor are
The group delay equalizer according to claim 4, wherein the group delay equalizer is a discrete component and is mounted on the substrate.
【請求項7】 群遅延イコラザと、セラミックフィルタ
とを有するフィルタであって、 前記群遅延イコラザは、請求項1乃至6の何れかに記載
されたものでなり、前記セラミックフィルタに接続され
ているフィルタ。
7. A filter having a group delay equalizer and a ceramic filter, wherein the group delay equalizer is the filter according to any one of claims 1 to 6 and is connected to the ceramic filter. filter.
【請求項8】 前記群遅延イコライザと、前記セラミッ
クフィルタとが同一圧電基板上に形成されている請求項
7に記載のフィルタ。
8. The filter according to claim 7, wherein the group delay equalizer and the ceramic filter are formed on the same piezoelectric substrate.
JP8420793A 1993-03-18 1993-03-18 Group delay equalizer and filter Withdrawn JPH06276050A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8420793A JPH06276050A (en) 1993-03-18 1993-03-18 Group delay equalizer and filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8420793A JPH06276050A (en) 1993-03-18 1993-03-18 Group delay equalizer and filter

Publications (1)

Publication Number Publication Date
JPH06276050A true JPH06276050A (en) 1994-09-30

Family

ID=13824043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8420793A Withdrawn JPH06276050A (en) 1993-03-18 1993-03-18 Group delay equalizer and filter

Country Status (1)

Country Link
JP (1) JPH06276050A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7733166B2 (en) 2007-09-17 2010-06-08 Samsung Electronics Co., Ltd. Equalizer filters including a low-pass filter unit and an equalizer having a group delay control unit and related methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7733166B2 (en) 2007-09-17 2010-06-08 Samsung Electronics Co., Ltd. Equalizer filters including a low-pass filter unit and an equalizer having a group delay control unit and related methods

Similar Documents

Publication Publication Date Title
US5592135A (en) Surface acoustic wave filter with different filter portions satisfying complex conjugate relationship of impedances
US7626475B2 (en) Saw filter device
KR100752733B1 (en) Thin film resonator filter
JPH01314008A (en) Ladder-type piezoelectric filter
EP1667441A1 (en) Intermediate frequency circuit for television tuner
EP1137175B1 (en) Surface acoustic wave device
US4297660A (en) Electric circuit using surface acoustic wave device
US4438417A (en) Filter circuit utilizing a surface acoustic wave filter
JPH06276050A (en) Group delay equalizer and filter
US6906602B2 (en) Surface acoustic wave filter utilizing two parallel acoustic channels with one having a narrower bandwidth
EP0650255B1 (en) Piezoelectric ceramic filter circuit and piezoelectric ceramic filter
US4156214A (en) Multipole resonator
US5939957A (en) 6-elements ladder type piezoelectric filter
JPH0331283B2 (en)
JP3402015B2 (en) Surface acoustic wave filter
US5151672A (en) Trap circuit comprising plural piezoelectric resonators interconnected by plural resistors and an inductor
JP2634798B2 (en) Phase shift element
US5369382A (en) Two-pole monolithic crystal filter including shunt resonator stages
JP2710154B2 (en) Phase shift element
WO2023080142A1 (en) Filter device
JP2728244B2 (en) Group delay equalizer
KR100190617B1 (en) Filter using ceramic
JPS6177408A (en) Polar type low-pass filter
JPH0334684B2 (en)
JPH08237064A (en) Lateral coupling duplex mode surface acoustic wave filter

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000530