JPH06275634A - Power transistor device - Google Patents

Power transistor device

Info

Publication number
JPH06275634A
JPH06275634A JP8542993A JP8542993A JPH06275634A JP H06275634 A JPH06275634 A JP H06275634A JP 8542993 A JP8542993 A JP 8542993A JP 8542993 A JP8542993 A JP 8542993A JP H06275634 A JPH06275634 A JP H06275634A
Authority
JP
Japan
Prior art keywords
power transistor
zener diode
transistor device
region
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8542993A
Other languages
Japanese (ja)
Inventor
Minoru Suda
実 須田
Masatoshi Nakasu
正敏 中洲
Tetsuo Iijima
哲郎 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8542993A priority Critical patent/JPH06275634A/en
Priority to US08/052,836 priority patent/US5397914A/en
Publication of JPH06275634A publication Critical patent/JPH06275634A/en
Priority to US08/341,130 priority patent/US5502338A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PURPOSE:To keep a Zener voltage constant in a wide range of temperature change, by forming a Zener diode wherein a plurality of p-r junctions are arranged on a poly-silicon film. CONSTITUTION:A Zener diode Z is formed between a common collector C of a driver transistor T2 and a power transistor T1 and the base of the driver transistor T2. In the Zener diode Z, a plurality of p-n junctions 22 are formed on a poly-silicon film so as to be connected in series. The Zener diode serves as a voltage clamping means for clamping a counter-electromotive force in a primary side coil connected with the collector. Hence the temperature characteristics coefficient of a Zener diode becomes very small, and the counter- electromotive force generated in an inductive load can be set as a stable voltage independently of temperature change.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、パワートランジスタ
装置に関し、特に内燃機関の点火装置における所謂IC
イグナイタに利用して有効な技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power transistor device, and more particularly to a so-called IC in an internal combustion engine ignition device.
It is related to effective technology for igniters.

【0002】[0002]

【従来の技術】従来、自動車に搭載される多気筒内燃機
関の点火装置(ICイグナイタ)に使用されるパワート
ランジスタ装置を構成するバイポーラトランジスタのコ
レクタとベース間には、各気筒に印加される1次側コイ
ルの起電圧を安定化させるためにツェナーダイオードが
設けられている。このツェナーダイオードのツェナー電
圧によって一次側コイルに発生する逆起電圧が安定化さ
れる。上記のようなパワートランジスタ装置としては、
ダーリントントランジスタ回路が使用されている。特公
平2−51256号公報には、ダーリントントランジス
タ回路を用いたパワートランジスタ装置が開示されてい
る。
2. Description of the Related Art Conventionally, 1 is applied to each cylinder between a collector and a base of a bipolar transistor which constitutes a power transistor device used in an ignition device (IC igniter) of a multi-cylinder internal combustion engine mounted on an automobile. A Zener diode is provided to stabilize the electromotive force of the secondary coil. The Zener voltage of the Zener diode stabilizes the counter electromotive voltage generated in the primary coil. As a power transistor device as described above,
A Darlington transistor circuit is used. Japanese Patent Publication No. 2-51256 discloses a power transistor device using a Darlington transistor circuit.

【0003】[0003]

【発明が解決しようとする課題】上記のようなパワート
ランジスタ装置においては、コレクタ、ベース間に設け
られるツェナーダイオードは、シリコンバルク中のpn
接合を用いて形成されていた。そのため、ツェナーダイ
オードのツェナー電圧がシリコンバルク中のpn接合の
濃度及び深さによって決定され、かつツェナーダイオー
ドにおけるツェナー電圧のもつ温度特性が、正の温度特
性係数(通常、1000〜2000ppm/℃程度)を
持つ。したがって、パワートランジスタ装置の雰囲気温
度が上がると、ツェナー電圧も上昇してしまうというこ
とが、本願発明者によって明らかにされた。
In the above power transistor device, the Zener diode provided between the collector and the base is a pn in the silicon bulk.
It was formed using joining. Therefore, the Zener voltage of the Zener diode is determined by the concentration and depth of the pn junction in the silicon bulk, and the temperature characteristic of the Zener voltage in the Zener diode has a positive temperature characteristic coefficient (usually about 1000 to 2000 ppm / ° C). have. Therefore, it has been clarified by the inventor of the present application that the Zener voltage rises as the ambient temperature of the power transistor device rises.

【0004】例えば、ツェナーダイオードのツェナー電
圧が大きくなると、1次側コイルの逆起電圧がそれに対
応して大きくなるため、各気筒に印加される2次側コイ
ルからの出力電圧が大きくなる。一例をあげて説明する
と、シリコンバルクの温度特性が1500ppm/℃で
あり、パワートランジスタの雰囲気が−40℃の時、ツ
ェナー電圧が370V、2次側コイルの出力電圧が5万
Vであると仮定する。この条件においてパワートランジ
スタ装置の雰囲気が140℃に上昇した場合、ツェナー
電圧は約470Vに上昇し、かつこれに伴い2次側コイ
ルの出力電圧は6万Vを超えてしまう。従来は、上記の
ような電圧変動分を見込んだ十分な絶縁耐圧を持つケー
ブルが2次側コイル用ケーブルとして用いられていた
が、低コスト化や軽量化等のために使用するケーブルの
絶縁耐圧を小さくした場合、電圧変動時の出力電圧が絶
縁耐圧より大きくなってしまい、2次側コイル用のケー
ブルが断線破壊してしまう虞れのある事が本願発明者に
よって明らかにされた。
For example, when the Zener voltage of the Zener diode increases, the counter electromotive voltage of the primary coil increases correspondingly, so that the output voltage from the secondary coil applied to each cylinder increases. As an example, assume that the temperature characteristic of the silicon bulk is 1500 ppm / ° C., the Zener voltage is 370 V, and the output voltage of the secondary coil is 50,000 V when the atmosphere of the power transistor is −40 ° C. To do. When the atmosphere of the power transistor device rises to 140 ° C. under this condition, the Zener voltage rises to about 470V, and accordingly, the output voltage of the secondary coil exceeds 60,000V. Conventionally, a cable having a sufficient withstand voltage that allows for the above voltage fluctuation was used as the cable for the secondary coil, but the withstand voltage of the cable used for cost reduction and weight reduction. It has been clarified by the inventor of the present application that when the voltage is reduced, the output voltage at the time of voltage fluctuation becomes higher than the withstand voltage and the cable for the secondary coil may be broken.

【0005】この発明の目的は、温度変化に対して安定
したコレクタ電圧クランプ機能を持つパワートランジス
タ装置を提供することにある。この発明の前記ならびに
そのほかの目的と新規な特徴は、本明細書の記述および
添付図面から明らかになるであろう。
An object of the present invention is to provide a power transistor device having a collector voltage clamping function which is stable against temperature changes. The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0006】[0006]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、誘導性負荷にコレクタが接
続されてスイッチ電流を流すトランジスタにおいて、そ
のコレクタとベースとの間にポリシリコン膜に直列形態
に構成された複数のpn接合構造からなるツェナーダイ
オードを設けるようにする。上記ツェナーダイオードに
流れるツェナー電流に基づいて形成される制御電圧によ
ってスイッチ制御されるMOSFETを設けて、上記ツ
ェナーダイオードと並列形態の電流経路を構成する。
The outline of a typical one of the inventions disclosed in the present application will be briefly described as follows. That is, in a transistor in which a collector is connected to an inductive load and a switch current flows, a Zener diode having a plurality of pn junction structures formed in series in a polysilicon film is provided between the collector and the base. . A MOSFET that is switch-controlled by a control voltage formed based on the Zener current flowing through the Zener diode is provided to form a current path in parallel with the Zener diode.

【0007】[0007]

【作用】上記した手段によれば、ポリシリコン膜に形成
されるツェナーダイオードの温度特性係数が非常に小さ
いことより、その誘導性負荷において発生する逆起電圧
を温度変化にかからわず安定した電圧に設定することが
できる。MOSFETが並列形態に設けられることによ
って、ツェナーダイオードの比較的大きなオン抵抗値を
減らすことができる。
According to the above-mentioned means, since the Zener diode formed in the polysilicon film has a very small temperature characteristic coefficient, the back electromotive force generated in the inductive load is stable regardless of temperature change. Can be set to voltage. By providing the MOSFETs in parallel, the relatively large on-resistance value of the Zener diode can be reduced.

【0008】[0008]

【実施例】図3には、この発明に係るパワートランジス
タ装置の一実施例の回路図が示されている。この実施例
のパワートランジスタ装置は、所謂ICイグナイタに使
用されるものとして構成されており、単一のICペレッ
トに組み込まれている。すなわち、このパワートランジ
スタ装置は、公知の半導体集積回路の製造技術によっ
て、単結晶シリコンのような1個の半導体基板上におい
て形成される。
FIG. 3 is a circuit diagram of an embodiment of the power transistor device according to the present invention. The power transistor device of this embodiment is configured to be used in a so-called IC igniter, and is incorporated in a single IC pellet. That is, this power transistor device is formed on a single semiconductor substrate such as single crystal silicon by a known semiconductor integrated circuit manufacturing technique.

【0009】パワートランジスタ装置1は、そのコレク
タ接続端子Cが1次側コイル2の一端に接続され、その
ベース接続端子Bがピックアップ装置3に接続され、そ
のエミッタ接続端子Eが回路の接地電位(アース)に接
続されている。1次側コイル2の他端側にはバッテリー
4によるバッテリー電圧が印加されている。上記1次側
コイル2と電磁的に結合されて2次側コイル5が設けら
れ、1次側コイルと2次側コイルとの巻数比に比例して
1次側の電圧が昇圧されて2次側コイル5から出力され
る。この2次側コイル5の出力電圧は、点火プラグ6に
供給される。
In the power transistor device 1, its collector connection terminal C is connected to one end of the primary coil 2, its base connection terminal B is connected to the pickup device 3, and its emitter connection terminal E is the ground potential of the circuit ( Ground). A battery voltage from the battery 4 is applied to the other end of the primary coil 2. A secondary side coil 5 is provided which is electromagnetically coupled to the primary side coil 2, and the primary side voltage is boosted in proportion to the winding ratio of the primary side coil and the secondary side coil. It is output from the side coil 5. The output voltage of the secondary coil 5 is supplied to the spark plug 6.

【0010】パワートランジスタ装置は、ダーリントン
形態にされた入力側としてのドライバトランジスタT2
と、出力側としてのパワートランジスタT1 をスイッチ
ング素子としている。上記ドライバトランジスタT2
びパワートランジスタT1 の共通化されたコレクタC
と、ドライバトランジスタT2 のベースBとの間には、
コレクタに接続される1次側コイルにおける逆起電圧を
クランプさせる電圧クランプ手段として、後述するよう
なポリシリコン膜に形成されたpn接合構造を利用した
ツェナーダイオードZが設けられる。トランジスタT2
のベースとエミッタ間に抵抗R2 が、トランジスタT1
のベースとエミッタ間には抵抗R1 がそれぞれ設けられ
る。
The power transistor device comprises a driver transistor T 2 as an input side in the Darlington configuration.
And the power transistor T 1 on the output side is used as a switching element. A common collector C of the driver transistor T 2 and the power transistor T 1.
And the base B of the driver transistor T 2 between
A Zener diode Z using a pn junction structure formed in a polysilicon film, which will be described later, is provided as voltage clamping means for clamping the counter electromotive voltage in the primary coil connected to the collector. Transistor T 2
A resistor R 2 between the base and the emitter of the transistor T 1
A resistor R 1 is provided between the base and the emitter of each.

【0011】図1には、この発明に係るパワートランジ
スタ装置の一実施例の素子構造断面図が示されている。
パワートランジスタ装置1は、n導電型半導体としての
シリコンサブストレート(以下、サブストレートとい
う。)10に形成される。このサブストレート10にお
いて、第1主面から2つのトランジスタT1 、T2 にお
ける2つのp導電型の第1ベース領域11a及び第2ベ
ース領域11bがそれぞれ拡散形成される。これらの第
1ベース領域11a及び第2ベース領域11bは、サブ
ストレート10とともに、第1pn接合12a及び第2
pn接合12bをそれぞれ形成している。
FIG. 1 is a sectional view of the element structure of an embodiment of the power transistor device according to the present invention.
The power transistor device 1 is formed on a silicon substrate (hereinafter referred to as a substrate) 10 as an n-conductivity type semiconductor. In this substrate 10, two p-conductivity-type first base regions 11a and second base regions 11b of the two transistors T 1 and T 2 are diffused from the first main surface. The first base region 11a and the second base region 11b together with the substrate 10 include the first pn junction 12a and the second pn junction 12a.
Each pn junction 12b is formed.

【0012】これらの第1ベース領域11a及び第2ベ
ース領域11b内において、同一の第1主面から2つの
トランジスタT1 及びT2 におけるn導電型のエミッタ
領域9a及び9bがそれぞれ拡散形成される。ザブスト
レート10の第1主面には不活性層としての酸化膜13
が、第1主面における各pn接合が表面に露出する領域
を被覆するように選択的に形成されている。
In these first base region 11a and second base region 11b, n-conductivity type emitter regions 9a and 9b of two transistors T 1 and T 2 are diffused from the same first main surface. . An oxide film 13 as an inactive layer is formed on the first main surface of the substratum 10.
However, each pn junction on the first main surface is selectively formed so as to cover the region exposed on the surface.

【0013】パワートランジスタT1 のエミッタ領域9
a上にはエミッタ電極9が、アルミニュウム等の導電性
を有する金属材料が被着されることにより形成されてい
る。このエミッタ電極9には、パワートランジスタ装置
1におけるエミッタ接続端子Eが接続されている。
Emitter region 9 of power transistor T 1
An emitter electrode 9 is formed on a by depositing a conductive metal material such as aluminum. The emitter connection terminal E of the power transistor device 1 is connected to the emitter electrode 9.

【0014】ドライバトランジスタT2 のベース領域1
1b上にはベース電極8が、アルミニュウム等の導電性
を有する金属材料が被着されることにより形成されてい
る。このベース電極8には、パワートランジスタ装置1
におけるベース接続端子Bが接続されている。
Base region 1 of driver transistor T 2
A base electrode 8 is formed on 1b by depositing a conductive metal material such as aluminum. The power transistor device 1 is provided on the base electrode 8.
The base connection terminal B in is connected.

【0015】サブストレート10の第2主面にはコレク
タ電極7が、Ag等の導電性を有する金属材料が被着さ
れることにより形成される。このコレクタ電極7には、
このパワートランジスタ装置1におけるコレクタ接続端
子Cが接続されている。トランジスタT1 のベース及び
トランジスタT2 のエミッタは、アルミニュウム等の導
電性を有する金属材料等により被着された配線手段24
を介して相互に電気的に結合されている。
A collector electrode 7 is formed on the second main surface of the substrate 10 by depositing a conductive metal material such as Ag. In this collector electrode 7,
The collector connection terminal C of this power transistor device 1 is connected. The wiring means 24 in which the base of the transistor T 1 and the emitter of the transistor T 2 are coated with a conductive metal material such as aluminum.
Are electrically coupled to each other via.

【0016】ドライバトランジスタT2 のベース領域1
1b上に形成された酸化膜13の領域上には、ツェナー
ダイオードZがポリシリコン膜に形成されたpn接合構
造によって形成されている。このポリシリコン膜を利用
したpn接合構造は、図4に示されている製造工程図を
参照して次に説明する。
Base region 1 of driver transistor T 2
On the region of the oxide film 13 formed on 1b, the Zener diode Z is formed by the pn junction structure formed in the polysilicon film. A pn junction structure using this polysilicon film will be described below with reference to the manufacturing process chart shown in FIG.

【0017】図4には、この発明に係るパワートランジ
スタ装置1に用いられるツェナーダイオードZの一実施
例の製造工程図が示されている。
FIG. 4 is a manufacturing process diagram of an embodiment of the Zener diode Z used in the power transistor device 1 according to the present invention.

【0018】図4(a)に示されているように、ドライ
バトランジスタT2 のベース領域11b表面に形成され
た酸化膜13上に、ポリシリコン膜20がCVD法等に
より選択的に被着される。
As shown in FIG. 4A, a polysilicon film 20 is selectively deposited on the oxide film 13 formed on the surface of the base region 11b of the driver transistor T 2 by the CVD method or the like. It

【0019】図4(b)に示されているように、このポ
リシリコン膜20にp導電型不純物としてのボロン
(B)がイオン打ち込み法等のような適当な手段によっ
て打ち込まれ、ポリシリコン膜20にp導電型領域が形
成される。
As shown in FIG. 4B, boron (B) as a p-conductivity type impurity is implanted into the polysilicon film 20 by an appropriate means such as an ion implantation method to form a polysilicon film. A p-conductivity type region is formed at 20.

【0020】図4(c)に示されているように、p導電
型領域となったポリシリコン膜20上に、レジストによ
るマスク21がリソグラフィー処理によって形成され
る。そして、ポリシリコン膜20にはn導電型不純物と
してのリン(P)がマスク21を介してイオン打ち込み
法等の手段によって選択的に導入される。これにより、
ポリシリコン膜20にはpn接合22が複数個、互いに
直列に形成される。同図には、便宜上p導電型領域とn
導電型領域とが合計4個だけ図示されているが、pn接
合22の耐圧によって後述するツェナー電圧Vzが決定
されるため、pn接合22の個数は、所望のツェナー電
圧Vzに対応して多数個設けられることになるものであ
る。
As shown in FIG. 4C, a mask 21 made of a resist is formed by lithography on the polysilicon film 20 that has become the p-conductivity type region. Then, phosphorus (P) as an n-conductivity type impurity is selectively introduced into the polysilicon film 20 through the mask 21 by means such as an ion implantation method. This allows
A plurality of pn junctions 22 are formed in series on the polysilicon film 20. In the figure, for the sake of convenience, a p-conductivity type region and n
Although only four conductivity type regions are illustrated in total, the breakdown voltage of the pn junction 22 determines a Zener voltage Vz described later. Therefore, the number of the pn junctions 22 is large corresponding to the desired Zener voltage Vz. It will be provided.

【0021】図4(d)に示されているように、pn接
合22が複数個形成されたポリシリコン膜20の上に
は、保護酸化膜14が形成される。
As shown in FIG. 4D, a protective oxide film 14 is formed on the polysilicon film 20 having a plurality of pn junctions 22 formed thereon.

【0022】以上のようにして製造されたポリシリコン
膜20に形成された複数個のpn接合22によるツェナ
ーダイオードZは、pn接合22群の一端のp導電型領
域は、ベース電極8に電気的に接続され、pn接合22
群の他端のn導電型領域は、アルミニュウム等の導電性
を有する金属材料等により被着された配線手段23及び
サブストレート10とのコンタクト部CONを介してサ
ブストレート10の第2主面、すなわちコレクタ電極7
に電気的に接続される。
In the Zener diode Z having the plurality of pn junctions 22 formed on the polysilicon film 20 manufactured as described above, the p-conductivity type region at one end of the pn junction 22 group is electrically connected to the base electrode 8. Connected to the pn junction 22
The n-conductivity type region at the other end of the group has a second main surface of the substrate 10 via a contact part CON with the wiring means 23 and the substrate 10 which is coated with a conductive metal material such as aluminum. That is, the collector electrode 7
Electrically connected to.

【0023】なお、図3の回路図においてトランジスタ
1 とT2 のベースとエミッタ間にそれぞれ設けられた
抵抗R1 とR2 は、図1の上記サブストレート10に形
成されるが、同図では省略されている。
In the circuit diagram of FIG. 3, resistors R 1 and R 2 provided between the bases and emitters of the transistors T 1 and T 2 , respectively, are formed on the substrate 10 of FIG. Is omitted in.

【0024】図2には、この発明に係るパワートランジ
スタ装置1の一実施例のレイアウト図が示されている。
図中に太斜線部は酸化膜であり、細斜線部はアルミニウ
ム等の導電性を有する金属材料等により形成されてい
る。また、太枠部が電極である。点線で囲まれた部分は
酸化膜又は金属材料の下に形成された部分であり、装置
1の上部から直接見えない箇所を示している。なお、図
中の一点鎖線A−A’の断面構造を示した図面が図1で
ある。
FIG. 2 shows a layout diagram of an embodiment of the power transistor device 1 according to the present invention.
In the figure, the thick shaded portion is an oxide film, and the thin shaded portion is formed of a conductive metal material such as aluminum. The thick frame portion is an electrode. A portion surrounded by a dotted line is a portion formed under the oxide film or the metal material, and shows a portion which cannot be directly seen from the upper portion of the device 1. It is to be noted that FIG. 1 is a drawing showing a cross-sectional structure taken along one-dot chain line AA ′ in the drawing.

【0025】チップの右側にはパワートランジスタT1
のエミッタ電極9が形成され、チップの左側にはドライ
バトランジスタT2 のベース電極8が形成されている。
上記ツェナーダイオードZは、ほぼドライバトランジス
タT2 のベース電極8の下とされ、かつチップ上の図示
しないベース領域上にほぼ形成される。
On the right side of the chip is a power transistor T 1
Is formed, and the base electrode 8 of the driver transistor T 2 is formed on the left side of the chip.
The Zener diode Z is substantially below the base electrode 8 of the driver transistor T 2 , and is substantially formed on a base region (not shown) on the chip.

【0026】ツェナーダイオードZのアノード電極を構
成する一端のp導電型領域は、特に制限されないが、側
方からベース電極8に接続され、またカソード電極を構
成する一端のn導電型領域は金属材料等により形成され
た配線手段23及びコンタクト部CONを介してトラン
ジスタT1 及びT2 のコレクタ領域として作用するサブ
ストレートに接続される。
The p-conductivity type region at one end forming the anode electrode of the Zener diode Z is not particularly limited, but the n-conductivity type region at one end connected to the base electrode 8 from the side and forming the cathode electrode is made of a metal material. It is connected to the substrate acting as the collector region of the transistors T 1 and T 2 through the wiring means 23 and the contact portion CON formed by the above.

【0027】特に制限されないが、上記パワートランジ
スタ装置1のベース接続端子Bに供給される電流は、デ
イストリビュータ内に設けられたピックアップ装置3に
よって検出される点火信号に基づいて、コンピュータ等
によって最適タイミングで制御される。
Although not particularly limited, the current supplied to the base connection terminal B of the power transistor device 1 is optimized by a computer or the like based on the ignition signal detected by the pickup device 3 provided in the distributor. Controlled by timing.

【0028】この実施例においては、ポリシリコン膜に
形成されたpn接合を用いてツェナーダイオードを構成
するものである。このようにポリシリコン膜を利用して
形成されたツェナーダイオードは、その温度特性係数
(ppm/℃)が略零になる程極めて小さい。それ故、
−40℃のような低温から+140℃のような高温度ま
での広い温度範囲において、1次側コイル2の電圧Vs
をほぼ一定にすることができる。
In this embodiment, a Zener diode is constructed by using a pn junction formed in a polysilicon film. The Zener diode formed by using the polysilicon film is so small that its temperature characteristic coefficient (ppm / ° C.) becomes almost zero. Therefore,
The voltage Vs of the primary coil 2 in a wide temperature range from a low temperature such as −40 ° C. to a high temperature such as + 140 ° C.
Can be kept almost constant.

【0029】これに応じて、1次側コイル2と2次側コ
イル5との巻数比に比例して形成される出力電圧Vpも
安定した高電圧にされる。それ故、上記のような広い温
度範囲にわたって安定したスパーク電圧を得ることがで
きる。これにより、上記出力電圧Vpを点火プクグに導
くケーブルの絶縁耐圧を必要最小にすることができ、低
コスト化と軽量化が可能になる。
In response to this, the output voltage Vp formed in proportion to the winding ratio of the primary side coil 2 and the secondary side coil 5 is also made a stable high voltage. Therefore, a stable spark voltage can be obtained over a wide temperature range as described above. As a result, the withstand voltage of the cable that guides the output voltage Vp to the ignition coil can be minimized, and the cost and weight can be reduced.

【0030】なお、従来のように拡散層を利用したツェ
ナーダイオードを用いた場合には、その温度特性によ
り、−40℃のような低温度でも十分な1次側コイル電
圧を得るようにツェナー電圧Vzを350V程度に設定
すると、+140℃のような高温度では440V以上に
高くなりすぎてしまい、2次側コイル5に接続されるケ
ーブルの絶縁耐圧が問題になるものでる。このため、上
記のような温度特性を見込んで十分な絶縁耐圧を持つよ
うに2次側コイルの電圧Vpを点火プラグに導くようケ
ーブルを含む電気経路を形成する必要がある。
When a Zener diode using a diffusion layer is used as in the prior art, the temperature characteristic thereof allows the Zener voltage to be sufficient to obtain a sufficient primary coil voltage even at a low temperature such as -40 ° C. When Vz is set to about 350V, it becomes too high at 440V or higher at a high temperature such as + 140 ° C., and the dielectric strength of the cable connected to the secondary coil 5 becomes a problem. Therefore, it is necessary to form an electric path including a cable so as to guide the voltage Vp of the secondary coil to the ignition plug so as to have a sufficient withstand voltage in consideration of the temperature characteristics as described above.

【0031】図5には、この発明に係るパワートランジ
スタ装置の他の一実施例の回路図が示されている。前記
の実施例では、電圧クランプ手段としてポリシリコン膜
に形成されたpn接合を利用してツェナーダイオードZ
を構成するものであった。この場合、オン抵抗値が例え
ば300Ωと比較的大きいため、逆起電圧Vsによりツ
ェナーダイオードZに流れるブレークダウン電流の電流
値が大きく、又はその電流値が変動した場合には、その
抵抗成分によって1次側コイルのクランプ電圧Vsが変
化してしまうことになる。
FIG. 5 shows a circuit diagram of another embodiment of the power transistor device according to the present invention. In the above embodiment, the Zener diode Z is formed by using the pn junction formed in the polysilicon film as the voltage clamping means.
Was to be composed. In this case, since the on-resistance value is relatively large, for example, 300Ω, when the current value of the breakdown current flowing through the Zener diode Z due to the counter electromotive voltage Vs is large or the current value fluctuates, the resistance component causes 1 The clamp voltage Vs of the secondary coil will change.

【0032】そこで、この実施例では、上記ツェナーダ
イオードZにダイオードD1を接続し、その電圧をMO
SFETQのゲートとソースに供給し、MOSFETQ
のソースとドレインをトランジスタT2 のベースとコレ
クタにそれぞれ接続する。言い換えるならば、オン抵抗
の小さなMOSFETQがオン抵抗の大きなツェナーダ
イオードZと並列形態の電流経路を構成するようにする
ものである。MOSFETQのゲートとソースとの間に
は、抵抗R3 が設けられる。
Therefore, in this embodiment, the diode D1 is connected to the Zener diode Z, and its voltage is changed to MO.
Supply to the gate and source of SFETQ, MOSFETQ
Source and drain are connected to the base and collector of the transistor T 2 , respectively. In other words, the MOSFET Q having a small ON resistance forms a current path in parallel with the Zener diode Z having a large ON resistance. A resistor R 3 is provided between the gate and the source of the MOSFET Q.

【0033】特に制限されないが、ダイオードD1は、
ポリシリコン膜に形成されたpn接合が利用される。同
様に、抵抗R3 もポリシリコン膜に適当な不純物が導入
されることによって形成される。
Although not particularly limited, the diode D1 is
A pn junction formed in the polysilicon film is used. Similarly, the resistor R 3 is also formed by introducing an appropriate impurity into the polysilicon film.

【0034】図6には、図5のパワートランジスタ装置
の一実施例のレイアウト図が示されている。基本的な構
成は前記図2の実施例と同じであるので、その違いにつ
いてだけ説明する。特に制限されないが、ドライバトラ
ンジスタT2 のゲート接続電極Bの下を構成するベース
ボンディングパッドで、かつゲート領域上に、ポリシリ
コン膜を利用したツェナーダイオードZに加え、ツェナ
ーダイオードZと近接した領域にMOSFETQと、そ
のゲート,ソース間に接続されるダイオードD1、及び
MOSFETQのソース,ドレイン間に接続されるダイ
オードD2が形成される。このように、ツェナーダイオ
ードZ、ダイオードD1,D2、MOSFETQが、ド
ライバトランジスタT2 のベース接続電極Bを構成する
ベースボンディング下に配置して構成されるため、パワ
ートランジスタ装置の実質的なチップサイズを大きくす
ることなく、上記素子を構成することが可能とされる。
FIG. 6 shows a layout diagram of an embodiment of the power transistor device of FIG. Since the basic structure is the same as that of the embodiment shown in FIG. 2, only the difference will be described. Although not particularly limited, in addition to the Zener diode Z using a polysilicon film on the base bonding pad which constitutes the gate connection electrode B of the driver transistor T 2 and on the gate region, a region close to the Zener diode Z is provided. A MOSFET Q, a diode D1 connected between the gate and the source thereof, and a diode D2 connected between the source and the drain of the MOSFET Q are formed. As described above, since the Zener diode Z, the diodes D1 and D2, and the MOSFET Q are arranged under the base bonding that forms the base connection electrode B of the driver transistor T 2 , the substantial chip size of the power transistor device is reduced. It is possible to configure the device without increasing the size.

【0035】図中の太斜線で囲まれた部分は酸化膜を示
しており、点線で囲まれた部分はアルミニュウム等によ
って構成された配線手段、あるいは電極の下にかくれた
部分を示している。また、一点鎖線で示されたものは素
子間の接続関係を示している。なお、図中の2点鎖線A
−A’で示された線の素子構造断面図が以下説明する図
7に示されている。
In the drawing, a portion surrounded by a thick diagonal line shows an oxide film, and a portion surrounded by a dotted line shows a wiring means made of aluminum or the like, or a portion hidden under an electrode. Moreover, what is shown by the one-dot chain line shows the connection relationship between the elements. The two-dot chain line A in the figure
A cross-sectional view of the device structure taken along the line indicated by -A 'is shown in FIG. 7 described below.

【0036】図7には、図6の上記パワートランジスタ
装置1を2点鎖線A−A’で切断した際の一実施例の素
子構造断面図が示されている。MOSFETQは、n導
電型のサブストレートをドレイン領域として用いる。こ
れにより、トランジスタT1及びT2 のコレクタ領域と
MOSFETQのドレイン領域とが一体的に構成されて
1次側コイル2に接続されるコレクタ接続端子Cと電気
的に接続される。
FIG. 7 is a sectional view of the element structure of one embodiment when the power transistor device 1 of FIG. 6 is cut along the chain double-dashed line AA '. The MOSFET Q uses an n-conductivity type substrate as a drain region. As a result, the collector regions of the transistors T 1 and T 2 and the drain region of the MOSFET Q are integrally configured and electrically connected to the collector connection terminal C connected to the primary coil 2.

【0037】MOSFETQのチャンネル領域は、上記
- 導電型のサブストレートに形成されたp導電型のp
2 領域31により構成される。このp2 領域31にn導
電型のn2 領域32が形成され、ソース領域として用い
られる。上記ソース領域32とサブストレートとの間に
挟まれたチャンネル領域31の上に薄いゲート絶縁膜を
介してゲート電極33が形成される。上記ソース領域3
2には、トランジスタT2 のベース電極8がそのまま延
びて接続される。
The channel region of the MOSFET Q is a p-conductivity type p formed on the n - conductivity type substrate.
It is composed of two areas 31. An n-conductivity type n 2 region 32 is formed in the p 2 region 31 and is used as a source region. A gate electrode 33 is formed on the channel region 31 sandwiched between the source region 32 and the substrate via a thin gate insulating film. Source area 3
The base electrode 8 of the transistor T 2 extends and is connected to 2.

【0038】特に制限されないが、MOSFETQが形
成される領域は、トランジスタT2のベース領域と電気
的に接続されるp1 領域により囲まれており、寄生トラ
ンジスタの影響を受けないようにされている。
Although not particularly limited, the region where the MOSFET Q is formed is surrounded by the p 1 region electrically connected to the base region of the transistor T 2 so as not to be influenced by the parasitic transistor. .

【0039】図8には、図5の実施例回路に対応したツ
ェナーダイオードZの素子構造断面図が示されている。
ツェナーダイオードのカソード電極として作用する一端
側のn導電型領域は、サブストレートの第1主面に設け
られたオーミックコンタクト用のn導電型のn1 領域と
アルミニウム層等のような適当な導電性の金属材料から
なる配線手段23により接続される。このオーミックコ
ンタクト領域n1 は、上記トランジスタT1 とT2 のエ
ミッタ領域と同時に形成される半導体領域であり、図6
のレイアウトではコンタクトCONとして示されてい
る。
FIG. 8 shows a sectional view of the element structure of the Zener diode Z corresponding to the embodiment circuit of FIG.
The n-conductivity type region on one end side which acts as the cathode electrode of the Zener diode is an n-conductivity type n 1 region for ohmic contact provided on the first main surface of the substrate and an appropriate conductivity such as an aluminum layer. They are connected by the wiring means 23 made of the metal material. The ohmic contact region n 1 is a semiconductor region that is formed at the same time as the emitter regions of the transistors T 1 and T 2 shown in FIG.
Is shown as a contact CON in the layout of FIG.

【0040】上記ツェナーダイオードZのアノード電極
として作用する他端側のp導電型領域は、アルミニュウ
ム層等のような適当な導電性の金属材料からなる配線手
段により、MOSFETQのゲート電極33に接続され
る。この実施例のツェナーダイオードZの製造方法は、
前記図4の実施例と同様であるので、その説明を省略す
るものである。
The p-conductivity type region on the other end side which acts as the anode electrode of the Zener diode Z is connected to the gate electrode 33 of the MOSFET Q by a wiring means made of a suitable conductive metal material such as an aluminum layer. It The manufacturing method of the Zener diode Z of this embodiment is as follows.
Since it is the same as the embodiment of FIG. 4, the description thereof will be omitted.

【0041】上記図5に示された実施例においては、ピ
ックアップ装置3によりトランジスタT2 及びT1 がオ
フ状態にされるときに、1次側コイル2に発生する逆起
電圧により、ツェナーダイオードZがブレークダウンを
生じると、ダイオードDにブレーク電流が流れて、その
電圧によりMOSFETQをオン状態にさせる。これに
より、1次側コイル2に発生する逆起電圧は、ツェナー
ダイオードZとMOSFETQの双方に流れる電流によ
って電圧クランプ作用が行われるので、ツェナーダイオ
ードZが例えば300Ωといった比較的大きなオン抵抗
を持っていても、MOSFETQのオン抵抗が例えば1
00Ωのように小さいことから全体のオン抵抗は75Ω
と小さくすることが可能である。この結果、ツェナーダ
イオードのオン抵抗の影響を最小限に抑えることによ
り、1次側コイル2の電圧Vsを所望のツェナー電圧に
対応させて安定させることができる。これに応じて、2
次側コイル5で発生する昇圧出力電圧Vpも安定させる
ことができるものとなる。
In the embodiment shown in FIG. 5, the Zener diode Z is caused by the counter electromotive voltage generated in the primary coil 2 when the transistors T 2 and T 1 are turned off by the pickup device 3. When a breakdown occurs, a break current flows through the diode D, and the voltage causes the MOSFET Q to turn on. As a result, the counter electromotive voltage generated in the primary coil 2 has a voltage clamping action due to the current flowing through both the Zener diode Z and the MOSFET Q, so that the Zener diode Z has a relatively large on-resistance such as 300Ω. However, the on-resistance of MOSFETQ is, for example, 1
Since it is as small as 00Ω, the overall on resistance is 75Ω.
Can be made smaller. As a result, the voltage Vs of the primary coil 2 can be stabilized in correspondence with a desired Zener voltage by minimizing the influence of the on-resistance of the Zener diode. In response, 2
The boosted output voltage Vp generated in the secondary coil 5 can also be stabilized.

【0042】図9には、図3又は図5のパワートランジ
スタ装置を複数個用いて自動車等の多気筒内燃機関の点
火タイミングを制御する為の点火装置システムのブロッ
ク図である。
FIG. 9 is a block diagram of an ignition device system for controlling the ignition timing of a multi-cylinder internal combustion engine of an automobile or the like by using a plurality of the power transistor devices of FIG. 3 or 5.

【0043】図9においては、n個のパワートランジス
タ装置を用い、特に制限されないが、n気筒の内燃機関
をn個のパワートランジスタ装置を用いて制御する。1
1〜1nは、図3又は図5のパワートランジスタ装置で
ある。パワートランジスタ装置11及び1nのコレクタ
端子Cは、1次側コイル21及び2n、スイッチSWを
介してバッテリー4に接続される。
In FIG. 9, n power transistor devices are used, and although not particularly limited, an n-cylinder internal combustion engine is controlled using n power transistor devices. 1
1 to 1n are the power transistor devices of FIG. 3 or FIG. The collector terminals C of the power transistor devices 11 and 1n are connected to the battery 4 via the primary side coils 21 and 2n and the switch SW.

【0044】パワートランジスタ装置11〜1nのエミ
ッタ端子Eは、グランドレベルに接地される。また、パ
ワートランジスタ装置11〜1nのベース端子Bは、マ
イクロコンピュータ等で構成されたエンジンコントロー
ルユニットECNに接続される。エンジンコントールユ
ニットECNは、エンジンの回転数等の情報に基づい
て、所定のタイミングでパワートランジスタ装置11〜
1nのベース端子Bに所定レベルの信号を順次に出力す
る。上記のスイッチSWは、エンジンのオン/オフを制
御するためのスイッチである。
The emitter terminals E of the power transistor devices 11 to 1n are grounded to the ground level. The base terminals B of the power transistor devices 11 to 1n are connected to the engine control unit ECN composed of a microcomputer or the like. The engine control unit ECN uses the power transistor devices 11 to 11 at predetermined timings based on information such as the engine speed.
A signal of a predetermined level is sequentially output to the 1n base terminal B. The switch SW is a switch for controlling the on / off of the engine.

【0045】例えば、6気筒エンジン内蔵の内燃機関に
本システムを利用した場合、6個のパワートランジスタ
装置を必要とする。また、パワートランジスタ装置11
ないし1nは、別々のサブストレート内に形成される必
要はなく、特に制限されないが、n個より少ない個数の
サブストレート内更には1つのサブストレート内に形成
されてもよい。
For example, when the present system is applied to an internal combustion engine having a built-in 6-cylinder engine, 6 power transistor devices are required. In addition, the power transistor device 11
1 to 1n need not be formed in separate substrates, and are not particularly limited, but they may be formed in a number of substrates less than n or even in one substrate.

【0046】なお、ダイオードD1に並列に設けられた
抵抗R3 は、外乱サージ吸収用に設けられるものであ
る。MOSFETQのドレインとソース間に設けられる
ダイオードD2は、前記半導体構造から生じる寄生ダイ
オードである。このことは、トランジスタT1 とT2
コレクタとエミッタ間のダイオードD3も同様な寄生ダ
イオードである。
The resistor R 3 provided in parallel with the diode D1 is provided for absorbing a disturbance surge. The diode D2 provided between the drain and the source of the MOSFET Q is a parasitic diode generated from the semiconductor structure. This means that the diode D3 between the collector and the emitter of the transistors T 1 and T 2 is a similar parasitic diode.

【0047】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 (1) パワートランジスタ装置において、ポリシリコ
ン膜にpn接合を複数個並設してツェナーダイオードを
形成することにより、温度特性係数がきわめて小さなp
n接合の耐圧特性をツェナー電圧として活用することが
できるため、ツェナー電圧を広範囲の温度変化に係わら
ずに一定に維持させることができるという効果が得られ
る。
The operation and effect obtained from the above embodiment are as follows. That is, (1) In a power transistor device, a plurality of pn junctions are arranged side by side in a polysilicon film to form a Zener diode, so that a temperature characteristic coefficient of p is extremely small.
Since the breakdown voltage characteristic of the n-junction can be utilized as the Zener voltage, the effect that the Zener voltage can be maintained constant regardless of the temperature change in a wide range is obtained.

【0048】(2) 上記(1)のツェナーダイオード
を備えてパワートランジスタ装置をICイグナイタに使
用することにより、低温度から高温度まで広範囲に変化
するエンジンルームにおいても1次側電圧を所定電圧に
維持することができるため、昇圧された2次側電圧も安
定に作動させることができ、エンジンの点火動作を安定
に維持させることができる。この結果、2次側コイルと
点火プラグとを接続するケーブルにおける絶縁耐圧を必
要最小に設定できるから、低コスト化や軽量化が可能に
なる。
(2) By using the power transistor device equipped with the Zener diode of the above (1) in the IC igniter, the primary side voltage can be set to the predetermined voltage even in the engine room which varies widely from low temperature to high temperature. Since it can be maintained, the boosted secondary voltage can also be stably operated, and the ignition operation of the engine can be stably maintained. As a result, the withstand voltage of the cable that connects the secondary coil and the spark plug can be set to the required minimum, so that the cost and weight can be reduced.

【0049】(3) ポリシリコン膜をサブストレート
の第1主面上に形成して、pn接合群を形成することに
より、構造及び製造工程が簡単になるため、その生産性
を高めることができるという効果が得られる。
(3) By forming a polysilicon film on the first main surface of the substrate and forming a pn junction group, the structure and the manufacturing process are simplified, so that the productivity can be improved. The effect is obtained.

【0050】(4) ツェナーダイオードのツェナー電
圧は、ポリシリコン膜に形成されるp接合の個数によっ
て設定することができるため、ツェナー電圧を所望の電
圧値に設定することが容易となるという効果が得られ
る。
(4) Since the Zener voltage of the Zener diode can be set by the number of p-junctions formed in the polysilicon film, it is easy to set the Zener voltage to a desired voltage value. can get.

【0051】(5) MOSFETを形成して、ツェナ
ーダイオードのツェナー電流に基づいて形成される電圧
信号によりスイッチ制御させ、ツェナーダイオードと並
列形成の電流経路を構成することにより、比較的大きな
オン抵抗を持つツェナーダイオードを用いても誘導性負
荷における逆起電圧を安定して電圧クランプさせること
ができるという効果が得られる。
(5) By forming a MOSFET and performing switch control by a voltage signal formed based on the Zener current of the Zener diode, and forming a current path in parallel with the Zener diode, a relatively large on-resistance can be obtained. Even if the Zener diode included therein is used, it is possible to obtain the effect that the counter electromotive voltage in the inductive load can be stably clamped.

【0052】(6) 上記(5)により、ICイグナイ
タに使用した場合、低温度から高温度まで広範囲に変化
するエンジンルームにおいても1次側電圧を所定電圧に
維持することができるため、昇圧された2次側電圧も安
定に作動させることができ、エンジンの点火動作を安定
に維持させることができる。この結果、2次側コイルと
点火プラグとを接続するケーブルにおける絶縁耐圧を必
要最小に設定できるから、低コスト化や軽量化が可能に
なる。
(6) According to the above (5), when the IC igniter is used, the primary side voltage can be maintained at the predetermined voltage even in the engine room that changes in a wide range from low temperature to high temperature. The secondary side voltage can also be stably operated, and the ignition operation of the engine can be stably maintained. As a result, the withstand voltage of the cable that connects the secondary coil and the spark plug can be set to the required minimum, so that the cost and weight can be reduced.

【0053】(7) MOSFETをドライバトランジ
スタT2 のベースボンディングパッド下に配置させるこ
とにより、パワートランジスタ装置のチップサイズを大
きくすることなく上記安定した電圧クランプ動作を行わ
せることができるという効果が得られる。
(7) By arranging the MOSFET under the base bonding pad of the driver transistor T 2 , it is possible to obtain the effect that the stable voltage clamping operation can be performed without increasing the chip size of the power transistor device. To be

【0054】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、ポリ
シリコン膜に形成されるツェーダイオードZの配置は、
ベース電極下に形成されるもの他、ベースとコレクタの
接合を渡るように形成する等種々の実施形態を採ること
ができる。トランジスタは、ダーリントン形態にされる
ものの他入力側のドライバトランジスタT2 を省略し
て、パワートランジスタのように他のトランジスタ回路
に構成してもよい。
Although the invention made by the present inventor has been specifically described based on the embodiments, the invention of the present application is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say. For example, the arrangement of the Tze diode Z formed in the polysilicon film is
In addition to those formed under the base electrode, various embodiments such as forming so as to extend across the junction between the base and the collector can be adopted. The transistor may be a Darlington type transistor, and the other driver transistor T 2 on the input side may be omitted to form another transistor circuit like a power transistor.

【0055】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるICイ
グナイタに適用した場合について説明したが、それに限
定されるものではなく、誘導性負荷を駆動するパワート
ランジスタ装置として広く利用できる。
In the above description, the case where the invention made by the present inventor is mainly applied to the IC igniter which is the field of application which is the background of the invention has been described. However, the invention is not limited to this, and an inductive load is driven. It can be widely used as a power transistor device.

【0056】[0056]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、パワートランジスタ装置に
おいて、ポリシリコン膜にpn接合を複数個並設してツ
ェナーダイオードを形成することにより、温度特性係数
がきわめて小さなpn接合の耐圧特性をツェナー電圧と
して活用することができるため、ツェナー電圧を広範囲
の温度変化に係わらずに一定に維持させることができ
る。ツェナーダイオードのツェナー電流に基づいて形成
される電圧信号によりMOSFETをスイッチ制御さ
せ、ツェナーダイオードと並列形成の電流経路を構成す
ることにより、比較的大きなオン抵抗を持つツェナーダ
イオードを用いても誘導性負荷における逆起電圧を安定
して電圧クランプさせることができる。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows. That is, in the power transistor device, by forming a plurality of pn junctions in a polysilicon film side by side to form a Zener diode, the breakdown voltage characteristics of the pn junction having an extremely small temperature coefficient can be utilized as the Zener voltage. It is possible to keep the Zener voltage constant regardless of a wide temperature change. Even if a Zener diode having a relatively large on-resistance is used, the inductive load is formed by switching the MOSFET with a voltage signal formed based on the Zener current of the Zener diode and forming a current path in parallel with the Zener diode. The counter electromotive voltage in can be stably clamped.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明に係るパワートランジスタ装置の一実
施例を示す素子構造断面図である。
FIG. 1 is a sectional view of an element structure showing an embodiment of a power transistor device according to the present invention.

【図2】この発明に係るパワートランジスタ装置の一実
施例を示すレイアウト図である。
FIG. 2 is a layout diagram showing an embodiment of a power transistor device according to the present invention.

【図3】この発明に係るパワートランジスタ装置の一実
施例を示す回路図である。
FIG. 3 is a circuit diagram showing an embodiment of a power transistor device according to the present invention.

【図4】この発明に係るパワートランジスタ装置に用い
られるツェナーダイオードの製造方法を説明するための
製造工程図である。
FIG. 4 is a manufacturing process diagram for describing the manufacturing method of the Zener diode used in the power transistor device according to the present invention.

【図5】この発明に係るパワートランジスタ装置の他の
一実施例を示す回路図である。
FIG. 5 is a circuit diagram showing another embodiment of the power transistor device according to the present invention.

【図6】図5のパワートランジスタ装置の一実施例を示
すレイアウト図である。
FIG. 6 is a layout diagram showing an embodiment of the power transistor device of FIG.

【図7】図5のパワートランジスタ装置の一実施例を示
す素子構造断面図である。
7 is a cross-sectional view of an element structure showing an embodiment of the power transistor device of FIG.

【図8】図5の実施例回路に対応したツェナーダイオー
ドの一実施例を示す素子構造断面図である。
8 is a cross-sectional view of an element structure showing an embodiment of a Zener diode corresponding to the embodiment circuit of FIG.

【図9】図3又は図5のパワートランジスタ装置を複数
個用いてエンジン点火タイミングを制御するための点火
装置システムのブロック図である。
9 is a block diagram of an ignition device system for controlling engine ignition timing using a plurality of the power transistor devices of FIG. 3 or FIG.

【符号の説明】 1,11,1n…パワートランジスタ装置、2,21,
2n…1次側コイル、3…ピックアップ装置、4…バッ
テリー、5,51,5n…2次側コイル、6,61,6
n…点火プラグ、7…コレタク電極、8…ベース電極、
9…エミッタ電極、9a,9b…n導電型領域、10…
ザブストレート、11a…第1ベース領域、11b…第
2ベース領域、12a…第1pn接合、12b…第2p
n接合、13…酸化膜、14…保護酸化膜、20…ポリ
シリコン膜、21…マスク、22…pn接合、23,2
4…配線手段、31…チャンネル領域、32…ソース領
域、33…ゲート電極、34…ソース配線、CON…コ
ンタクト部、T1 …パワートランジスタ、T2 …ドライ
バトランジスタ、Z…ツェナーダイオード、i…電流、
Vs…逆起電圧、Vp…2次側電圧、Vz…ツェナー電
圧、Q…MOSFET、D1…ダイオード、D2,D3
…寄生ダイオード、R1 〜R3 …抵抗、SW…スイッ
チ、ECN…エンジンコントロールユニット。
[Explanation of Codes] 1, 11, 1 n ... Power transistor device, 2, 21,
2n ... Primary coil, 3 ... Pickup device, 4 ... Battery, 5, 51, 5n ... Secondary coil, 6, 61, 6
n ... spark plug, 7 ... collect electrode, 8 ... base electrode,
9 ... Emitter electrode, 9a, 9b ... N conductivity type region, 10 ...
Zab straight, 11a ... First base region, 11b ... Second base region, 12a ... First pn junction, 12b ... Second p
n-junction, 13 ... Oxide film, 14 ... Protective oxide film, 20 ... Polysilicon film, 21 ... Mask, 22 ... Pn junction, 23, 2
4 ... routing unit, 31 ... channel region 32 ... source region, 33 ... gate electrode, 34 ... source wiring, CON ... contact portion, T 1 ... power transistor, T 2 ... driver transistor, Z ... Zener diode, i ... current ,
Vs ... Back electromotive force, Vp ... Secondary voltage, Vz ... Zener voltage, Q ... MOSFET, D1 ... Diode, D2, D3
… Parasitic diodes, R 1 to R 3 … Resistors, SW… Switches, ECN… Engine control unit.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/90 D ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI technical display location H01L 29/90 D

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 誘導性負荷にコレクタが接続され、入力
信号に応じてスイッチング電流を流すパワートランジス
タと、そのコレクタとベースとの間に設けられ、ポリシ
リコン膜に直列形態に構成された複数のpn接合構造か
らなるツェナーダイオードとを備えてなることを特徴と
するパワートランジスタ装置。
1. A power transistor, having a collector connected to an inductive load and allowing a switching current to flow according to an input signal, and a plurality of power transistors provided between the collector and the base and configured in series with a polysilicon film. A power transistor device comprising a Zener diode having a pn junction structure.
【請求項2】 上記ツェナーダイオードが形成されるポ
リシリコン膜は、シリコンサブストレートの第1主面に
おける絶縁層上に形成されてなることを特徴とする請求
項1のパワートランジスタ装置。
2. The power transistor device according to claim 1, wherein the polysilicon film on which the Zener diode is formed is formed on the insulating layer on the first main surface of the silicon substrate.
【請求項3】 上記パワートランジスタは、ダーリント
ン接続された一対のトランジスタからなり、上記ツェナ
ーダイオードが形成されるポリシリコン膜はシリコンサ
ブストレートの第1主面における入力側トランジスタの
ベース拡散層上に配置されるものであることを特徴とす
る請求項1又は請求項2のパワートランジスタ装置。
3. The power transistor comprises a pair of Darlington-connected transistors, and a polysilicon film on which the Zener diode is formed is arranged on a base diffusion layer of an input-side transistor on a first main surface of a silicon substrate. The power transistor device according to claim 1 or 2, wherein the power transistor device is provided.
【請求項4】 上記誘導性負荷は、点火プラグに供給さ
れる高電圧を形成するトランスであり、上記パワートラ
ンジスタは、ベースに供給される入力信号に対応して上
記トランスの一次側コイルに流す電流を形成するもので
あることを特徴とする請求項1のパワートランジスタ装
置。
4. The inductive load is a transformer that forms a high voltage supplied to a spark plug, and the power transistor flows in a primary side coil of the transformer in response to an input signal supplied to a base. The power transistor device according to claim 1, wherein the power transistor device forms a current.
【請求項5】 上記ツェナーダイオードに流れるツェナ
ー電流に基づいて形成される制御電圧によってスイッチ
制御され、上記ツェナーダイオードと並列形態の電流経
路を構成するMOSFETとが設けられてなることを特
徴とする請求項1、請求項2、請求項3又は請求項4の
パワートランジスタ装置。
5. A MOSFET which is switch-controlled by a control voltage formed on the basis of a Zener current flowing through the Zener diode and which is provided with a MOSFET forming a current path in parallel with the Zener diode. The power transistor device according to claim 1, claim 2, claim 3, or claim 4.
【請求項6】 上記MOSFETは、トランジスタのコ
レクタ領域と一体的に構成される半導体領域をドレイン
とし、上記ドレイン領域内に形成された半導体領域をチ
ャンネル領域とし、上記チャンネル領域内に形成された
半導体領域をソース領域として用い、上記ソース領域と
ドレイン領域との間に挟まれたチャンネル領域上にゲー
ト絶縁膜を介してゲート電極が設けられるものであるこ
とを特徴とするパワートランジスタ装置。
6. The MOSFET has a semiconductor region integrally formed with a collector region of a transistor as a drain, a semiconductor region formed in the drain region as a channel region, and a semiconductor formed in the channel region. A power transistor device, wherein a region is used as a source region, and a gate electrode is provided on a channel region sandwiched between the source region and the drain region via a gate insulating film.
JP8542993A 1992-04-30 1993-03-19 Power transistor device Pending JPH06275634A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8542993A JPH06275634A (en) 1993-03-19 1993-03-19 Power transistor device
US08/052,836 US5397914A (en) 1992-04-30 1993-04-27 Power transistor device including power transistors in darlington connection and zener diode which is coupled between collector and base of power transistors and which is formed in polysilicon film
US08/341,130 US5502338A (en) 1992-04-30 1994-11-18 Power transistor device having collector voltage clamped to stable level over wide temperature range

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8542993A JPH06275634A (en) 1993-03-19 1993-03-19 Power transistor device

Publications (1)

Publication Number Publication Date
JPH06275634A true JPH06275634A (en) 1994-09-30

Family

ID=13858600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8542993A Pending JPH06275634A (en) 1992-04-30 1993-03-19 Power transistor device

Country Status (1)

Country Link
JP (1) JPH06275634A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495866B2 (en) 2000-10-31 2002-12-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device for preventing an increased clamp voltage in an ignition circuit
US6614633B1 (en) 1999-03-19 2003-09-02 Denso Corporation Semiconductor device including a surge protecting circuit
CN113783176A (en) * 2021-11-15 2021-12-10 广东赛微微电子股份有限公司 Surge protection circuit and chip

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614633B1 (en) 1999-03-19 2003-09-02 Denso Corporation Semiconductor device including a surge protecting circuit
US6888711B2 (en) 1999-03-19 2005-05-03 Denso Corporation Semiconductor device including a surge protecting circuit
US6495866B2 (en) 2000-10-31 2002-12-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device for preventing an increased clamp voltage in an ignition circuit
CN113783176A (en) * 2021-11-15 2021-12-10 广东赛微微电子股份有限公司 Surge protection circuit and chip
CN113783176B (en) * 2021-11-15 2022-02-18 广东赛微微电子股份有限公司 Surge protection circuit and chip

Similar Documents

Publication Publication Date Title
US6528826B2 (en) Depletion type MOS semiconductor device and MOS power IC
US5631187A (en) Method for making semiconductor device having high energy sustaining capability and a temperature compensated sustaining voltage
US5536958A (en) Semiconductor device having high voltage protection capability
US5397914A (en) Power transistor device including power transistors in darlington connection and zener diode which is coupled between collector and base of power transistors and which is formed in polysilicon film
JPS6358380B2 (en)
EP0860947A1 (en) Overvoltages protection device for the protection of a power transistor having a MOS control terminal
US5723916A (en) Electrical load driving device including load current limiting circuitry
US6100728A (en) Coil current limiting feature for an ignition coil driver module
US5159427A (en) Semiconductor substrate structure for use in power ic device
US5502338A (en) Power transistor device having collector voltage clamped to stable level over wide temperature range
JP3146579B2 (en) Programmable overvoltage protection circuit
EP0103306B1 (en) Semiconductor protective device
US5781047A (en) Ignition coil driver module
US4103181A (en) Monolithic integrated transistor and protective circuit therefor
JP2000183341A (en) Semiconductor device and semiconductor circuit using the same
JP3155134B2 (en) Semiconductor device
JP2553037B2 (en) High power integrated circuit device
JPH08274267A (en) Semiconductor device
US5642253A (en) Multi-channel ignition coil driver module
JPH06275634A (en) Power transistor device
EP0774784A2 (en) Semiconductor integrated circuit device including protection means
JP3390040B2 (en) Integrated circuit
JPS61502156A (en) Monolithic integrated planar semiconductor device
US4829360A (en) Monolithic integrated semiconductor means to reduce power dissipation of a parasitic transistor
JPH07147387A (en) Power transistor device