JPH06251717A - Plasma discharging cell - Google Patents

Plasma discharging cell

Info

Publication number
JPH06251717A
JPH06251717A JP5059665A JP5966593A JPH06251717A JP H06251717 A JPH06251717 A JP H06251717A JP 5059665 A JP5059665 A JP 5059665A JP 5966593 A JP5966593 A JP 5966593A JP H06251717 A JPH06251717 A JP H06251717A
Authority
JP
Japan
Prior art keywords
layer
plasma
discharge
liquid crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5059665A
Other languages
Japanese (ja)
Inventor
Shigeki Miyazaki
滋樹 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5059665A priority Critical patent/JPH06251717A/en
Publication of JPH06251717A publication Critical patent/JPH06251717A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To equalize and stabilize plasma discharging throughout the entire length of a stripe-shape plasma channel in a plasma discharging cell. CONSTITUTION:A plasma discharging cell 2 is provided with one substrate 7, a discharging electrode 8 stripe-patterned on the surface of the substrate, the other substrate 3 connected to the substrate 7 through a certain area of space 13, and a gas that can be ionized and is sealed in the space 13. A barrier rib 11 is formed along each discharging electrode 8, and the space 13 is divided by the barrier rib 11 to form a stripe-shape plasma channel. The discharging electrode 8 has a multilayer structure containing an internal conductive layer 9 and a surface resistance layer 10. The surface resistance layer 10 functions as a load resistance, and plasma discharging is equalized and stabilized by self-bias effect. An intermediate insulator layer can be interposed between the internal conductive layer 9 and the surface resistance layer 10. The surface resistance layer 10 is electrically connected to the internal conductive layer 9 through a contact hole provided on the intermediate insulator layer.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はプラズマアドレス液晶表
示装置等に組み込まれるプラズマ放電セルに関する。よ
り詳しくは、プラズマ放電セルの電極構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma discharge cell incorporated in a plasma addressed liquid crystal display device or the like. More specifically, it relates to an electrode structure of a plasma discharge cell.

【0002】[0002]

【従来の技術】プラズマ放電セルを液晶セルの線順次ア
ドレッシングに用い表示を行なうプラズマアドレス液晶
表示装置が知られている。この様なものとして例えば、
特開平1−217396号公報にはエッチングにより形
成されたストライプ状のプラズマチャネルを有する放電
セルが開示されている。又、特開平4−265931号
公報にはスクリーン印刷法により形成されたプラズマチ
ャネルを有する放電セルが開示されている。本発明の背
景を明らかにする為、図6を参照して従来のプラズマア
ドレス液晶表示装置の構造を簡潔に説明する。この装置
は液晶セル101と放電セル102と両者の間に介在す
る共通の中間基板103とからなるフラットパネル構造
を有している。放電セル102は下側のガラス基板10
4を用いて形成されており、その表面に複数の平行なチ
ャネル又は溝105が設けられている。この溝105は
例えば行列マトリクスの行方向に延びている。各溝10
5は中間基板103によって密封されており個々に分離
したストライプ状空間106を構成している。この密封
された空間106にはイオン化可能なガスが封入されて
いる。互いに隣接する溝105を隔てる凸状部107は
個々のストライプ状空間106を区分する隔壁の役割を
果たすとともにギャップスペーサとしての機能も果たし
ている。各チャネル溝105の底部には互いに平行な一
対の放電電極108,109が設けられている。この放
電電極対はアノードA及びカソードKとして機能しスト
ライプ状空間106内のガスをイオン化して放電プラズ
マを発生する。かかるプラズマチャネルは行走査単位と
なる。
2. Description of the Related Art A plasma addressed liquid crystal display device is known in which a plasma discharge cell is used for line-sequential addressing of a liquid crystal cell for displaying. For example, something like this
Japanese Unexamined Patent Publication No. 1-217396 discloses a discharge cell having a stripe-shaped plasma channel formed by etching. Further, Japanese Patent Application Laid-Open No. 4-265931 discloses a discharge cell having a plasma channel formed by a screen printing method. In order to clarify the background of the present invention, the structure of a conventional plasma addressed liquid crystal display device will be briefly described with reference to FIG. This device has a flat panel structure including a liquid crystal cell 101, a discharge cell 102, and a common intermediate substrate 103 interposed therebetween. The discharge cell 102 is the lower glass substrate 10.
4 and is provided with a plurality of parallel channels or grooves 105 on its surface. The grooves 105 extend, for example, in the row direction of the matrix. Each groove 10
Reference numeral 5 is sealed by the intermediate substrate 103 and constitutes a striped space 106 which is individually separated. An ionizable gas is enclosed in the sealed space 106. The convex portion 107 that separates the grooves 105 adjacent to each other functions as a partition wall that divides the individual stripe-shaped spaces 106, and also functions as a gap spacer. A pair of discharge electrodes 108 and 109 which are parallel to each other are provided at the bottom of each channel groove 105. This discharge electrode pair functions as an anode A and a cathode K and ionizes the gas in the stripe-shaped space 106 to generate discharge plasma. The plasma channel serves as a row scanning unit.

【0003】一方液晶セル101は上側の透明基板11
0を用いて構成されている。この透明基板110は中間
基板103に所定の間隙を介して対向配置されており間
隙内には液晶層111が充填されている。又、透明基板
110の内表面には透明導電膜からなる信号電極Dが形
成されている。この信号電極Dはストライプ状空間10
6と直交しており列信号単位となる。列信号単位と行走
査単位の交差部分にマトリクス状の画素が規定される。
On the other hand, the liquid crystal cell 101 comprises an upper transparent substrate 11
It is configured using 0. The transparent substrate 110 is arranged to face the intermediate substrate 103 with a predetermined gap, and a liquid crystal layer 111 is filled in the gap. A signal electrode D made of a transparent conductive film is formed on the inner surface of the transparent substrate 110. This signal electrode D has a stripe-shaped space 10
It is orthogonal to 6 and becomes a column signal unit. Matrix-like pixels are defined at the intersections of column signal units and row scanning units.

【0004】次に図7を参照して図6に示した表示装置
の駆動方法を簡潔に説明する。プラズマアドレス液晶表
示装置は外部の駆動回路に接続される。この駆動回路
は、信号回路201と走査回路202と制御回路203
とから構成されている。信号回路201には信号電極D
1ないしDmがバッファを介して接続されている。一
方、走査回路202にはバッファ及び負荷抵抗Rを介し
てカソード電極K1ないしKnが接続されている。アノ
ード電極A1ないしAnは共通に接地されている。カソ
ード電極は走査回路202により線順次走査されるとと
もに、信号回路201はこれに同期して各信号電極に画
像信号を供給する。制御回路203は信号回路201と
走査回路202の同期制御を行なう。選択されたカソー
ド電極に沿ってプラズマ放電領域が形成され前述した行
走査単位となる。一方信号電極は列駆動単位となる。両
単位の間に画素204が規定される。
Next, a method of driving the display device shown in FIG. 6 will be briefly described with reference to FIG. The plasma addressed liquid crystal display device is connected to an external drive circuit. This drive circuit includes a signal circuit 201, a scanning circuit 202, and a control circuit 203.
It consists of and. The signal electrode D is provided in the signal circuit 201.
1 to Dm are connected via a buffer. On the other hand, cathode electrodes K1 to Kn are connected to the scanning circuit 202 via a buffer and a load resistor R. The anode electrodes A1 to An are commonly grounded. The cathode electrode is line-sequentially scanned by the scanning circuit 202, and the signal circuit 201 supplies an image signal to each signal electrode in synchronization with this. The control circuit 203 controls the synchronization of the signal circuit 201 and the scanning circuit 202. A plasma discharge region is formed along the selected cathode electrode to form the above-described row scanning unit. On the other hand, the signal electrode serves as a column driving unit. A pixel 204 is defined between both units.

【0005】個々のカソード電極には外付けの負荷抵抗
Rが接続されている。この負荷抵抗Rは各行走査単位に
流れる放電電流のばらつきを抑制し画面全体に渡ってプ
ラズマ放電の均一性を確保する為のものである。即ち、
特定のカソード電極に過大な放電電流が流れた場合には
対応する負荷抵抗Rに電流量に応じた電圧降下が生じ実
効的な印加電圧を抑制する。
An external load resistor R is connected to each cathode electrode. The load resistance R is for suppressing the variation of the discharge current flowing in each row scanning unit and ensuring the uniformity of the plasma discharge over the entire screen. That is,
When an excessive discharge current flows to a specific cathode electrode, a voltage drop occurs in the corresponding load resistor R according to the amount of current, and the effective applied voltage is suppressed.

【0006】[0006]

【発明が解決しようとする課題】ところで、通常のプラ
ズマディスプレイパネルが画素毎に点状の放電領域を形
成するのと異なり、ストライプ状のプラズマチャネルに
より液晶セルをアドレスする上述の表示装置において
は、行走査単位毎に線状の放電領域が互いに隣接するア
ノードとカソードとの間に形成される。大画面化した場
合には個々の放電領域のスパンがかなり長いものにな
る。この場合、放電電極自体の抵抗成分による電圧降下
やその他の原因により放電が一部分のみに集中し一本の
行走査単位に沿って不均一になるという不具合が発生す
る。放電が不均一になると表示のユニフォーミティを低
下させ画像品位を落とす原因となる。従来各カソード電
極に外付けの負荷抵抗Rが接続されていた。しかしなが
ら、この負荷抵抗Rは行走査単位間のプラズマ放電のば
らつきを均一化する為のものであり、各行走査単位内に
おけるプラズマ放電の局部的な集中を抑制する事ができ
ない。この為、1本の走査単位全体に渡って安定なプラ
ズマ放電を起させる為には十分に余裕を持った放電電流
を供給しなければならない。結果的に、不必要なプラズ
マ発光による表示コントラストの低下、消費電力の増
加、寿命の劣化等様々な問題が生じていた。この様に、
従来の走査単位毎の放電電流補償方式では、放電電極ス
パンが延長された場合、局部的な電極形状の不均一性や
電圧降下あるいは放電空間での擾乱によりプラズマ放電
分布が微妙に変動し易く、その変動を局所的に吸収する
機能がない為、画素毎の輝度むら等の悪影響が避けられ
ないという課題がある。
By the way, unlike the conventional plasma display panel in which dot-like discharge regions are formed for each pixel, in the above-mentioned display device in which the liquid crystal cells are addressed by the stripe-like plasma channels, A linear discharge region is formed between the anode and the cathode adjacent to each other for each row scanning unit. When the screen is enlarged, the span of each discharge area becomes considerably long. In this case, there arises a problem that the discharge is concentrated only in a part due to the voltage drop due to the resistance component of the discharge electrode itself and other causes, and becomes non-uniform along one row scanning unit. If the discharge becomes non-uniform, the uniformity of the display is lowered and the image quality is degraded. Conventionally, an external load resistor R has been connected to each cathode electrode. However, this load resistance R is for equalizing the variation of the plasma discharge between the row scanning units, and it is not possible to suppress the local concentration of the plasma discharge in each row scanning unit. Therefore, in order to generate stable plasma discharge over one scanning unit, it is necessary to supply a discharge current with a sufficient margin. As a result, various problems such as a reduction in display contrast due to unnecessary plasma emission, an increase in power consumption, and a deterioration in life have occurred. Like this
In the conventional discharge current compensation method for each scanning unit, when the discharge electrode span is extended, the plasma discharge distribution is likely to slightly change due to local electrode shape non-uniformity, voltage drop, or disturbance in the discharge space, Since there is no function of locally absorbing the fluctuation, there is a problem that adverse effects such as uneven brightness of each pixel cannot be avoided.

【0007】この点につき、さらに図8を参照して説明
を加える。図8は1走査単位分の等価回路を示す。アノ
ードAとカソードKの放電電極対に沿って設けられたプ
ラズマチャネルは無数の微小放電セルT1,T2,T
3,T4,…,Tmの集合と見做す事ができる。各微小
放電セルには負荷抵抗Rが接続されており、アノードA
とカソードKとの間には所定の選択期間中一定の駆動電
圧Vが供給される。放電開始時においては、全ての微小
放電セルT1,T2,…,Tmに駆動電圧Vがトリガと
して印加される。しかし、放電開始電圧が他のセルより
も低いセルT1があると、初めにこの放電セルT1が放
電を開始しその放電維持電圧は下降する。この結果、ま
すます放電セルT1への放電集中が加速しさらに維持電
圧が下がる。そして、放電セルT1の電極表面がスパッ
タにより活性化され放電集中は増大して行く。一方、セ
ルT1が先に放電開始すると、実効電圧VTが下がる
為、残りの放電セルT2,T3,T4,…,Tmの放電
は阻害される。この結果、無数の微小放電セルT1ない
しTmにおける放電の不均一性は増大し表示品位に悪影
響を及ぼすばかりでなく、局所的な電極スパッタの集中
により寿命も短かくなる。
This point will be further described with reference to FIG. FIG. 8 shows an equivalent circuit for one scanning unit. The plasma channels provided along the discharge electrode pair of the anode A and the cathode K are innumerable micro discharge cells T1, T2, T
It can be regarded as a set of 3, T4, ..., Tm. A load resistor R is connected to each micro discharge cell, and an anode A
A constant drive voltage V is supplied between the cathode and the cathode K for a predetermined selection period. At the start of discharge, the drive voltage V is applied as a trigger to all the minute discharge cells T1, T2, ..., Tm. However, when there is a cell T1 having a lower discharge starting voltage than other cells, the discharge cell T1 first starts discharging and its discharge sustaining voltage drops. As a result, the discharge concentration in the discharge cell T1 is further accelerated, and the sustain voltage is further lowered. Then, the electrode surface of the discharge cell T1 is activated by sputtering and the discharge concentration increases. On the other hand, when the cell T1 starts to discharge first, the effective voltage VT decreases, so that the discharge of the remaining discharge cells T2, T3, T4, ..., Tm is hindered. As a result, the non-uniformity of discharge in the innumerable minute discharge cells T1 to Tm increases, which not only adversely affects the display quality, but also shortens the life due to local concentration of electrode spatter.

【0008】[0008]

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はストライプ状のプラズマチャネルを
有する放電セルにおいてプラズマ放電の均一性を確保す
る事のできる放電電極構造を提供する事を目的とする。
本発明にかかるプラズマ放電セルは、基本的な構成要素
として、一方の基板と、その表面にストライプ状にパタ
ニングされた放電電極と、該一方の基板に対して所定の
空間を介し接合した他方の基板と、該空間に封入された
イオン化可能なガスとを備えている。特徴事項として、
前記放電電極は内部導体層と表面抵抗体層を含む積層構
造を有する。好ましくは、前記放電電極は、該内部導体
層と該表面抵抗体層の間に介在する中間絶縁体層を含ん
でいる。表面抵抗体層は中間絶縁体層に設けられたコン
タクトホールを介して内部導体層に電気接続している。
これら内部導体層、中間絶縁体層及び表面抵抗体層は、
例えば厚膜印刷焼成物からなる。さらに好ましくは、前
記コンタクトホールと整合する様に放電電極に沿ってバ
リアリブが形成されており、両基板間に介在して基板間
空間を区画する隔壁を構成する。かかる構成を有するプ
ラズマ放電セルは例えばプラズマアドレス液晶表示装置
に組み込まれる。プラズマアドレス液晶表示装置は列状
の信号電極を備え液晶が封入された液晶セルと、行状の
放電電極を備えイオン化可能なガスが封入された放電セ
ルとを互いに重ねたフラットパネル構造を有している。
但し、本発明にかかるプラズマ放電セルの応用範囲又は
適用範囲はこれに限られるものではない。
In view of the above-mentioned problems of the conventional technique, the present invention provides a discharge electrode structure capable of ensuring the uniformity of plasma discharge in a discharge cell having a stripe-shaped plasma channel. With the goal.
The plasma discharge cell according to the present invention has, as basic components, one substrate, a discharge electrode patterned in a stripe pattern on its surface, and the other of the substrates joined to each other through a predetermined space. It is provided with a substrate and an ionizable gas sealed in the space. As a characteristic matter,
The discharge electrode has a laminated structure including an internal conductor layer and a surface resistor layer. Preferably, the discharge electrode includes an intermediate insulator layer interposed between the internal conductor layer and the surface resistor layer. The surface resistor layer is electrically connected to the internal conductor layer via a contact hole provided in the intermediate insulator layer.
These internal conductor layer, intermediate insulator layer and surface resistor layer are
For example, it is composed of a thick film printed and baked product. More preferably, barrier ribs are formed along the discharge electrodes so as to be aligned with the contact holes, and form barrier ribs that are interposed between both substrates and partition the inter-substrate space. The plasma discharge cell having such a configuration is incorporated in, for example, a plasma addressed liquid crystal display device. The plasma addressed liquid crystal display device has a flat panel structure in which a liquid crystal cell having column-shaped signal electrodes and filled with liquid crystal and a discharge cell having row-shaped discharge electrodes and filled with an ionizable gas are stacked on each other. There is.
However, the application range or application range of the plasma discharge cell according to the present invention is not limited to this.

【0009】[0009]

【作用】本発明によれば、放電電極が内部導体層と表面
抵抗体層を含む積層構造を有している。内部導体層は低
抵抗材料からなり、極力損失を抑えて電源電圧を供給す
る機能を有する。一方表面抵抗体層は直接プラズマ放電
の電荷授受を行なうとともに、負荷抵抗として作用し所
謂自己バイアス機能を奏する。即ち、放電電流の局部的
なばらつきを吸収しプラズマチャネル全長に渡って均一
且つ安定したプラズマ放電を可能にするものである。特
に、内部導体層と表面抵抗体層の間に中間絶縁体層を介
在させる事により、導体と抵抗体界面におけるマイグレ
ーションを防止し表面抵抗体層の抵抗値を均一化する様
に制御している。
According to the present invention, the discharge electrode has a laminated structure including the internal conductor layer and the surface resistor layer. The inner conductor layer is made of a low resistance material and has a function of supplying a power supply voltage while suppressing loss as much as possible. On the other hand, the surface resistor layer directly transfers and receives electric charges for plasma discharge, and also acts as a load resistor to provide a so-called self-bias function. That is, it is possible to absorb a local variation in discharge current and enable uniform and stable plasma discharge over the entire length of the plasma channel. In particular, by interposing an intermediate insulator layer between the internal conductor layer and the surface resistor layer, it is controlled so that migration at the conductor-resistor interface is prevented and the resistance value of the surface resistor layer is made uniform. .

【0010】[0010]

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明にかかるプラズマ放電セ
ルをプラズマアドレス液晶表示装置に組み込んだ一実施
例を示す模式的な断面図である。列方向即ち信号電極方
向に沿って切断した形状を表わしている。本装置は液晶
セル1とプラズマ放電セル2と両者の間に介在する極薄
の誘電体シートからなる中間基板3とを積層したフラッ
トパネル構造を有する。液晶セル1は上側のガラス基板
4を用いて構成されており、その内側主面には透明導電
膜からなる複数本の信号電極Dが互いに平行に形成され
ている。ガラス基板4はスペーサ5を用いて所定の間隙
を介し中間基板3に接着されている。間隙内には液晶層
6が充填されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a schematic sectional view showing an embodiment in which a plasma discharge cell according to the present invention is incorporated in a plasma addressed liquid crystal display device. It shows a shape cut along the column direction, that is, the signal electrode direction. This device has a flat panel structure in which a liquid crystal cell 1, a plasma discharge cell 2 and an intermediate substrate 3 made of an extremely thin dielectric sheet interposed between the liquid crystal cell 1 and the plasma discharge cell 2 are laminated. The liquid crystal cell 1 is configured by using the upper glass substrate 4, and a plurality of signal electrodes D made of a transparent conductive film are formed in parallel with each other on the inner main surface thereof. The glass substrate 4 is adhered to the intermediate substrate 3 using a spacer 5 with a predetermined gap. A liquid crystal layer 6 is filled in the gap.

【0011】一方プラズマ放電セル2は下側のガラス基
板7を用いて構成されている。基板7の内側主面上には
信号電極Dと直交して行方向に延在する放電電極8が形
成されている。複数のストライプ状放電電極8は互いに
隣接するアノードAとカソードKとに分けられる。な
お、駆動方法によってはアノードAとカソードKとは交
互に切り換えられる。放電電極8は積層構造となってお
り、内部導体層9と表面抵抗体層10を含んでいる。さ
らに、放電電極8の上に沿ってバリアリブ11が行方向
に延設されている。バリアリブ11の上端部は中間基板
3に当接しておりスペーサとしての役割を果たす。基板
7はシール材12を介して中間基板3に接着されてい
る。両者の間には気密封止された空間13が形成され
る。前述したバリアリブ11はこの空間13をストライ
プ状に分割しており隔壁を構成する。分割されたストラ
イプ状空間13は個々に行走査単位となるプラズマチャ
ネルを構成する。密封された空間13の内部にはイオン
化可能なガスが封入されている。ガス種は例えばヘリウ
ム、ネオン、アルゴンあるいはこれらの混合気体から選
ぶ事ができる。
On the other hand, the plasma discharge cell 2 is constructed by using the lower glass substrate 7. Discharge electrodes 8 that extend in the row direction orthogonal to the signal electrodes D are formed on the inner main surface of the substrate 7. The plurality of striped discharge electrodes 8 are divided into an anode A and a cathode K which are adjacent to each other. The anode A and the cathode K are switched alternately depending on the driving method. The discharge electrode 8 has a laminated structure and includes an internal conductor layer 9 and a surface resistor layer 10. Further, barrier ribs 11 are provided along the discharge electrodes 8 in the row direction. The upper end of the barrier rib 11 is in contact with the intermediate substrate 3 and serves as a spacer. The substrate 7 is adhered to the intermediate substrate 3 via the sealing material 12. An airtightly sealed space 13 is formed between the two. The above-mentioned barrier rib 11 divides this space 13 into stripes and constitutes a partition wall. The divided stripe-shaped spaces 13 individually form a plasma channel that serves as a row scanning unit. An ionizable gas is enclosed in the sealed space 13. The gas species can be selected from, for example, helium, neon, argon or a mixed gas thereof.

【0012】図2に放電電極8の積層構造を示す。内部
導体層9は厚膜印刷焼成物からなる。例えば、Niペー
スト等の導体ペーストをスクリーン印刷した後600℃
程度で焼成する事により得られる。この内部導体層9は
例えば30mΩ□程度の低抵抗を有し、プラズマチャネ
ルの全長に渡って安定した駆動電圧を供給する事ができ
る。この内部導体層9を被覆する表面抵抗体層10も厚
膜印刷焼成物からなる。例えば、抵抗ペーストをスクリ
ーン印刷した後焼成する事により得られる。例えば、2
0μm程度の厚みを有し1MΩ□程度の高抵抗である。
この表面抵抗体層10はプラズマに含まれる荷電粒子の
授受に直接関与するとともに、放電電極8の負荷抵抗と
して機能する。従来の各放電電極毎に外付けされた負荷
抵抗構造と異なり、本発明ではプラズマ放電セル内に負
荷抵抗が内蔵される。単に、内部導体層9を被覆する様
に表面抵抗体層10を印刷焼成する事により、極めて簡
単に内部負荷抵抗を導入できる。又、平面的に負荷抵抗
を付加する構造と比べると、プラズマ放電セルの開口率
低下が非常に少なく、非発光型ディスプレイであるプラ
ズマアドレス液晶表示装置に適用した場合有利である。
実際に積層構造を有する放電電極を作成して従来構造の
ものと比較した結果、異常放電が抑制され放電の均一化
に効果のある事が確認できた。
FIG. 2 shows a laminated structure of the discharge electrode 8. The inner conductor layer 9 is made of a thick film printed and fired material. For example, after screen-printing a conductor paste such as Ni paste, 600 ° C
It is obtained by firing at a certain degree. The inner conductor layer 9 has a low resistance of, for example, about 30 mΩ □, and can supply a stable drive voltage over the entire length of the plasma channel. The surface resistor layer 10 that covers the inner conductor layer 9 is also made of a thick film printed and fired product. For example, it is obtained by screen-printing a resistance paste and then firing it. For example, 2
It has a thickness of about 0 μm and a high resistance of about 1 MΩ □.
The surface resistor layer 10 directly participates in the transfer of charged particles contained in the plasma and also functions as a load resistance of the discharge electrode 8. Unlike the conventional load resistance structure externally attached to each discharge electrode, the present invention incorporates a load resistance in the plasma discharge cell. By simply printing and firing the surface resistor layer 10 so as to cover the internal conductor layer 9, the internal load resistance can be introduced very easily. Further, as compared with a structure in which a load resistance is added in a plane, the reduction of the aperture ratio of the plasma discharge cell is very small, which is advantageous when applied to a plasma addressed liquid crystal display device which is a non-emissive display.
As a result of actually forming a discharge electrode having a laminated structure and comparing it with that of the conventional structure, it was confirmed that abnormal discharge was suppressed and it was effective in uniformizing the discharge.

【0013】図3はプラズマチャネル1個分の等価回路
を示す。図1に示したプラズマ放電セルは、図2に示し
た放電電極8の対からなるアノードAとカソードKがス
トライプ状に平行配置されており、プラズマチャネルは
電圧電源Eを介して1ライン毎に線順次駆動される。従
ってストライプ状のプラズマ放電が得られるが、等価回
路ではアノードAとカソードK間に無数の微小放電セル
T1,T2,T3,T4,…,Tmが並列接続されてい
るものと見做す事ができる。本発明によれば、各微小放
電セルに対応して個々に負荷抵抗rが接続されている。
この負荷抵抗rは、図2に示した表面抵抗体層10の厚
み方向抵抗成分からなる。今仮に、特定の微小放電セル
に過大な電流が流れたとすると、対応する負荷抵抗rに
電圧降下が生じ電流量が抑制される。この様な自己バイ
アス効果により個々の微小放電セルに流れる電流の不均
一性を吸収できる。内部導体層9は表面抵抗体層10に
より被覆されている為、個々の微小放電セルには常に負
荷抵抗rを介して放電電流が流れる。個々の微小放電セ
ルにおいて放電電流が増減しようとすると対応する負荷
抵抗rで生じる電圧降下量も増減し、その結果全ての微
小放電セルに流れる放電電流は常に一定になる様にネガ
ティブフィードバックがかかる。この様に表面抵抗体層
10は放電状態の変化を緩和する機能を有する。
FIG. 3 shows an equivalent circuit for one plasma channel. In the plasma discharge cell shown in FIG. 1, an anode A and a cathode K made up of a pair of discharge electrodes 8 shown in FIG. 2 are arranged in parallel in a stripe shape, and plasma channels are line by line via a voltage power source E. It is driven line-sequentially. Therefore, a stripe-shaped plasma discharge can be obtained, but in an equivalent circuit, it can be considered that countless minute discharge cells T1, T2, T3, T4, ..., Tm are connected in parallel between the anode A and the cathode K. it can. According to the present invention, the load resistance r is individually connected to each micro discharge cell.
The load resistance r is composed of the resistance component in the thickness direction of the surface resistor layer 10 shown in FIG. If an excessive current flows in a specific minute discharge cell, a voltage drop occurs in the corresponding load resistance r, and the amount of current is suppressed. Due to such a self-biasing effect, it is possible to absorb the non-uniformity of the current flowing in each micro discharge cell. Since the internal conductor layer 9 is covered with the surface resistor layer 10, the discharge current always flows through the individual micro discharge cells via the load resistance r. When an attempt is made to increase or decrease the discharge current in each micro discharge cell, the amount of voltage drop caused by the corresponding load resistance r also increases or decreases, and as a result, negative feedback is applied so that the discharge currents flowing in all the micro discharge cells are always constant. In this way, the surface resistor layer 10 has a function of reducing the change in the discharge state.

【0014】図4は、本発明にかかるプラズマ放電セル
を組み込んだプラズマアドレス液晶表示装置の他の実施
例を示す模式的な断面図である。基本的には、図1に示
した実施例と同一の構造を有しており、対応する部分に
は対応する参照番号を付して理解を容易にしている。異
なる点は、先の実施例では放電電極が二層構造であった
のに対して、本実施例では放電電極が三層構造を有する
事である。即ち、図示する様に放電電極8は内部導体層
9と表面抵抗体層10の間に介在する中間絶縁体層15
を含んでいる。表面抵抗体層10は中間絶縁体層15に
設けられたコンタクトホール16を介して内部導体層9
に電気接続している。これら内部導体層9、中間絶縁体
層15、表面抵抗体層10は、各々厚膜印刷焼成物から
なる。又、コンタクトホール16と整合する様に放電電
極9に沿ってバリアリブ11が形成されている。
FIG. 4 is a schematic sectional view showing another embodiment of a plasma addressed liquid crystal display device incorporating a plasma discharge cell according to the present invention. Basically, it has the same structure as that of the embodiment shown in FIG. 1, and corresponding parts are given corresponding reference numerals to facilitate understanding. The difference is that the discharge electrode has a two-layer structure in the previous embodiment, whereas the discharge electrode has a three-layer structure in this embodiment. That is, as shown in the figure, the discharge electrode 8 is an intermediate insulator layer 15 interposed between the internal conductor layer 9 and the surface resistor layer 10.
Is included. The surface resistor layer 10 is provided with the internal conductor layer 9 through the contact hole 16 provided in the intermediate insulator layer 15.
Electrically connected to. Each of the internal conductor layer 9, the intermediate insulator layer 15, and the surface resistor layer 10 is made of a thick film printed and fired product. Further, barrier ribs 11 are formed along the discharge electrodes 9 so as to be aligned with the contact holes 16.

【0015】図5は放電電極の三層構造を示す模式的な
拡大図である。図2に示した二層構造の放電電極を印刷
焼成プロセスで作成しようとすると、高温加熱処理時の
熱拡散により導体と抵抗体界面でマイグレーションが起
り、抵抗体層の抵抗値が著しく減少し制御できない場合
もある。そこで図5に示した三層電極構造が採用され
た。内部導体層9と表面抵抗体層10との間に中間絶縁
体層15を挟んで三構造とする事により高温焼成時にお
けるマイグレーションを抑制するものである。内部導体
層9と表面抵抗体層10との電気接続は中間絶縁体層1
5にアイランド状に開けられたコンタクトホール16を
介して行なわれる。コンタクトホール16の領域ではマ
イグレーションが起って抵抗値が下がるが、この領域は
前述したバリアリブによって被覆される為実際の放電に
は寄与しない。実際に放電に寄与するのはバリアリブの
外側に露出した表面抵抗体層の領域であり、この部分は
マイグレーションがない為抵抗値は設定値通りに制御さ
れている。従って、設定値通りに制御された負荷抵抗を
通して放電が行なわれ、図3に示した等価回路が実現で
きる。この結果均一な放電が得られ表示品位が向上す
る。なお、コンタクトホールの形成は、例えば予めドッ
ト状に開口の設けられたスクリーン印刷マスクを用いて
ガラスペースト等の絶縁ペーストを印刷すれば良い。
FIG. 5 is a schematic enlarged view showing the three-layer structure of the discharge electrode. When the discharge electrode having the two-layer structure shown in FIG. 2 is to be produced by the printing and firing process, migration occurs at the interface between the conductor and the resistor due to thermal diffusion during the high temperature heat treatment, and the resistance value of the resistor layer is significantly reduced to control In some cases it cannot be done. Therefore, the three-layer electrode structure shown in FIG. 5 was adopted. The intermediate insulator layer 15 is sandwiched between the internal conductor layer 9 and the surface resistor layer 10 to form three structures, thereby suppressing migration during high temperature firing. The electrical connection between the internal conductor layer 9 and the surface resistor layer 10 is made by the intermediate insulator layer 1.
5 through the contact hole 16 opened in the shape of an island. In the region of the contact hole 16, migration occurs and the resistance value decreases, but since this region is covered with the barrier ribs described above, it does not contribute to the actual discharge. It is the region of the surface resistor layer exposed to the outside of the barrier rib that actually contributes to the discharge, and since there is no migration in this portion, the resistance value is controlled as set. Therefore, discharging is performed through the load resistance controlled according to the set value, and the equivalent circuit shown in FIG. 3 can be realized. As a result, uniform discharge is obtained and the display quality is improved. The contact holes may be formed by printing an insulating paste such as glass paste using a screen printing mask in which dot-shaped openings are provided in advance.

【0016】[0016]

【発明の効果】以上説明した様に、本発明によれば、ス
トライプ状の放電電極は内部導体層と表面抵抗体層を含
む積層構造を有している。これにより、各プラズマチャ
ネルの全長に渡って均一且つ安定なプラズマ放電が可能
となり、表示コントラストが向上するとともに、消費電
力の低減化が図れ且つ寿命が改善できるという効果があ
る。又、単に内部導体層を表面抵抗体層で被覆するとい
う簡単な構造であるので、プラズマ放電セルの開口率を
犠牲にする事がなく、例えばプラズマアドレス液晶表示
装置等に適用した場合有利である。
As described above, according to the present invention, the stripe-shaped discharge electrode has a laminated structure including the internal conductor layer and the surface resistor layer. As a result, uniform and stable plasma discharge can be achieved over the entire length of each plasma channel, display contrast is improved, power consumption can be reduced, and life can be improved. Further, since the internal conductor layer is simply covered with the surface resistor layer, the aperture ratio of the plasma discharge cell is not sacrificed, which is advantageous when applied to, for example, a plasma addressed liquid crystal display device. .

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明にかかるプラズマ放電セルを組み込んだ
プラズマアドレス液晶表示装置の実施例を示す模式的な
断面図である。
FIG. 1 is a schematic sectional view showing an embodiment of a plasma addressed liquid crystal display device incorporating a plasma discharge cell according to the present invention.

【図2】図1に示した実施例の要部をなす放電電極の積
層構造を示す模式図である。
FIG. 2 is a schematic view showing a laminated structure of discharge electrodes which is a main part of the embodiment shown in FIG.

【図3】図1に示したプラズマ放電セルに含まれるプラ
ズマチャネルの等価回路図である。
3 is an equivalent circuit diagram of a plasma channel included in the plasma discharge cell shown in FIG.

【図4】本発明にかかるプラズマ放電セルを組み込んだ
プラズマアドレス液晶表示装置の他の実施例を示す模式
的な断面図である。
FIG. 4 is a schematic cross-sectional view showing another embodiment of a plasma addressed liquid crystal display device incorporating a plasma discharge cell according to the present invention.

【図5】図4に示した実施例の要部をなす放電電極の積
層構造を示す模式図である。
5 is a schematic view showing a laminated structure of discharge electrodes which is a main part of the embodiment shown in FIG.

【図6】従来のプラズマアドレス液晶表示装置の一例を
示す斜視図である。
FIG. 6 is a perspective view showing an example of a conventional plasma addressed liquid crystal display device.

【図7】図6に示す従来例の駆動回路図である。FIG. 7 is a drive circuit diagram of the conventional example shown in FIG.

【図8】従来のプラズマ放電セルの課題を説明する為の
等価回路図である。
FIG. 8 is an equivalent circuit diagram for explaining a problem of a conventional plasma discharge cell.

【符号の説明】[Explanation of symbols]

1 液晶セル 2 プラズマ放電セル 3 中間基板 4 ガラス基板 6 液晶層 7 ガラス基板 8 放電電極 9 内部導体層 10 表面抵抗体層 11 バリアリブ 13 空間 15 中間絶縁体層 16 コンタクトホール A アノード K カソード D 信号電極 1 Liquid Crystal Cell 2 Plasma Discharge Cell 3 Intermediate Substrate 4 Glass Substrate 6 Liquid Crystal Layer 7 Glass Substrate 8 Discharge Electrode 9 Inner Conductor Layer 10 Surface Resistor Layer 11 Barrier Rib 13 Space 15 Intermediate Insulator Layer 16 Contact Hole A Anode K Cathode D Signal Electrode

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 一方の基板と、その表面にストライプ状
にパタニングされた放電電極と、該一方の基板に対して
所定の空間を介し接合した他方の基板と、該空間に封入
されたイオン化可能なガスとを備えたプラズマ放電セル
であって、 前記放電電極は、内部導体層と表面抵抗体層を含む積層
構造である事を特徴とするプラズマ放電セル。
1. A substrate, a discharge electrode patterned in a stripe pattern on the surface of the substrate, another substrate joined to the substrate through a predetermined space, and an ionizable ion sealed in the space. A plasma discharge cell including a gas, wherein the discharge electrode has a laminated structure including an internal conductor layer and a surface resistor layer.
【請求項2】 前記放電電極は、該内部導体層と該表面
抵抗体層の間に介在する中間絶縁体層を含んでおり、該
表面抵抗体層は該中間絶縁体層に設けられたコンタクト
ホールを介して該内部導体層に電気接続している事を特
徴とする請求項1記載のプラズマ放電セル。
2. The discharge electrode includes an intermediate insulator layer interposed between the internal conductor layer and the surface resistor layer, and the surface resistor layer is a contact provided on the intermediate insulator layer. The plasma discharge cell according to claim 1, wherein the plasma discharge cell is electrically connected to the internal conductor layer through a hole.
【請求項3】 前記内部導体層、中間絶縁体層及び表面
抵抗体層は、各々厚膜印刷焼成物からなる事を特徴とす
る請求項2記載のプラズマ放電セル。
3. The plasma discharge cell according to claim 2, wherein each of the internal conductor layer, the intermediate insulator layer and the surface resistor layer is made of a thick film printed and fired product.
【請求項4】 前記コンタクトホールと整合する様に放
電電極に沿ってバリアリブが形成されており、両基板間
に介在して該空間を区画する隔壁を構成する事を特徴と
する請求項2記載のプラズマ放電セル。
4. The barrier rib is formed along the discharge electrode so as to be aligned with the contact hole, and the barrier rib is interposed between both substrates to form a partition wall for partitioning the space. Plasma discharge cell.
【請求項5】 列状の信号電極を備え液晶が封入された
液晶セルと、行状の放電電極を備えイオン化可能なガス
が封入された放電セルとを互いに重ねたフラットパネル
構造を有するプラズマアドレス液晶表示装置において、 前記放電電極は、内部導体層と表面抵抗体層を含む積層
構造である事を特徴とするプラズマアドレス液晶表示装
置。
5. A plasma addressed liquid crystal having a flat panel structure in which a liquid crystal cell having column-shaped signal electrodes and filled with liquid crystal and a discharge cell having row-shaped discharge electrodes and filled with an ionizable gas are overlapped with each other. In the display device, the discharge electrode has a laminated structure including an internal conductor layer and a surface resistor layer, and is a plasma addressed liquid crystal display device.
【請求項6】 前記放電電極は、該内部導体層と該表面
抵抗体層の間に介在する中間絶縁体層を含んでおり、該
表面抵抗体層は該中間絶縁体層に設けられたコンタクト
ホールを介して該内部導体層に電気接続している事を特
徴とする請求項5記載のプラズマアドレス液晶表示装
置。
6. The discharge electrode includes an intermediate insulator layer interposed between the inner conductor layer and the surface resistor layer, and the surface resistor layer is a contact provided on the intermediate insulator layer. The plasma addressed liquid crystal display device according to claim 5, wherein the plasma addressed liquid crystal display device is electrically connected to the internal conductor layer through a hole.
JP5059665A 1993-02-24 1993-02-24 Plasma discharging cell Pending JPH06251717A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5059665A JPH06251717A (en) 1993-02-24 1993-02-24 Plasma discharging cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5059665A JPH06251717A (en) 1993-02-24 1993-02-24 Plasma discharging cell

Publications (1)

Publication Number Publication Date
JPH06251717A true JPH06251717A (en) 1994-09-09

Family

ID=13119725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5059665A Pending JPH06251717A (en) 1993-02-24 1993-02-24 Plasma discharging cell

Country Status (1)

Country Link
JP (1) JPH06251717A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342152A (en) * 1993-03-04 1994-12-13 Sony Tektronix Corp Plasma address display device
EP0742544A1 (en) * 1995-05-12 1996-11-13 Sony Corporation Electrode arrangement for plasma display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342152A (en) * 1993-03-04 1994-12-13 Sony Tektronix Corp Plasma address display device
EP0742544A1 (en) * 1995-05-12 1996-11-13 Sony Corporation Electrode arrangement for plasma display device
CN1111890C (en) * 1995-05-12 2003-06-18 索尼株式会社 The electrode arrangement of plasm display device

Similar Documents

Publication Publication Date Title
US5349455A (en) Electro-optical plasma addressing device with cathodes having discharge, resistive and voltage supplying portions
JP3185353B2 (en) Plasma address electro-optical device
KR100250541B1 (en) Sputter-resistant, low-work-function, conductive coatings for cathode electrodes in dc plasma addressing structure
CA2149289A1 (en) Discharge display apparatus
US5714841A (en) Plasma-addressed electro-optical display with embedded electrodes
JPH04229530A (en) Plasma display element and manufacture thereof
JP3161024B2 (en) Plasma address electro-optical device
US5684362A (en) Plasma addressed electro-optical device having a plasma discharge chamber
US6459201B1 (en) Flat-panel display with controlled sustaining electrodes
US6019655A (en) Method for manufacturing a plasma display discharge panel
JP3016539B2 (en) Plasma addressed liquid crystal display
JPH06342149A (en) Liquid crystal display device of plasma address method
US6628348B1 (en) Plasma address electrooptical device
JPH06251717A (en) Plasma discharging cell
US5759079A (en) Method of producing a plasma addressed liquid crystal display device
JP3360490B2 (en) Display device
JPH1010560A (en) Address structural body and production of electrode structural body
JPH0572518A (en) Plasma address display device
JP3271084B2 (en) Plasma address electro-optical device
JP3366026B2 (en) Plasma address electro-optical device
US7190107B2 (en) Display devices provided with an arrangement of electron sources and control electrodes
JPH02223133A (en) Dc type discharge display device
JP3358396B2 (en) Plasma address display
JP3163691B2 (en) Plasma address electro-optical device
JP3378193B2 (en) Plasma address display