JPH0624886Y2 - Proportional-integral amplifier circuit - Google Patents
Proportional-integral amplifier circuitInfo
- Publication number
- JPH0624886Y2 JPH0624886Y2 JP1984042429U JP4242984U JPH0624886Y2 JP H0624886 Y2 JPH0624886 Y2 JP H0624886Y2 JP 1984042429 U JP1984042429 U JP 1984042429U JP 4242984 U JP4242984 U JP 4242984U JP H0624886 Y2 JPH0624886 Y2 JP H0624886Y2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- proportional
- circuit
- time constant
- variable resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Feedback Control In General (AREA)
Description
【考案の詳細な説明】 (技術分野) 本考案はフイードバツク制御系に用いられる比例積分増
幅回路に関する。DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a proportional-integral amplifier circuit used in a feedback control system.
(従来技術と問題点) 一般に自動制御用の比例積分増幅回路は、検出量と設定
量を突き合わせ、比例積分動作を行なうことによつて制
御出力を得るものであり、フイードバツク制御系に多用
されている。従来の比例積分増幅回路の一例を第1図に
示す。第1図において、A1はオペアンプであり、この
オペアンプA1の第1入力端には、第1抵抗Ri1を介し
て設定量例えば設定電圧esが、第2抵抗Ri2を介して検
出量例えば検出電圧edが各々入力される。オペアンプA
1の第2入力端は第3抵抗Rgを介して零ボルトラインに
接続されているものとする。オペアンプA1の第1入力
端と出力端の間には、可変抵抗RfおよびコンデンサCfが
直列接続されている。上記のように構成された回路にお
いて、伝達関数G1,ループゲインg1,時定数T1は
各々次式で表わされる。(Problems with Prior Art) Generally, a proportional-integral amplification circuit for automatic control obtains a control output by matching a detected amount with a set amount and performing a proportional-integral operation, and is often used in a feedback control system. There is. An example of a conventional proportional-plus-integral amplifier circuit is shown in FIG. In FIG. 1, A 1 is an operational amplifier, and a set amount, for example, a set voltage es, is detected at a first input terminal of the operational amplifier A 1 via a first resistor Ri 1 and a detected amount via a second resistor Ri 2. For example, the detection voltage ed is input. Operational amplifier A
It is assumed that the second input terminal of 1 is connected to the zero volt line via the third resistor Rg. The variable resistor Rf and the capacitor Cf are connected in series between the first input terminal and the output terminal of the operational amplifier A 1 . In the circuit configured as described above, the transfer function G 1 , the loop gain g 1 , and the time constant T 1 are respectively expressed by the following equations.
g1=−Rf/Ri …………(2) T1=Cf・Rf(sec)…………(3) (ただしRi=Ri1=Ri2とし、e0は出力電圧,Sはラプ
ラス演算子である。) 前記第1図の回路を単純化(検出電圧edを省略)して
表現すると第3図のように示される。第3図の設定電圧
esに第4図(a)のようにe1なる大きさのステップ
信号を入力すると、出力電圧e0の波形は第4図(b)
のように示される。 g 1 = −Rf / Ri ………… (2) T 1 = Cf ・ Rf (sec) ………… (3) (where Ri = Ri 1 = Ri 2 ), where e 0 is the output voltage and S is Laplace. It is an operator.) The circuit of FIG. 1 is simplified (detection voltage ed is omitted) and expressed as shown in FIG. When a step signal having a magnitude of e 1 is input to the set voltage es in FIG. 3 as shown in FIG. 4 (a), the waveform of the output voltage e 0 is shown in FIG. 4 (b).
As shown.
ここで第1図の比例積分増幅回路の時定数T1を調整す
るには、コンデンサCfの容量を変えるか、又は可変抵抗
Rfの値を変える方法がある。しかしコンデンサCfの容量
を変えて時定数T1を調整する方法は連続的に調整する
ことができず非常に不便である。また、可変抵抗Rfの値
を変えて時定数T1を調整する方法は、前記(2),(3)式
に示すように時定数T1とともにループゲインg1も同
時に変化してしまう欠点があつた。上記のように第1図
に示す比例積分増幅回路は、時定数T1とループゲイン
g1を別々に調整することがむずかしいので、使用する
回路の条件に応じて定数を最適調整することは困難であ
つた。Here, in order to adjust the time constant T 1 of the proportional-plus-integral amplifier circuit of FIG. 1 , the capacitance of the capacitor Cf is changed or the variable resistance is changed.
There is a method to change the value of Rf. However, the method of adjusting the time constant T 1 by changing the capacitance of the capacitor Cf cannot be continuously adjusted, which is very inconvenient. Further, the method of adjusting the time constant T 1 by changing the value of the variable resistor Rf has a drawback that the loop gain g 1 changes simultaneously with the time constant T 1 as shown in the equations (2) and (3). Atsuta As described above, in the proportional-plus-integral amplifier circuit shown in FIG. 1 , it is difficult to adjust the time constant T 1 and the loop gain g 1 separately, so it is difficult to optimally adjust the constants according to the conditions of the circuit used. It was.
(考案の目的) 本考案は上記の点に鑑みなされたもので、時定数とルー
プゲインを互いに影響し合うことなく別々に変化させる
ことができ、これによつて使用する回路の条件に応じた
最適調整ができる比例積分増幅回路を提供することを目
的としている。(Purpose of the Invention) The present invention has been made in view of the above points, and the time constant and the loop gain can be changed separately without affecting each other, and according to the conditions of the circuit to be used. It is an object of the present invention to provide a proportional-plus-integral amplifier circuit that can be optimally adjusted.
(考案の概要) 本考案は、比例積分アンプのフイードバツクループにゲ
イン調整専用の抵抗と、ボルテージ・フオロワの第2の
オペアンプと、時定数調整専用の抵抗およびコンデンサ
から成る時定数回路とを設けたことを特徴としている。(Summary of the Invention) The present invention includes a resistor for gain adjustment, a second operational amplifier of voltage follower, and a time constant circuit for exclusive use of time constant adjustment in a feedback loop of a proportional-integral amplifier. The feature is that it is provided.
(実施例) 以下、図面を参照しながら本考案の一実施例を説明す
る。第2図において第1図と同一部分は同一符号を持つ
て示し、その説明は省略する。オペアンプA1の出力端
子にはコンデンサCfと時定数調整用の可変抵抗Rf2を図
示の如く接続して成る時定数回路1が接続されている。
可変抵抗Rf2の他端は零ボルトラインに接続されている
ものとする。コンデンサCfと可変抵抗Rf2の共通接続点
2はボルテージ・フオロワ(第1入力端と出力端を接続
している)の第2のオペアンプA2の第2入力端に接続
されている。第2のオペアンプA2の出力端子と第1の
オペアンプA1の入力端子の間にはゲイン調整用の可変
抵抗Rf1が接続されている。Embodiment An embodiment of the present invention will be described below with reference to the drawings. In FIG. 2, the same parts as those in FIG. 1 are indicated by the same reference numerals, and the description thereof will be omitted. A time constant circuit 1 is connected to the output terminal of the operational amplifier A 1 by connecting a capacitor Cf and a variable resistor Rf 2 for adjusting the time constant as shown in the figure.
The other end of the variable resistor Rf 2 is connected to the zero volt line. The common connection point 2 between the capacitor Cf and the variable resistor Rf 2 is connected to the second input terminal of the second operational amplifier A 2 of the voltage follower (connecting the first input terminal and the output terminal). A variable resistor Rf 1 for gain adjustment is connected between the output terminal of the second operational amplifier A 2 and the input terminal of the first operational amplifier A 1 .
上記のように構成された回路において、第2のオペアン
プA2はボルテージ・フオロワであるので、入力インピ
ーダンスが高く、出力インピーダンスが低く、且つ利得
は1である。この為オペアンプA2の第2入力端に入力
される電気量(共通接続点2の電気量)はそのまま大き
さが変ること無く出力端子に現われる。これによつてこ
の回路のループゲインg2はゲイン調整用可変抵抗Rf1
を調整すれば変化する。また、時定数T2はコンデンサ
Cfと時定数調整用可変抵抗Rf2の値で決まるから、該抵
抗Rf2を調整すれば良い。このときボルテージ・フオロ
ワの第2オペアンプA2が接続されていることによつ
て、ループゲインg2および時定数T2は互いに影響を
受けること無く別々に任意に調整できる。すなわち伝達
関数G2,ループゲインg2,時定数T2は各々次式で
表わされる。In the circuit configured as described above, the second operational amplifier A 2 is a voltage follower, so that the input impedance is high, the output impedance is low, and the gain is 1. Therefore, the quantity of electricity input to the second input terminal of the operational amplifier A 2 (the quantity of electricity at the common connection point 2) appears at the output terminal without changing its size. Therefore, the loop gain g 2 of this circuit is the variable resistor Rf 1 for gain adjustment.
Adjust to change. In addition, the time constant T 2 is the capacitor
Since it is determined by the value of Cf and the variable resistor Rf 2 for adjusting the time constant, the resistor Rf 2 may be adjusted. At this time, since the second operational amplifier A 2 of the voltage follower is connected, the loop gain g 2 and the time constant T 2 can be adjusted independently without being influenced by each other. That is, the transfer function G 2 , the loop gain g 2 , and the time constant T 2 are each expressed by the following equation.
g2=−Rf1/Ri …………(5) T2=Cf・Rf2(sec)…………(6) (ただしRi=Ri1=Ri2とし、e0は出力電圧である。) 上記(4)式は、第2図の回路が従来の比例積分増幅回路
と同様に動作することを示している。また(5),(6)式に
よると、前記抵抗Rf1およびRf2を各々変化させることに
よつて、ループゲインg2と時定数T2が互いに影響す
ること無く別々に変化することが理解できる。 g 2 = −Rf 1 / Ri ………… (5) T 2 = Cf ・ Rf 2 (sec) ………… (6) (where Ri = Ri 1 = Ri 2 and e 0 is the output voltage. ..) The above equation (4) shows that the circuit of FIG. 2 operates similarly to the conventional proportional-plus-integral amplifier circuit. Further, according to the equations (5) and (6), it is understood that the loop gain g 2 and the time constant T 2 change independently without affecting each other by changing the resistances Rf 1 and Rf 2 respectively. it can.
ここで第2図の回路を単純化(検出電圧edを省略)し
て表現すると第5図のように示される。第5図中、Kは
Rf1/Riで現される比例(P)ゲインを示してお
り、TはCf・Rf2で現される積分(I)定数を示し
ている。第5図の入力esと出力e0の関係は、 e0/es=−K(1+Ts)/Ts……(7)とな
る。Here, when the circuit of FIG. 2 is simplified and expressed (the detection voltage ed is omitted), it is shown as in FIG. In FIG. 5, K represents a proportional (P) gain represented by Rf 1 / Ri, and T represents an integral (I) constant represented by Cf · Rf 2 . The relationship between the input es and the output e 0 in FIG. 5 is e 0 / es = −K (1 + T s ) / T s (7).
第5図の設定esに第4図(a)のようなステップ信号
を入力し、Rf1を変えて比例(P)ゲイン(K=Rf
1/Ri)を変化させたときの各ゲインにおける出力電
圧波形は、第6図(a)のように示される。A step signal as shown in FIG. 4 (a) is input to the setting es in FIG. 5, and Rf 1 is changed to obtain a proportional (P) gain (K = Rf).
The output voltage waveform at each gain when 1 / Ri) is changed is shown in FIG. 6 (a).
また第5図の設定電圧esに第4図(a)のようなステ
ップ信号を入力し、Rf2を変えて積分(I)定数(T
=Rf2・Cf)を変化させたときの各積分定数におけ
る出力電圧波形は、第6図(b)のように示される。Further, a step signal as shown in FIG. 4 (a) is input to the set voltage es in FIG. 5, Rf 2 is changed, and the integral (I) constant (T
= Rf 2 · Cf), the output voltage waveform at each integration constant is shown in FIG. 6 (b).
ここで入出力関係が(7)式のように示される本考案の
比例積分増幅回路を、ボードゲイン線上に表すと第7図
のように示される。そしてフィードバックループを第8
図のように仮定し、T1>T2としてT=T1に合わせ
た場合、閉ループ伝達関数のボードゲイン線図は第9図
のように示される(但しK=1とする)。第9図におい
てA点をT=T1に合わし、このTとは独立してK=K
1(任意)に合わすことができれば、フィードバック系
の安定性と応答を容易に最適値に設定できることにな
る。Here, the proportional-integral amplifier circuit of the present invention whose input / output relationship is expressed by the equation (7) is shown on the board gain line as shown in FIG. And the 8th feedback loop
Assuming as shown in the figure, when T 1 > T 2 and T = T 1 are matched, the Bode gain diagram of the closed loop transfer function is shown as in FIG. 9 (provided that K = 1). In FIG. 9, point A is adjusted to T = T 1 , and K = K independently of T.
If it can be adjusted to 1 (arbitrary), the stability and response of the feedback system can be easily set to optimum values.
(考案の効果) 以上のように本考案によれば、比例積分増幅回路におい
て、時定数とループゲインを互いに影響すること無く別
々に変化させることができる。この為使用する回路の条
件に応じた最適調整が行なえる。また、従来の比例積分
増幅回路と同様に制御出力を得ることができるので、制
御目的の異なる様々な回路に組み込んで広範囲に使用す
ることができる。(Effect of the Invention) As described above, according to the present invention, in the proportional-plus-integral amplifier circuit, the time constant and the loop gain can be changed separately without affecting each other. Therefore, optimum adjustment can be performed according to the conditions of the circuit used. Further, since the control output can be obtained similarly to the conventional proportional-plus-integral amplifier circuit, it can be used in a wide range by incorporating it into various circuits having different control purposes.
第1図は従来の比例積分増幅回路の一例を示す回路図、
第2図は本考案の一実施例を示す回路図、第3図は第1
図を簡略した回路図、第4図(a)は入力信号の一例を
示す信号波形図、第4図(b)は第3図回路の出力波形
図、第5図は第2図を簡略した回路図、第6図(a)は
比例ゲインKを変更したときの出力波形図、第6図
(b)は積分定数Tを変更したときの出力波形図、第7
図および第9図は本考案の効果を説明するためのボード
ゲイン線図、第8図はフィードバックループのブロック
図である。 1…時定数回路、A1,A2…オペアンプ、Cf…コンデ
ンサ、Ri1,Ri2,Rg…抵抗、Rf1…ゲイン調整用可変抵
抗、Rf2…時定数調整用可変抵抗。FIG. 1 is a circuit diagram showing an example of a conventional proportional-plus-integral amplifier circuit,
FIG. 2 is a circuit diagram showing an embodiment of the present invention, and FIG.
FIG. 4 (a) is a signal waveform diagram showing an example of an input signal, FIG. 4 (b) is an output waveform diagram of the circuit of FIG. 3, and FIG. 5 is a simplified diagram of FIG. Circuit diagram, FIG. 6 (a) is an output waveform diagram when the proportional gain K is changed, FIG. 6 (b) is an output waveform diagram when the integration constant T is changed, and FIG.
9 and 9 are Bode gain diagrams for explaining the effect of the present invention, and FIG. 8 is a block diagram of a feedback loop. 1 ... Time constant circuit, A 1 , A 2 ... Operational amplifier, Cf ... Capacitor, Ri 1 , Ri 2 , Rg ... Resistor, Rf 1 ... Gain adjusting variable resistor, Rf 2 ... Time constant adjusting variable resistor.
Claims (1)
て入力される第1オペアンプと、一端が前記第1オペア
ンプの出力端子に接続されたコンデンサと、一端が零ボ
ルトラインに接続されるとともに他端が前記コンデンサ
の他端に接続された第1可変抵抗とを有した時定数回路
と、 入力端子が前記時定数回路のコンデンサおよび第1可変
抵抗の共通接続点に接続されたボルテージフォロワの第
2オペアンプと、 前記第2オペアンプの出力端子と前記第1オペアンプの
入力端子の間に接続されたゲイン調整用の第2可変抵抗
とを備えたことを特徴とする比例積分増幅回路。1. A first operational amplifier to which a detected quantity of electricity and a set quantity of electricity are inputted via a resistor, a capacitor having one end connected to an output terminal of the first operational amplifier, and one end connected to a zero volt line. And a voltage constant follower having the other end connected to the other end of the capacitor and a first variable resistor, and an input terminal connected to a common connection point of the capacitor and the first variable resistor of the time constant circuit. Of the second operational amplifier, and a second variable resistor for gain adjustment connected between the output terminal of the second operational amplifier and the input terminal of the first operational amplifier.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1984042429U JPH0624886Y2 (en) | 1984-03-24 | 1984-03-24 | Proportional-integral amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1984042429U JPH0624886Y2 (en) | 1984-03-24 | 1984-03-24 | Proportional-integral amplifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60158202U JPS60158202U (en) | 1985-10-21 |
JPH0624886Y2 true JPH0624886Y2 (en) | 1994-06-29 |
Family
ID=30553174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1984042429U Expired - Lifetime JPH0624886Y2 (en) | 1984-03-24 | 1984-03-24 | Proportional-integral amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0624886Y2 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS539347A (en) * | 1976-07-12 | 1978-01-27 | Kuraray Co | Method of producing fibrous highhprotein food |
-
1984
- 1984-03-24 JP JP1984042429U patent/JPH0624886Y2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS60158202U (en) | 1985-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69115349T2 (en) | Detector for amplifier circuit with automatic gain control | |
US4227095A (en) | Deviation driver circuit | |
EP0454972B1 (en) | A high gain differential-to single ended amplifier having a tee network feedback loop | |
JPH0624886Y2 (en) | Proportional-integral amplifier circuit | |
US4207536A (en) | Dual-adjustment balance circuit for operational amplifiers | |
DE3622615C1 (en) | Voltage controlled amplifier for earth symmetrical electrical signals | |
JPS585594B2 (en) | rectifier circuit | |
JP3003174B2 (en) | Amplifier circuit | |
JP2748145B2 (en) | Differential amplifier circuit | |
US5485124A (en) | Integrated amplifier with an accurately defined gain factor | |
EP0151575B1 (en) | Reactance measurement circuit with enhanced linearity | |
JPH0535617Y2 (en) | ||
JP3016433B2 (en) | Sensitivity adjustment circuit of sensor circuit | |
JPH0724807Y2 (en) | DC amplifier circuit | |
CA1165140A (en) | Temperature sensing circuit | |
JPH0122263Y2 (en) | ||
JPH0537530Y2 (en) | ||
JPH0221775Y2 (en) | ||
JPH0212745Y2 (en) | ||
JPS6223137Y2 (en) | ||
JPH0112414Y2 (en) | ||
JP2940046B2 (en) | Amplitude detection circuit | |
JPS58225712A (en) | Automatic gain control circuit | |
JPS6020610A (en) | Voltage gain variable amplifier | |
JP2722769B2 (en) | Gain control circuit |