JPH06232769A

JPH06232769A - ビタビ復号方法およびその装置

Info

Publication number: JPH06232769A
Application number: JP5018532A
Authority: JP
Inventors: Yasunari Ikeda; 康成池田; Tamotsu Ikeda; 保池田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1993-02-05
Filing date: 1993-02-05
Publication date: 1994-08-19

Abstract

(57)【要約】【目的】処理時間の低減、回路規模の簡単化、縮小化
が図ることができるビタビ複号方法およびその装置を提
供する。【構成】ビタビ複号装置のブランチメトリック回路２
は、ＱＡＭ変復調された受信信号と変調信号点とのユー
クリッド距離の算出式のうち、定数値である受信信号の
電力を示す成分を除去して下記式よりブランチメトリッ
クＢＭを算出する。ここでＩ，Ｑは受信Ｉ信号，受信Ｑ
信号、Ｓｉ（Ｉ），Ｓｉ（Ｑ）は変調信号点のＩ，Ｑ座
標、Ｓｉは変調信号点の電力値を示す。ＢＭ＝Ｉ×Ｓｉ（Ｉ）＋Ｑ×Ｓｉ（Ｑ）−Ｓｉ²／２ブランチメトリック回路２は、乗算器１２で上記式の第
１項の演算、乗算器１４で第２項の演算、加算器１６で
第１項と第２項の加算、減算器１８で第３項の減算を行
い、減算結果をらブランチメトリックＢＭとして出力す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、トレリス符合化変調さ
れた受信信号についてのビタビ復号方法およびその装置
に関する。

【０００２】

【従来の技術】たとえば、衛星通信システムでは、Ｓ／
Ｎの改善が他の通信システムに比べて困難であるため、
受信側では受信情報系列に対して高機能な検出・訂正を
行うことが要求され、送信側はディジタル情報系列を符
号化して冗長ビットを付加して送信する。符号化方式に
は、たとえば、ブロック符号化および畳込み符号化が知
られている。ブロック符号化は、ディジタル情報系列を
ｍビットごとにブロック化し、この情報成分に誤り訂正
のための冗長成分を付加してｎビットのデータ（ｍ＜
ｎ）とする方法である。

【０００３】畳込み符号化は、過去の情報系列を所定の
ビットごとに区切ったタイムスロットの情報を現在のブ
ロックに影響を及ぼさせながら（影響が及ぼされるタイ
ムスロットの数を「拘束長」という）符号化を行う方法
であり、拘束長が短くても受信側で高い誤り訂正を行う
ことができ情報効率が高く、通信などの分野で広く用い
られている。

【０００４】畳込み符号を復号する方式の１つとして、
ビタビ復号方式が知られている。このビタビ復号方式は
畳込み符号に対する最尤復号方式であり、送信側のエン
コーダから生成され得る符号系列から、受信された符号
系列に最も近い系列（これを最尤パスという）を選ぶこ
とで誤り訂正を行う。この最尤パスの選択方法は全ての
パスを比較して確かめるのではなく、送信側で生成され
得る全ての符号列と受信符号列とのユークリッド距離を
求め、最も小さいもの（すなわち、尤度が最も高いも
の）を選んで、それ以後は復号に必要なパス（生き残り
パス）だけを調べていくことを基本にしており、パスの
長さを十分に長くとると、生き残りパスの先（根元）は
合流して同じ値になり、どの生き残りパスであっても、
遡れば、同じ値を復号していることになる。したがっ
て、復号誤り率が高くならない程度のパス長を調べ、そ
の長さ分だけ遡った時点のデータを復号データとするこ
とができる。また、ビタビ復号方式は、いわゆる、軟判
定復調方式と組み合わせることで、特に高い誤り訂正能
力を得ることができる。

【０００５】上述した畳込み符号化と多値変調とを組み
合わせたトレリス符号化変調が注目されている。トレリ
ス符号化変調は、送信側では、送信信号を畳込み符号化
する共に、相加された雑音に対するマージンを大きくす
るため、送信信号間のユークリッド距離が大きくなるよ
うに変調信号点に割り当て送信する。そして、受信側で
は、ビタビ復号装置を用いて、送信信号たり得る信号系
列のうち、受信信号とのユークリッド距離が最小になる
信号系列である最尤パスを選択して復号する。

【０００６】従来のビタビ復号装置では、時間Ｔ毎に得
られるＮ個の離散的な受信符号系列を復号する場合に下
記式（１）で定義されるＬ（Ｎ）を最小にするパスを求
めることで最尤パスを決定する。上記式（１）におけるｒ（ｎＴ）は受信信号におけるｎ
番目のタイムスロットの受信信号を示し、Ｓｉ（ｎＴ）
はｎ番目のタイムスロットの送信信号が取り得るｉ番目
の変調信号点である。つまり、ビタビ復号装置は、上記
式（１）によって表されるＬ（Ｎ）を最小にする変調信
号点Ｓｉの系列を決定し、これら決定された変調信号点
Ｓｉによって生成されるパスを最尤パスとする。

【０００７】具体的には、ビタビ復号装置では、ブラン
チメトリック回路において、受信信号と、送信信号が割
り当てられ得る各信号点とのユークリッド距離が算出さ
れ、算出結果がブランチメトリックとしてＡＣＳ回路に
出力される。ＡＣＳ回路では、ブランチメトリック回路
から入力したブランチメトリックにのうち、最小のブラ
ンチメトリックが算出された信号点を最尤パスとし、こ
の最尤パスをパスメモリに出力する。パスメモリでは、
ＡＣＳ回路の制御を受け、選択されたパスを所定段数分
記憶する。このＡＣＳ回路で制御されたパスメモリの出
力が最尤パス系列となり、この最尤パス系列から復号信
号が生成される。

【０００８】上述したように、ビタビ復号装置では、ブ
ランチメトリック回路において受信信号と信号点との下
記式（２）に基づいて、ユークリッド距離の２乗、つま
りブランチメトリックＢＭが算出される。ＢＭ＝〔ｒ（ｎＴ）−Ｓｉ〕² （２）上記式（２）において、受信信号のタイムスロットｒ
（ｎＴ）の受信Ｉ信号（Ｉ）および受信Ｑ信号（Ｑ）、
受信信号点ＳｉのＩ座標（Ｓｉ（Ｉ））、ＳｉのＱ座標
（Ｓｉ（Ｑ））を用いると上記式（２）は、下記式
（３）のようになる。ＢＭ＝（Ｉ−Ｓｉ（Ｉ））²＋（Ｑ−Ｓｉ（Ｑ））² （３）従来のブランチメトリック回路では、上記式（３）に基
づいてＢＭが算出される。

【０００９】図７に従来のビタビ復号装置のブランチメ
トリック回路の構成図を示す。図７に示すように、ブラ
ンチメトリック回路２０は、減算器１００ａ，１００
ｂ、乗算器１０２ａ，１０２ｂ、および、加算器１０４
で構成さる。減算回路１００ａ，１００ｂは、受信信号
のＩ信号Ｓ１０６ａ，Ｑ信号Ｓ１０６ｂ、および、信号
点のＩ座標Ｓ１０８ａ，Ｑ座標Ｓ１０８ｂを入力し、こ
れらの減算結果Ｓ１００ａ，Ｓ１００ｂを乗算器１０２
ａ，１０２ｂに出力する。乗算器１０２ａ，１０２ｂ
は、減算結果Ｓ１００ａ，Ｓ１００ｂを２乗した結果Ｓ
１０２ａ，Ｓ１０２ｂを加算器１０４に出力する。加算
器１０４は、Ｓ１０２ａとＳ１０２ｂの加算結果、つま
り、ブランチメトリックＢＭ１０４をＡＣＳ回路に出力
する。

【００１０】

【発明が解決しようとする課題】しかし、上述したよう
に従来のビタビ復号装置のブランチメトリック回路で
は、ブランチメトリックＢＭを、受信信号と信号点との
ユークリッド距離の２乗、つまり上記式（３）をそのま
ま用いて計算するため、回路規模が大きくなり回路の簡
単化・縮小化の点で問題がある。

【００１１】本発明は、上述した従来技術の問題に鑑み
てなされ、処理時間の縮小化、回路規模の簡単・縮小化
を図ることが可能なビタビ復号方法およびその装置を提
供することを目的とする。

【００１２】

【課題を解決するための手段】受信信号をｒ（ｎＴ）、
変調信号点をＳｉとした場合、受信信号と各変調信号点
とのＢＭは上述したように、下記式（４）で示される。ＢＭ＝〔ｒ（ｎＴ）−Ｓｉ〕² （４）上記式（４）を展開すると下記式（５）が得られる。ＢＭ＝ｒ（ｎＴ）²＋Ｓｉ²−２×ｒ（ｎＴ）×Ｓｉ（５）

【００１３】ＡＣＳ回路は、ブランチメトリック回路が
算出した各ブランチメトリックのうち値が最小となるブ
ランチメトリックに対応する変調信号点を求めるのであ
るが、上記式（５）の第１項は、受信電力を示し、全て
の変調信号点についてのブランチメトリックは同一の値
を取る。また、上記式（５）の第２項は、変調信号点の
電力を示し、原点から同一距離上のＩＱ座標に割り付け
られるＰＳＫ変調方式においては、全ての変調信号点に
ついてのブランチメトリックは同一の値を取り、ＱＡＭ
変調方式においては同一の値を取らない。ＢＭは、上述
したようにＡＣＳ回路において、各ＢＭの大小関係を判
断するために用いられるため、変調方式による上記式
（５）の各項の特性を考慮すると、変調方式によってＢ
Ｍの定義を以下のように単純化することができる。

【００１４】（Ａ）変調方式がＰＳＫ方式の場合にはＢ
Ｍを下記式（６）のように定義する。ＢＭ＝ｒ（ｎＴ）×Ｓｉ（６）

【００１５】（Ｂ）変調方式がＱＡＭ方式の場合にはＢ
Ｍを下記式（７）のように定義する。ＢＭ＝ｒ（ｎＴ）×Ｓｉ−Ｓｉ²／２（７）

【００１６】本発明のビタビ復号装置は、前記ブランチ
メトリックを演算する回路は、前記受信信号と仮定して
いる信号点との積、または、前記受信信号と仮定してい
る信号点との積から仮定している信号点の電力成分を減
じた値を尤度とする演算手段を有し、該尤度に基づいて
最尤パスを決定しビタビ復号する。

【００１７】また、前記変調方法は、たとえば、ＱＡＭ
変調方法であり、前記演算手段は、前記受信信号と仮定
している信号点との積から仮定している信号点の電力成
分を減じた値を尤度とする。

【００１８】また、前記変調方法は、たとえば、ＰＳＫ
変調方法であり、前記演算手段は、前記受信信号と仮定
している信号点との積を尤度とする。

【００１９】また、前記受信信号は、直交するＩ信号と
Ｑ信号で構成され、前記演算手段は、受信した前記Ｉ信
号と仮定している信号点のＩ座標成分との第１の乗算を
行う第１の乗算手段と、受信した前記Ｑ信号と仮定して
いる信号点のＱ座標成分との第２の乗算を行う第２の乗
算手段と、前記第１の乗算結果と、前記第２の乗算結果
との加算を行う加算手段と、前記加算結果と、前記信号
点の電力成分との減算を行う減算手段とを有し、前記減
算手段の減算結果を尤度とする。

【００２０】また、複数の前記第１の乗算手段と、複数
の前記第２の乗算手段と、前記仮定している信号点のそ
れぞれに対応する前記加算手段と、前記仮定している信
号点のそれぞれに対応する前記減算手段とを有し、前記
加算手段および前記減算手段は、前記第１の乗算手段お
よび第２の乗算手段の乗算結果を共有して演算を行う。

【００２１】また、前記受信信号は、直交するＩ信号と
Ｑ信号とで構成され、前記演算手段は、受信した前記Ｉ
信号と仮定している信号点のＩ座標成分との第１の乗算
を行う第１の乗算手段と、受信した前記Ｑ信号と仮定し
ている信号点のＱ座標成分との第２の乗算を行う第２の
乗算手段と、前記第１の乗算結果と、前記第２の乗算結
果との加算を行う加算手段とを有し、前記加算手段の加
算結果を尤度とする。

【００２２】本発明のビタビ復号方法は、前記受信信号
と仮定している信号点との積、または、前記受信信号と
仮定している信号点との積から仮定している信号点の電
力成分を減じた値を尤度として、ビタビ復号する。

【００２３】また、前記変調方法は、ＱＡＭ変調方法で
あり、前記受信信号と仮定している信号点との積から仮
定している信号点の電力成分を減じた値を尤度とする。

【００２４】また、前記変調方法は、ＰＳＫ変調方法で
あり、前記受信信号と仮定している信号点との積を尤度
とする。

【００２５】

【作用】本発明のビタビ復号装置では、ＱＡＭ変調され
ている受信信号を入力し、ブランチメトリックを演算す
る回路の演算手段において、前記受信信号と仮定してい
る信号点との積から仮定している信号点を減じた値を算
出する。そして、演算手段の算出結果を尤度として用い
て、最尤パスを決定しビタビ復号する。

【００２６】本発明のビタビ復号装置では、ＰＳＫ変調
されている受信信号を入力し、ブランチメトリックを演
算する回路の演算手段において、前記受信信号と仮定し
ている信号点との積を算出する。そして、演算手段の算
出結果を尤度として用いて、最尤パスを決定しビタビ復
号する。

【００２７】

【実施例】第１実施例について説明する。図１に本実施
例の送受信システムを説明するための図を示す。図２に
本実施例のビタビ復号装置の構成図を示す。図３に本実
施例のブランチメトリック回路の構成図を示す。図１に
示すように、本実施例の送受信システムでは、畳込符号
化回路８２は、送信データＳ８１を入力し、これを畳込
み符号化し、符合化された信号Ｓ８２を信号割当回路８
４に出力する。

【００２８】信号割当回路８４は、符合化された信号Ｓ
８２を、相加される雑音に対するマージンを大きくする
ため、Ｉ信号およびＱ信号を送信信号間のユークリッド
距離が大きくなるように変調信号点に割り当てて作成
し、Ｉ信号Ｓ８４ａおよびＱ信号Ｓ８４ｂを１６ＱＡＭ
変調回路８６に出力する。１６ＱＡＭ変調回路８６で
は、入力したＩ信号Ｓ８４ａおよびＱ信号Ｓ８４ｂを１
６ＱＡＭ変調して送信信号Ｓ８６を受信側に送信する。

【００２９】受信側の１６ＱＡＭ復調回路８８は、送信
側からの送信信号Ｓ８６を入力し、ＱＡＭ変調された送
信信号Ｓ８６を１６ＱＡＭ復調し、復調して得られたＩ
信号Ｓ８８ａおよびＱ信号Ｓ８８ｂをビタビ復号回路９
０に出力する。１６ＱＡＭ復調回路８８からビタビ復号
回路９０に出力されるＩ信号Ｓ８８ａおよびＱ信号Ｓ８
８ｂには、通常、送受信時に生じた雑音が相加されてい
る。ビタビ復号回路９０は、１６ＱＡＭ復調回路８８か
らＩ信号Ｓ８８ａおよびＱ信号Ｓ８８ｂを入力し、これ
らの信号に対して誤り訂正などを行い、復号された信号
を生成する。

【００３０】ビタビ復号回路９０は、図２に示すよう
に、ブランチメトリックを演算する手段としてのブラン
チメトリック回路２、ＡＣＳ回路４、パスメモリ回路６
およびパラレルシリアル変換回路８で構成される。ブラ
ンチメトリック回路２は、上述した１６ＱＡＭ復調回路
８８から入力したＩ信号Ｓ８８ａおよびＱ信号Ｓ８８ｂ
について、送信信号が割り当てられ得る各変調信号点と
の尤度としてのブランチメトリックを順次、算出し、算
出されたブランチメトリックをＡＣＳ回路４に出力す
る。

【００３１】ブランチメトリック回路２では、Ｉ信号Ｓ
８８ａおよびＱ信号Ｓ８８ｂがＱＡＭ変調・復調された
信号であるため、上述したように下記式（８）に基づい
て、尤度としてのブランチメトリックＢＭを算出する。ＢＭ＝ｒ（ｎＴ）×Ｓｉ−Ｓｉ²／２（８）ここで、ｒ（ｎＴ）は、時間Ｔ毎に離散的に入力される
受信信号のタイムスロットのうち、ｎ番目に受信したタ
イムスロットの受信符合を示し、Ｓｉはｎ番目のタイム
スロットの、仮定している信号点としての送信符号が取
り得る変調信号点のうちｉ番目の変調信号点である。受
信信号のタイムスロットｒ（ｎＴ）の受信Ｉ信号（Ｉ）
および受信Ｑ信号（Ｑ）、変調信号点ＳｉのＩ座標（Ｓ
ｉ（Ｉ））、ＳｉのＱ座標（Ｓｉ（Ｑ））を用いると上
記式（８）は下記式（９）にようになる。ＢＭ＝Ｉ×Ｓｉ（Ｉ）＋Ｑ×Ｓｉ（Ｑ）−Ｓｉ²／２（９）

【００３２】図３に本実施例のブランチメトリック回路
２の構成図を示す。図３に示すように、ブランチメトリ
ック回路２は、変調点座標出力器１０、第１の乗算手段
としての乗算器１２、第２の乗算手段としての乗算器１
４、加算手段としての加算器１６および減算手段として
の減算器１８で構成される。変調点座標出力器１０は、
送信符合が取り得る変調信号点ＳｉのＩ座標Ｓ１０ａを
加算器１２、Ｑ座標Ｓ１０ｂを加算器１４にそれぞれ順
次、出力する。乗算器１２は、上記式（９）の第１項の
計算を行い、受信信号ｒ（ｎＴ）のＩ信号Ｓ８８ａおよ
び変調点座標出力器１０からのＩ座標Ｓ１０ａを入力
し、これらの乗算結果Ｓ１２を加算器１６に出力する。

【００３３】乗算器１４は、上記式（９）の第２項の計
算を行い、受信信号ｒ（ｎＴ）のＱ信号Ｓ８８ｂおよび
変調点座標出力器１０からのＱ座標Ｓ１０ｂを入力し、
これらの乗算結果Ｓ１４を加算器１６に出力する。加算
器１６は、乗算器１２からの乗算結果Ｓ１２および乗算
器１４からの乗算結果Ｓ１４を入力し、これらの加算結
果Ｓ１６を減算器１８に出力する。補正項出力器２０
は、上記式（９）の３項の値、つまり、変調信号点Ｓｉ
の電力値Ｓｉ²の補正値Ｓｉ²／２を減算器１８に出力
する。減算器１８は、加算器１６からの加算結果Ｓ１６
および補正項出力器２０からの電力成分としての補正値
Ｓｉ²／２を入力し、これらの減算結果、つまり、ＢＭ
１８を後述するＡＣＳ回路４に出力する。

【００３４】ＡＣＳ回路４では、ブランチメトリック回
路２から、順次、入力した各変調信号点についてのブラ
ンチメトリックと、各ステートメトリックの和を求め、
この和が最小となるブランチを最尤ブランチとして選択
し、パスメモリ回路６を制御する。パスメモリ回路６
は、ＡＣＳ回路４の制御を受け、選択されたパスを所定
段数分記憶することにより最尤パス系列を得、パラレル
データとしてパラレルシリアル変換回路８に出力する。
パラレルシリアル変換回路８は、パスメモリ回路６から
最尤パス系列を並列的に入力し、これらを直列データに
変換して出力する。

【００３５】上述したように本実施例のブランチメトリ
ック回路２は、ＱＡＭ変調方式による受信信号について
のブランチメトリックを上記式（７）を用いて計算する
ため、回路構成を図３示すように、図７に示す従来のビ
タビ復号装置のブランチメトリック回路に比べて簡単化
することができ、処理時間を短縮させることができる。

【００３６】第２実施例について説明する。本実施例の
送受信システムおよびビタビ復号装置の構成は、上述し
た第１の実施例の図１および図２と同一であるが、ビタ
ビ復号装置のブランチメトリック回路が上述したブラン
チメトリック回路２とは異なる。

【００３７】図４に１６ＱＡＭ変調方式における変調信
号点を説明するための図を示す。図４に示すように、Ｉ
軸とＱ軸とがπ／２の位相差を有し、原点Ｏからの距離
が振幅に対応した２次元平面上に１６個の変調信号点
が、Ｉ軸およびＱ軸にそれぞれ対称となるように割り当
てられている。そのため、上記式（７）におけるＳｉ
（Ｉ）は、ｉ１，−ｉ１，ｉ２，−ｉ２いずれかの値を
取り、Ｓｉ（Ｑ）は、ｑ１，−ｑ１，ｑ２，−ｑ２いず
れかの値を取る。

【００３８】このとき、たとえば、変調信号点Ｓ０，Ｓ
１１についてのＢＭは、上記式（９）からそれぞれ下記
式（１０）、式（１１）のようになる。Ｓ０：ＢＭ＝Ｉ×Ｓ０（Ｉ）＋Ｑ×Ｓ０（Ｑ）−Ｓ０²／２（１０）Ｓ１１：ＢＭ＝Ｉ×Ｓ１１（Ｉ）＋Ｑ×Ｓ１１（Ｑ）−Ｓ１１²／２（１１）ＰＱ平面においてＳ０とＳ１１とがＩ座標に対して対称
であることから、Ｓ１１（Ｉ）＝Ｓ０（Ｉ），Ｓ１１
（Ｑ）＝−Ｓ０（Ｑ）の関係があり、上記式（１１）は
下記式（１２）のように書き換えられる。Ｓ１１：ＢＭ＝Ｉ×Ｓ１１（Ｉ）−Ｑ×Ｓ０（Ｑ）−Ｓ０²／２（１２）

【００３９】このように、Ｓ１１のＢＭを算出する上記
式（１１）の計算においては、式（１０）の中間結果、
Ｉ×Ｓ０（Ｉ），Ｑ×Ｓ０（Ｑ）を用いることができ、
式（１１）の計算量を低減させることができる。

【００４０】上述したように、変調信号点がＩ軸および
Ｑ軸に対称となるように配置されているため、中間結果
を共有して使用することができ、各変調点についての式
（９）についての計算量を低減させることができる。具
体的には、Ｉ×Ｓ１１（Ｉ）（＝Ｉ×ｉ１）、Ｉ×Ｓ１
１（Ｑ）（＝Ｉ×ｑ１）、Ｑ×Ｓ９（Ｉ）（＝Ｑ×ｉ
２）、Ｑ×Ｓ９（Ｑ）（＝Ｑ×ｑ２）の計算を行い、こ
れらの計算結果を全ての変調信号点ＳのＢＭの計算に用
いることができる。

【００４１】本実施例のブランチメトリック回路１１
は、中間結果を共有して使用するとともに、計算の並列
化を行いＢＭを算出する回路構成とする。図５にブラン
チメトリック回路１１の構成図を示す。図５に示すよう
に、ブランチメトリック回路１１は、変調点Ｑ座標出力
器３０、変調点Ｉ座標出力器３４、補正項出力器３２、
乗算器３６，３８，４０，４２、加算器４４ａ〜４４
ｐ、減算器４６ａ〜４６ｐで構成される。このブランチ
メトリック回路１１では、乗算器３６、３８、４０、４
２で、それぞれＩ×ｉ１，Ｉ×ｉ２，Ｑ×ｑ１，Ｑ×ｑ
２が計算され、これらの計算結果が、それぞれ対応する
１６個の加算器４４ａ〜４４ｐに出力され、加算器４４
ａ〜４４ｐにおいて、図４に示す１６個の変調点Ｓｉに
ついての式（８）の第１項の計算がそれぞれ並列的に実
行される。加算器４４ａ〜４４ｐで算出された第１項の
計算結果は、それぞれ減算器４６ａ〜４６ｐに出力さ
れ、減算器４６ａ〜４６ｐにおいて第１項の計算結果
と、補正項出力器３２から入力された式（７）の第２項
との減算が実行され、変調点Ｓ０〜１５についてのブラ
ンチメトリックＢＭ０〜ＢＭ１５がＡＣＳ回路４に出力
される。

【００４２】以下、各構成要素について詳細に説明す
る。変調点Ｉ座標出力器３４は、Ｉ座標値ｉ１を信号Ｓ
３４ａとして乗算器３６に、Ｉ座標値ｉ２を信号Ｓ３４
ｂとして乗算器３８に出力する。乗算器３６は、１６Ｑ
ＡＭ復調回路８８からＩ信号Ｓ８８ａ、変調点Ｉ座標出
力器３４からＩ座標値ｉ１を示す信号Ｓ３４ａを入力
し、これらの乗算結果（Ｉ×ｉ１）を加算器４４ａ，
ｂ，ｇ，ｈ，ｋ，ｌ，ｍ，ｎに出力する。乗算器３８
は、１６ＱＡＭ復調回路８８からＩ信号Ｓ８８ａ、変調
点Ｉ座標出力器３４からＩ座標値ｉ２を示す信号Ｓ３４
ｂを入力し、これらの乗算結果（Ｉ×ｉ２）を加算器４
４ｃ，ｄ，ｅ，ｆ，ｉ，ｊ，ｏ，ｐに出力する。

【００４３】変調点Ｑ座標出力器３０は、Ｑ座標値ｑ１
を信号Ｓ３０ａとして乗算器４０に、Ｑ座標値ｑ２を信
号Ｓ３０ｂとして乗算器４２に出力する。乗算器４０
は、１６ＱＡＭ復調回路８８からＱ信号Ｓ８８ｂ、変調
点Ｑ座標出力器３０からＱ座標値ｑ１を示す信号Ｓ３０
ａを入力し、これらの乗算結果（Ｑ×ｑ１）を加算器４
４ａ，ｂ，ｅ，ｆ，ｋ，ｌ，ｏ，ｐに出力する。乗算器
４２は、１６ＱＡＭ復調回路８８からＱ信号Ｓ８８ｂ、
変調点Ｑ座標出力器３０からＱ座標値ｑ２を示す信号Ｓ
３０ｂを入力し、これらの乗算結果（Ｑ×ｑ２）を加算
器４４ｃ，ｄ，ｇ，ｈ，ｉ，ｊ，ｍ，ｎに出力する。加
算器４４ａ〜４４ｐは、乗算器３６，３８，４０，４２
から乗算結果を入力し、必要な場合には、符合を反転さ
せて加算する。補正項出力器３２は、減算器４６ａ〜４
６ｐに補正項Ｓ０／２²〜Ｓ１５²／２を出力する。減
算器４６ａ〜４６ｐは、加算器４４ａ〜４４ｐから加算
結果を入力し、補正項出力器３２から入力した補正項Ｓ
０²／２〜Ｓ１５²／２との減算結果をブランチメトリ
ックＢＭ１〜ＢＭ１６として出力する。

【００４４】上述したように、ブランチメトリック回路
１１では、ＢＭ１〜ＢＭ１５の計算を並列的に実行する
ため、計算速度が向上する。また、上記式（５）をその
まま用いて計算するのでなく、簡略化された上記式７を
用いてＢＭを計算するため、計算量を低減させることが
でき処理時間を縮小させることができる。

【００４５】第３実施例について説明する。本実施例の
送受信シシテムは、上述した図１に示す第１実施例の送
受信システムとほぼ同一であるが、１６ＱＡＭ変調回路
８６および１６ＱＡＭ復調回路８８の代わりにそれぞれ
ＰＳＫ変調回路およびＰＳＫ復調回路を用いる。つま
り、ＰＳＫ変調・復調されたＩ信号Ｓ８８ａおよびＱ信
号Ｓ８８ｂがビタビ復号装置に入力される。本実施例の
ビタビ復号装置は、上述した図２に示す第１の実施例の
ビタビ復号装置９０と同一の構成であるが、ブランチメ
トリック回路が上述したブランチメトリック回路２とは
異なる。

【００４６】本実施例のブランチメトリック回路では、
変調方式がＰＳＫ方式であるため、上述したように、下
記式（１３）に基づいてブランチメトリックＢＭの計算
を行う。ＢＭ＝ｒ（ｎＴ）×Ｓｉ（１３）受信信号のタイムスロットｒ（ｎＴ）の受信Ｉ信号
（Ｉ）および受信Ｑ信号（Ｑ）、変調信号点ＳｉのＩ座
標（Ｓｉ（Ｉ））、ＳｉのＱ座標（Ｓｉ（Ｑ））を用い
ると上記式（１３）は下記式（１４）にようになる。ＢＭ＝Ｉ×Ｓｉ（Ｉ）＋Ｑ×Ｓｉ（Ｑ）（１４）

【００４７】図６に本実施例のブランチメトリック回路
５１の構成図を示す。図６に示すように、ブランチメト
リック回路５１は、変調点座標出力器１０、第１の乗算
手段としての乗算器１２、第２の乗算手段としての乗算
器１４および加算器１６で構成される。変調点座標出力
器１０は、送信符合が取り得る変調信号点ＳｉのＩ座標
Ｓ１０ａを乗算器１２に出力する。乗算器１２は、上記
式（１４）の第１項の計算を行い、受信信号ｒ（ｎＴ）
のＩ信号Ｓ８８ａおよび変調点座標出力器１０からのＩ
座標Ｓ１０ａを入力し、これらの乗算結果Ｓ１２を加算
器１６に出力する。

【００４８】乗算器１４は、上記式（１４）の第２項の
計算を行い、受信信号ｒ（ｎＴ）のＱ信号Ｓ８８ｂおよ
び変調点座標出力器１０からのＱ座標Ｓ１０ｂを入力
し、これらの乗算結果Ｓ１４を加算器１６に出力する。
加算器１６は、乗算器１２からの乗算結果Ｓ１２および
乗算器１４からの乗算結果Ｓ１４を入力し、これらの加
算結果Ｓ１６をＢＭとしてＡＣＳ回路４に出力する。

【００４９】上述したように本実施例のブランチメトリ
ック回路５１は、ＰＳＫ変調方式による受信信号につい
てのブランチメトリックを上記式（１４）を用いて計算
するため、回路構成を図６示すように、図７に示す従来
のビタビ復号装置のブランチメトリック回路に比べて簡
単化することができ処理時間を短縮させることができ
る。

【００５０】

【発明の効果】本発明のビタビ復号方法およびその装置
によれば、ブランチメトリックの計算量を低減させるこ
とができ、処理時間の短縮化、回路規模の簡単・縮小化
が図かれる。

【図面の簡単な説明】

【図１】第１実施例の送受信システムの説明するための
図である。

【図２】第１実施例のビタビ復号装置の構成図である。

【図３】第１実施例のブランチメトリック回路の構成図
である。

【図４】１６ＱＡＭ変調方式における変調信号点を説明
するための図である。

【図５】第２実施例のブランチメトリック回路の構成図
である。

【図６】第３実施例のブランチメトリック回路の構成図
である。

【図７】従来のビタビ復号装置のブランチメトリック回
路の構成図である。

【符号の説明】

２，１１，５１，１１０・・・ブランチメトリック回路４・・・ＡＣＳ回路６・・・パスメモリ回路８・・・パラレルシリアル変換回路１０，３４・・・変調点座標出力器１２，１４，３６，３８，４０，４２・・・乗算器１６，４４ａ〜４４ｐ・・・加算器１８，４６ａ〜４６ｐ，１００ａ，１００ｂ・・・減算
器２０，３２・・・補正項出力器８２・・・畳込符合化回路８４・・・信号割当回路８６・・・１６ＱＡＭ変調回路８８・・・１６ＱＡＭ復調回路９０・・・ビタビ復号回路

Claims

【特許請求の範囲】

【請求項１】所定の変調方法で変調されている受信信号
についてブランチメトリック演算を行い、最尤パスを決
定し、最尤パスについてビタビ復号する装置において、ブランチメトリックを演算する回路は、前記受信信号と
仮定している信号点との積、または、前記受信信号と仮
定している信号点との積から仮定している信号点の電力
成分を減じた値を尤度とする演算手段を有し、該尤度に基づいて最尤パスを決定しビタビ復号すること
を特徴とするビタビ復号装置。
【請求項２】前記変調方法は、ＱＡＭ変調方法であり、前記演算手段は、前記受信信号と仮定している信号点と
の積から仮定している信号点の電力成分を減じた値を尤
度とする、請求項１記載のビタビ復号装置。
【請求項３】前記変調方法は、ＰＳＫ変調方法であり、前記演算手段は、前記受信信号と仮定している信号点と
の積を尤度とする、請求項１記載のビタビ復号装置。
【請求項４】前記受信信号は、直交するＩ信号とＱ信号
とで構成され、前記演算手段は、受信した前記Ｉ信号と仮定している信号点のＩ座標成分
との第１の乗算を行う第１の乗算手段と、受信した前記Ｑ信号と仮定している信号点のＱ座標成分
との第２の乗算を行う第２の乗算手段と、前記第１の乗算結果と、前記第２の乗算結果との加算を
行う加算手段と、前記加算結果と、前記信号点の電力成分との減算を行う
減算手段とを有し、前記減算手段の減算結果を尤度とすることを特徴とす
る、請求項２記載のビタビ復号装置。
【請求項５】複数の前記第１の乗算手段と、複数の前記第２の乗算手段と、前記仮定している信号点のそれぞれに対応する前記加算
手段と、前記仮定している信号点のそれぞれに対応する減算手段
とを有し、前記加算手段および前記減算手段は、前記第１の乗算手
段および第２の乗算手段の乗算結果を共有して演算を行
うことを特徴とする、請求項４記載のビタビ復号装置。
【請求項６】前記受信信号は、直交するＩ信号とＱ信号
とで構成され、前記演算手段は、受信した前記Ｉ信号と仮定している信号点のＩ座標成分
との第１の乗算を行う第１の乗算手段と、受信した前記Ｑ信号と仮定している信号点のＱ座標成分
との第２の乗算を行う第２の乗算手段と、前記第１の乗算結果と、前記第２の乗算結果との加算を
行う加算手段とを有し、前記加算手段の加算結果を尤度とすることを特徴とす
る、請求項３記載のビタビ復号装置。
【請求項７】前記受信信号は、畳込み符合化信号であ
る、請求項１〜６いずれか記載のビタビ復号装置。
【請求項８】前記畳込み符合化信号は、トレリス符合化
変調信号である請求項７記載のビタビ復号装置。
【請求項９】所定の変調方法で変調された受信信号をビ
タビ復号する方法において、前記受信信号と仮定している信号点との積、または、前
記受信信号と仮定している信号点との積から仮定してい
る信号点の電力成分を減じた値を尤度として、ビタビ復
号することを特徴とするビタビ復号方法。
【請求項１０】前記変調方法は、ＱＡＭ変調方法であ
り、前記受信信号と仮定している信号点との積から仮定して
いる信号点の電力成分を減じた値を尤度とする、請求項
７記載のビタビ復号方法。
【請求項１１】前記変調方法は、ＰＳＫ変調方法であ
り、前記受信信号と仮定している信号点との積を尤度とす
る、請求項７記載のビタビ復号方法。