JPH06230752A - Driving method for display device - Google Patents
Driving method for display deviceInfo
- Publication number
- JPH06230752A JPH06230752A JP17959193A JP17959193A JPH06230752A JP H06230752 A JPH06230752 A JP H06230752A JP 17959193 A JP17959193 A JP 17959193A JP 17959193 A JP17959193 A JP 17959193A JP H06230752 A JPH06230752 A JP H06230752A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- display
- matrix
- bit
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、表示装置の駆動方式に
係り、特に単純マトリクス型の表示装置において、多階
調表示を実現するための駆動方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive system of a display device, and more particularly to a drive method for realizing multi-gradation display in a simple matrix type display device.
【0002】[0002]
【従来の技術】従来の単純マトリックス型の液晶表示パ
ネルを有する液晶表示装置の駆動方式は、日本学術振興
会第142委員会編『液晶デバイスハンドブック』第6
章第2節に記載のような、電圧平均化駆動方式があり、
また、より一般化した駆動方式として、ソサイアティ、
フォア、インフォアメーション、ディスプレイの92年
ダイジェストの228ページから231ページ (Soci
ety for InformationDisplay 92 digest ; ”Active A
ddressing Method for High-Contrast Video-Rate STN
Displays” ;pp.228-231)記載のアクティブ駆動方式が
ある。さらに表示の階調を付ける方法として、パルス幅
変調階調表示方式(以下、パルス幅変調方式と呼ぶ)が
知られている。2. Description of the Related Art A conventional liquid crystal display device having a simple matrix type liquid crystal display panel is described in "Liquid Crystal Device Handbook", 6th edition, 142nd Committee, Japan Society for the Promotion of Science.
There is a voltage averaging drive system as described in Chapter 2
In addition, as a more generalized drive system, society,
Page 228 to 231 of the 1992 digest of fore, infomation, and display (Soci
ety for InformationDisplay 92 digest ; ”Active A
ddressing Method for High-Contrast Video-Rate STN
Displays ”; pp.228-231) .A pulse width modulation gradation display method (hereinafter referred to as a pulse width modulation method) is known as a method for adding display gradation.
【0003】従来のパルス幅変調方式は、特開昭59−
149393号公報に記載のように1水平期間を均等に
時間分割して階調表示を行なう均等パルス幅変調方式
や、特開昭52−76897号公報に記載のような1水
平期間を時間間隔の重みを付けて分割する重み付けパル
ス幅変調方式がある。また、米国特許USP 4709
995号に記載のように1フレーム期間を分割すること
により、上記1水平期間を時間分割したものと同等の効
果を得るパルス幅変調方式がある。A conventional pulse width modulation method is disclosed in Japanese Patent Laid-Open No. 59-59.
As disclosed in Japanese Patent No. 149393, a uniform pulse width modulation method in which one horizontal period is time-divided evenly to perform gradation display, and one horizontal period as described in Japanese Unexamined Patent Publication No. 52-76897 have time intervals. There is a weighted pulse width modulation method in which weighting is performed and division is performed. Also, US Pat. No. 4709
As described in No. 995, there is a pulse width modulation method in which one frame period is divided to obtain the same effect as that obtained by time division of one horizontal period.
【0004】以下、図面を参照して上記均等パルス幅変
調方式と重みづけパルス幅変調方式について説明する。The uniform pulse width modulation method and the weighted pulse width modulation method will be described below with reference to the drawings.
【0005】初めに単純マトリクス型の液晶表示装置の
構成について述べる。図4は従来の液晶表示装置のブロ
ック構成図で、液晶パネル100、X駆動回路101、
Y駆動回路102、電圧生成回路103、タイミング信
号生成回路104、表示データ制御回路105、垂直同
期信号の入力端子201、水平同期信号の入力端子20
2、データクロックの入力端子203、表示データの入
力端子204からなる。First, the structure of a simple matrix type liquid crystal display device will be described. FIG. 4 is a block diagram of a conventional liquid crystal display device, which includes a liquid crystal panel 100, an X drive circuit 101,
Y drive circuit 102, voltage generation circuit 103, timing signal generation circuit 104, display data control circuit 105, vertical synchronization signal input terminal 201, horizontal synchronization signal input terminal 20
2. A data clock input terminal 203 and a display data input terminal 204.
【0006】液晶表示装置が外部から取り込む入力信号
は、垂直同期信号、水平同期信号、データクロック、表
示データの4種類である。垂直同期信号は、1画面の始
まりを合図する信号であり、水平同期信号は、水平方向
のデータ転送の始まりを合図する信号である。データク
ロックは、送られる表示データに同期したクロックで、
液晶表示装置はデータクロックをもとに送られて来る表
示データを取り込むことができる。水平同期信号から次
の水平同期信号までの時間を1水平期間と呼び、1画面
全体の情報を転送する時間を1フレーム期間と呼ぶ。垂
直同期信号から次の垂直同期信号までの間に1画面分の
データを転送する場合は、垂直同期信号の時間間隔が1
フレーム期間となる。There are four types of input signals that the liquid crystal display device fetches from the outside: a vertical synchronizing signal, a horizontal synchronizing signal, a data clock, and display data. The vertical sync signal is a signal that signals the start of one screen, and the horizontal sync signal is a signal that signals the start of horizontal data transfer. The data clock is a clock synchronized with the display data sent,
The liquid crystal display device can take in the display data sent based on the data clock. The time from the horizontal sync signal to the next horizontal sync signal is called one horizontal period, and the time for transferring the information of one entire screen is called one frame period. When transferring one screen of data between the vertical synchronizing signal and the next vertical synchronizing signal, the time interval of the vertical synchronizing signal is 1
It becomes a frame period.
【0007】今、外部から来る表示データの信号が、1
秒間に50画面分で、表示画面のマトリクスがN×M、
水平方向のライン数がM、表示階調がnビットの白黒の
濃淡データをdビット並列してデータ転送する場合を考
える。この時、1フレーム期間は1/50秒、1水平期
間は、1/(50×M)秒、データクロックは、d/
(50×M×n)秒で同期信号を発生することになる。
なお、ここで用いた記号N、M、n、dは、以後も同様
の定義で使用することにする。Now, the signal of the display data coming from the outside is 1
50 screens per second, the display screen matrix is N × M,
Consider a case where black and white grayscale data having M horizontal lines and n display grayscales are transferred in parallel for d bits. At this time, 1 frame period is 1/50 second, 1 horizontal period is 1 / (50 × M) second, and the data clock is d /
A synchronization signal will be generated in (50 × M × n) seconds.
The symbols N, M, n, and d used here will be used in the same definition hereinafter.
【0008】上記具体例では、垂直同期信号から次の垂
直同期信号までの間に1画面分のデータが送られる場合
を記述したが、テレビなどの場合では、インターリーブ
方式を取っており、垂直同期信号から次の垂直同期信号
までに画面半分の情報しか送られない。そのため、垂直
同期信号からその2つ先の垂直同期信号までの時間が1
フレーム期間となる。上記具体例では、1秒間に50画
面分の情報を送っていた。従って、上記具体例の1秒間
に50画面分の情報を送っていた場合と、インタリーブ
方式の、1秒間に100回の半画面分の情報を送る場合
とが対応する。In the above-described specific example, a case has been described in which data for one screen is sent between the vertical synchronizing signal and the next vertical synchronizing signal. However, in the case of a television or the like, the interleave system is adopted and the vertical synchronizing signal is used. Only half screen information is sent from one signal to the next vertical sync signal. Therefore, the time from the vertical sync signal to the next vertical sync signal is 1
It becomes a frame period. In the above specific example, the information for 50 screens is sent per second. Therefore, the case of transmitting information for 50 screens per second in the above-described specific example corresponds to the case of transmitting information for half a screen 100 times per second in the interleave method.
【0009】次に液晶表示装置の各構成要素の機能と表
示が行なわれるまでの信号の流れを図4のブロック構成
図をもとに説明する。以下では、Y方向を水平方向に、
X方向を垂直方向にとって説明する。Next, the function of each component of the liquid crystal display device and the flow of signals until display is performed will be described with reference to the block diagram of FIG. In the following, the Y direction is the horizontal direction,
The X direction will be described as a vertical direction.
【0010】垂直同期信号と水平同期信号、データクロ
ックは、タイミング信号制御回路104に送られる。タ
イミング信号生成回路104は、上記信号を基に、各回
路を動かす各種同期信号を生成する。また、Y駆動回路
102が駆動する基本パルス波形の生成も行なう。各回
路は、タイミング信号生成回路から送られる各種同期信
号に基づき動作する。表示データ制御回路105は、タ
イミング信号生成回路104から送られてくるデータク
ロックに基づき表示データを取り込み、取り込んだ表示
データと、タイミング信号制御回路104から送られる
基本パルス波形を基に、X駆動回路102が駆動するパ
ルス波形を生成する。X駆動回路102は、タイミング
信号生成回路104から送られる同期信号に基づいて、
表示データ制御回路105からの波形データを読み込
み、表示パネル100のX電極に上記波形データに基づ
いた電圧を印加する。Y駆動回路102は、タイミング
信号生成回路104から送られる同期信号に基づいて、
タイミング信号生成回路104から基本波形データを受
け取り、表示パネル100のY電極に上記基本波形デー
タに基づいた電圧を印加する。電圧生成回路103は、
X駆動回路101とY駆動回路102に所望の複数電圧
を供給する。X駆動回路101とY駆動回路102は、
電圧生成回路103から送られる複数電圧をそれぞれの
波形データに基づきスイッチ選択し、所望の電圧が所望
のタイミングで液晶パネル100に印加できるようにな
っている。液晶パネル100は、X方向の電極とY方向
の電極で、電線のマトリクスを構成し、X方向の電極を
並べた薄い透明なガラス板とY方向の電極を並べた薄い
透明なガラス板との間に薄い液晶の層をはさんだ構造に
なっている。X方向の電極とY方向の電極に電位差があ
るとマトリクス交点上の液晶にその電位差が印加され、
電圧実効値に応じた光の透過率の変化から、輝度表示を
行うことができる。図3に液晶に印加する電圧実効値と
液晶の表示輝度の関係を表わすグラフを示す。図3のV
offとVonの間で電圧実行に対しほぼ線形の輝度表示を
示し、この区間で電圧実効値の差をつけて階調表示す
る。The vertical synchronizing signal, the horizontal synchronizing signal, and the data clock are sent to the timing signal control circuit 104. The timing signal generation circuit 104 generates various synchronization signals that move each circuit based on the above signals. It also generates a basic pulse waveform driven by the Y drive circuit 102. Each circuit operates based on various synchronization signals sent from the timing signal generation circuit. The display data control circuit 105 takes in the display data based on the data clock sent from the timing signal generation circuit 104, and based on the taken display data and the basic pulse waveform sent from the timing signal control circuit 104, the X drive circuit. The pulse waveform driven by 102 is generated. The X drive circuit 102, based on the synchronization signal sent from the timing signal generation circuit 104,
The waveform data from the display data control circuit 105 is read and a voltage based on the waveform data is applied to the X electrodes of the display panel 100. The Y drive circuit 102, based on the synchronization signal sent from the timing signal generation circuit 104,
The basic waveform data is received from the timing signal generation circuit 104, and a voltage based on the basic waveform data is applied to the Y electrodes of the display panel 100. The voltage generation circuit 103
A desired plurality of voltages are supplied to the X drive circuit 101 and the Y drive circuit 102. The X drive circuit 101 and the Y drive circuit 102 are
A plurality of voltages sent from the voltage generation circuit 103 are switch-selected based on the respective waveform data, and a desired voltage can be applied to the liquid crystal panel 100 at a desired timing. The liquid crystal panel 100 forms a matrix of electric wires with electrodes in the X direction and electrodes in the Y direction, and includes a thin transparent glass plate in which electrodes in the X direction are arranged and a thin transparent glass plate in which electrodes in the Y direction are arranged. It has a structure with a thin liquid crystal layer in between. When there is a potential difference between the X-direction electrode and the Y-direction electrode, the potential difference is applied to the liquid crystal on the matrix intersection,
Luminance can be displayed from the change in light transmittance depending on the effective voltage value. FIG. 3 is a graph showing the relationship between the effective value of the voltage applied to the liquid crystal and the display brightness of the liquid crystal. V in FIG.
Between off and Von, a substantially linear luminance display is shown with respect to the voltage execution, and gradation is displayed with a difference in the voltage effective value in this section.
【0011】X駆動回路とY駆動回路の発生するパルス
波形を適当に選ぶと、各マトリクス上の電圧実効値は、
1フレーム期間中を平均すると、各マトリクスの表示輝
度に応じた電圧実効値が得られる。階調を表現するため
の各種パルス幅変調方式の違いは、このパルス波形をど
のように決めるかということにある。When the pulse waveforms generated by the X drive circuit and the Y drive circuit are appropriately selected, the effective voltage value on each matrix is
By averaging during one frame period, the effective voltage value according to the display brightness of each matrix is obtained. The difference between the various pulse width modulation methods for expressing gradation is in how to determine this pulse waveform.
【0012】なお、X駆動回路101とY駆動回路10
2が駆動する上記パルス波形の時間間隔を決めるクロッ
クのことを、データラッチクロックと呼ぶことにする。
2階調表示の場合は、データラッチクロックは1水平期
間と同じ周期を持つが、多階調表示の場合は、パルス幅
変調方式に依存した各々特徴ある時間分割で1水平期間
よりも短い時間間隔のデータラッチクロックを発行す
る。The X drive circuit 101 and the Y drive circuit 10
The clock that determines the time interval of the pulse waveform driven by 2 will be referred to as a data latch clock.
In the case of 2-gradation display, the data latch clock has the same period as one horizontal period, but in the case of multi-gradation display, each characteristic time division depending on the pulse width modulation method causes a time shorter than 1 horizontal period. Issue interval data latch clock.
【0013】以上の構成の他に、液晶表示装置では、液
晶に印加する電圧が交流になるような仕組みを作る場合
がある。そのもっとも簡単な方法は、フレーム毎に正負
の電圧極性を反転させることである。そのための機構と
して、タイミング信号生成回路104で指令信号を発生
し、フレーム毎に電圧生成回路103の発生する電圧を
反転させる機構を設けることなどが行なわれる。正負を
反転させたパルス波形は、基本となる正負反転を行なわ
ないパルス波形から容易に推定することができる。そこ
で、以下の説明では、正負反転を考慮しないパルス波形
を用いて行なう。In addition to the above structure, in the liquid crystal display device, there may be a case where a mechanism is adopted in which the voltage applied to the liquid crystal is AC. The simplest method is to invert the positive and negative voltage polarities every frame. As a mechanism therefor, a mechanism for generating a command signal in the timing signal generation circuit 104 and inverting the voltage generated by the voltage generation circuit 103 for each frame is provided. The pulse waveform with positive and negative inversion can be easily estimated from the basic pulse waveform without positive and negative inversion. Therefore, in the following description, a pulse waveform that does not consider positive / negative inversion is used.
【0014】従来の各パルス幅変調方式で階調表示を行
なう際に最も重要であることは、駆動パルス波形がどの
ようなものであるかということである。図5から図9を
用いてパルス波形を例示する。この場合、表示画面のマ
トリクス数は4×4、4階調表示の場合を想定した。す
なわち、上記記号では、N=M=4、階調m=4であ
り、階調を表現するビット長をnとすると、n=2であ
る。What is most important when performing gradation display by each conventional pulse width modulation method is what the drive pulse waveform looks like. The pulse waveform is illustrated with reference to FIGS. 5 to 9. In this case, it is assumed that the number of matrices on the display screen is 4 × 4 and 4 gradation display. That is, in the above symbol, N = M = 4 and gradation m = 4, and when the bit length expressing the gradation is n, then n = 2.
【0015】図5は、表示しようとする画像の表示輝度
の値を記した表示例である。図1および図6から図12
までに示す駆動パルス波形を用いると、すべて図5の濃
度階調を示す画像が得られる。なお、図1および図6か
ら図12において、横軸は時間を表し、縦軸は液晶パネ
ル100の各電極の電圧値を表す。図6から図9までが
従来技術に関し、図1と図10から図12までが本発明
に関する。FIG. 5 is a display example in which the value of the display brightness of the image to be displayed is noted. 1 and 6 to 12
Using the drive pulse waveforms shown up to all, the image showing the density gradation of FIG. 5 can be obtained. 1 and 6 to 12, the horizontal axis represents time and the vertical axis represents the voltage value of each electrode of the liquid crystal panel 100. 6 to 9 relate to the prior art, and FIGS. 1 and 10 to 12 relate to the present invention.
【0016】図6と図7は、従来の均等パルス幅変調の
例である。図6では、1水平期間を3等分し、各々の表
示階調に応じてその階調分の時間を選択して印加する。
一方、図7の方では、1フレーム期間を3等分して3つ
のフィールドに区分し、各々の表示階調に応じて印加す
るフィールド期間の数を決める。どちらの方法も、1水
平期間内の平均として、マトリクス上の各点の電圧実効
値が濃度階調に応じた値を持つようになっている。な
お、図6と図7は、1フレーム期間中の時間的入替えを
行なうと全く同一のものとなる。均等パルス幅変調の特
徴は、階調をmとすると、m−1等分の時間分割を行な
うことにある。6 and 7 show examples of conventional uniform pulse width modulation. In FIG. 6, one horizontal period is divided into three equal parts, and the time corresponding to the gradation is selected and applied according to each display gradation.
On the other hand, in the case of FIG. 7, one frame period is divided into three equal parts and divided into three fields, and the number of field periods to be applied is determined according to each display gradation. In either method, the voltage effective value at each point on the matrix has a value corresponding to the density gradation as an average within one horizontal period. It should be noted that FIGS. 6 and 7 become exactly the same when the temporal replacement is performed during one frame period. The characteristic of the uniform pulse width modulation is that when the gradation is m, time division is performed in m-1 equal parts.
【0017】図8と図9は、従来の重み付けパルス幅変
調の例である。図8では、1水平期間を1対2の割合で
時間分割した。表示ビットの意味する濃度レベルに応じ
て1対2に時間分割したため、表示デ−タのビットと分
割した時間とがそれぞれ対応する。表示ビットのデ−タ
に直接依存して、それに対応する時間に印加するかしな
いかを決定する。図9では、1フレーム期間を1対2に
分割する。時間的な入替えを行なうと、図9も図8も同
一である。また、図6と図7、図8、図9は、時間的な
入替えを行なうとそれぞれ同一であり、均等パルス幅変
調も重み付けパルス幅変調も、時間的入替えには同一
で、ただ、表示ビットに直接依存させる時間分割を行な
うかどうかの違いしかない。そのため、重み付けパルス
幅変調の場合も、最小の分割時間は、均等パルス幅変調
と同じで、1フレーム期間をm−1等分した時間とな
り、利用する周波数帯域も同一となる。8 and 9 are examples of conventional weighted pulse width modulation. In FIG. 8, one horizontal period is time-divided at a ratio of 1: 2. Since the time is divided into 1 to 2 according to the density level of the display bit, the bit of the display data corresponds to the divided time. It directly depends on the data of the display bit to decide whether or not to apply at the corresponding time. In FIG. 9, one frame period is divided into 1 to 2. 9 and 8 are the same when the time is replaced. 6 and FIG. 7, FIG. 8, and FIG. 9 are the same when the temporal replacement is performed, and the uniform pulse width modulation and the weighted pulse width modulation are the same for the temporal replacement, and the display bit is the same. The only difference is whether or not time division is made to depend directly on. Therefore, also in the case of the weighted pulse width modulation, the minimum division time is the same as that in the uniform pulse width modulation, which is a time obtained by equally dividing one frame period by m−1, and the frequency band to be used is also the same.
【0018】以下に、パルス波形をより一般的に説明す
るため、数式を用いて説明する。In order to describe the pulse waveform more generally, it will be described below using mathematical expressions.
【0019】初めに均等パルス幅変調の場合は、First, in the case of uniform pulse width modulation,
【0020】[0020]
【数1】 Y(j,p,t) = a・φ(j,t) …(数1)[Equation 1] Y (j, p, t) = a · φ (j, t) (Equation 1)
【0021】[0021]
【数2】 ただし、i、jは、液晶パネル100のマトリクスの順
番で、i行目、j列目の意味。iのとる値は、1からN
までの整数。jの値は、1からMまでの整数。[Equation 2] However, i and j mean the i-th row and the j-th column in the order of the matrix of the liquid crystal panel 100. The value of i is 1 to N
An integer up to. The value of j is an integer from 1 to M.
【0022】pは、表示データの濃度階調を表現するた
めにm−1等分に分割した区間につけた番号。1からm
−1までの整数値をとる。P is a number given to an interval divided into m-1 equal parts in order to express the density gradation of the display data. 1 to m
Takes an integer value up to -1.
【0023】tは、m−1等分に分割した区間ごとにカ
ウントした時間を表す。T represents the time counted for each section divided into m-1 equal parts.
【0024】Y(j,p,t)は、j番目のY駆動回路がp番
目の分割区間の時刻tで発生する電圧波形を意味し、上
記マトリクスのj行目に印加する電圧波形となる。Y (j, p, t) means a voltage waveform generated by the j-th Y driving circuit at time t in the p-th divided section, and is a voltage waveform applied to the j-th row of the above matrix. .
【0025】X(i,p,t)は、i番目のX駆動回路がp番
目の分割区間の時刻tで発生する電圧波形を意味し、上
記マトリクスのi行目に印加する電圧波形となる。X (i, p, t) means a voltage waveform generated by the i-th X driving circuit at time t in the p-th divided section, and is a voltage waveform applied to the i-th row of the matrix. .
【0026】a、bは、定数。A and b are constants.
【0027】I(i,j,p)は、表示データに基づく値で、
上記マトリクスのi行、j列の濃度レベルg(i,j)と区
間番号pに依存する。濃度レベルg(i,j)を0からm−
1の整数で定義すると、I(i,j,p)の値は以下のように
なる。I (i, j, p) is a value based on the display data,
It depends on the density level g (i, j) in the i-th row and j-th column of the matrix and the section number p. Concentration level g (i, j) from 0 to m-
When defined by an integer of 1, the value of I (i, j, p) is as follows.
【0028】[0028]
【数3】 I(i,j,p)=−1 (p≦g(i,j)の場合) …(数3)## EQU00003 ## I (i, j, p) =-1 (when p.ltoreq.g (i, j)) ... (Equation 3)
【0029】[0029]
【数4】 I(i,j,p)=1 (p>g(i,j)の場合)。 …(数4) φ(j,t)は、基本パルス波形である。図6と図7の均等
パルス幅変調方式の場合は、駆動方式として電圧平均化
駆動方式を用いているため、φ(j,t)は、以下の関数と
なる。## EQU00004 ## I (i, j, p) = 1 (when p> g (i, j)). (Equation 4) φ (j, t) is a basic pulse waveform. In the case of the uniform pulse width modulation method of FIGS. 6 and 7, since the voltage averaging driving method is used as the driving method, φ (j, t) is the following function.
【0030】[0030]
【数5】 φ(j,t)=0 (t<j−1、または t≧jの場合) …(数5)Φ (j, t) = 0 (when t <j−1, or t ≧ j) (Equation 5)
【0031】[0031]
【数6】 φ(j,t)=1 (j−1≦t<jの場合) …(数6) ただし、tは1水平期間をm−1に等分した時間間隔を
基準の時間間隔1に取り、0からカウントして、m−1
の直前で終わるものと定義した。## EQU00006 ## .phi. (J, t) = 1 (when j-1.ltoreq.t <j) (Equation 6) where t is a time interval based on a time interval obtained by equally dividing one horizontal period into m-1. Take 1 and count from 0, m-1
Defined as ending just before.
【0032】また、φ(j,t)の関数系として、ノルムが
一定の直交関数を用いることもでる。ノルムが一定の直
交関数を用いる方法は、アクティブ駆動方式とよばれ
る。すなわち、アクティブ駆動方式では、As the function system of φ (j, t), an orthogonal function with a constant norm can be used. A method using an orthogonal function with a constant norm is called an active drive method. That is, in the active drive system,
【0033】[0033]
【数7】 ∫dtφ(i,t)φ(j,t)=0 (i≠jの場合) …(数7)[Equation 7] ∫dt φ (i, t) φ (j, t) = 0 (when i ≠ j)… (Equation 7)
【0034】[0034]
【数8】 ∫dtφ(i,t)φ(j,t)=const(定数) (i=jの場合) …(数8) ただし、積分範囲は、1フレーム期間内において、m−
1等分に分割した区間のうちの1区間全体に渡るもので
ある。∫dt φ (i, t) φ (j, t) = const (constant) (when i = j) (Equation 8) However, the integration range is m− within one frame period.
It covers the entire one of the sections divided into equal parts.
【0035】なお、図6と図7の違いは、X(i,p,t)と
Y(j,p,t)の印加順番の違いだけで、その他にも、pと
tを入れ替えたあらゆる組合せがあることが容易にわか
る。The difference between FIG. 6 and FIG. 7 is only the difference in the order of application of X (i, p, t) and Y (j, p, t). It is easy to see that there are combinations.
【0036】次に重み付けパルス幅変調の場合について
パルス波形を数式で示す。Next, a pulse waveform is shown by a mathematical expression in the case of weighted pulse width modulation.
【0037】[0037]
【数9】 Y(j,k,t) = a・φ(j,t/(2**(n-k))) …(数9)[Equation 9] Y (j, k, t) = a · φ (j, t / (2 ** (n-k))) (Equation 9)
【0038】[0038]
【数10】 ただし、kは、表示データの濃度階調を表現するビット
順位で、全部でnビットある濃度階調表現ビットのうち
のk番目という意味である。最下位のk=nで、最も濃
度差が少なく、kが小さくなるにつれて、2倍ずつ濃度
差が広がる。[Equation 10] However, k is a bit order for expressing the density gradation of the display data, and means the k-th of the density gradation expression bits of n bits in total. At the lowest k = n, the density difference is smallest, and as k becomes smaller, the density difference widens by two.
【0039】時間の分割は、最下位のk=nで、1水平
期間をm−1分割した時間間隔となるようにし、その
後、kが1小さくなる毎に、時間間隔が2倍に伸びるよ
うにする。この時間スケールの変化を表現するため、φ
(j,t/(2**(n-k)))と表記した。ただし、2**(n-k)は、2
のn−k乗を意味し、t/(2**(n-k))は時間スケールが、
2**(n-k)倍に拡大したことを意味する。The time division is such that at the lowest k = n, one horizontal period is divided into m-1 time intervals, and thereafter, each time k is decreased by 1, the time interval is doubled. To To express this change in time scale, φ
Notated as (j, t / (2 ** (nk))). However, 2 ** (nk) is 2
Of the time scale is t / (2 ** (nk)),
It means that the image is enlarged by 2 ** (nk) times.
【0040】その他の記号の定義は数1、数2の時と同
様である。Definitions of other symbols are the same as those in the equations 1 and 2.
【0041】重みづけパルス幅変調では、時間スケール
の変化した波形φ(j,t/(2**(n-k)))を利用するところが
均等パルス幅変調と異なる点であるが、φ(j,t/(2**(n-
k)))は、φ(j,t)を2**(n-k)個並べて作ることが可能で
あり、時間的な入替えを適当に行なうと、均等パルス幅
変調も重みづけパルス幅変調も同一のものとなる。The weighted pulse width modulation is different from the uniform pulse width modulation in that the waveform φ (j, t / (2 ** (nk))) with a changed time scale is used. t / (2 ** (n-
k))) can be made by arranging 2 ** (nk) pieces of φ (j, t), and if the temporal replacement is appropriately performed, the uniform pulse width modulation and the weighted pulse width modulation are the same. Will be the one.
【0042】なお、上記パラメータaとbは、任意の値
にすることができるが、通常は、電圧実効値の輝度によ
る差が最も大きくなるような比率を選ぶ。マトリクスの
水平方向のライン数Mに依存し、a:b=√M:1であ
る。The parameters a and b can be set to arbitrary values, but normally, a ratio is selected so that the difference in the effective voltage value due to the luminance becomes the largest. Depending on the number M of lines in the horizontal direction of the matrix, a: b = √M: 1.
【0043】以上、従来のパルス幅変調方式について説
明したが、特に注目すべき点は、従来のパルス幅変調方
式では、パラメータa、bが、pやkに依存せずに一定
である点と、パルス波形を駆動する最少の時間間隔が、
1水平期間をm−1等分したものになるという点であ
る。Although the conventional pulse width modulation method has been described above, the point to be particularly noted is that in the conventional pulse width modulation method, the parameters a and b are constant without depending on p and k. , The minimum time interval to drive the pulse waveform is
The point is that one horizontal period is divided by m-1.
【0044】[0044]
【発明が解決しようとする課題】単純マトリクス型の表
示装置において、上記従来方式のごとく均等パルス幅変
調や重みづけパルス幅変調を行なうと、パルス波形を駆
動する最少の時間間隔が1水平期間をm−1等分したも
のになる。そのため、濃度階調mが大きくなると、それ
にほぼ反比例してパルス駆動の最少時間間隔が短くな
り、使用する周波数帯域が大きくなる。帯域の増大に伴
い、高周波の領域で、単純マトリクス型の装置に、多く
のクロストークが現われ、表示画像に偽像やちらつきが
生じる。そこで、本発明は、クロストークの少ない表示
装置およびその駆動方法を提出することを目的とする。In the simple matrix type display device, when the uniform pulse width modulation or the weighted pulse width modulation is performed as in the above conventional method, the minimum time interval for driving the pulse waveform is one horizontal period. It will be divided by m-1. Therefore, when the density gradation m becomes large, the minimum time interval of pulse driving becomes short in inverse proportion to it, and the frequency band used becomes large. As the band increases, a lot of crosstalk appears in the simple matrix type device in a high frequency region, and a false image and flicker occur in a display image. Therefore, an object of the present invention is to provide a display device with less crosstalk and a driving method thereof.
【0045】[0045]
【課題を解決するための手段】単純マトリクス型の表示
装置において、表示階調を付けるため、1水平期間の時
間を分割し、各時間分割区間毎に所望の電圧実効値が得
られるようにX電極とY電極のすくなくとも一方の印加
電圧値を制御した。In a simple matrix type display device, in order to add a display gradation, time of one horizontal period is divided, and a desired voltage effective value is obtained in each time division section. The applied voltage value of at least one of the electrode and the Y electrode was controlled.
【0046】クロストークを減らすために、本発明で
は、階調をつけるための時間分割の仕方を変更し、それ
に伴い、印加電圧を調整した。第1と第2の実施例で
は、1水平期間を階調表現ビット数のnで等分に時間分
割または、nよりも大きくnに十分近いqで等分に時間
分割した。第1の実施例では、Y電極の印加電圧を調整
することにより各時間分割区間で所望の電圧実効値を得
るようにした。第2の実施例では、X電極とY電極の印
加電圧を調整して所望の電圧実効値を得るようにした。
第3の実施例では、時間分割を等分ではなく、等分に近
い形にし、そのぶん印加電圧値を調整して所望の電圧実
効値が得られるようにした。In order to reduce crosstalk, in the present invention, the method of time division for gradation is changed and the applied voltage is adjusted accordingly. In the first and second embodiments, one horizontal period is time-divided into equal parts by the number n of grayscale expression bits or q by a value larger than n and sufficiently close to n. In the first embodiment, the voltage applied to the Y electrode is adjusted to obtain a desired voltage effective value in each time division section. In the second embodiment, the voltage applied to the X electrode and the Y electrode is adjusted to obtain a desired voltage effective value.
In the third embodiment, the time division is not equal, but is almost equal, and the applied voltage value is adjusted to obtain a desired voltage effective value.
【0047】[0047]
【作用】マトリクス交点上の電圧実効値は、印加時間、
X電極の電圧値、Y電極の電圧値の3つの値で決まる。
X電極では、着目する時間分割区間に正負反転したペア
の電圧値があり、表示階調に応じてどちらか一方を選
択、Y電極では、0または所定値の2値の電圧があり、
繰作電圧として所定の規則で印加する。X電極の電圧値
が、正負どちらかをとることによる電圧実効値の差は、
印加時間とX電極の電圧の絶対値、Y電極の電圧値から
なる3つの項の積となる。従って、印加時間を変えて
も、その分印加電圧を調整することにより電圧実効値の
差を変えないことが可能である。[Operation] The effective value of the voltage on the intersection of the matrix is the application time,
It is determined by three values, that is, the voltage value of the X electrode and the voltage value of the Y electrode.
In the X electrode, there is a positive / negative inverted voltage value in the time division section of interest, and one of them is selected according to the display gradation. In the Y electrode, there is a binary voltage of 0 or a predetermined value.
The repetitive voltage is applied according to a predetermined rule. The difference in the effective voltage value depending on whether the voltage value of the X electrode is positive or negative is
It is the product of three terms consisting of the application time, the absolute value of the voltage of the X electrode, and the voltage value of the Y electrode. Therefore, even if the application time is changed, it is possible not to change the difference in effective voltage value by adjusting the applied voltage accordingly.
【0048】本発明の時間分割により、パルス波形を駆
動する最少時間間隔は、1水平期間のn等分または、n
等分に十分近い値になった。従来は、1水平期間のm−
1等分であったが、mは、2のn乗まで可能なことを考
慮すると、本発明では、パルス波形の最少時間間隔を従
来より格段に長くする事ができ、高周波の帯域を使うこ
とによるクロストークを少なくすることができた。たと
えば、1水平期間をn等分する場合、n=6とすると、
mは64であり、従来の64分割では高周波クロストー
クが大きかったが、本発明により、6等分ですむため、
10分の1の周波数帯域となり、クロストークが格段に
減少する。According to the time division of the present invention, the minimum time interval for driving the pulse waveform is n equal to one horizontal period or n.
It was close enough to the equal value. Conventionally, m- in one horizontal period
Although it was divided into 1 equal parts, considering that m can be up to the n-th power of 2, in the present invention, the minimum time interval of the pulse waveform can be made significantly longer than before, and a high frequency band can be used. It was possible to reduce the crosstalk due to. For example, when dividing one horizontal period into n equal parts, if n = 6,
Since m is 64, the high frequency crosstalk was large in the conventional 64-division, but since the present invention only requires 6 equal divisions,
The frequency band becomes 1/10, and the crosstalk is significantly reduced.
【0049】[0049]
【実施例】以下、本発明の実施例を図1及び図2、図
5、図10〜図12、表1〜表6を用いて説明する。Embodiments of the present invention will be described below with reference to FIGS. 1 and 2, 5, 5, 10 to 12, and Tables 1 to 6.
【0050】図2は本発明を適用する液晶表示装置のブ
ロック構成図である。図4の従来の構成図とほぼ同じで
あるが、1箇所だけ異なる。同一部分の説明は、従来技
術の項で述べているので、異なる部分のみについて以下
説明する。FIG. 2 is a block diagram of a liquid crystal display device to which the present invention is applied. Although it is almost the same as the conventional configuration diagram of FIG. 4, only one place is different. Since the description of the same parts has been given in the section of the prior art, only different parts will be described below.
【0051】本発明は、1水平期間を階調表示のビット
の長さnで等分し、分割した区間ごとにその区間の受け
持つ濃度差に応じた電圧値を液晶パネル100に印加す
る。そのための機構として、図2の構成図では、電圧生
成回路103が作る電圧を上記分割した区間ごとに変化
させるための指令信号Cをタイミング信号生成回路10
4で発生する。電圧生成回路103は、タイミング信号
生成回路103の指令信号CにもとずきX駆動回路10
1とY駆動回路102に供給する各電圧値を変化させ
る。以上の図2に基づく装置構成のほかにも本発明を行
なう装置構成が考えられる。たとえば、従来の構成であ
る図4の場合でも、電圧生成回路103が本発明で必要
な電圧値すべてを生成し、その複数電圧をX駆動回路1
01とY駆動回路102に供給し、各駆動回路が必要電
圧をスイッチングして液晶表示パネル100に印加する
ことによっても本発明を実施できる。According to the present invention, one horizontal period is equally divided by the bit length n of gray scale display, and a voltage value corresponding to the density difference of the divided sections is applied to the liquid crystal panel 100. As a mechanism therefor, in the configuration diagram of FIG. 2, a command signal C for changing the voltage generated by the voltage generation circuit 103 in each of the divided sections is used as the timing signal generation circuit 10.
It occurs in 4. The voltage generation circuit 103 receives the command signal C from the timing signal generation circuit 103, and the X drive circuit 10
1 and each voltage value supplied to the Y drive circuit 102 are changed. In addition to the device configuration based on FIG. 2 described above, a device configuration for carrying out the present invention can be considered. For example, even in the case of FIG. 4 which is the conventional configuration, the voltage generation circuit 103 generates all the voltage values required in the present invention, and the X drive circuit 1 outputs the plurality of voltages.
The present invention can also be implemented by supplying 01 and Y drive circuits 102, and each drive circuit switches the required voltage and applies it to the liquid crystal display panel 100.
【0052】次に、本発明の核となる、液晶表示パネル
100に印加する電圧の駆動パルス波形について、図1
および図10〜図12に例示する。図1および図10〜
図12のパルス波形は、上記従来技術の項と同様に、表
示画面のマトリクスが4×4、4階調表示の場合で、図
5に示す表示画像を得るものである。すなわち、記号で
は、N=M=4、階調m=4、階調を表現するビット長
n=2の場合である。Next, the drive pulse waveform of the voltage applied to the liquid crystal display panel 100, which is the core of the present invention, is shown in FIG.
And illustrated in FIGS. 1 and 10
The pulse waveform shown in FIG. 12 is obtained when the matrix of the display screen is 4 × 4 and 4 gradation display, as in the case of the above-mentioned related art, and the display image shown in FIG. 5 is obtained. That is, in the symbol, N = M = 4, gradation m = 4, and bit length n = 2 expressing the gradation.
【0053】以下、本発明の第1の実施例に基づく駆動
パルス波形を図10と図11を用いて説明する。Drive pulse waveforms according to the first embodiment of the present invention will be described below with reference to FIGS. 10 and 11.
【0054】図10は、1水平期間を2等分し、それぞ
れの区間を表示ビットに対応させ、その表示ビットの所
望する濃度差が現われるようにY電極の電圧値を調整し
たものである。1水平期間を2等分した初めの区間を下
位の表示ビット(k=2)に対応させ、後の区間を上位
の表示ビット(k=1)に対応させた。In FIG. 10, one horizontal period is divided into two equal parts, each section is made to correspond to a display bit, and the voltage value of the Y electrode is adjusted so that a desired density difference of the display bit appears. The first section obtained by bisecting one horizontal period was made to correspond to the lower display bit (k = 2), and the latter section was made to correspond to the upper display bit (k = 1).
【0055】図11では、1フィールド期間を2等分
し、同様に、それぞれの区間を表示ビットと対応させ
た。なお、図10と図11は、1フィールド期間内で時
間的な入替えを行なった場合同等である。その他にも、
時間的な入替えを行うと同等の数多くの組合せが存在す
る。In FIG. 11, one field period is divided into two equal parts, and each section is similarly made to correspond to a display bit. Note that FIG. 10 and FIG. 11 are equivalent when the temporal replacement is performed within one field period. Besides,
There are many combinations that are equivalent in terms of temporal replacement.
【0056】本発明の第2の実施例に基づく駆動パルス
波形を以下、図1および図12を用いて説明する。A drive pulse waveform based on the second embodiment of the present invention will be described below with reference to FIGS. 1 and 12.
【0057】図1では、1水平期間を2等分し、それぞ
れの区間を表示ビットに対応させ、その表示ビットの所
望する濃度差が現われるようにX電極の電圧値とY電極
の電圧値を調整したものである。同様に、1水平期間を
2等分した初めの区間を下位の表示ビット(k=2)に
対応させ、後の区間を上位の表示ビット(k=1)に対
応させた。In FIG. 1, one horizontal period is divided into two equal parts, each section is made to correspond to a display bit, and the voltage value of the X electrode and the voltage value of the Y electrode are set so that the desired density difference of the display bit appears. It has been adjusted. Similarly, the first section obtained by equally dividing one horizontal period is associated with the lower display bit (k = 2), and the later section is associated with the upper display bit (k = 1).
【0058】図12では、1フィールド期間を2等分
し、それぞれの区間を表示ビットと対応させた。同様
に、図1と図12は、1フィールド期間内の時間的な入
替えで同等であり、その他にも、時間的な入替えで同等
な数多くの組合せが存在する。In FIG. 12, one field period is divided into two equal parts and each section is associated with a display bit. Similarly, FIGS. 1 and 12 are equivalent in terms of temporal replacement within one field period, and there are many other combinations that are equivalent in terms of temporal replacement.
【0059】以上、本発明の第1の実施例ではY駆動回
路の電圧値調整によって表示ビットに対応した電圧実効
値の差を与えた。また、本発明の第2の実施例ではX駆
動回路とY駆動回路の電圧値調整によって表示ビットに
対応した電圧実効値の差を与えた。As described above, in the first embodiment of the present invention, the difference in the effective voltage value corresponding to the display bit is given by adjusting the voltage value of the Y drive circuit. Further, in the second embodiment of the present invention, the difference in the effective voltage value corresponding to the display bit is given by adjusting the voltage values of the X drive circuit and the Y drive circuit.
【0060】次に、数式にもとづき本発明の駆動パルス
波形の一般的な説明を行なう。Next, a general description of the drive pulse waveform of the present invention will be given based on mathematical expressions.
【0061】[0061]
【数11】 Y(j,k,t)=a(k)・φ(j,k,t) …(数11)[Expression 11] Y (j, k, t) = a (k) · φ (j, k, t) (Expression 11)
【0062】[0062]
【数12】 ただし、記号の定義は従来技術の(数1)〜(数10)
と同様で、以下に記す。[Equation 12] However, the definition of the symbols is defined by (Equation 1) to (Equation 10) in the related art.
Same as above, but will be described below.
【0063】i、jは、液晶パネル100のマトリクス
の順番で、i行目、j列目の意味。iのとる値は、1か
らNまでの整数。jの値は、1からMまでの整数。I and j mean the i-th row and the j-th column in the order of the matrix of the liquid crystal panel 100. The value of i is an integer from 1 to N. The value of j is an integer from 1 to M.
【0064】kは、表示データの濃度階調を表現するビ
ットの順位で、全部でnビットある濃度階調表現ビット
のうちのk番目という意味。K is the order of the bits expressing the density gradation of the display data and means the k-th of the density gradation expression bits of n bits in total.
【0065】tは、n等分に分割した区間ごとにカウン
トする時間を表す。T represents the time counted for each section divided into n equal parts.
【0066】Y(j,k,t)は、j番目のY駆動回路がk番
目の分割区間の時刻tで発生する電圧波形を意味し、上
記マトリクスのj行目に印加する電圧波形となる。Y (j, k, t) means a voltage waveform generated by the j-th Y driving circuit at time t in the k-th divided section, and is a voltage waveform applied to the j-th row of the above matrix. .
【0067】X(i,k,t)は、i番目のX駆動回路がk番
目の分割区間の時刻tで発生する電圧波形を意味し、上
記マトリクスのi行目に印加する電圧波形となる。X (i, k, t) means a voltage waveform generated by the i-th X driving circuit at time t in the k-th divided section, and is a voltage waveform applied to the i-th row of the above matrix. .
【0068】a(k)、b(k)は、階調を表現するビット順
位kに依存した定数であり、従来技術ではkに依存させ
ていなかった。A (k) and b (k) are constants that depend on the bit order k representing the gradation, and they are not dependent on k in the prior art.
【0069】I(i,j,k)は、表示データに基づく値で、
上記マトリクスのi行、j列に、kビット目の濃度を持
たせる場合に−1、濃度を持たせない場合に1とする。I (i, j, k) is a value based on the display data,
It is set to −1 when the i-th row and the j-th column of the above matrix have the density of the k-th bit, and set to 1 when they do not have the density.
【0070】φ(j,k,t)は、基本パルス波形である。図
1と図10〜図12の場合は、駆動方式として電圧平均
化駆動方式を用い、φ(j,k,t)を、以下の関数とした。Φ (j, k, t) is the basic pulse waveform. In the case of FIG. 1 and FIGS. 10 to 12, the voltage averaging drive system is used as the drive system, and φ (j, k, t) is defined as the following function.
【0071】[0071]
【数13】 φ(j,k,t)=0 (t<j−1、または t≧jの場合 …(数13)Φ (j, k, t) = 0 (when t <j−1 or t ≧ j ... (Equation 13)
【0072】[0072]
【数14】 φ(j,k,t)=1 (j−1≦t<jの場合) …(数14) ただし、tは1水平期間をnに等分した時間間隔を基準
の時間間隔1に取り、0からカウントして、nの直前で
終わるものと定義した。Φ (j, k, t) = 1 (in the case of j−1 ≦ t <j) ... (Equation 14) where t is a time interval based on a time interval obtained by equally dividing one horizontal period into n. It was defined as taking 1 and counting from 0, ending just before n.
【0073】また、φ(j,k,t)の関数系として、ノルム
が一定の直行関数を用いることもでる。数13と数14
で表す関数系もノルムが一定の直交関数の一種である
が、一般のノルムが一定の直行関数系を用いるアクティ
ブ駆動方式では、As a function system of φ (j, k, t), an orthogonal function with a constant norm can be used. Equation 13 and Equation 14
The functional system represented by is also a kind of orthogonal function with a constant norm, but in the general active drive method using an orthogonal function system with a constant norm,
【0074】[0074]
【数15】 ∫dtφ(i,k,t)φ(j,k,t)=0 (i≠jの場合) …(数15)∫dtφ (i, k, t) φ (j, k, t) = 0 (when i ≠ j) (Equation 15)
【0075】[0075]
【数16】 ∫dtφ(i,k,t)φ(j,k,t)=const(定数)(i=jの場合) …(数16) ただし、積分範囲は、1フレーム期間内においてn等分
に分割した区間のうちの1区間全体に渡るものである。∫dt φ (i, k, t) φ (j, k, t) = const (constant) (when i = j) (Equation 16) However, the integration range is n within one frame period. It covers the entire one of the equally divided sections.
【0076】なお、数11から数16に用いた直交関数
系φ(j,k,t)は、1フレーム期間中に利用するが、次の
フレーム期間では前の直交関数系と異なる関数系を用い
たり、関数系の順番を入れ替えたりすることも可能であ
る。また、数13、数14で示した直交関数系φ(j,k,
t)の一例では、関数系をkによらず同一としたが、kに
依存して関数系を変えたり、入れ替えたりすることも可
能である。The orthogonal function system φ (j, k, t) used in the equations 11 to 16 is used during one frame period, but in the next frame period, a function system different from the previous orthogonal function system is used. It is also possible to use or change the order of the functional system. Also, the orthogonal function system φ (j, k,
In one example of t), the function system is the same regardless of k, but it is also possible to change or replace the function system depending on k.
【0077】また、上記I(i,j,k)の値は、上記マトリ
クスのi行、j列に、kビット目の濃度を持たせる場合
に−1、濃度を持たせない場合に1とした。しかし、そ
れは、n等分した分割区間の電圧実効値が表示ビットに
対応した実効値の差となるように係数a(k)、b(k)を調
整した場合のことである。電圧実効値と表示輝度の関係
に非線形の応答が強い場合には、表示輝度が線形になる
ように電圧実効値のステップを変化させる必要がある。
その際、n等分した区間の電圧実効値の組合せによって
表現できる2**n個の電圧実効値の大小関係は、必ず
しも元になった駆動用のビットが数字として意味する際
の大小関係と同じことになる必要はない。この時は、表
示データに基づく値を、駆動後の濃度階調と正しく対応
づけるため、表示データを駆動用のビット列に変換す
る。それに伴い、上式の数11から数16までに現われ
るkの意味も、表示データを表すビット列の順位から、
上記駆動用のビット列の順位であると定義しなおす。す
なわち、1水平期間をn等分した区間は、駆動用のビッ
トと対応し、各駆動用のビットが所望する電圧実効値の
差が担当区間で現われるように係数a(k)、b(k)の値を
決める。また、電圧実効値と表示輝度の関係から、所望
の表示輝度を得るための電圧実効値の値が非線形なステ
ップを持って、それらの電圧実効値のうちの少なくも1
つが、上記n等分した区間に持たせるn個の電圧実効値
の組み合わせからだけでは作れない場合については、1
水平期間をnよりも大きい数のq等分に分割し、すべて
の所望の電圧実効値の値を上記q等分した区間の電圧実
効値の組合せから作れるようにする。この場合、数11
から数16までに現われる式のnをqと読み換え、kの
意味を駆動用のビットの順位と読み換えることにする。
なを、qの値は、可能な限りnに近くなるようにしたも
のが最適であるが、最適値よりもすこし大きいqの次善
の値も存在する。The value of I (i, j, k) is -1 when the i-th row and the j-th column of the matrix have the kth bit density, and 1 when the density does not have the kth bit. did. However, that is the case where the coefficients a (k) and b (k) are adjusted so that the voltage effective value in the divided section divided into n equal parts is the difference between the effective values corresponding to the display bits. When the non-linear response is strong in the relationship between the effective voltage value and the display brightness, it is necessary to change the step of the effective voltage value so that the display brightness becomes linear.
At that time, the magnitude relationship of the 2 ** n voltage rms values that can be expressed by the combination of the voltage rms values in the equally divided n sections is not necessarily the magnitude relationship when the original drive bits mean as numbers. It doesn't have to be the same. At this time, the display data is converted into a driving bit string in order to correctly associate the value based on the display data with the density gradation after driving. Along with that, the meaning of k appearing in the equations 11 to 16 is also determined from the order of the bit string representing the display data.
It is redefined as the order of the driving bit string. That is, a section obtained by dividing one horizontal period into n equal parts corresponds to driving bits, and the coefficients a (k) and b (k) are set so that the difference in voltage effective value desired by each driving bit appears in the section in charge. ) Value. Also, from the relationship between the voltage effective value and the display brightness, the value of the voltage effective value for obtaining the desired display brightness has a non-linear step, and at least 1 of these voltage effective values is obtained.
If one cannot be created only from the combination of the n voltage effective values given in the n equally divided sections, 1
The horizontal period is divided into q equal parts larger than n so that all desired voltage effective values can be made from combinations of voltage effective values in the q equal parts. In this case, number 11
To n in the equations appearing in Equations 16 to 16 are replaced with q, and the meaning of k is replaced with the order of driving bits.
The optimum value of q is as close to n as possible, but there is a suboptimal value of q that is slightly larger than the optimum value.
【0078】次に電圧実効値と表示輝度の関係が線形な
場合について、数11と数12に現われるパラメータ値
a(k)、b(k)の決め方を表1から表6を用いて説明す
る。Next, in the case where the relationship between the effective voltage value and the display brightness is linear, how to determine the parameter values a (k) and b (k) appearing in equations 11 and 12 will be described using Tables 1 to 6. .
【0079】表1から表6の表枠の下に、パラメータ値
a(k)、b(k)の値を記述し、表枠に、駆動方式として
電圧平均化駆動方式を用いた場合について、すなわち、
基本パルス波形φ(j,t)を数13と数14で表す関数に
した場合について、液晶表示装置100の各電極の電圧
値を示す。表枠では、X電極とY電極に与える電圧値を
onとoffの状態で区別するが、Y電極onの状態
は、数14で示すように、基本パルス波形がφ(j,t)=
1となっている場合で、Y電極offの状態は、数13
で示ようにφ(j,t)=0となった場合、X電極onの状
態は、数12で示したX電極に与える電圧値X(i,k,t)
の値が−b(k)となった場合、X電極offの状態は、
X(i,k,t)の値がb(k)となった場合である。The values of the parameter values a (k) and b (k) are described below the table frames of Tables 1 to 6, and when the voltage averaging drive system is used as the drive system in the table frames, That is,
The voltage value of each electrode of the liquid crystal display device 100 is shown for the case where the basic pulse waveform φ (j, t) is set to the functions expressed by the equations 13 and 14. In the table frame, the voltage values applied to the X electrode and the Y electrode are distinguished by on and off states, but in the state of the Y electrode on, the basic pulse waveform is φ (j, t) =
When it is 1, the state of the Y electrode off is
When φ (j, t) = 0 as shown in, the state of the X electrode on is the voltage value X (i, k, t) given to the X electrode shown in Formula 12.
When the value of is -b (k), the state of X electrode off is
This is a case where the value of X (i, k, t) becomes b (k).
【0080】表1に本発明の第1の実施例における4階
調を表示する場合についてパラメータ値a(k)、b(k)
の値と各電極に与える電圧値を示す。Table 1 shows the parameter values a (k) and b (k) in the case of displaying four gradations in the first embodiment of the present invention.
And the voltage value given to each electrode.
【0081】[0081]
【表1】 [Table 1]
【0082】表2に、本発明の第2の実施例の4階調表
示の場合について示す。Table 2 shows the case of 4-gradation display according to the second embodiment of the present invention.
【0083】[0083]
【表2】 [Table 2]
【0084】表3に、本発明の第1の実施例を16階調
表示に適用した場合について示す。Table 3 shows the case where the first embodiment of the present invention is applied to 16 gradation display.
【0085】[0085]
【表3】 [Table 3]
【0086】また、表4から表6に、本発明の第2の実
施例を16階調表示に適用した場合の例を3種類示す。Further, Tables 4 to 6 show three types of examples in which the second embodiment of the present invention is applied to 16 gradation display.
【0087】[0087]
【表4】 [Table 4]
【0088】[0088]
【表5】 [Table 5]
【0089】[0089]
【表6】 [Table 6]
【0090】表1と表3では、本発明の第1の実施例が
Y電極の電圧値のみを変化させているのにたいし、表2
と表4から表6では、本発明の第2の実施例がX電極と
Y電極の電圧値を変化させていることがわかる。また、
表1から表6までをみると、本発明では、a(k)×b(k)
の値がみな同一値を持つことが分かる。Tables 1 and 3 show that the first embodiment of the present invention changes only the voltage value of the Y electrode.
It can be seen from Tables 4 to 6 that the second embodiment of the present invention changes the voltage values of the X electrode and the Y electrode. Also,
From Table 1 to Table 6, in the present invention, a (k) × b (k)
It can be seen that all values of have the same value.
【0091】表1から表6までは、a(k)とb(k)の比率
を特に規定していないが、表示階調に応じて電圧の実効
値の差が最も大きくなるようにa(k)とb(k)の比率を決
めることができる。最大実効値コントラスト差δCを
(1−最小実効値/最大実効値)で定義すると、以下の
比率が最大実効値コントラスト差δCを与える。In Tables 1 to 6, the ratio of a (k) and b (k) is not specified, but a (k) should be set so that the difference between the effective values of the voltages becomes the largest according to the display gradation. The ratio of k) and b (k) can be determined. If the maximum RMS contrast difference δC is defined as (1-minimum RMS value / maximum RMS value), the following ratio gives the maximum RMS contrast difference δC.
【0092】本発明の第1の実施例では、4階調表示の
場合、表1の記号を用いると、In the first embodiment of the present invention, in the case of 4-gradation display, if the symbols in Table 1 are used,
【0093】[0093]
【数17】 Va:Vb=√(2M)/√5:1 …(数17) この時、[Expression 17] Va: Vb = √ (2M) / √5: 1 (Expression 17) At this time,
【0094】[0094]
【数18】 δC=1/(1+(√(10M))/3) …(数18) 16階調表示の場合、表3の記号を用いると、[Equation 18] δC = 1 / (1+ (√ (10M)) / 3) (Equation 18) In the case of 16-gradation display, if the symbols in Table 3 are used,
【0095】[0095]
【数19】 Va:Vb=2√M/√85:1 …(数19)[Formula 19] Va: Vb = 2√M / √85: 1 (Formula 19)
【0096】[0096]
【数20】 δC=1/(1+(2√(85M))/15) …(数20) 本発明の第2の実施例では、4階調表示の場合、表2の
記号を用いると、従来技術と同様に、[Equation 20] δC = 1 / (1+ (2√ (85M)) / 15) (Equation 20) In the second embodiment of the present invention, in the case of 4-gradation display, when the symbols in Table 2 are used, Like the prior art,
【0097】[0097]
【数21】 a(k):b(k)=Va:Vb=√M:1 …(数21)A (k): b (k) = Va: Vb = √M: 1 (Equation 21)
【0098】[0098]
【数22】 δC=1/(1+√M) …(数22) 16階調表示の場合、表4から表6に3種類あげたが、
表4の場合、従来技術と同様に[Expression 22] δC = 1 / (1 + √M) (Expression 22) In the case of 16-gradation display, three types are listed in Table 4 to Table 6,
In the case of Table 4, similar to the conventional technology
【0099】[0099]
【数23】 a(k):b(k)=Va:Vb=√M:1 …(数23)A (k): b (k) = Va: Vb = √M: 1 (Equation 23)
【0100】[0100]
【数24】 δC=1/(1+√M) …(数24) 表5と表6の場合、[Equation 24] δC = 1 / (1 + √M) (Equation 24) In the case of Table 5 and Table 6,
【0101】[0101]
【数25】 Va:Vb=√(2M)/√5:1 …(数25)[Equation 25] Va: Vb = √ (2M) / √5: 1 (Equation 25)
【0102】[0102]
【数26】 δC=1/(1+(√(10M))/3) …(数26) 本発明の第2の実施例の場合、表4のようなパラメ−a
(k)、b(k)の決め方をすれば、階調表示が増えていって
も、従来技術と同じパラメータ比率√M:1を持ち、実
効値コントラスト差も従来と同一になる。表5や表6の
ようなパラメ−a(k)、b(k)の決め方をすれば、階調表
示が増えていっても、パラメータ比率が√(2M)/√
5:1で、実効値コントラスト差も1/(1+(√(1
0M))/3)となり、従来と比較して実効値コントラ
スト差がわずかにさがるだけですむ。[Equation 26] δC = 1 / (1+ (√ (10M)) / 3) (Equation 26) In the case of the second embodiment of the present invention, the parameter a as shown in Table 4 is used.
If (k) and b (k) are determined, even if the number of gradation displays increases, the parameter ratio √M: 1 remains the same as in the conventional technique, and the effective value contrast difference becomes the same as in the conventional technique. If the parameters a (k) and b (k) are decided as shown in Table 5 and Table 6, the parameter ratio is √ (2M) / √ even if the gradation display is increased.
At 5: 1, the RMS contrast difference is also 1 / (1+ (√ (1
It becomes 0M)) / 3), and the difference in RMS contrast is only slightly smaller than in the past.
【0103】一方、本発明の第1の実施例の場合、電圧
値コントラスト差は、表示階調が多くなるとともに小さ
くなる。一般に、表示ビットをnとすれば、本発明の第
1の実施例では、On the other hand, in the case of the first embodiment of the present invention, the voltage value contrast difference becomes smaller as the display gradation increases. Generally, if the display bit is n, in the first embodiment of the present invention,
【0104】[0104]
【数27】 Va:Vb=√(3n・M/(2**(2n)−1)):1 …(数27)[Expression 27] Va: Vb = √ (3n · M / (2 ** (2n) -1)): 1 (Expression 27)
【0105】[0105]
【数28】 δC=1/(1+n・M・Vb/Va・(2**n−1)) …(数28) となる。なお√(2M)は、√(2M)の平方根を表し、
Mは、液晶表示パネル101の水平方向のライン数を表
す。[Equation 28] δC = 1 / (1 + n · M · Vb / Va · (2 ** n−1)) (Equation 28) Note that √ (2M) represents the square root of √ (2M),
M represents the number of horizontal lines of the liquid crystal display panel 101.
【0106】水平方向のライン数Mを240として、以
下に具体的に数値を示す。When the number M of lines in the horizontal direction is 240, the numerical values will be concretely shown below.
【0107】本発明の第2の実施例では、表4の決め方
をすると、実効値コントラスト差δCは表示ビット長n
に関係なく0.0606となる。表5および表6の決め
方をしても、表示ビット長nに関係なく0.0577
で、5%の減少ですむ。一方、本発明の第1の実施例で
は、表示ビット長nに依存し、n=4の16階調表示の
場合、実効値コントラスト差δCは、0.0499で、
18%も減少し、n=6の64階調では、0.0429
で29%も減少する。なお、電圧実効値コントラスト差
δCが大きいほど、電圧実効値のダイナミックレンジが
大きく、表示画像のコントラストを良くすることなどが
可能である。In the second embodiment of the present invention, when the determination in Table 4 is made, the effective value contrast difference δC is the display bit length n.
It becomes 0.0606 regardless of. Even if the determination of Table 5 and Table 6 is made, it is 0.0577 regardless of the display bit length n.
Therefore, it can be reduced by 5%. On the other hand, in the first embodiment of the present invention, depending on the display bit length n, in the case of 16 gradation display of n = 4, the effective value contrast difference δC is 0.0499,
18% decrease, and 0.0429 in 64 gradations of n = 6
Will decrease by 29%. As the voltage effective value contrast difference δC is larger, the dynamic range of the voltage effective value is larger, and it is possible to improve the contrast of the displayed image.
【0108】以上、本発明の第2の実施例では、表4の
方法を用いると電圧実効値のダイナミックレンジを下げ
ない効果があり、表5と6の方法を用いると、印加電圧
値のステップに無理数が入らない簡単なものを用いて、
電圧実効値のダイナミックレンジをあまり下げない効果
がある。As described above, in the second embodiment of the present invention, using the method of Table 4 has the effect of not lowering the dynamic range of the effective voltage value, and using the methods of Tables 5 and 6, the applied voltage value step Use a simple one that does not include irrational numbers in
This has the effect of not significantly lowering the dynamic range of the effective voltage value.
【0109】なお、以上の実施例を用いた場合でもまだ
周波数が高くクロストークが現われる場合には、周波数
を減らすため、外部から送られてくる情報を全て利用す
るのではなく、一部を選んで用いることができる。例え
ば、外部から2画面分の情報を送る時間で、表示用の1
画面分に相当する情報を選択し、外部では2画面分の情
報を送っている時間で、表示装置側では、1画面分の情
報を表示することができる。情報の選択の仕方はいろい
ろ考えられ、1画面分のデータを取得したら次のデータ
を捨てる方法や、インターリーブでデータの取得と破棄
を交互に行なうことや、画素毎に交互にデータの取得と
破棄を繰り返す方法や、2画面分のデータの平均値を利
用する方法などが考えられる。Even when the above embodiment is used, when the frequency is still high and crosstalk appears, a part of the information transmitted from outside is not used in order to reduce the frequency. Can be used in. For example, the time to send information for two screens from the outside
The information corresponding to one screen can be selected and the information for one screen can be displayed on the display device side while the information for two screens is being sent externally. There are various ways to select information. After acquiring one screen of data, the next data is discarded, or interleaving is used to alternately acquire and discard data, or alternately acquire and discard data for each pixel. It is conceivable to repeat the above, or to use the average value of the data for two screens.
【0110】ここで、1フレーム期間および1水平期間
を再定義する。1フレーム期間は、表示装置側で1画面
の情報を表示するのに必要な時間であるとし、1水平期
間は、2階調表示を行う場合の表示用の駆動パルスの基
本単位の時間とする。なお、上記請求項で使用する1フ
レーム期間や1水平期間は、ここで再定義したものとす
る。このように再定義することにより、上記表示情報の
選択を行った場合や、アクティブ駆動方式で、駆動パル
スの基本単位の時間を外部の水平同期信号の時間間隔と
異ならせた場合も含むことができる。即ち、アクティブ
駆動方式の場合は、駆動パルスの基本単位は、必ずしも
1フレーム期間を水平方向のライン数Mで割った時間
(水平同期信号の時間間隔と等しい)にする必要はな
く、たとえば、M=240の場合、1フレーム期間を2
40で分割する代わりに、直交基底を作りやすい256
で分割する場合や、水平方向と垂直方向を入れ替えるこ
となどが可能であるからである。Here, one frame period and one horizontal period are redefined. One frame period is a time required to display one screen of information on the display device side, and one horizontal period is a time of a basic unit of a drive pulse for display when two-gradation display is performed. . The one frame period and one horizontal period used in the above claims are redefined here. By redefining in this way, it is possible to include the case where the above display information is selected and the case where the time of the basic unit of the drive pulse is made different from the time interval of the external horizontal synchronizing signal in the active drive method. it can. That is, in the case of the active drive system, the basic unit of the drive pulse does not necessarily have to be the time obtained by dividing one frame period by the number M of lines in the horizontal direction (equal to the time interval of the horizontal synchronization signal). = 240, one frame period is 2
256 easy to create orthogonal basis instead of splitting by 40
This is because it is possible to divide by, or switch the horizontal direction and the vertical direction.
【0111】次に、本発明の第3の実施例を、図13か
ら図15までを用いて説明する。第3の実施例は、液晶
パネル100の各電極に与える電圧値が、回路の耐電圧
より大きい電圧を印加する必要が生じた場合に、印加時
間を伸ばすことによって印加電圧を耐電圧以下にする工
夫を行なったものである。Next, a third embodiment of the present invention will be described with reference to FIGS. 13 to 15. In the third embodiment, when the voltage value applied to each electrode of the liquid crystal panel 100 needs to be applied with a voltage higher than the withstand voltage of the circuit, the applied time is extended to make the applied voltage equal to or lower than the withstand voltage. It was devised.
【0112】図13に、液晶パネル100のY電極に、
回路の耐電圧値Vlimit以上を与えるような問題が発生
した場合を示す。図13では、1水平期間だけを取り出
し、Y電極の電圧がonとなっている場合の電圧値と、
X電極の電圧値例を示した。図からも明らかなように、
図13では、本発明の第1の実施例のように、8階調表
示で、1水平期間を3等分し、Y電極の電圧値の変化で
階調表現を行なおうとしたところ、Y電極に、回路の耐
電圧値Vlimit以上を与える必要が生じた。即ち、ここ
では、Y電極に与える電圧を、Vs:2Vs:4Vsと
して、1:2:4の電圧実効値の差をつけようとした
が、2Vs<Vlimit<4Vsとなり、4Vsなる大振
幅値の電圧が必要となってしまった。In FIG. 13, the Y electrode of the liquid crystal panel 100 is
The case where a problem occurs that the withstand voltage value Vlimit of the circuit or more occurs is shown. In FIG. 13, only one horizontal period is extracted, and the voltage value when the voltage of the Y electrode is on,
An example of the voltage value of the X electrode is shown. As is clear from the figure,
In FIG. 13, as in the first embodiment of the present invention, in the case of 8-gradation display, one horizontal period is divided into three equal parts, and gradation expression is performed by changing the voltage value of the Y electrode. It became necessary to give the electrodes a withstand voltage value Vlimit or more of the circuit. That is, here, the voltage applied to the Y electrode is set to Vs: 2Vs: 4Vs, and the difference in the effective value of the voltage is set to 1: 2: 4. The voltage is needed.
【0113】図14と図15は、図13で示した大振幅
値の電圧値を、印加時間を伸ばす事によって耐電圧値V
limitよりも小さい電圧とした。図14では、1水平期
間を、1:1:4/3に分割し、印加電圧をVs:2V
s:3Vsとし、耐電圧よりも小さい電圧で足りるよう
にした。図15では、1水平期間を1:1:2に分割
し、印加電圧をVs:2Vs:2Vsとした。14 and 15 show that the withstand voltage value V is increased by extending the application time for the voltage value of the large amplitude value shown in FIG.
The voltage was set smaller than the limit. In FIG. 14, one horizontal period is divided into 1: 1: 4/3 and the applied voltage is Vs: 2V.
s: 3 Vs, and a voltage lower than the withstand voltage was sufficient. In FIG. 15, one horizontal period is divided into 1: 1: 2 and the applied voltage is Vs: 2Vs: 2Vs.
【0114】以上の外に、Y電極の電圧値と印加電圧値
の積が同じ数多くの組合せが存在する。また、本発の明
第1の実施例のようにY電極の印加電圧のみで階調表示
の重みをつけた場合のみでなく、本発明の第2の実施例
のような、X電極の印加電圧も変えた場合にも、同様
に、X電極の印加電圧とY電極の印加電圧と印加時間の
3者の積が一致する変形を行ない、大振幅の印加電圧を
回避することができる。In addition to the above, there are many combinations in which the product of the voltage value of the Y electrode and the applied voltage value is the same. In addition to the case of applying the weight of the gray scale display only by the applied voltage of the Y electrode as in the first embodiment of the present invention, the application of the X electrode as in the second embodiment of the present invention is performed. Even when the voltage is also changed, it is possible to avoid the large-amplitude applied voltage by similarly performing the deformation in which the product of the applied voltage of the X electrode, the applied voltage of the Y electrode, and the application time is the same.
【0115】以上の図14と図15の例では、1水平期
間の時間間隔が伸びるように記載したが、1水平期間の
時間を伸ばすことができない場合、割合を同一に保ち、
時間を一様に縮めて1水平期間の時間間隔を同一にする
ことができる。すなわち、図14では、1水平期間を、
1:1:4/3に分割するため、元の1:1:1であっ
た時間スケールで表現すると、9/10:9/10:1
2/10で分割し、1水平期間の時間を元と同一にする
ことができる。In the examples of FIGS. 14 and 15 described above, it is described that the time interval of one horizontal period is extended, but when the time of one horizontal period cannot be extended, the ratio is kept the same,
The time can be shortened uniformly and the time intervals of one horizontal period can be made the same. That is, in FIG. 14, one horizontal period is
Since it is divided into 1: 1: 4/3, when expressed on the time scale that was the original 1: 1: 1, it is 9/10: 9/10: 1.
By dividing by 2/10, the time of one horizontal period can be made the same as the original.
【0116】以上、本発明の実施例を3例述べたが、以
下に整理して記す。The three embodiments of the present invention have been described above, but they will be summarized below.
【0117】本発明では、nビットの表示データに基づ
いた階調表示を行うため、1フレーム期間中の時間をn
以上の数rで分割し、液晶パネル100の各電極に与え
る印加電圧を以下の式によって与える。In the present invention, since gradation display is performed based on n-bit display data, the time in one frame period is set to n.
Dividing by the above number r, the applied voltage applied to each electrode of the liquid crystal panel 100 is given by the following formula.
【0118】[0118]
【数29】 Y(j,g,t)=a(g)・φ(j,g,t) …(数29)[Formula 29] Y (j, g, t) = a (g) · φ (j, g, t) (Formula 29)
【0119】[0119]
【数30】 ただし、i、jは、液晶パネル100のマトリクスの順
番を表す。[Equation 30] However, i and j represent the order of the matrix of the liquid crystal panel 100.
【0120】gは、時間をr分割した区間につけた順序
で、1以上r以下の整数。G is an integer of 1 or more and r or less in the order in which time is divided into r intervals.
【0121】tは、着目する分割区間ごとにカウントす
る時間を表す。[0121] t represents the time to be counted for each divided section of interest.
【0122】Y(j,g,t)は、j番目のY駆動回路がg番
目の時刻tで発生する電圧波形で、液晶パネル100の
j行目に印加する電圧波形となる。Y (j, g, t) is a voltage waveform generated by the j-th Y drive circuit at the g-th time t, and is a voltage waveform applied to the j-th row of the liquid crystal panel 100.
【0123】X(i,g,t)は、i番目のX駆動回路がg番
目の時刻tで発生する電圧波形で、液晶パネル100の
i行目に印加する電圧波形となる。X (i, g, t) is a voltage waveform generated by the i-th X drive circuit at the g-th time t, and is a voltage waveform applied to the i-th row of the liquid crystal panel 100.
【0124】a(g)、b(g)は、少なくといずれか1つが
gに依存したパラメータ値。At least one of a (g) and b (g) is
Parameter value depending on g.
【0125】J(i,j,g)は、液晶パネル100のマトリ
クスのi行、j列の表示データに基づく値で、g番目の
時間分割区間でi行、j列のマトリクス交点上に高い電
圧実効値を持たせる場合に−1、低い電圧実効値を持た
せる場合に1とする。J (i, j, g) is a value based on the display data in the i-th row and the j-th column of the matrix of the liquid crystal panel 100, and is high on the matrix intersection of the i-th row and the j-th column in the g-th time division section. The value is set to -1 when the effective voltage value is provided, and is set to 1 when the low effective voltage value is provided.
【0126】φ(j,g,t)は、ノルムが一定の直交関数で
ある。すなわち、 ∫dtφ(i,g,t)φ(j,g,t)=0 i≠j ∫dtφ(i,g,t)φ(j,g,t)=const(定数) i=j ただし、積分範囲は、1フレーム期間内において、着目
するg時間分割区間の全体に渡るものである。Φ (j, g, t) is an orthogonal function with a constant norm. That is, ∫dtφ (i, g, t) φ (j, g, t) = 0 i ≠ j ∫dtφ (i, g, t) φ (j, g, t) = const (constant) i = j The integration range covers the entire g time division section of interest within one frame period.
【0127】以上の数29、数30で記した印加電圧を
液晶パネル100の各電極に印加すると、rで分割した
区間毎に、J(i,j,g)の値が−1か1であるかに応じ
て、電圧の実効値が異なる2つの状態を実現できる。2
つの電圧実効値の差が各分割区間毎に異なれば、それら
の組合せにより、一般に2**r個の電圧実効値の異な
る状態を作ることができる。ただし、電圧実効値の差が
同一となる区間があったり、ある区間の電圧実効値差
が、他の区間の電圧実効値差の組合せで表現できるとき
には、そのぶん全体で表現できる組合せの数が減る。When the applied voltage described by the above equations 29 and 30 is applied to each electrode of the liquid crystal panel 100, the value of J (i, j, g) is -1 or 1 for each section divided by r. It is possible to realize two states in which the effective value of the voltage is different depending on whether there is one. Two
If the difference between the two voltage effective values is different for each divided section, a combination of them can generally create 2 ** r different voltage effective value states. However, if there are sections where the difference in voltage rms values is the same, or when the voltage rms difference in a section can be expressed as a combination of voltage rms differences in other sections, the number of combinations that can be expressed as a whole is that much. decrease.
【0128】従来の均等パルス幅変調では、分割数rを
m−1とし、均等に時間分割した。ただし、mは表示階
調である。そして、a(g)、b(g)を分割区間gによらず
一定として、電圧実効値差を各分割区間で皆同一にし
た。そのため、分割数がm−1個であるにもかかわらず
表示できる組合せがm個となった。表示階調mは、2*
*nで、分割数(m−1)は、nが大きくなると莫大な
数になる。そのため、時間分割した最小時間が短くな
り、使用する周波数帯域が大きくなった。In the conventional uniform pulse width modulation, the number of divisions r is m−1, and the time division is performed uniformly. However, m is a display gradation. Then, a (g) and b (g) were made constant regardless of the divided section g, and the voltage effective value differences were made the same in each divided section. Therefore, although the number of divisions is m-1, the number of combinations that can be displayed is m. Display gradation m is 2 *
* N, the number of divisions (m-1) becomes enormous when n becomes large. Therefore, the minimum time-divided time becomes short, and the frequency band used becomes large.
【0129】従来の重みづけパルス幅変調は、分割数を
nとしたが、時間間隔に1:2:4:…:2**(n−
1)なる重みをつけ、各分割区間の電圧実効値差を同様
に1:2:4:…:2**(n−1)にして、2**n
個の組合せを可能にした。しかし、最小の時間間隔が従
来の均等パルス幅変調の場合と同様なので、使用する周
波数帯域が大きくなった。In the conventional weighted pulse width modulation, the number of divisions is n, but the time interval is 1: 2: 4: ...: 2 ** (n-
1), and the voltage effective value difference of each divided section is set to 1: 2: 4: ...: 2 ** (n-1) in the same manner, 2 ** n.
Allowed for individual combinations. However, since the minimum time interval is the same as in the case of the conventional uniform pulse width modulation, the frequency band used becomes large.
【0130】本発明は、時間の分割数をnまたはnより
大きいnに近い値とし、各分割区間の時間間隔をなるべ
く均等にして使用する周波数帯域を抑えたことに特徴が
ある。その際、所望の階調を全て表現できるように、各
分割区間の電圧実効値差を決め、a(g)、b(g)の値と分
割時間を調整した。各分割区間の時間間隔をt(g)と表
記すると、各分割区間の電圧実効値差は、a(g)*b(g)
*t(g)の値に比例する。この関係を利用し、その場に
合ったa(g)、b(g)、t(g)の値を決ることができる。
本発明の第1の実施例では、時間の分割をn等分とし、
a(g)の値の調整で、所望の電圧実効値を得る場合を図
示した。第2の実施例では、同様にn等分し、a(g)と
b(g)の値の調整を行った場合を図示した。第3の実施
例では、a(g)の値が回路の耐電圧以上となる場合に、
t(g)の値の調整でa(g)を耐電圧以下にした例を図示し
た。そのほか、電圧実効値差がa(g)*b(g)*t(g)に
比例することを利用した数々の具体的な調整値が存在す
る。なお、a(g)、b(g)、t(g)の調整は、あらかじめ
行って固定したが、条件を決め、条件に基づいて毎回調
整することもできる。毎回調整する場合には、電圧実効
値の差だけでなく、電圧実効値そのものを所定の値にす
るために、定数分の補正を後から行うことが必要であ
る。The present invention is characterized in that the number of time divisions is set to n or a value close to n, which is larger than n, and the time intervals of the divided sections are made as uniform as possible to suppress the frequency band to be used. At this time, the voltage effective value difference in each divided section was determined, and the values of a (g) and b (g) and the division time were adjusted so that all desired gradations could be expressed. If the time interval of each divided section is expressed as t (g), the voltage effective value difference of each divided section is a (g) * b (g)
* Proportional to the value of t (g). Using this relationship, it is possible to determine the values of a (g), b (g), and t (g) that match the situation.
In the first embodiment of the present invention, the time division is divided into n equal parts,
The case where a desired voltage effective value is obtained by adjusting the value of a (g) is illustrated. In the second embodiment, the case where the value of a (g) and the value of b (g) are adjusted in the same manner by dividing into n equally is illustrated. In the third embodiment, when the value of a (g) is equal to or higher than the withstand voltage of the circuit,
An example is shown in which the value of a (g) is made equal to or lower than the withstand voltage by adjusting the value of t (g). In addition, there are various specific adjustment values that utilize the fact that the difference in effective voltage value is proportional to a (g) * b (g) * t (g). The adjustment of a (g), b (g), and t (g) was performed in advance and fixed, but it is also possible to determine the conditions and adjust each time based on the conditions. In the case of adjusting each time, not only the difference between the voltage effective values but also the voltage effective value itself needs to be corrected by a constant amount in order to make the voltage effective value a predetermined value.
【0131】本発明では、電圧実効値と表示輝度との関
係が線形の時は、分割数をnにし、各分割区間と表示ビ
ットを対応させ、各分割区間の電圧実効値差を表示ビッ
トの意味する重みになるようにした。電圧実効値と表示
輝度との関係が非線形の時は、分割数がnで対応しきれ
ない場合があり、そのときは、分割数をいくぶん増やす
必要が生じた。しかも、分割区間と表示ビットを対応さ
せられない場合もあり、各分割区間の駆動用のビット列
を作り、表示ビット列から駆動ビット列に変換し、駆動
用のビット列に基づいて駆動した。なお、ビット列を集
合の書き方で表現すると、マトリクスi,j上の表示ビッ
ト列は、{I(i,j,k)|k=1,n}、駆動ビット列は、{J
(i,j,g)|g=1,r}である。I(i,j,k)からJ(i,j,g)の対
応づけはあらかじめ求めた関係をメモリテーブルから参
照して行うこともできるし、関係を与え毎回計算するこ
ともできる。また、駆動用のビット列を具体的に作ら
ず、分割区間毎に値を毎回求めて利用することもでき
る。なお、ここでは、1フレーム期間で表示輝度に対応
した電圧実効値を持たせる場合について述べたが、同様
に数フレーム期間で、表示輝度に対応した電圧実効値を
つけることもできた。その場合、数フレーム期間をまと
めて、新たな1フレーム期間と定義しなおすことによ
り、全く同様のことが言えた。In the present invention, when the relationship between the voltage effective value and the display brightness is linear, the number of divisions is set to n, each divided section is made to correspond to the display bit, and the voltage effective value difference in each divided section is set to the display bit. I tried to make it the weight I meant. When the relationship between the effective voltage value and the display brightness is non-linear, the number of divisions may not be enough to be n, and in that case, the number of divisions needs to be increased somewhat. In addition, in some cases, the divided section and the display bit cannot be associated with each other, and a driving bit string for each divided section was created, the display bit string was converted into a driving bit string, and the driving was performed based on the driving bit string. When the bit string is expressed by the method of writing a set, the display bit string on the matrix i, j is {I (i, j, k) | k = 1, n}, and the driving bit string is {J
(i, j, g) | g = 1, r}. The association of I (i, j, k) to J (i, j, g) can be performed by referring to the relationship obtained in advance from the memory table, or the relationship can be given and calculated each time. Further, it is also possible to obtain and use a value every time for each divided section without specifically creating a driving bit string. Although the case where the voltage effective value corresponding to the display luminance is provided in one frame period is described here, the voltage effective value corresponding to the display luminance can be similarly set in the several frame periods. In that case, the same thing can be said by summarizing several frame periods and redefining them as a new one frame period.
【0132】以上、単純マトリクス型の液晶表示装置に
階調表現を与える駆動方法について説明するため、液晶
パネル100に印加する電圧の駆動パルス波形を中心に
説明してきた。以下、本発明の方法を実施するための液
晶表示装置について、構成と動作の実施例を図面を用い
て詳しく説明する。なお、以下の説明では図2で示した
表示装置のブロック構成の基で、図1に示した駆動波形
を液晶パネル100に与える場合について述べる。In the above, the drive pulse waveform of the voltage applied to the liquid crystal panel 100 has been mainly described in order to explain the driving method for giving the gradation expression to the simple matrix type liquid crystal display device. Hereinafter, a liquid crystal display device for carrying out the method of the present invention will be described in detail with reference to the accompanying drawings of embodiments of the configuration and operation. In the following description, the case where the drive waveform shown in FIG. 1 is applied to the liquid crystal panel 100 based on the block configuration of the display device shown in FIG.
【0133】図2は本発明の液晶表示装置のブロック構
成図である。以下図2に基づき、動作の概略を説明をす
る。タイミング信号生成回路104は垂直同期信号、水
平同期信号、データクロックを入力し、表示データ制御
回路105、X駆動回路101、Y駆動回路102、電
圧生成回路103を動作させる各種のタイミング信号を
生成する。301は電圧生成回路タイミングバス、30
2はY駆動回路タイミングバス、303はX駆動回路タ
イミングバス、304は表示データタイミングバスであ
る。305は、Xデータであり、4ドットパラレルのデ
ータで、表示データ制御回路105は表示データを1ラ
イン分取り込み、階調を示すビット毎に分離してXデー
タ305として、X駆動回路101に与える。306は
X電圧、307はY電圧であり、それぞれ必要な個数の
パラレルバスを通し、複数個の電圧値を持っている。電
圧生成回路103は、分圧回路により基準電圧から所望
の複数電圧を生成し、X電圧306、Y電圧307とし
て、X駆動回路101、Y駆動回路102に所望の複数
電圧を供給する。X駆動回路101、Y駆動回路102
では、表示データ制御回路105から送られるXデータ
305と、タイミング信号制御回路104から送られる
各種タイミング信号に基づいて、所望の電圧を選択し、
液晶パネル100の各マトリクスの各々に所望の電圧を
印加する。FIG. 2 is a block diagram of the liquid crystal display device of the present invention. The outline of the operation will be described below with reference to FIG. The timing signal generation circuit 104 inputs a vertical synchronization signal, a horizontal synchronization signal, and a data clock, and generates various timing signals for operating the display data control circuit 105, the X drive circuit 101, the Y drive circuit 102, and the voltage generation circuit 103. . 301 is a voltage generation circuit timing bus, and 30
Reference numeral 2 is a Y drive circuit timing bus, 303 is an X drive circuit timing bus, and 304 is a display data timing bus. Reference numeral 305 denotes X data, which is 4-dot parallel data, and the display data control circuit 105 takes in the display data for one line, separates it for each bit indicating a gradation, and supplies it as X data 305 to the X drive circuit 101. . Reference numeral 306 is an X voltage, and 307 is a Y voltage, each of which has a plurality of voltage values through a necessary number of parallel buses. The voltage generation circuit 103 generates desired plural voltages from the reference voltage by the voltage dividing circuit and supplies the desired plural voltages to the X drive circuit 101 and the Y drive circuit 102 as the X voltage 306 and the Y voltage 307. X drive circuit 101, Y drive circuit 102
Then, a desired voltage is selected based on the X data 305 sent from the display data control circuit 105 and various timing signals sent from the timing signal control circuit 104,
A desired voltage is applied to each matrix of the liquid crystal panel 100.
【0134】なお、基準電圧とは、ここでは図示してい
ないが液晶表示装置に入力する電源電圧のことである。
また、タイミング信号生成回路104は、後に説明する
表示データ制御回路105、X駆動回路101、Y駆動
回路102、電圧生成回路103の動作を理解すること
で、TTL回路で用いられている汎用の論理回路を用い
容易に実現可能である。The reference voltage is a power supply voltage input to the liquid crystal display device, which is not shown here.
Further, the timing signal generation circuit 104 understands the operations of the display data control circuit 105, the X drive circuit 101, the Y drive circuit 102, and the voltage generation circuit 103, which will be described later, and thus the general-purpose logic used in the TTL circuit. It can be easily realized by using a circuit.
【0135】図16は液晶表示装置に入力される垂直同
期信号、水平同期信号、データクロック、表示データの
タイミングを示すタイミング図である。表示をN列、M
ラインとし、表示しないラインである垂直の帰線期間を
なしとすると、1フレーム期間の垂直同期信号の1周期
に水平同期信号はM周期となる。水平同期信号の1周期
に1ライン分のデータがデータクロックに同期して入力
される。ここでは、表示されない水平の帰線期間を4ド
ットとし、図中S1からS4で示し、表示するN列分の
データを1からNで示す。表示データは4階調表示を示
すデータで2ビットデータで、シリアルで入力される。FIG. 16 is a timing chart showing timings of a vertical synchronizing signal, a horizontal synchronizing signal, a data clock and display data which are input to the liquid crystal display device. Display N columns, M
Assuming that the line is a line and the vertical blanking period, which is a non-display line, is absent, the horizontal synchronizing signal becomes M periods in one period of the vertical synchronizing signal in one frame period. Data for one line is input in one cycle of the horizontal synchronizing signal in synchronization with the data clock. Here, the horizontal blanking period which is not displayed is 4 dots, and is represented by S1 to S4 in the figure, and the data for N columns to be displayed is represented by 1 to N. The display data is 2-bit data indicating four gradations and is serially input.
【0136】図17は表示データ制御回路105の1実
施例のブロック図である。308はシリアル/パラレル
手段、309はパラレル表示データ、321はSPクロ
ックバスであり、入力されるシリアル表示データはSP
クロックバスで4ドットパラレルのパラレル表示データ
309に変換される。ここで、パラレルに変換されるデ
ータは図16の”1”から”N”で示した表示すべきデ
ータの”1”を先頭として変換するものである。このシ
リアルパラレル変換手段308は、シリアル表示データ
をシリアル表示データに同期したクロックでパラレル数
分、ここでは4ドット、をラッチし、このラッチしたデ
ータをパラレル表示データ309を生成するため、パラ
レルクロックでラッチする。従って、SPクロックバス
321は、上記シリアル表示データに同期したシリアル
クロック、パラレルクロックで構成されることになる。
なお、パラレルクロックはシリアルクロックを分周して
生成し、ここでは、4ドット周期で、図16の”1”で
示したデータを先頭データとして扱うタイミングで生成
される。FIG. 17 is a block diagram of an embodiment of the display data control circuit 105. 308 is serial / parallel means, 309 is parallel display data, 321 is an SP clock bus, and the input serial display data is SP.
It is converted into 4-dot parallel parallel display data 309 by the clock bus. Here, the data to be converted in parallel is the data to be converted starting from "1" of the data to be displayed indicated by "1" to "N" in FIG. The serial-parallel conversion means 308 latches the parallel display data by the clock synchronized with the serial display data for the number of parallels, here 4 dots, and generates the parallel display data 309 from the latched data. To latch. Therefore, the SP clock bus 321 is composed of a serial clock and a parallel clock synchronized with the serial display data.
The parallel clock is generated by dividing the serial clock, and is generated at a timing of handling the data indicated by "1" in FIG. 16 as the leading data in the 4-dot cycle here.
【0137】310はメモリ手段A、311はメモリA
a、312はメモリAb、313はメモリ手段B、31
4はメモリBa、315はメモリBbである。316か
ら319はそれぞれ、メモリAa311、メモリAb3
12、メモリBa314、メモリBb315のリードデ
ータ、すなわち、データAa、データAb、データB
a、データBbである。パラレル表示データ309は1
ラインずつ交互にメモリ手段A、メモリ手段Bに書き込
まれる。そして、書き込みの行われていないメモリ手段
から読みだしを行いXデータ305を生成する。320
はデータセレクタ、322はリードデータうち上位ビッ
トを有効とするか下位ビットを有効にするかを示すビッ
ト信号、323はメモリ手段A310からリードするか
メモリ手段B313からリードするかを示すABリード
信号であり、データセレクタ320はビット信号32
2、ABリード信号323に従いデータAa316、デ
ータAb317、データBa318、データBb319
のうち1つを選択してXデータ305として出力する。
324はメモリ制御信号生成手段、325はメモリリー
ドライト信号バスであり、メモリ制御信号生成手段はS
Pクロックバス321、ビット信号322、ABリード
信号323からメモリリードライト信号バス325を生
成する。詳細はここでは説明しないがメモリのリード動
作、ライト動作から自明である。SPクロックバス32
1、ビット信号322、ABリード信号323は表示デ
ータタイミングバス304としてタイミング信号生成回
路104で生成され、表示データ制御回路105に与え
られる。Reference numeral 310 is memory means A, and 311 is memory A.
a, 312 are memories Ab, 313 are memory means B, 31
Reference numeral 4 is a memory Ba, and 315 is a memory Bb. Reference numerals 316 to 319 denote memories Aa311 and Ab3, respectively.
12, read data of memory Ba314, memory Bb315, that is, data Aa, data Ab, data B
a and data Bb. Parallel display data 309 is 1
The lines are written alternately in the memory means A and the memory means B. Then, the X data 305 is generated by reading from the memory means in which the writing is not performed. 320
Is a data selector, 322 is a bit signal indicating whether the upper bits or lower bits of the read data are valid, and 323 is an AB read signal indicating whether to read from the memory means A310 or the memory means B313. Yes, the data selector 320 uses the bit signal 32
2, data Aa316, data Ab317, data Ba318, data Bb319 according to the AB read signal 323
One of them is selected and output as X data 305.
324 is a memory control signal generation means, 325 is a memory read / write signal bus, and the memory control signal generation means is S
A memory read / write signal bus 325 is generated from the P clock bus 321, the bit signal 322, and the AB read signal 323. Although details are not described here, they are obvious from the read operation and the write operation of the memory. SP clock bus 32
1, the bit signal 322, and the AB read signal 323 are generated by the timing signal generation circuit 104 as the display data timing bus 304 and given to the display data control circuit 105.
【0138】図18はメモリのリードタイミングを説明
するタイミング図、表7はデータセレクタ320の動作
を説明する表である。各々のタイミングと動作は、図と
表から明確である。FIG. 18 is a timing chart for explaining the read timing of the memory, and Table 7 is a table for explaining the operation of the data selector 320. The timing and operation of each are clear from the figures and tables.
【0139】[0139]
【表7】 [Table 7]
【0140】図19はX駆動回路101の1実施例のブ
ロック図であり、326はXデータ305をXクロック
で順にラッチするデータラッチ手段で、X水平クロック
でリセットされ、その後順に先頭からXデータ305を
1ライン分取り込み取り込みデータD1からDNを出力
する。327は、X水平クロックで、データラッチ手段
326に取り込んだ1ライン分の取り込みデータD1か
らDNを一斉に取り込む水平データラッチ手段で、取り
込んだデータを水平データHD1からHDNとして出力
する。328はレベルシフト手段、329は電圧選択手
段である。レベルシフト手段328はTTLレベルの電
圧である水平データラッチ手段327の出力の水平デー
タHD1からHDNのデータを電圧選択手段の扱う電圧
レベルに変換するものであり、1例としては、5VのT
TLレベルを28Vの高耐圧レベルに変換する。変換さ
れた1ライン分のデータはシフトデータH1からHNと
して出力される。電圧選択手段329はシフトデータH
1からHNの1ライン分のデータ、及び、ビット信号3
22、交流信号に従いX電圧306から1電圧を選択し
て出力する。なお、電圧選択手段329はビット信号3
22、交流信号の電圧レベルをシフトデータH1からH
Nと同様にシフトして使用する。ここで、Xクロック、
X水平クロック、ビット信号322、交流信号はX駆動
回路タイミングバス303としてタイミング信号生成回
路104で生成され、X駆動回路101に与えられる。
表8は電圧選択手段324の動作を説明する表である。
電圧選択の仕方は、表から明確である。FIG. 19 is a block diagram of one embodiment of the X drive circuit 101. Reference numeral 326 is a data latch means for sequentially latching the X data 305 at the X clock, which is reset at the X horizontal clock and then the X data from the beginning in order. One line of 305 is fetched and the fetched data D1 to DN are output. Reference numeral 327 denotes an X horizontal clock which is a horizontal data latch means for simultaneously fetching the fetched data D1 to DN for one line fetched in the data latch means 326, and outputs the fetched data as horizontal data HD1 to HDN. Reference numeral 328 is a level shift means and 329 is a voltage selection means. The level shift means 328 converts the horizontal data HD1 output from the horizontal data latch means 327, which is a TTL level voltage, to the data of HDN to a voltage level handled by the voltage selection means. For example, 5V T
Convert the TL level to a high breakdown voltage level of 28V. The converted data for one line is output as shift data H1 to HN. The voltage selection means 329 shifts data H
Data for 1 line from 1 to HN and bit signal 3
22. One voltage is selected from the X voltage 306 according to the AC signal and output. In addition, the voltage selection means 329 uses the bit signal 3
22, shift the voltage level of the AC signal from the shift data H1 to H
It shifts and uses like N. Where X clock,
The X horizontal clock, the bit signal 322, and the AC signal are generated by the timing signal generation circuit 104 as the X drive circuit timing bus 303 and given to the X drive circuit 101.
Table 8 is a table for explaining the operation of the voltage selection means 324.
How to select the voltage is clear from the table.
【0141】[0141]
【表8】 [Table 8]
【0142】図20は入力される表示データが液晶パネ
ル100に与えられるまでのタイミングを説明するタイ
ミング図、図21はY駆動回路102の動作を説明する
タイミング図である。図により、各々の動作とタイミン
グが明確である。FIG. 20 is a timing chart for explaining the timing until the input display data is given to the liquid crystal panel 100, and FIG. 21 is a timing chart for explaining the operation of the Y drive circuit 102. From the figure, each operation and timing are clear.
【0143】図22はY駆動回路102の1実施例のブ
ロック図で、330はシフト回路手段、331はYレベ
ルシフト手段、332はY電圧選択手段であり、シフト
回路手段330は先頭信号をY水平クロックで取り込み
1ライン目のデータであるラインデータL1を”1”と
し、その後、この”1”をY水平クロックに従いライン
データL2、L3、……LMとシフトする。Yレベルシ
フト手段331はTTLレベルのラインデータL1から
LMをY電圧選択手段332の電圧レベルへ電圧レベル
をシフトし、このシフトされたデータはシフトラインデ
ータS1からSMとして出力される。Y電圧選択手段3
32はシフトラインデータS1からSM、ビット信号3
22、交流信号に従いY電圧307から1電圧を選択す
る。表9はY電圧選択手段332の動作を説明する表で
ある。表中、*はそのデータが”1”でも”0”でもか
まわないことを示している。FIG. 22 is a block diagram of one embodiment of the Y drive circuit 102. 330 is a shift circuit means, 331 is a Y level shift means, 332 is a Y voltage selection means, and the shift circuit means 330 outputs a head signal to Y. The line data L1 which is the data of the first line taken in by the horizontal clock is set to "1", and then this "1" is shifted to the line data L2, L3, ... LM according to the Y horizontal clock. The Y level shift means 331 shifts the voltage level of the TTL level line data L1 to LM to the voltage level of the Y voltage selection means 332, and the shifted data is output as shift line data S1 to SM. Y voltage selection means 3
32 is shift line data S1 to SM, bit signal 3
22. Select one voltage from the Y voltage 307 according to the AC signal. Table 9 is a table for explaining the operation of the Y voltage selection unit 332. In the table, * indicates that the data may be "1" or "0".
【0144】以下、図面を参照しながら本発明の実施例
の動作を説明する。The operation of the embodiment of the present invention will be described below with reference to the drawings.
【0145】図15の液晶表示装置では、表示データは
図16に示すタイミングで入力され、2ビットの階調デ
ータが1フレーム期間で、1画面分がシリアルに順に送
られてくる。この表示データは表示データ制御回路10
5に入力される。表示データ制御回路105では、図1
7に示すように、表示データを4ビットのパラレルのパ
ラレル表示データ309に変換する。パラレル表示デー
タ309はメモリ手段A310に書き込まれる。ここ
で、2ビットの階調ビットの下位ビットをメモリAa3
11に、上位ビットをメモリAb312に書き込む。1
ライン分のデータをメモリ手段A310に書き込むと、
次の1ライン分のデータはメモリ手段B313に書き込
む。なお、メモリ手段A310と同様に、メモリ手段B
313への書き込みも、階調ビットの下位ビットをメモ
リBa314、上位ビットをメモリBb315に書き込
む。書き込みは、この動作を交互に繰り返す。メモリ手
段からの読みだしは書き込みの倍の速度で、書き込みを
行っていないメモリ手段から1ライン分の表示データを
2回読みだす。これは、本実施例では、書き込みが4ド
ットパラレルのデータに同期したクロックの周期に対し
て、読みだしを2ドットパラレルに同期したクロックの
周期とすることで実現できる。従って、今、2ライン目
の表示データをメモリ手段B313に書き込んでいると
すると、メモリ手段A310から1ライン目の表示デー
タを読みだすことになる。この読みだし動作は、図18
に示すように、1水平期間に2回行われ、その1回目で
は、ビット信号322が”1”2回目では”0”とな
る。なお、ABリード信号323は”1”でメモリA3
10のリード、”0”でメモリB313のリードを示
す。従って、読みだされたデータは表7に示すように、
データセレクタ320で選択され、Xデータ305とな
る。In the liquid crystal display device of FIG. 15, display data is input at the timing shown in FIG. 16, and 2-bit grayscale data is serially sent for one screen in one frame period. This display data is displayed by the display data control circuit 10.
Input to 5. The display data control circuit 105 shown in FIG.
As shown in FIG. 7, the display data is converted into 4-bit parallel parallel display data 309. The parallel display data 309 is written in the memory means A310. Here, the lower bit of the 2-bit gradation bit is set to the memory Aa3.
11, the upper bits are written in the memory Ab 312. 1
When the line data is written in the memory means A310,
The data for the next one line is written in the memory means B313. Note that the memory means B is the same as the memory means A310.
In the writing to 313 as well, the lower bits of the gradation bits are written to the memory Ba314 and the upper bits are written to the memory Bb315. For writing, this operation is alternately repeated. Reading from the memory means is twice as fast as writing, and the display data for one line is read twice from the memory means that is not writing. In the present embodiment, this can be realized by setting the reading to be the period of the clock synchronized with the 2-dot parallel with respect to the period of the clock synchronized with the 4-dot parallel data. Therefore, if the display data of the second line is written in the memory means B313, the display data of the first line is read from the memory means A310. This reading operation is shown in FIG.
As shown in FIG. 7, the bit signal 322 is performed twice in one horizontal period, and the bit signal 322 becomes “1” at the first time and becomes “0” at the second time. Note that the AB read signal 323 is "1" and the memory A3
A read of 10 indicates a read of the memory B313 by "0". Therefore, the read data are as shown in Table 7:
It is selected by the data selector 320 and becomes the X data 305.
【0146】従って、図15の表示データ制御回路10
5では、表示データを階調ビットの各ビットに分割し
て、1水平分づつXデータ305として出力する。この
Xデータ305はX駆動回路101に与えられる。Therefore, the display data control circuit 10 of FIG.
In 5, the display data is divided into each bit of the gradation bits and is output as X data 305 for each horizontal. This X data 305 is given to the X drive circuit 101.
【0147】次に、X駆動回路101の実施例およびそ
の動作について説明する。Next, an example of the X drive circuit 101 and its operation will be described.
【0148】X駆動回路101は図19に示す構成で実
現でき、Xデータ305はXクロックでデータラッチ手
段326に取り込まれ、1水平分の表示データが取り込
まれると、X水平クロックで水平データラッチ手段32
7に取り込まれ、水平データHD1からHDNとなる。
電圧選択手段は水平データHD1からHDNの電圧レベ
ルをシフトしたシフトデータH1からHNとビット信号
322、交流信号に従い、表8に示すようにX電圧30
6から1電圧を選択して、X電極X1からXNに出力す
る。表8ではビット信号322はメモリ手段からの読み
だし時とは逆に、ビット信号322が”0”の時下位ビ
ットを、”1”の時上位ビットを示している。これは、
X駆動回路で、X水平クロックの1水平期間分表示デー
タが遅延することが要因である。また、表8ではその電
圧レベルは表2と比較した場合、Vb1がVb/√2、
Vb2が−Vb/√2、Vb3がVb、Vb4が−V
b、Vb5が−Vb/√2、Vb6がVb/√2、Vb
7が−Vb、Vb8がVbとなる。また、表1と比較し
た場合は、Vb1がVb、Vb2が−Vb、Vb3がV
b、Vb4が−Vb、Vb5が−Vb、Vb6がVb、
Vb7が−Vb、Vb8がVbとなる。従って、本実施
例では、電圧選択手段は8電圧から1電圧の選択とした
が、上記電圧例で示したように、表2との比較では必要
な異なる電圧は4電圧であり、表1との比較では異なる
電圧は2電圧であることから、電圧選択はそれぞれ、4
電圧、2電圧から1電圧とし、シフトデータH1からH
Nと交流信号、ビット信号322をデコードして選択信
号とすることで表8の選択動作を実現することが可能で
ある。これは、電圧の選択数を減らすことが可能であ
り、X駆動回路101のコストを低減するのに効果があ
る。The X drive circuit 101 can be realized by the configuration shown in FIG. 19. The X data 305 is fetched by the data latch means 326 at the X clock, and when the display data for one horizontal is fetched, the horizontal data latch is performed at the X horizontal clock. Means 32
It is taken in by 7 and becomes horizontal data HD1 to HDN.
The voltage selecting means shifts the voltage level of the horizontal data HD1 to HDN according to the shift data H1 to HN, the bit signal 322, and the AC signal, and as shown in Table 8, the X voltage 30
One voltage is selected from 6 and output to the X electrodes X1 to XN. In Table 8, the bit signal 322 indicates the lower bit when the bit signal 322 is "0" and the upper bit when the bit signal 322 is "1", contrary to the reading from the memory means. this is,
This is because the display data is delayed by one horizontal period of the X horizontal clock in the X drive circuit. Further, in Table 8, when the voltage level is compared with Table 2, Vb1 is Vb / √2,
Vb2 is -Vb / √2, Vb3 is Vb, Vb4 is -V
b, Vb5 is -Vb / √2, Vb6 is Vb / √2, Vb
7 becomes -Vb and Vb8 becomes Vb. When compared with Table 1, Vb1 is Vb, Vb2 is -Vb, and Vb3 is Vb.
b, Vb4 is -Vb, Vb5 is -Vb, Vb6 is Vb,
Vb7 becomes -Vb and Vb8 becomes Vb. Therefore, in the present embodiment, the voltage selection means selects one voltage from eight voltages, but as shown in the above voltage example, the different voltage required in comparison with Table 2 is four voltages. In comparison, the different voltages are 2 voltages, so the voltage selection is 4
Voltage, 2 voltage to 1 voltage, shift data H1 to H
It is possible to realize the selection operation of Table 8 by decoding N and the AC signal and the bit signal 322 into a selection signal. This can reduce the number of selected voltages, and is effective in reducing the cost of the X drive circuit 101.
【0149】次に、Y駆動回路102の実施例およびそ
の動作について説明する。Next, an example of the Y drive circuit 102 and its operation will be described.
【0150】入力される表示データは、今まで説明して
きたように、図20に示すように、垂直同期信号出力後
の水平同期信号で示される1ライン目の表示データはメ
モリ手段、例えばメモリ手段A310へ一旦書き込ま
れ、次の水平期間で読みだされる。そして、その読みだ
された表示データは1水平期間の1/2倍の周期のX水
平クロックの周期で、下位ビットの1水平分、上位ビッ
トの1水平分と分離され、Xデータ305となる。そし
て、X駆動回路101でX水平クロック1周期分遅延さ
れ、X電極の電圧として液晶パネル100に出力され
る。以上のことから、Y水平クロックと先頭信号は図2
1に示すタイミングとなる。これは、1ライン目のY電
極であるY1をX駆動回路101が1ライン目の表示デ
ータに従った電圧(図20でX電極が1ライン目(A
a)、1ライン目(Ab))を出力している期間に電圧
Va2、Va1を出力するようにするためである。従っ
て、本実施例では、Y水平クロックはX水平クロックの
1.1、2.1、3.1、…N.1のタイミングでクロ
ックを出力するタイミングとなり、そして、先頭信号は
図21のY1で示したY水平信号のタイミングで”1”
をラッチできるタイミングの信号となる。Y駆動回路1
02は図21に示すようにY水平クロックに従いVa
2、Va1の電圧出力を順にY1、Y2、…YMとシフ
トしていく。また、Va2、Va1の電圧を出力してい
ない時はVa0の電圧を出力する。以下、このY駆動回
路102の1実施例を図22を用いて説明する。シフト
回路手段330は先頭信号の”1”をY水平クロックで
取り込み、ラインデータL1を”1”とし、その後、Y
水平クロックに従い、”1”をラインデータL2、L3
…、LMとシフトする。先頭信号は1フレームに1度”
1”となるため、”1”となっているラインデータ以外
は”0”となる。このラインデータL1からLMはYレ
ベルシフト手段で電圧レベルがシフトされ、シフトライ
ンデータS1からSMとなる。Y電圧選択手段はシフト
ラインデータS1からSM、ビット信号322、交流信
号に従い、表9のようにY電圧307から1電圧を選択
して出力する。As described above, the input display data is the display data of the first line indicated by the horizontal synchronizing signal after the vertical synchronizing signal is output, as shown in FIG. It is once written in A310 and read in the next horizontal period. Then, the read display data is separated into one horizontal part of the lower bits and one horizontal part of the upper bits at the cycle of the X horizontal clock that is 1/2 times the horizontal period, and becomes the X data 305. . Then, the X drive circuit 101 delays by one cycle of the X horizontal clock and outputs it to the liquid crystal panel 100 as the voltage of the X electrode. From the above, the Y horizontal clock and the start signal are as shown in FIG.
The timing is as shown in 1. This is because the voltage of Y1 which is the Y electrode of the first line is determined by the X drive circuit 101 according to the display data of the first line.
a) This is because the voltages Va2 and Va1 are output during the period in which the first line (Ab)) is output. Therefore, in this embodiment, the Y horizontal clocks are 1.1, 2.1, 3.1, ... The timing of outputting the clock is 1 and the start signal is "1" at the timing of the Y horizontal signal shown by Y1 in FIG.
Is a timing signal for latching. Y drive circuit 1
02 is Va according to the Y horizontal clock as shown in FIG.
2, the voltage output of Va1 is sequentially shifted to Y1, Y2, ... YM. When the voltages Va2 and Va1 are not output, the voltage Va0 is output. An example of the Y drive circuit 102 will be described below with reference to FIG. The shift circuit means 330 fetches "1" of the head signal at the Y horizontal clock, sets the line data L1 to "1", and then Y
According to the horizontal clock, "1" is set to line data L2, L3
..., shift with LM. The head signal is once per frame "
Since it is "1", it becomes "0" except for the line data which is "1". The voltage level of the line data L1 to LM is shifted by the Y level shift means to become shift line data S1 to SM. The Y voltage selection means selects and outputs one voltage from the Y voltage 307 as shown in Table 9 according to the shift line data S1 to SM, the bit signal 322, and the AC signal.
【0151】[0151]
【表9】 [Table 9]
【0152】表9ではその電圧レベルは表1、表2と比
較した場合、Va1がVa、Va2がVa/√2、Va
0が”0”となる。In Table 9, the voltage levels are compared with those in Tables 1 and 2, where Va1 is Va, Va2 is Va / √2 and Va.
0 becomes "0".
【0153】以上説明したように、表示データ制御回路
105、X駆動回路101、Y駆動回路102の動作に
より、1水平期間を2分割して、4階調表示を行う液晶
駆動回路を実現できる。また、この実施例では、1水平
毎にその表示データの階調ビットを分割したが、これに
限られるわけではなく、任意の水平ライン毎に行うこと
も可能であり、さらには、フレーム単位に行うことも可
能である。これは、表示データ制御回路105のメモリ
手段の記憶容量はその制御単位分に増やすことで 実現
可能であることは容易に類推できる。As described above, the operation of the display data control circuit 105, the X drive circuit 101, and the Y drive circuit 102 makes it possible to realize a liquid crystal drive circuit which divides one horizontal period into two and performs four gradation display. Further, in this embodiment, the gradation bit of the display data is divided for each horizontal, but the present invention is not limited to this, and it is also possible to perform it for each arbitrary horizontal line, and further for each frame. It is also possible to do so. It can be easily inferred that this can be realized by increasing the storage capacity of the memory means of the display data control circuit 105 to the control unit.
【0154】また、階調表示数を増加する場合は、記憶
するメモリ容量を増加ビット分増やし、メモリ手段の読
みだし周期を書き込みのビット数倍として処理すれば良
くこれも本実施例から容易に類推できる。さらに、階調
表示数が増加する場合は、表3から表6に示すように、
X駆動回路101、Y駆動回路102の出力する電圧数
が増加するが、これは、それぞれのの電圧選択手段の選
択電圧数を増加すれば良く、本実施例から容易に類推で
きる。なお、階調表示数が増加した場合、メモリ手段の
読みだし周期を書き込みのビット数倍となるため、ビッ
ト信号322のデータ量も増加(本実施例では2倍の読
みだしのため”1”、”0”のデータ)するため、これ
を用いることで、増加した電圧数の選択を可能としてい
る。Further, when increasing the number of gradations to be displayed, it is sufficient to increase the memory capacity to be stored by an increased number of bits and process the read-out cycle of the memory means by multiplying by the number of write bits. Can be analogized. Further, when the number of gradation display increases, as shown in Table 3 to Table 6,
The number of voltages output from the X drive circuit 101 and the Y drive circuit 102 increases, but this can be easily inferred from this embodiment by increasing the number of selection voltages of the respective voltage selection means. When the number of gray scales displayed increases, the read cycle of the memory means is multiplied by the number of written bits, so that the data amount of the bit signal 322 also increases (in this embodiment, "1" for double reading). , "0"), it is possible to select an increased voltage number by using this.
【0155】以上の説明では、電圧生成回路103は所
望の複数電圧を生成するだけで、液晶パネル100の各
マトリクスに印加する所望の電圧値を選択する役割は、
X駆動回路101、Y駆動回路102の回路内だけで行
っていた。しかし、上記電圧選択手段は他にも考えられ
る。たとえば、決められた時間内で上記マトリクスに印
加する電圧の数が限られることを利用し、電圧生成回路
103にも、電圧選択手段の一部を負担させる方法があ
る。すなわち、タイミング信号生成回路104でタイミ
ング信号を作り、電圧生成回路タイミングバス301を
通して電圧生成回路103に必要なタイミング情報を送
り、電圧生成回路103では、その時間タイミングに必
要な個数分の所望電圧を作るか、またはスイッチングし
て出力し、X駆動回路101、Y駆動回路102で、そ
の時間タイミングに必要な個数分のみの電圧値から所望
の印加電圧を選択する方法がある。その他、電圧生成回
路103とX駆動回路101、Y駆動回路102の中間
に、電圧選択機能を有する回路を配置して同様の機能を
実現することもできる。このように、電圧選択手段の一
部を電圧の供給側である電圧生成回路103などにも負
担させる方法は、X電圧306、Y電圧307の複数電
圧を供給するバスの本数を減らし、X駆動回路101や
Y駆動回路102の印加電圧値を決める情報を提供する
データのビット長を減らす効果がある。In the above description, the voltage generation circuit 103 merely generates a plurality of desired voltages, and has a role of selecting a desired voltage value to be applied to each matrix of the liquid crystal panel 100.
This is performed only within the X drive circuit 101 and the Y drive circuit 102. However, other voltage selecting means can be considered. For example, there is a method in which the voltage generation circuit 103 also bears a part of the voltage selection means by utilizing the fact that the number of voltages applied to the matrix is limited within a predetermined time. That is, the timing signal generation circuit 104 generates a timing signal, sends necessary timing information to the voltage generation circuit 103 through the voltage generation circuit timing bus 301, and the voltage generation circuit 103 outputs the desired voltage for the number of times required for the time timing. There is a method in which a desired applied voltage is selected from the voltage values of only the number necessary for the time timing in the X drive circuit 101 and the Y drive circuit 102, which are produced or switched and output. In addition, a circuit having a voltage selection function may be arranged in the middle of the voltage generation circuit 103 and the X drive circuit 101 and the Y drive circuit 102 to realize the same function. As described above, in a method in which a part of the voltage selection means is also burdened to the voltage generation circuit 103, which is the voltage supply side, etc., the number of buses supplying a plurality of voltages of the X voltage 306 and the Y voltage 307 is reduced, and the X drive is performed. This has the effect of reducing the bit length of data that provides information that determines the applied voltage value of the circuit 101 and the Y drive circuit 102.
【0156】以上、本発明の実施例を、液晶表示装置に
ついて述べてきたが、材質は、必ずしも液晶である必要
はなく、電圧実効値の値に応じ、光の透過率または、反
射率または、偏光度、または、光の色のスペクトルまで
含めた透過率、反射率、偏光度のスペクトル分布などを
変化させる物質であればよい。Although the embodiments of the present invention have been described with respect to the liquid crystal display device, the material is not necessarily liquid crystal, and the light transmittance or the reflectance or the light Any substance can be used as long as it is a substance that changes the degree of polarization or the transmittance, reflectance, spectral distribution of the degree of polarization including the spectrum of light.
【0157】[0157]
【発明の効果】単純マトリクス型の表示装置において、
本発明の階調表示用の駆動方法を用いると、従来より
も、駆動パルス波形の最小時間間隔が短くなり、使用す
る周波数帯域が減ってクロストークが少なくなり、表示
画面の偽像やちらつきを抑えることができる。In the simple matrix type display device,
When the driving method for gradation display of the present invention is used, the minimum time interval of the drive pulse waveform becomes shorter, the frequency band used is reduced, crosstalk is reduced, and false images and flicker on the display screen are reduced. Can be suppressed.
【図1】本発明の第2の実施例における4階調表示を行
う駆動パルス波形の1例を示す図。FIG. 1 is a diagram showing an example of a drive pulse waveform for performing 4-gradation display according to a second embodiment of the present invention.
【図2】本発明の液晶表示装置のブロック構成図。FIG. 2 is a block configuration diagram of a liquid crystal display device of the present invention.
【図3】液晶表示パネルに印加する電圧実効値と得られ
る表示輝度を示す図。FIG. 3 is a diagram showing an effective value of a voltage applied to a liquid crystal display panel and obtained display brightness.
【図4】従来の液晶表示装置のブロック構成図。FIG. 4 is a block configuration diagram of a conventional liquid crystal display device.
【図5】4×4の表示マトリクスにおいて4階調の表示
例を示す図。FIG. 5 is a diagram showing a display example of four gradations in a 4 × 4 display matrix.
【図6】従来の均等パルス幅変調方式の4階調表示を行
う駆動パルス波形の1例を示す図。FIG. 6 is a diagram showing an example of a drive pulse waveform for performing 4-gradation display of a conventional uniform pulse width modulation method.
【図7】従来の均等パルス幅変調方式の4階調表示を行
う駆動パルス波形の他の1例を示す図。FIG. 7 is a diagram showing another example of drive pulse waveforms for performing 4-gradation display of a conventional uniform pulse width modulation method.
【図8】従来の重みづけパルス幅変調方式の4階調表示
を行う駆動パルス波形の1例を示す図。FIG. 8 is a diagram showing an example of a drive pulse waveform for performing a four-gradation display of a conventional weighted pulse width modulation method.
【図9】従来の重みづけパルス幅変調方式の4階調表示
を行う駆動パルス波形の他の1例を示す図。FIG. 9 is a diagram showing another example of drive pulse waveforms for performing 4-gradation display in the conventional weighted pulse width modulation method.
【図10】本発明の第1の実施例における4階調表示を
行う駆動パルス波形の1例を示す図。FIG. 10 is a diagram showing an example of drive pulse waveforms for performing 4-gradation display in the first embodiment of the present invention.
【図11】本発明の第1の実施例における4階調表示を
行う駆動パルス波形の他の1例を示す図。FIG. 11 is a diagram showing another example of drive pulse waveforms for performing 4-gradation display in the first embodiment of the present invention.
【図12】本発明の第2の実施例における4階調表示を
行う駆動パルス波形の他の1例を示す図。FIG. 12 is a diagram showing another example of drive pulse waveforms for performing 4-gradation display according to the second embodiment of the present invention.
【図13】本発明の大振幅値電圧が問題となる例を示す
図。FIG. 13 is a diagram showing an example in which a large amplitude value voltage of the present invention causes a problem.
【図14】本発明の大振幅値電圧の対策を行う1例を示
す図。FIG. 14 is a diagram showing an example of a countermeasure against a large amplitude value voltage according to the present invention.
【図15】本発明の大振幅値電圧の対策を行う他の1例
を示す図。FIG. 15 is a diagram showing another example of the countermeasure for the large amplitude value voltage according to the present invention.
【図16】液晶表示装置に入力される信号のタイミング
図。FIG. 16 is a timing chart of signals input to a liquid crystal display device.
【図17】表示データ制御回路の1実施例のブロック
図。FIG. 17 is a block diagram of an embodiment of a display data control circuit.
【図18】メモリリードタイミングのタイミング図。FIG. 18 is a timing diagram of memory read timing.
【図19】X駆動回路の1実施例のブロック図。FIG. 19 is a block diagram of an embodiment of an X drive circuit.
【図20】表示データの流れを示すタイミング図。FIG. 20 is a timing chart showing the flow of display data.
【図21】Y駆動回路の動作のタイミング図。FIG. 21 is a timing chart of the operation of the Y drive circuit.
【図22】Y駆動回路の1実施例のブロック図。FIG. 22 is a block diagram of an embodiment of a Y drive circuit.
100…液晶パネル、101…X駆動回路、102…Y
駆動回路、103…電圧生成回路、104…タイミング
信号生成回路、105…表示データ制御回路、201…
垂直同期信号の入力端子、202…水平同期信号の入力
端子、203…データ信号の入力端子、204…表示デ
ータの入力端子、301…電圧生成回路タイミングバ
ス、302…Y駆動回路タイミングバス、303…X駆
動回路タイミングバス、304…表示データタイミング
バス、305…Xデータ、306…X電圧、307…Y
電圧、308…シリアル/パラレル手段、309…パラ
レル表示データ、310…メモリ手段A、311…メモ
リAa、312…メモリAb、313…メモリ手段B、
314…メモリBa、315…メモリBb、316…デ
ータAa、317…データAb、318…データBa、
319…データBb、320…データセレクタ、321
…SPクロックバス、322…ビット信号、323…A
Bリード信号、324…メモリ制御信号生成手段、32
5…はメモリリードライト信号バス、326…データラ
ッチ手段、327…水平データラッチ手段、328…レ
ベルシフト手段、329…電圧選択手段、330…シフ
ト回路手段、331…Yレベルシフト手段、332…Y
電圧選択手段。100 ... Liquid crystal panel, 101 ... X drive circuit, 102 ... Y
Drive circuit, 103 ... Voltage generation circuit, 104 ... Timing signal generation circuit, 105 ... Display data control circuit, 201 ...
Vertical sync signal input terminal, 202 ... Horizontal sync signal input terminal, 203 ... Data signal input terminal, 204 ... Display data input terminal, 301 ... Voltage generation circuit timing bus, 302 ... Y drive circuit timing bus, 303 ... X drive circuit timing bus, 304 ... Display data timing bus, 305 ... X data, 306 ... X voltage, 307 ... Y
Voltage, 308 ... Serial / parallel means, 309 ... Parallel display data, 310 ... Memory means A, 311 ... Memory Aa, 312 ... Memory Ab, 313 ... Memory means B,
314 ... Memory Ba, 315 ... Memory Bb, 316 ... Data Aa, 317 ... Data Ab, 318 ... Data Ba,
319 ... Data Bb, 320 ... Data selector, 321
... SP clock bus, 322 ... Bit signal, 323 ... A
B read signal, 324 ... Memory control signal generating means, 32
5 ... Memory read / write signal bus, 326 ... Data latch means, 327 ... Horizontal data latch means, 328 ... Level shift means, 329 ... Voltage selection means, 330 ... Shift circuit means, 331 ... Y level shift means, 332 ... Y
Voltage selection means.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西谷 茂之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内 (72)発明者 田中 紀夫 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内 (72)発明者 佐野 耕一 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shigeyuki Nishitani 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Inside the Hitachi, Ltd. Microelectronics Equipment Development Laboratory (72) Inventor Norio Tanaka Totsuka-ku, Yokohama-shi, Kanagawa 292 Yoshida-cho, Hitachi, Ltd., Microelectronics Equipment Development Laboratory (72) Inventor, Koichi Sano, 1099, Ozenji, Aso-ku, Kawasaki-shi, Kanagawa Hitachi, Ltd. System Development Laboratory
Claims (19)
成し 2)縦と横の電線にそれぞれ電圧を印加してマトリクス
交点に電位差を形成し、 3)印加する電圧実効値に応じて 3−1)光の透過率、 3−2)光の反射率、 3−3)光の偏向度、 3−4)光の色まで含めた透過率、反射率、偏向度のス
ペクトル分布、 の4組のうち少なくともいづれか1組の物理定数が変化
する物質を用い、 4)上記マトリクス交点の電位差を上記物質に印加し、 上記マトリクス交点の電位差に応じて上記物質の物理定
数の変化を起こさせる表示装置において、 5)表示する階調を、nビットの表示データに基づき与
え、 6)上記階調表示ビット数nに対応して、 6−1)1フレーム期間をn等分に分割し、 または 6−2)1水平期間をn等分に分割し、 または、 6−3)1フレーム期間内で時間的に入れ替えを行った
場合に上記n等分したものと同等になる時間分割を行
い、 7)各表示ビットの表示データに基づいて、 上記マトリクスに与える電圧をコントロールすることを
特徴とする表示装置の駆動方法。1. A matrix is formed by arranging electric wires vertically and horizontally. 2) A voltage is applied to each of the electric wires vertically and horizontally to form a potential difference at a matrix intersection, and 3) according to an effective value of an applied voltage. 3-1) transmittance of light, 3-2) reflectance of light, 3-3) degree of deflection of light, 3-4) spectral distribution of transmittance including reflectance of light, reflectance, degree of deflection, 4) at least one of the four sets of substances whose physical constants change is used, 4) the potential difference at the matrix intersection is applied to the substance, and the physical constant of the substance changes according to the potential difference at the matrix intersection. In the display device, 5) the gradation to be displayed is given based on n-bit display data, and 6) corresponding to the gradation display bit number n, 6-1) one frame period is divided into n equal parts. , Or 6-2) divide one horizontal period into n equal parts Or 6-3) performing time division that is equivalent to the above-described n equal divisions when the time is replaced within one frame period, and 7) based on the display data of each display bit, in the matrix described above. A method for driving a display device, which is characterized by controlling an applied voltage.
る電圧の具体的な電圧波形を、下記の式に基づいて決定
する請求項1項の表示装置の駆動方法。 ただし、 i、jは上記マトリクスの順番、 kは表示データの濃度階調を表現するビットの順位、 tは着目する表示ビットごとにカウントする時間、 Y(j,k,t)はj番目のY駆動回路がkビット目の時刻t
で発生する電圧波形で、上記マトリクスのj行目に印加
する電圧波形、 X(i,k,t)はi番目のX駆動回路がkビット目の時刻t
で発生する電圧波形で、上記マトリクスのi行目に印加
する電圧波形、 a(k)、b(k)はkビット目に応じたパラメータ、 I(i,j,k)は表示データに基づく値で、上記マトリクス
のi行、j列に、kビット目の濃度を持たせる場合に−
1、濃度を持たせない場合に1、 φ(j,k,t)はノルムが一定の直交関数、すなわち、 ∫dtφ(i,k,t)φ(j,k,t)=0 i≠j ∫dtφ(i,k,t)φ(j,k,t)=const(定数) i=j ただし、積分範囲は、1フレーム期間内において、着目
するビットに割り当てられた時間全体にわたる。2. The method for driving a display device according to claim 1, wherein in 7), a specific voltage waveform of the voltage applied to the matrix is determined based on the following equation. However, i and j are the order of the above matrix, k is the order of the bits expressing the density gradation of the display data, t is the time to count for each display bit of interest, and Y (j, k, t) is the j-th When the Y drive circuit is at the time t of the kth bit
Is a voltage waveform applied to the j-th row of the above matrix, X (i, k, t) is the voltage waveform at the k-th time t of the i-th X drive circuit.
Is a voltage waveform applied to the i-th row of the above matrix, a (k), b (k) are parameters according to the k-th bit, and I (i, j, k) is based on the display data. When the density of the k-th bit is given to the i-th row and the j-th column of the above matrix,
1, when no density is given, φ (j, k, t) is an orthogonal function with a constant norm, that is, ∫dt φ (i, k, t) φ (j, k, t) = 0 i ≠ j ∫dt φ (i, k, t) φ (j, k, t) = const (constant) i = j However, the integration range covers the entire time allocated to the bit of interest within one frame period.
(k)とb(k)の積の値が所望の値となるようにする請求項
2項の表示装置の駆動方法。3. The values of the parameters a (k) and b (k) in the above equation are a
3. The method for driving a display device according to claim 2, wherein the value of the product of (k) and b (k) is set to a desired value.
記の値にする請求項3項の表示装置の駆動方法。 記. a(k)・b(k)=const2/2**(k-1) ただし、 const2は任意の定数であり、 2**(k-1)は2の(k-1)乗を意味し、kは濃度階調を
表現するkビット目を意味する。4. The method for driving a display device according to claim 3, wherein the product of the parameters a (k) and b (k) in the above equation is set to the following value. Record. a (k) * b (k) = const2 / 2 ** (k-1) where const2 is an arbitrary constant and 2 ** (k-1) means 2 to the power of (k-1). , K means the k-th bit expressing the density gradation.
を、 1フレーム期間中の電圧実効値のダイナミックレンジを
最も大きくする比率または、 実用上、上記最大ダイナミックレンジを与えるものに近
い比率にする請求項3項または4項の表示装置の駆動方
法。5. A ratio of the values of the parameters a (k) and b (k) that maximizes the dynamic range of the effective voltage value in one frame period, or in practice gives the maximum dynamic range. 5. The method for driving a display device according to claim 3, wherein the ratio is close to that of the display device.
成し 2)縦と横の電線にそれぞれ電圧を印加してマトリクス
交点に電位差を形成し、 3)印加する電圧実効値に応じて 3−1)光の透過率、 3−2)光の反射率、 3−3)光の偏向度、 3−4)光の色まで含めた透過率、反射率、偏向度のス
ペクトル分布、 の4組のうち少なくともいづれか1組の物理定数が変化
する物質を用い、 4)上記マトリクス交点の電位差を上記物質に印加し、 上記マトリクス交点の電位差に応じて上記物質の物理定
数の変化を起こさせる表示装置において、 5)表示する階調をnビットの表示データに基づき与
え、 6)時間を分割して独立した区間を設けるために、 6−1)1フレーム期間をn等分に分割し、 または 6−2)1水平期間をn等分に分割し、 または、 6−3)1フレーム期間内で時間的に入れ替えを行った
場合に上記n等分したものと同等になる時間分割を行
い、 6−4)上記n個の時間分割区間とその区間を駆動する
際に用いる駆動用のビット列とを対応させ、 6−5)上記n個の時間分割区間ごとに上記マトリクス
に印加する電圧値を決めて、上記n個の区間毎にそれぞ
れの電圧実効値を持たせ、 6−6)上記n個の区間の作る電圧実効値の組あわせ
が、上記表示データに基づいた所望の表示輝度を実現す
るように上記印加電圧値を選び、 6−7)上記組み合わせた電圧実効値の値の順位から、
上記表示データと上記駆動用のビット列とを対応づけ、 6−8)上記表示データから、上記駆動用のビット列を
上記対応づけに基づいて作り、 7)上記駆動用のビット列に基づいて、 上記マトリクスに与える電圧をコントロールすることを
特徴とする表示装置の駆動方法。6. A matrix is formed by arranging electric wires vertically and horizontally. 2) A voltage is applied to the electric wires vertically and horizontally to form a potential difference at a matrix intersection, and 3) according to an effective value of the applied voltage. 3-1) transmittance of light, 3-2) reflectance of light, 3-3) degree of deflection of light, 3-4) spectral distribution of transmittance including reflectance of light, reflectance, degree of deflection, 4) at least one of the four sets of substances whose physical constants change is used, 4) the potential difference at the matrix intersection is applied to the substance, and the physical constant of the substance changes according to the potential difference at the matrix intersection. In the display device, 5) gives a gradation to be displayed based on n-bit display data, and 6) divides one time period into n equal parts in order to divide the time to provide independent sections. , Or 6-2) Divide one horizontal period into n equal parts Or 6-3) performs time division that is equivalent to the above n equal divisions when the time is replaced within one frame period, and 6-4) sets the above n time division sections. 6-5) A voltage value to be applied to the matrix is determined for each of the n time division intervals, and each of the n bit intervals is associated with a driving bit string used when driving the interval. 6-6) The applied voltage value is selected so that the combination of the voltage effective values created by the n sections can realize the desired display brightness based on the display data. 7) From the order of the value of the combined voltage effective value,
The display data and the driving bit string are associated with each other, 6-8) the driving bit string is created from the display data based on the association, and 7) the matrix is based on the driving bit string. A method for driving a display device, comprising controlling a voltage applied to the display device.
成し 2)縦と横の電線にそれぞれ電圧を印加してマトリクス
交点に電位差を形成し、 3)印加する電圧実効値に応じて 3−1)光の透過率、 3−2)光の反射率、 3−3)光の偏向度、 3−4)光の色まで含めた透過率、反射率、偏向度のス
ペクトル分布、 の4組のうち少なくともいづれか1組の物理定数が変化
する物質を用い、 4)上記マトリクス交点の電位差を上記物質に印加し、 上記マトリクス交点の電位差に応じて上記物質の上記物
理定数の変化を起こさせる表示装置において、 5)表示する階調を、nビットの表示データに基づき与
え、 6)時間を分割して独立した区間を設けるために、 6−1)1フレーム期間をnよりも大きい数qで等分に
分割し、 または 6−2)1水平期間をq等分に分割し、 または、 6−3)1フレーム期間内で時間的に入れ替えを行った
場合に上記q等分したものと同等になる時間分割を行
い、 6−4)上記q個の時間分割区間とその区間を駆動する
際に用いる駆動用のビット列とを対応させ、 6−5)上記q個の時間分割区間ごとに上記マトリクス
に印加する電圧値を決めて、上記n個の区間毎にそれぞ
れの電圧実効値を持たせ、 6−6)上記q個の区間の作る電圧実効値の組あわせ
が、上記表示データに基づいた所望の表示輝度を実現す
るように上記印加電圧値を選び、 6−7)上記組み合わせた電圧実効値の値の順位から、
上記表示データと上記駆動用のビット列とを対応づけ、 6−8)上記表示データから、上記駆動用のビット列を
上記対応づけに基づいて作り、 7)上記駆動用のビット列に基づいて、 上記マトリクスに与える電圧をコントロールすることを
特徴とする表示装置の駆動方法。7. A matrix is formed by arranging electric wires vertically and horizontally. 2) A voltage is applied to each of the electric wires vertically and horizontally to form a potential difference at a matrix intersection, and 3) according to an effective value of the applied voltage. 3-1) transmittance of light, 3-2) reflectance of light, 3-3) degree of deflection of light, 3-4) spectral distribution of transmittance including reflectance of light, reflectance, degree of deflection, Using at least one of the four sets of substances whose physical constants change, 4) applying a potential difference at the matrix intersection to the substance, and changing the physical constant of the substance according to the potential difference at the matrix intersection. In a display device to be awakened, 5) a gradation to be displayed is given based on n-bit display data, and 6) a time period is divided to provide an independent section. 6-1) One frame period is larger than n. Divide into several equal parts, or 6- ) 1 horizontal period is divided into q equal parts, or 6-3) When the time is replaced within one frame period, the time division becomes equal to the q equal parts mentioned above, 6-4 ) Corresponding the q number of time division sections with a driving bit string used when driving the section, 6-5) deciding a voltage value to be applied to the matrix for each of the q number of time division sections, Each of the n sections has its own voltage effective value, and 6-6) so that the combination of the voltage effective values made by the q sections realizes a desired display brightness based on the display data. 6-7) From the order of the value of the combined voltage effective value,
The display data and the driving bit string are associated with each other, 6-8) the driving bit string is created from the display data based on the association, and 7) the matrix is based on the driving bit string. A method for driving a display device, comprising controlling a voltage applied to the display device.
近い次善の値にする請求項7項の表示装置の駆動方法。8. The method for driving a display device according to claim 7, wherein the value of q is set to a value closest to n or a suboptimal value close to n.
成し 2)縦と横の電線にそれぞれ電圧を印加してマトリクス
交点に電位差を形成し、 3)印加する電圧実効値に応じて 3−1)光の透過率、 3−2)光の反射率、 3−3)光の偏向度、 3−4)光の色まで含めた透過率、反射率、偏向度のス
ペクトル分布、 の4組のうち少なくともいづれか1組の物理定数が変化
する物質を用い、 4)上記マトリクス交点の電位差を上記物質に印加し、 上記マトリクス交点の電位差に応じて上記物質の上記物
理定数の変化を起こさせる表示装置において、 5)表示する階調を、nビットの表示データに基づき与
え、 6)上記階調表示ビットnに対応して、 6−1)1フレーム期間をn個の区間に分割し、 または 6−2)1水平期間をn個の区間に分割し、 または、 6−3)1フレーム期間内で時間的に入れ替えを行った
場合に上記n個の区間に分割したのと同等になる時間分
割を行い、 7)各表示ビットの表示データに基づいて、 上記マトリクスに与える電圧を下記の式に基づいて決定
することを特徴とする表示装置の駆動方法。 ただし、 i、jは上記マトリクスの順番、 kは表示データの濃度階調を表現するビットの順位、 tは着目する表示ビットごとにカウントする時間、 Y(j,k,t)はj番目のY駆動回路がkビット目の時刻t
で発生する電圧波形で、上記マトリクスのj行目に印加
する電圧波形、 X(i,k,t)は、i番目のX駆動回路がkビット目の時刻
tで発生する電圧波形で、上記マトリクスのi行目に印
加する電圧波形、 a(k)、b(k)は少なくといずれか1つがkに依存したパ
ラメータ値、 I(i,j,k)は、表示データに基づく値で、上記マトリク
スのi行、j列に、kビット目の濃度を持たせる場合に
−1、濃度を持たせない場合に1、 φ(j,k,t)はノルムが一定の直交関数、すなわち、 ∫dtφ(i,k,t)φ(j,k,t)=0 i≠j ∫dtφ(i,k,t)φ(j,k,t)=const(定数) i=j ただし、積分範囲は、1フレーム期間内において、着目
するビットに割り当てられた時間全体にわたる。9. A matrix is formed by arranging electric wires vertically and horizontally. 2) A voltage is applied to each of the electric wires vertically and horizontally to form a potential difference at a matrix intersection, and 3) according to an effective value of the applied voltage. 3-1) transmittance of light, 3-2) reflectance of light, 3-3) degree of deflection of light, 3-4) spectral distribution of transmittance including reflectance of light, reflectance, degree of deflection, Using at least one of the four sets of substances whose physical constants change, 4) applying a potential difference at the matrix intersection to the substance, and changing the physical constant of the substance according to the potential difference at the matrix intersection. In the display device to be raised, 5) the gradation to be displayed is given based on n-bit display data, and 6) corresponding to the gradation display bit n, 6-1) one frame period is divided into n sections. Or 6-2) One horizontal period is divided into n sections Or 6-3) perform time division that is equivalent to division into the above n sections when the time is replaced within one frame period, and 7) display data of each display bit. A method for driving a display device, characterized in that the voltage applied to the matrix is determined based on the following equation. However, i and j are the order of the above matrix, k is the order of the bits expressing the density gradation of the display data, t is the time to count for each display bit of interest, and Y (j, k, t) is the j-th When the Y drive circuit is at the time t of the kth bit
Is a voltage waveform applied to the j-th row of the above matrix, and X (i, k, t) is a voltage waveform generated at the k-th time t by the i-th X drive circuit. The voltage waveform applied to the i-th row of the matrix, a (k) and b (k) are at least one of the parameter values depending on k, and I (i, j, k) is a value based on the display data. , −1 when the i-th row and the j-th column of the above matrix have the density of the k-th bit, 1 when they do not have the density, φ (j, k, t) is an orthogonal function with a constant norm, that is, , ∫dtφ (i, k, t) φ (j, k, t) = 0 i ≠ j ∫dtφ (i, k, t) φ (j, k, t) = const (constant) i = j The integration range covers the entire time assigned to the bit of interest within one frame period.
きない場合、印加可能な電圧値に抑えた分だけ印加時間
を長く取るように、上記時間分割の時間間隔と印加電圧
値の設定を行なう請求項9項の表示装置の駆動方法。10. When the applied voltage cannot be applied beyond the allowable range, the time interval of the time division and the applied voltage value are set so that the application time is extended by the amount of the applied voltage value. A method for driving a display device according to claim 9.
形成し 2)縦と横の電線にそれぞれ電圧を印加してマトリクス
交点に電位差を形成し、 3)印加する電圧実効値に応じて 3−1)光の透過率、 3−2)光の反射率、 3−3)光の偏向度、 3−4)光の色まで含めた透過率、反射率、偏向度のス
ペクトル分布、 の4組のうち少なくともいづれか1組の物理定数が変化
する物質を用い、 4)上記マトリクス交点の電位差を上記物質に印加し、 上記マトリクス交点の電位差に応じて上記物質の上記物
理定数の変化を起こさせる表示装置において、 5)表示する階調を、nビットの表示データに基づき与
え、 6)時間を分割して独立した区間を設けるために、 6−1)1フレーム期間をn以上の数rで分割し、 または 6−2)1水平期間をrで分割し、 または、 6−3)1フレーム期間内で時間的に入れ替えを行った
場合に上記rで分割したものと同等になる時間分割を行
い、 7)表示データに基づいて、上記マトリクスに与える電
圧を下記のようにすることを特徴とする表示装置の駆動
方法。 ただし、 i、jは上記マトリクスの順番、 gは時間をr分割した区間につけた順序で、1以上r以
下の整数、 tは着目する分割区間ごとにカウントする時間、 Y(j,g,t)はj番目のY駆動回路がg番目の時刻tで発
生する電圧波形で、上記マトリクスのj行目に印加する
電圧波形、 X(i,g,t)はi番目のX駆動回路がg番目の時刻tで発
生する電圧波形で、上記マトリクスのi行目に印加する
電圧波形、 a(g)、b(g)は少なくといずれか1つがgに依存したパ
ラメータ値、 J(i,j,g)は上記マトリクスのi行、j列の表示データ
に基づく値で、g番目の時間分割区間でi行、j列のマ
トリクス交点上に高い電圧実効値を持たせる場合に−
1、低い電圧実効値を持たせる場合に1、 φ(j,g,t)は、ノルムが一定の直交関数である。すなわ
ち、 ∫dtφ(i,g,t)φ(j,g,t)=0 i≠j ∫dtφ(i,g,t)φ(j,g,t)=const(定数) i=j ただし、積分範囲は、1フレーム期間内において、着目
するg番目の時間分割区間の全体にわたる。11. A matrix is formed by arranging electric wires vertically and horizontally. 2) A voltage is applied to each of the electric wires vertically and horizontally to form a potential difference at a matrix intersection, and 3) according to an effective value of the applied voltage. 3-1) transmittance of light, 3-2) reflectance of light, 3-3) degree of deflection of light, 3-4) spectral distribution of transmittance including reflectance of light, reflectance, degree of deflection, Using at least one of the four sets of substances whose physical constants change, 4) applying a potential difference at the matrix intersection to the substance, and changing the physical constant of the substance according to the potential difference at the matrix intersection. In a display device to be awakened, 5) a gradation to be displayed is given based on n-bit display data, and 6) a time period is divided to provide an independent section. 6-1) One frame period is a number of n or more. Divide by r, or 6-2) 1 horizontal Or 6-3) perform time division that is equivalent to the division performed in r above when 6-3) temporal replacement is performed within one frame period, and 7) based on the display data, A method for driving a display device, wherein the voltage applied to the matrix is as follows. Where i and j are the order of the above matrix, g is the order of time division into r divisions, and is an integer from 1 to r, t is the time to be counted for each division division of interest, and Y (j, g, t ) Is a voltage waveform generated by the j-th Y drive circuit at the g-th time t, and is a voltage waveform applied to the j-th row of the above matrix, and X (i, g, t) is a voltage waveform generated by the i-th X drive circuit. In the voltage waveform generated at the th time t, the voltage waveform applied to the i-th row of the matrix, a (g), b (g) is at least one of the parameter values depending on g, J (i, j, g) is a value based on the display data of the i-th row and the j-th column of the above matrix, and when a high voltage effective value is given to the matrix intersection of the i-th row and the j-th column in the g-th time division section,
1. When giving a low voltage effective value, 1. φ (j, g, t) is an orthogonal function with a constant norm. That is, ∫dtφ (i, g, t) φ (j, g, t) = 0 i ≠ j ∫dtφ (i, g, t) φ (j, g, t) = const (constant) i = j , The integration range covers the entire g-th time division section of interest within one frame period.
うに時間間隔と印加電圧値の設定を行なう請求項11項
の表示装置の駆動方法。12. The method of driving a display device according to claim 11, wherein the time interval and the applied voltage value are set so that the time division is as evenly divided as possible.
きない場合、印加可能な電圧値に抑えた分だけ印加時間
を長く取るように、上記時間分割の時間間隔と印加電圧
値の設定を行なう請求項11項の表示装置の駆動方法。13. When the applied voltage cannot be applied beyond an allowable range, the time division of the time division and the applied voltage value are set so that the application time is extended as much as the applied voltage value is suppressed. A method of driving a display device according to claim 11.
項の表示装置の駆動方法。14. A liquid crystal is used as the substance.
Driving method of the display device of paragraph.
るマトリクスパネルと、表示情報に従い、該列電極に電
圧を印加する列ドライバと、該行電極に走査電圧を印加
する行ドライバとで構成され、該行電極と該列電極の交
点のドットを該行電極と該列電極に印加されるそれぞれ
の電圧波形の電圧差の実効値に基づいて該ドットの表示
状態を制御するマトリクス型表示装置において、階調情
報を含む表示情報を各階調情報ごとに分割して該列ドラ
イバに与え、該分割した期間ごとに、該列ドライバーと
該行ドライバーのうちの少なくともどちらか一方の出力
電圧レベルを異ならせたことを特徴とする表示装置の駆
動方法。15. A matrix panel comprising N row electrodes and M column electrodes, a column driver for applying a voltage to the column electrodes according to display information, and a row for applying a scanning voltage to the row electrodes. And a dot at the intersection of the row electrode and the column electrode for controlling the display state of the dot based on the effective value of the voltage difference between the voltage waveforms applied to the row electrode and the column electrode. In a matrix display device, display information including gradation information is divided for each gradation information and given to the column driver, and at least one of the column driver and the row driver is divided for each divided period. A method of driving a display device, wherein the output voltage levels are different.
ならせる対象を該行ドライバのみとした請求項15項の
表示装置の駆動方法。16. The method for driving a display device according to claim 15, wherein the row driver is the only target of which the output voltage level is changed for each divided period.
リから各階調情報毎にデータを読みだし、該列ドライバ
に与える請求項15項の表示装置の駆動方法。17. The method of driving a display device according to claim 15, wherein the display information is stored in a memory, data is read from the memory for each gradation information, and the read data is given to the column driver.
リから表示情報を読みだし、該列ドライバに与えるデー
タを演算して、該列ドライバに演算後の該データを与え
る請求項15項の表示装置の駆動方法。18. The method according to claim 15, wherein the display information is stored in a memory, the display information is read from the memory, data to be given to the column driver is calculated, and the data after the calculation is given to the column driver. Driving method of display device.
変化する物質をマトリックス状に配置した表示装置の駆
動方法において、該表示装置の階調を示すnビットデー
タに対応して、該表示装置の走査単位時間のほぼ1/n
に相当する時間毎に、前記nビットデータの各ビットが
示す輝度に対応して前記印加圧を制御することを特徴す
る表示装置の駆動方法。19. A method for driving a display device in which substances whose optical characteristics change in accordance with an effective value of an applied voltage are arranged in a matrix, the method corresponding to n-bit data indicating a gray scale of the display device. Almost 1 / n of the scanning unit time of the display device
The driving method of the display device, wherein the applied pressure is controlled according to the brightness indicated by each bit of the n-bit data every time period corresponding to.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17959193A JPH06230752A (en) | 1992-09-14 | 1993-07-21 | Driving method for display device |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24451192 | 1992-09-14 | ||
JP4-326434 | 1992-12-07 | ||
JP32643492 | 1992-12-07 | ||
JP4-244511 | 1992-12-07 | ||
JP17959193A JPH06230752A (en) | 1992-09-14 | 1993-07-21 | Driving method for display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06230752A true JPH06230752A (en) | 1994-08-19 |
Family
ID=27324743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17959193A Pending JPH06230752A (en) | 1992-09-14 | 1993-07-21 | Driving method for display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06230752A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6094243A (en) * | 1996-03-26 | 2000-07-25 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for driving the same |
JP2005524860A (en) * | 2002-04-18 | 2005-08-18 | ジェーピーエス グループ ホールディングス,リミテッド | Low power LCD with gradation drive system |
EP2434020A2 (en) | 2004-01-22 | 2012-03-28 | Dnavec Research Inc. | Method of producing minus strand RNA virus vector with the use of hybrid promoter containing cytomegalovirus enhancer and avian beta-actin promoter |
-
1993
- 1993-07-21 JP JP17959193A patent/JPH06230752A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6094243A (en) * | 1996-03-26 | 2000-07-25 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for driving the same |
US6229583B1 (en) | 1996-03-26 | 2001-05-08 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for driving the same |
JP2005524860A (en) * | 2002-04-18 | 2005-08-18 | ジェーピーエス グループ ホールディングス,リミテッド | Low power LCD with gradation drive system |
EP2434020A2 (en) | 2004-01-22 | 2012-03-28 | Dnavec Research Inc. | Method of producing minus strand RNA virus vector with the use of hybrid promoter containing cytomegalovirus enhancer and avian beta-actin promoter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100246150B1 (en) | Liquid crystal display device and method for driving the same | |
US7391398B2 (en) | Method and apparatus for displaying halftone in a liquid crystal display | |
KR100965571B1 (en) | Liquid Crystal Display Device and Method of Driving The Same | |
KR100293309B1 (en) | Method of driving liquid crystal panel | |
EP1467346A2 (en) | Liquid crystal display and driving method thereof | |
KR101232161B1 (en) | Apparatus and method for driving liquid crystal display device | |
EP0581255B1 (en) | A method of driving display element and its driving device | |
KR20060017277A (en) | Display device and a driving apparatus thereof and method driving thereof | |
JPH0689082A (en) | Addressing method and device | |
JP3335560B2 (en) | Liquid crystal display device and driving method of liquid crystal display device | |
KR20070069304A (en) | Apparatus and method for driving of liquid crystal display device | |
KR20060128450A (en) | Display device and driving apparatus thereof | |
KR100229616B1 (en) | Multi-gray processing device | |
KR100288037B1 (en) | Method of driving display device | |
KR101517392B1 (en) | Display device and method for driving the same | |
CN100456350C (en) | Image processing method, display device and its driving method | |
JPH06230752A (en) | Driving method for display device | |
JPH09106267A (en) | Liquid crystal display device and driving method therefor | |
JP3357173B2 (en) | Driving method of image display device | |
JPH08160392A (en) | Liquid crystal display device | |
JP3555980B2 (en) | Column signal forming method for liquid crystal display device | |
JP2003084717A (en) | Driving voltage pulse controller, gradation signal processor, gradation controller, and image display device | |
JP2978515B2 (en) | Liquid crystal display | |
KR100976560B1 (en) | Liquid crystal display device and method of driving the same | |
KR20200145801A (en) | Display device and driving method thereof |