JPH06230416A - Active matrix display device - Google Patents

Active matrix display device

Info

Publication number
JPH06230416A
JPH06230416A JP1907593A JP1907593A JPH06230416A JP H06230416 A JPH06230416 A JP H06230416A JP 1907593 A JP1907593 A JP 1907593A JP 1907593 A JP1907593 A JP 1907593A JP H06230416 A JPH06230416 A JP H06230416A
Authority
JP
Japan
Prior art keywords
electrode
active matrix
display device
pixel
additional capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1907593A
Other languages
Japanese (ja)
Other versions
JP2894911B2 (en
Inventor
Toshiaki Fujiwara
敏昭 藤原
Mutsumi Nakajima
睦 中島
Yutaka Fujiki
裕 藤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1907593A priority Critical patent/JP2894911B2/en
Publication of JPH06230416A publication Critical patent/JPH06230416A/en
Application granted granted Critical
Publication of JP2894911B2 publication Critical patent/JP2894911B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To provide the active matrix display device capable of easily and exactly correcting the display defects of pixels and the automating a display inspection stage. CONSTITUTION:Pixel electrodes 15 are divided to additive capacity regions 15b and non-additive capacity regions 15a. Both regions 15b, 15a are connected by conductive parts 15c. Markers 50 of, for example, titanium (Ti), etc., are provided near the conductive parts 15c. The conductive part 15c is cut by, for example, a laser beam to separate both regions 15b, 15a with the marker 50 as an earmark in the state of operating the display device if the pixel defect arises in the additive capacity region 15b. The driving of the non-additive capacity region 15a of the pixel electrode 15 only by the scanning line 2 and signal line 4 is possible.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、薄膜トランジスターを
表示絵素のスイッチング素子として用いた表示素子に関
し、特に、携帯用ワードプロセッサーおよびパーソナル
コンピューター等の端末表示装置に利用されるアクティ
ブマトリクス表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display element using a thin film transistor as a switching element for a display pixel, and more particularly to an active matrix display device used for a terminal display device such as a portable word processor and a personal computer.

【0002】[0002]

【従来の技術】マトリクス型の表示装置においては、マ
トリクス状に配列された表示絵素を選択することによっ
て画面上に表示パターンが形成される。表示絵素の選択
方式としては、個々の絵素を独立した絵素電極で配列
し、各絵素電極に接続されたスイッチング素子を介して
絵素電極を選択駆動するアクティブマトリクス方式が知
られている。アクティブマトリクス方式は高コントラス
トの表示が可能なので、液晶テレビジョン、ワードプロ
セッサ、コンピュータ等の表示装置に実用化されてい
る。
2. Description of the Related Art In a matrix type display device, a display pattern is formed on a screen by selecting display picture elements arranged in a matrix. As a display pixel selection method, an active matrix method is known in which individual picture elements are arranged by independent picture element electrodes, and the picture element electrodes are selectively driven through switching elements connected to the respective picture element electrodes. There is. The active matrix system is capable of high-contrast display, and has been put to practical use in display devices such as liquid crystal televisions, word processors, and computers.

【0003】[0003]

【従来の技術】図4および図5に従来のアクティブマト
リクス型表示装置を構成するアクティブマトリクス基板
の一例を示す。
2. Description of the Related Art FIGS. 4 and 5 show an example of an active matrix substrate constituting a conventional active matrix type display device.

【0004】このアクティブマトリクス基板30はベー
スとなるガラス基板1上に複数の走査線2、2…が互い
に平行に配設され、これらの走査線2、2…と直交する
方向に複数の信号線4、4…が配設されている。
In this active matrix substrate 30, a plurality of scanning lines 2, 2, ... Are arranged in parallel with each other on a glass substrate 1 serving as a base, and a plurality of signal lines are arranged in a direction orthogonal to these scanning lines 2, 2 ,. 4, 4, ... Are arranged.

【0005】各走査線2と各信号線4との交差部付近
で、走査線2からはこの走査線2に直交する方向にゲー
ト電極3が分岐している。また、ゲート電極3の上方で
このゲート電極3に交差してスイッチング素子としての
薄膜トランジスタ20(以下、TFT20と略称する)
が形成されている。このTFT20の形成位置では、上
記信号線4からソース電極5が信号線4に直交する方向
に分岐し、上記TFT20の一部を構成している。
Near the intersection of each scanning line 2 and each signal line 4, a gate electrode 3 is branched from the scanning line 2 in a direction orthogonal to the scanning line 2. Further, above the gate electrode 3, the thin film transistor 20 as a switching element intersecting the gate electrode 3 (hereinafter abbreviated as TFT 20) is provided.
Are formed. At the position where the TFT 20 is formed, the source electrode 5 branches off from the signal line 4 in a direction orthogonal to the signal line 4 to form a part of the TFT 20.

【0006】この隣合う2本の信号線4、4同士と隣合
う2本の走査線2、2同士とが囲む領域のそれぞれに
は、この領域のTFT20形成部分を除いた領域をほぼ
埋める形で絵素電極15が形成されている。TFT20
の絵素電極15側にはTFT20の上にドレイン電極1
4の一端が重畳している。このドレイン電極14を絵素
電極15の張り出し部が覆い、ドレイン電極14を介し
て絵素電極15とTFT20とが電気的に接続されてい
る。
In each of the regions surrounded by the two adjacent signal lines 4 and 4 and the adjacent two scanning lines 2 and 2, the region except the TFT 20 forming portion of this region is substantially filled. The picture element electrode 15 is formed. TFT 20
The drain electrode 1 on the TFT 20 on the pixel electrode 15 side of
One end of 4 overlaps. The protruding portion of the picture element electrode 15 covers the drain electrode 14, and the picture element electrode 15 and the TFT 20 are electrically connected via the drain electrode 14.

【0007】また、各領域を形作る両走査線2、2の
内、TFT20が接続された走査線2とは反対側の走査
線2の該当領域の側には、この走査線2に近接し、この
走査線2に平行して付加容量電極16が配設されてい
る。この付加容量電極16の上には該当領域の絵素電極
15が張り出し、この付加容量電極16と絵素電極15
の張り出し部との間に絶縁膜(図示せず)を挟んで付加
容量を形成している。
Of the scanning lines 2 and 2 forming each area, the scanning line 2 on the opposite side of the scanning line 2 to which the TFT 20 is connected is adjacent to the scanning line 2, An additional capacitance electrode 16 is arranged in parallel with the scanning line 2. The picture element electrode 15 in the corresponding region extends over the additional capacitance electrode 16, and the additional capacitance electrode 16 and the picture element electrode 15
An additional film is formed by sandwiching an insulating film (not shown) between the additional capacitor and the overhang portion.

【0008】図4は、図3のB−B’線による断面であ
る。図4に従い、このアクティブマトリクス基板30の
TFT20を含んだ部分の構造を説明する。ベースとな
るガラス基板1上にはゲート電極3が形成されている。
このゲート電極3を覆って酸化絶縁膜6が形成されてい
る。この酸化絶縁膜6で覆われたゲート電極3を覆って
基板表面全体にゲート絶縁膜7が形成されている。ゲー
ト絶縁膜7はゲート電極3を覆う部分が上方へ突出して
おり、ゲート電極3の各側面に沿って傾斜している。
FIG. 4 is a cross section taken along the line BB 'of FIG. The structure of a portion of the active matrix substrate 30 including the TFT 20 will be described with reference to FIG. A gate electrode 3 is formed on a glass substrate 1 that serves as a base.
An oxide insulating film 6 is formed so as to cover the gate electrode 3. A gate insulating film 7 is formed on the entire surface of the substrate so as to cover the gate electrode 3 covered with the oxide insulating film 6. A portion of the gate insulating film 7 that covers the gate electrode 3 projects upward and is inclined along each side surface of the gate electrode 3.

【0009】このゲート絶縁膜7の上に接して、ゲート
電極3に交差する形で半導体層8がパターン形成されて
いる。この半導体層8の中央部はTFT20の半導体層
となる。この半導体層8の中央部の両側部の一方の側が
半導体層のソース10であり、もう一方の側が半導体層
のドレイン11である。半導体層のソース10はTFT
のソース12で覆われている。また、半導体層のドレイ
ン11はTFTのドレイン13で覆われている。
A semiconductor layer 8 is patterned on the gate insulating film 7 so as to intersect with the gate electrode 3. The central portion of the semiconductor layer 8 becomes the semiconductor layer of the TFT 20. One side of both sides of the central part of the semiconductor layer 8 is a source 10 of the semiconductor layer, and the other side is a drain 11 of the semiconductor layer. The source 10 of the semiconductor layer is a TFT
Covered with sauce 12. The drain 11 of the semiconductor layer is covered with the drain 13 of the TFT.

【0010】そして、TFTのソース12は半導体層の
ソース10を覆い、ゲート絶縁膜7上に達している。こ
のTFTのソース12は信号線4および信号線4から分
岐したソース電極5で覆われている。
The source 12 of the TFT covers the source 10 of the semiconductor layer and reaches the gate insulating film 7. The source 12 of this TFT is covered with the signal line 4 and the source electrode 5 branched from the signal line 4.

【0011】また、TFTのドレイン13は半導体層の
ドレイン11を覆い、ゲート絶縁膜7上に達している。
TFTのドレイン13はゲート絶縁膜7上に達した所か
ら同じゲート絶縁膜7上に形成されている絵素電極15
の所まで延伸し、絵素電極15の端部に重畳している。
そして、TFTのドレイン13はドレイン電極14で覆
われている。
The drain 13 of the TFT covers the drain 11 of the semiconductor layer and reaches the gate insulating film 7.
The drain 13 of the TFT is a pixel electrode 15 formed on the same gate insulating film 7 from the place where it reaches the gate insulating film 7.
To the end and overlap the end of the pixel electrode 15.
The drain 13 of the TFT is covered with the drain electrode 14.

【0012】付加容量用電極16は走査線2およびゲー
ト電極3と同時にガラス基板1上に設けられ、ゲート絶
縁膜7を介して絵素電極15の張り出し部との間で付加
容量を構成する。
The additional capacitance electrode 16 is provided on the glass substrate 1 at the same time as the scanning line 2 and the gate electrode 3, and forms an additional capacitance with the projection portion of the pixel electrode 15 via the gate insulating film 7.

【0013】このようなアクティブマトリクス型の表示
装置では、一の走査線2が選択されて、走査信号がこの
走査線2に印加されると、この走査線2に接続されてい
るTFT20の全てがオン状態になり、走査信号の印加
と同時に信号線4に印加されたデータ信号が、ソース電
極5、TFTのソース12、半導体層8、TFTのドレ
イン13、ドレイン電極14を経て絵素電極15に印加
される。絵素電極15への電圧の印加と同時に対向基板
(図示せず)上の対向電極にも電圧が印加され、絵素電
極15と対向電極との電位差の電圧が該当する絵素領域
の液晶に印加される。TFT20がオフになっても、T
FT20がオンの時に付加容量に蓄積された電荷が、次
のフレームの初めに走査信号が印加されるまでの期間、
液晶に印加される。
In such an active matrix type display device, when one scanning line 2 is selected and a scanning signal is applied to this scanning line 2, all the TFTs 20 connected to this scanning line 2 are selected. The data signal which is turned on and applied to the signal line 4 at the same time as the application of the scanning signal is transmitted to the pixel electrode 15 via the source electrode 5, the TFT source 12, the semiconductor layer 8, the TFT drain 13 and the drain electrode 14. Is applied. At the same time as the voltage is applied to the pixel electrode 15, a voltage is also applied to the counter electrode on the counter substrate (not shown), and the voltage of the potential difference between the pixel electrode 15 and the counter electrode is applied to the liquid crystal in the corresponding pixel region. Is applied. Even if the TFT 20 is turned off, T
During the period until the scan signal is applied at the beginning of the next frame, the charge accumulated in the additional capacitance when the FT 20 is on,
Applied to liquid crystal.

【0014】[0014]

【発明が解決しようとする課題】上記のようなアクティ
ブマトリクス基板を製造するには、多くの薄膜形成やエ
ッチング等の極めて複雑な工程を経なければならない。
また、スイッチング素子としてのTFTおよび付加容量
用電極は、10万〜50万以上にも及ぶ膨大な数の絵素
電極のすべてに備えられるものであるので、その一つ一
つの電気的な特性を確保するには、精密な工程管理が要
求される。
In order to manufacture the above-mentioned active matrix substrate, it is necessary to go through extremely complicated steps such as forming many thin films and etching.
In addition, since the TFT as a switching element and the electrode for additional capacitance are provided in all of a huge number of picture element electrodes ranging from 100,000 to 500,000 or more, the electric characteristics of each of them are To secure it, precise process control is required.

【0015】このため、充分に製造工程の管理を行って
も、付加容量用電極と絵素電極との間にリークが生じ、
絵素欠陥が発生する場合がある。このような絵素欠陥は
品質検査の段階で発見され修正される。この修正は、リ
ークが発生した絵素電極の付加容量部と非付加容量部と
を切断することによって行われる。絵素電極の切断はレ
ーザ等により行われるが、絵素電極は透光性を有する物
質を用いて形成されるため、上記切断部を正確に認知で
きずに切断されてしまうことがあり、このような場合に
は以下のような問題が発生する。
Therefore, even if the manufacturing process is sufficiently controlled, leakage occurs between the additional capacitance electrode and the pixel electrode,
A pixel defect may occur. Such pixel defects are found and corrected at the quality inspection stage. This correction is performed by disconnecting the additional capacitance portion and the non-additional capacitance portion of the pixel electrode where the leak has occurred. The pixel electrode is cut by a laser or the like, but since the pixel electrode is formed using a substance having a light-transmitting property, it may be cut without being able to accurately recognize the cut portion. In such a case, the following problems occur.

【0016】絵素電極の非付加容量部が消失し、表示
品位を著しく損なう。
The non-added capacitance portion of the picture element electrode disappears, and the display quality is significantly impaired.

【0017】一度のレーザ照射で上記切断部を切断で
きず、作業効率の低下を招く。
The above cutting portion cannot be cut by a single laser irradiation, resulting in a decrease in working efficiency.

【0018】切断部以外のレーザ破壊により表示媒体
へ異物が混入し、表示品位の低下を招く。
Foreign matter is mixed into the display medium due to laser breakage in portions other than the cut portion, resulting in deterioration of display quality.

【0019】本発明はこのような問題を解決するために
なされたものであり、アクティブマトリクス表示装置に
おいて、その絵素電極と付加容量用電極との間で生じた
絶縁不良等により絵素欠陥が発生した場合、容易に、正
確に、かつ短時間で絵素欠陥が修正でき、更に、表示装
置を構成した状態で上記絵素欠陥の修正の自動化が可能
なアクティブマトリクス表示装置を提供することを目的
とする。
The present invention has been made to solve such a problem, and in an active matrix display device, a pixel defect is caused by a defective insulation between the pixel electrode and the additional capacitance electrode. To provide an active matrix display device capable of easily and accurately correcting a pixel defect in a short time when it occurs and further automating the correction of the pixel defect in a state where the display device is configured. To aim.

【0020】[0020]

【課題を解決するための手段】本発明のアクティブマト
リクス表示装置は、少なくとも一方が透光性を有する一
対の基板と、該一対の基板の一方にマトリクス状に形成
された複数の絵素電極と、該一対の基板の間に挟持され
る表示媒体と、各絵素電極の一部との間に絶縁膜を挟ん
で形成された付加容量電極とを備え、各絵素電極が、該
付加容量電極と対向している付加容量領域と非付加容量
領域とに狭幅の導通部で分割されており、絵素欠陥修正
時に該導通部を切断する目印となるマーカーが設けられ
ているアクティブマトリクス表示装置であり、そのこと
により上記目的が達成される。
An active matrix display device of the present invention includes a pair of substrates, at least one of which has a light-transmitting property, and a plurality of pixel electrodes formed in a matrix on one of the pair of substrates. , A display medium sandwiched between the pair of substrates, and an additional capacitance electrode formed by sandwiching an insulating film between a part of each pixel electrode, and each pixel electrode is provided with the additional capacitance. An active matrix display in which an additional capacitance region and a non-additional capacitance region facing an electrode are divided by a narrow conductive portion, and a marker serving as a mark for cutting the conductive portion when a pixel defect is repaired is provided. A device, which achieves the above objectives.

【0021】[0021]

【作用】上記構成のように、絵素電極が付加容量領域と
非付加容量領域とに分けられ、両領域が狭幅の導通部で
結ばれている。この導通部の近辺に例えばチタン(T
i)等でマーカーを設け、付加容量領域に絶縁不良が生
じた場合、このマーカーを目印にし、例えばレーザー光
等で導通部を切断して両領域を分離する。こうすると、
絵素電極の非付加容量領域を走査線と信号線だけで駆動
することが可能である。
As described above, the pixel electrode is divided into the additional capacitance region and the non-additional capacitance region, and both regions are connected by the narrow conductive portion. Titanium (T
When a marker is provided by i) or the like and insulation failure occurs in the additional capacitance area, this marker is used as a mark, and the conductive portion is cut by laser light or the like to separate the two areas. This way
It is possible to drive the non-added capacitance area of the pixel electrode only by the scanning line and the signal line.

【0022】[0022]

【実施例】以下、本発明の実施例を説明する。図1に本
発明の実施例におけるアクティブマトリクス基板の平面
構成を示す。本実施例によるアクティブマトリクス基板
1は、概ね、従来例と同様の基板構成を成すので、従来
例と等しい部分についての説明は省略し、以下異なる部
分についてのみ説明する。なお、従来例と等しい要素に
ついては同じ番号を付して説明する。
EXAMPLES Examples of the present invention will be described below. FIG. 1 shows a plan configuration of an active matrix substrate in an embodiment of the present invention. Since the active matrix substrate 1 according to the present embodiment has a substrate structure similar to that of the conventional example, description of the same parts as those of the conventional example will be omitted, and only different parts will be described below. The same elements as those of the conventional example will be described with the same numbers.

【0023】本実施例のアクティブマトリクス基板30
では各絵素電極15が付加容量領域15bと非付加容量
領域15aとに分離されており、この付加容量領域15
bと非付加容量領域15aとが導通部15cで結ばれて
いる。そしてこの導通部15cの近辺にチタン(Ti)
からなるマーカー50が設けられている。他の基板構成
は従来例のアクティブマトリクス基板の構成と同様であ
る。
The active matrix substrate 30 of this embodiment
In this case, each pixel electrode 15 is divided into an additional capacitance region 15b and a non-additional capacitance region 15a.
b and the non-added capacity region 15a are connected by the conducting portion 15c. Then, titanium (Ti) is provided near the conducting portion 15c
Is provided with a marker 50. The other substrate structure is the same as that of the conventional active matrix substrate.

【0024】この導通部15cは絵素電極15の走査線
方向の幅寸法より小さい幅寸法で形成されており切断が
容易になっている。この導通部15cの幅方向の両側の
それぞれのゲート絶縁膜7上に切断時の目印となるマー
カー50が設けられている。このマーカー50にはチタ
ン(Ti)等の高反射率を有する物質を用いる。このこ
とにより、導通部15cをレーザー光で切断する場合
に、レーザー光がこのマーカー50で反射されるので、
切断時の破壊片が表示媒体へ混入することを最小限に抑
えることが可能となる。
The conductive portion 15c is formed with a width smaller than the width of the picture element electrode 15 in the scanning line direction, and is easy to cut. Markers 50, which serve as marks at the time of cutting, are provided on the respective gate insulating films 7 on both sides of the conductive portion 15c in the width direction. A material having a high reflectance such as titanium (Ti) is used for the marker 50. As a result, when the conductive portion 15c is cut with laser light, the laser light is reflected by the marker 50,
It is possible to minimize the inclusion of debris at the time of cutting into the display medium.

【0025】また、図2にはこのマーカー50が導通部
15cの長手方向の両端部に設けられた場合を示す。
Further, FIG. 2 shows a case where the markers 50 are provided at both ends of the conducting portion 15c in the longitudinal direction.

【0026】図3に図1あるいは図2に示された前記の
アクティブマトリクス基板30を有するアクティブマト
リクス表示装置のA−A’線による断面を示す。この表
示装置は前記のアクティブマトリクス基板30上の基板
要素を覆って、基板表面全面にSiNx等からなる保護
膜17が形成されている。更に、この保護膜17の上に
接してポリイミド等を用いた配向膜18が形成されてい
る。
FIG. 3 shows a cross section taken along the line AA ′ of the active matrix display device having the active matrix substrate 30 shown in FIG. 1 or 2. In this display device, a protective film 17 made of SiN x or the like is formed on the entire surface of the substrate so as to cover the substrate elements on the active matrix substrate 30. Further, an alignment film 18 made of polyimide or the like is formed on and in contact with the protective film 17.

【0027】このようなアクティブマトリクス基板は以
下のようにして作製される。
Such an active matrix substrate is manufactured as follows.

【0028】まず、ガラス基板1上に全面にわたってス
パッタリング法により高融点金属のTaを積層し、フォ
トリソ法により走査線2、2…およびこの走査線2、2
から分岐したゲート電極3、3…をパターン形成する。
First, Ta of a refractory metal is laminated on the entire surface of the glass substrate 1 by the sputtering method, and the scanning lines 2, 2 ... And the scanning lines 2, 2 are formed by the photolithography method.
The gate electrodes 3, 3 ... Branched from are patterned.

【0029】次に、陽極酸化法によりこの走査線2、2
…およびゲート電極3、3…を覆って酸化絶縁膜6を形
成する。
Next, the scan lines 2 and 2 are formed by the anodic oxidation method.
. And the gate electrodes 3, 3, ..., An oxide insulating film 6 is formed.

【0030】続いて、この酸化絶縁膜6で覆われた走査
線2、2…およびゲート電極3、3…を覆って基板表面
全面にプラズマCVD法により窒化ケイ素(SiNx
を積層しゲート絶縁膜7を形成する。
Then, silicon nitride (SiN x ) is formed on the entire surface of the substrate by plasma CVD while covering the scanning lines 2, 2 ... And the gate electrodes 3, 3 covered with the oxide insulating film 6.
Are laminated to form a gate insulating film 7.

【0031】続いて、このゲート絶縁膜7上、前記ゲー
ト電極3に交差する位置に、アモルファスシリコン(a
−Si)を積層して半導体層8を形成する。このアモル
ファスシリコン(a−Si)の半導体層8の両側部のそ
れぞれが半導体層のソース10および半導体層のドレイ
ン11に対応する。
Subsequently, amorphous silicon (a) is formed on the gate insulating film 7 at a position crossing the gate electrode 3.
-Si) is laminated to form the semiconductor layer 8. Both sides of the amorphous silicon (a-Si) semiconductor layer 8 correspond to the source 10 of the semiconductor layer and the drain 11 of the semiconductor layer.

【0032】次に、この半導体層8の上にn+−アモル
ファスシリコン(n+−a−Si)をプラズマCVD法
により積層する。n+−アモルファスシリコン(n+−a
−Si)の積層に引続き、このn+−アモルファスシリ
コンをフォトリソ法によりパターニングして半導体層の
ソース10の上にTFTのソース12を、また半導体層
のドレイン11の上にTFTのドレイン13を形成す
る。
Next, n + -amorphous silicon (n + -a-Si) is laminated on the semiconductor layer 8 by the plasma CVD method. n + -amorphous silicon (n + -a
-Si) is laminated, the n + -amorphous silicon is patterned by photolithography to form a TFT source 12 on the semiconductor layer source 10 and a TFT drain 13 on the semiconductor layer drain 11. To do.

【0033】次に、透明導電膜である酸化インジウム
(ITO)をスパッタリング法により積層し、フォトリ
ソ法により絵素電極15および付加容量電極16を形成
する。次に、高融点金属のチタン(Ti)をスパッタリ
ング法により積層し、フォトリソ法によってパターニン
グを行い、信号線4、ソース電極5、ドレイン電極14
およびマーカー50を形成する。
Next, indium oxide (ITO) which is a transparent conductive film is laminated by the sputtering method, and the picture element electrode 15 and the additional capacitance electrode 16 are formed by the photolithography method. Next, titanium (Ti), which is a refractory metal, is stacked by a sputtering method and patterned by a photolithography method to obtain the signal line 4, the source electrode 5, and the drain electrode 14.
And a marker 50 is formed.

【0034】最後に、以上の基板要素のすべてを覆っ
て、ガラス基板1表面全面わたって保護膜17を積層
し、本発明に係るアクティブマトリクス基板を得る。
Finally, a protective film 17 is laminated over the entire surface of the glass substrate 1 so as to cover all of the above substrate elements, and an active matrix substrate according to the present invention is obtained.

【0035】一方、アクティブマトリクス基板30に対
向する対向基板40は、ガラス等の透明絶縁性基板41
の上に、複数のカラーフィルタ43、43…がアクティ
ブマトリクス基板30上の各絵素電極15に対向する形
でマトリクス状に配設されている。さらにこのカラーフ
ィルタ43、43…のそれぞれを囲む形でブラックスト
ライプ42が形成されている。これらカラーフィルタ4
3、43…およびブラックストライプ42、42…を覆
って、対向基板40全面に導電性の薄膜を用いて対向電
極34が形成されている。この対向電極44を覆って、
基板全面にポリイミド等を用いて配向膜45が形成され
ている。
On the other hand, the counter substrate 40 facing the active matrix substrate 30 is a transparent insulating substrate 41 such as glass.
Are arranged in a matrix so as to face each pixel electrode 15 on the active matrix substrate 30. Further, a black stripe 42 is formed so as to surround each of the color filters 43, 43 ... These color filters 4
A counter electrode 34 is formed on the entire surface of the counter substrate 40 by using a conductive thin film so as to cover 3, 43 ... And the black stripes 42, 42. Covering the counter electrode 44,
An alignment film 45 is formed on the entire surface of the substrate using polyimide or the like.

【0036】以上の対向基板40と前記のアクティブマ
トリクス基板30とがそれぞれの電極形成面を対向さ
せ、間に表示媒体19を挟んで封止され、アクティブマ
トリクス表示装置が構成される。対向電極44とアクテ
ィブマトリクス基板30側の絵素電極15との間で表示
媒体19に電圧を印加し、両基板30、40間の表示媒
体19に光学的変調をおこさせて表示を行う。
The above-mentioned counter substrate 40 and the above-mentioned active matrix substrate 30 are sealed by sandwiching the display medium 19 between the electrodes forming surfaces facing each other, and the active matrix display device is constituted. A voltage is applied to the display medium 19 between the counter electrode 44 and the pixel electrode 15 on the active matrix substrate 30 side, and the display medium 19 between the substrates 30 and 40 is optically modulated to perform display.

【0037】以上のような本実施例のアクティブマトリ
クス表示装置では、両基板30および40のベース基板
がガラス等の透光性の基板であるので、表示装置を作動
させた状態でCCD等の光学装置により、マーカー50
を手がかりにして導通部15cを認知できる。従って、
絵素電極15の付加容量領域15bと付加容量用電極1
6との間の絶縁不良によって絵素欠陥が生じた場合、表
示装置の外部から透光性の基板を介してレーザ光等を照
射し、前述の導通部15cを切断する。こうして、絵素
電極15を非付加容量領域のみで作動させて絵素欠陥の
修正を図る。
In the active matrix display device of this embodiment as described above, since the base substrates of both substrates 30 and 40 are translucent substrates such as glass, the optical device such as CCD is operated while the display device is operated. Depending on the device, the marker 50
Can be used to recognize the conducting portion 15c. Therefore,
The additional capacitance area 15b of the pixel electrode 15 and the additional capacitance electrode 1
When a picture element defect occurs due to the insulation failure between the display device 6 and the device 6, laser light or the like is emitted from the outside of the display device through the translucent substrate to disconnect the conductive portion 15c. In this way, the picture element electrode 15 is operated only in the non-added capacity area to correct the picture element defect.

【0038】[0038]

【発明の効果】以上、本発明のアクティブマトリクス表
示装置においては、アクティブマトリクス基板上の各絵
素電極が付加容量領域と非付加容量領域とに分けられ、
それらの間を絵素電極の幅寸法より小さい幅の導通部で
結んだ構成をとるので、付加領域に発生した絵素欠陥を
修正する際、この導通部をレーザー光等の照射で切断
し、付加容量領域と非付加容量領域とを分離することが
容易である。
As described above, in the active matrix display device of the present invention, each pixel electrode on the active matrix substrate is divided into an additional capacitance region and a non-additional capacitance region,
Since a structure is used in which a conductive portion having a width smaller than the width dimension of the pixel electrode is connected between them, when repairing a pixel defect generated in the additional region, the conductive portion is cut by irradiation with laser light or the like, It is easy to separate the additional capacitance area and the non-additional capacitance area.

【0039】また、この絵素欠陥の修正は、表示装置を
組み立てて装置を作動させた状態で行える。絵素欠陥の
発生している絵素の導通部を特定する手段として、導通
部の近辺にマーカーを設けているので、マーカーを手が
かりにして導通部の認知が行え、速やかに効率良く修正
が行える。マーカーに高反射率を有する物質を使用すれ
ば、レーザ光を反射させることが可能であるので、切断
時の破壊片が表示媒体へ混入することを最小限に抑える
ことができる。
The pixel defect can be corrected while the display device is assembled and the device is operated. Since a marker is provided near the conductive part as a means for identifying the conductive part of the pixel in which the pixel defect is occurring, the marker can be used as a clue to recognize the conductive part, and quick and efficient correction can be performed. . When a material having a high reflectance is used for the marker, it is possible to reflect the laser light, and thus it is possible to minimize the inclusion of debris at the time of cutting into the display medium.

【0040】このマーカーの光学的認知にCCDカメラ
等の画像認識装置を用いれば、簡単に自動化を行うこと
が可能であるので、絵素欠陥の検査工程およびその修正
工程の自動化が図れる。従って、アクティブマトリクス
表示装置の量産化およびコストの低減化に寄与すること
ができる。
If an image recognition device such as a CCD camera is used for the optical recognition of the marker, the automation can be easily performed, so that the inspection process of the pixel defect and the correction process thereof can be automated. Therefore, it is possible to contribute to mass production and cost reduction of the active matrix display device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のアクティブマトリクス基板の一部を示
す平面図。
FIG. 1 is a plan view showing a part of an active matrix substrate of the present invention.

【図2】本発明のアクティブマトリクス基板の一部を示
す平面図。
FIG. 2 is a plan view showing a part of an active matrix substrate of the present invention.

【図3】図1または図2のA−A’線による断面図。FIG. 3 is a cross-sectional view taken along the line A-A ′ of FIG. 1 or 2.

【図4】従来のアクティブマトリクス基板の一部を示す
平面図。
FIG. 4 is a plan view showing a part of a conventional active matrix substrate.

【図5】図4のB−B’線による断面図。5 is a cross-sectional view taken along the line B-B ′ of FIG.

【符号の説明】[Explanation of symbols]

1、41 ガラス基板 2 走査線 3 ゲート電極 4 信号線 5 ソース電極 6 酸化絶縁膜 7 ゲート絶縁膜 8 半導体層 10 半導体層のソース 11 半導体層のドレイン 12 TFTのソース 13 TFTのドレイン 14 ドレイン電極 15 絵素電極 15a 非付加容量領域 15b 付加容量領域 15c 導通部 16 付加容量電極 17 保護膜 18 配向膜 19 表示媒体 20 TFT 50 マーカー 1, 41 Glass substrate 2 Scan line 3 Gate electrode 4 Signal line 5 Source electrode 6 Oxide insulating film 7 Gate insulating film 8 Semiconductor layer 10 Semiconductor layer source 11 Semiconductor layer drain 12 TFT source 13 TFT drain 14 Drain electrode 15 Pixel electrode 15a Non-added capacity area 15b Added capacity area 15c Conducting part 16 Added capacity electrode 17 Protective film 18 Alignment film 19 Display medium 20 TFT 50 Marker

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】少なくとも一方が透光性を有する一対の基
板と、 該一対の基板の一方にマトリクス状に形成された複数の
絵素電極と、 該一対の基板の間に挟持される表示媒体と、 各絵素電極の一部との間に絶縁膜を挟んで形成された付
加容量電極とを備え、 各絵素電極が、該付加容量電極と対向している付加容量
領域と非付加容量領域とに狭幅の導通部で分割されてお
り、絵素欠陥修正時に該導通部を切断する目印となるマ
ーカーが設けられているアクティブマトリクス表示装
置。
1. A pair of substrates, at least one of which has translucency, a plurality of pixel electrodes formed in a matrix on one of the pair of substrates, and a display medium sandwiched between the pair of substrates. And an additional capacitance electrode formed by sandwiching an insulating film between each pixel electrode and a part of each pixel electrode, each pixel electrode facing the additional capacitance electrode and an additional capacitance region and a non-additional capacitance. An active matrix display device, which is divided into a region and a conductive portion having a narrow width, and is provided with a marker serving as a mark for cutting the conductive portion when a pixel defect is repaired.
JP1907593A 1993-02-05 1993-02-05 Active matrix display device Expired - Fee Related JP2894911B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1907593A JP2894911B2 (en) 1993-02-05 1993-02-05 Active matrix display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1907593A JP2894911B2 (en) 1993-02-05 1993-02-05 Active matrix display device

Publications (2)

Publication Number Publication Date
JPH06230416A true JPH06230416A (en) 1994-08-19
JP2894911B2 JP2894911B2 (en) 1999-05-24

Family

ID=11989325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1907593A Expired - Fee Related JP2894911B2 (en) 1993-02-05 1993-02-05 Active matrix display device

Country Status (1)

Country Link
JP (1) JP2894911B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001056652A (en) * 1999-08-18 2001-02-27 Sony Corp Display device and method for repairing thereof
JP2001159872A (en) * 1999-09-24 2001-06-12 Toshiba Corp Plane display device and method for manufacturing the same
US6515720B1 (en) 1998-07-14 2003-02-04 Kabushiki Kaisha Toshiba Active matrix liquid crystal display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515720B1 (en) 1998-07-14 2003-02-04 Kabushiki Kaisha Toshiba Active matrix liquid crystal display device
JP2001056652A (en) * 1999-08-18 2001-02-27 Sony Corp Display device and method for repairing thereof
JP4517419B2 (en) * 1999-08-18 2010-08-04 ソニー株式会社 Display device and repair method thereof
JP2001159872A (en) * 1999-09-24 2001-06-12 Toshiba Corp Plane display device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2894911B2 (en) 1999-05-24

Similar Documents

Publication Publication Date Title
US6882375B2 (en) Thin film transistor array substrate for liquid crystal display
US7847914B2 (en) Thin film transistor array panel and method for repairing liquid crystal display including the same
US7289188B2 (en) Defect correction of pixel electrode by connection to gate line
US6859247B2 (en) Electro-optical apparatus and projection-type display apparatus
US7352431B2 (en) Liquid crystal display and manufacturing method thereof
JP2004054033A (en) Active matrix substrate, electro-optical device and electronic device
JP2002091342A (en) Matrix array board
TW201128598A (en) Electrooptical device and electronic apparatus
JP2001166337A (en) Liquid crystal device, projection type display device and method of producing liquid crystal device
US7192812B2 (en) Method for manufacturing electro-optical substrate
JP3310615B2 (en) Active matrix type liquid crystal display device and pixel defect repair method
JPH0786618B2 (en) Active matrix display
JP3335567B2 (en) Active matrix type liquid crystal display device and its defect repair method
JPH0545034B2 (en)
KR100324913B1 (en) Array substrate for display device and method for manufacturing the same
JP2894911B2 (en) Active matrix display device
KR100529572B1 (en) Thin film transistor liquid crystal display
JP2006126772A (en) Liquid crystal display
JP2514703B2 (en) Active matrix substrate
JPH0812359B2 (en) Active matrix substrate
JPH0786619B2 (en) Active matrix display
KR102054001B1 (en) Thin film transistor array panel, liquid crystal display, method to repair thereof, coror filter array panel and method of fabrication thereof
JP2514702B2 (en) Active matrix substrate and active matrix substrate defect correction method
JPH02179616A (en) Liquid crystal display device
JP2005084104A (en) Semiconductor device and electrooptical device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080305

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees