JPH06230400A - Electrode substrate and its production - Google Patents
Electrode substrate and its productionInfo
- Publication number
- JPH06230400A JPH06230400A JP1765193A JP1765193A JPH06230400A JP H06230400 A JPH06230400 A JP H06230400A JP 1765193 A JP1765193 A JP 1765193A JP 1765193 A JP1765193 A JP 1765193A JP H06230400 A JPH06230400 A JP H06230400A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- aluminum
- aluminum nitride
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、液晶表示装置等の表示
装置に使用される電極基板及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrode substrate used for a display device such as a liquid crystal display device and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】図３に、液晶表示装置に用いられる従来
のマトリクス電極基板の一例の部分平面図を示し、図４
に、図３に示すマトリクス電極基板のＢ−Ｂ線による断
面図を示す。このマトリクス電極基板は、ガラス基板か
らなる絶縁基板３１上に、互いに平行な複数のゲート配
線３３及び互いに平行な複数のソース電極配線３９ｂが
交差するように配設されている。ゲート配線３３とソー
ス電極配線３９ｂとの交差部近傍には、薄膜トランジス
タ（以下「ＴＦＴ（Thin Film Transistor）」と呼ぶ）
３が対応する各々の配線３３、３９ｂと接続されて配置
されている。隣合う２本のゲート配線３３及び隣合う２
本のソース電極配線３９ｂで囲まれる領域にはＴＦＴ３
と接続してそれぞれ絵素電極４０ａが形成されている。2. Description of the Related Art FIG. 3 is a partial plan view of an example of a conventional matrix electrode substrate used in a liquid crystal display device, and FIG.
3 shows a cross-sectional view taken along the line BB of the matrix electrode substrate shown in FIG. This matrix electrode substrate is arranged on an insulating substrate 31 made of a glass substrate so that a plurality of gate wirings 33 parallel to each other and a plurality of source electrode wirings 39b parallel to each other intersect. A thin film transistor (hereinafter referred to as a “TFT (Thin Film Transistor)”) is provided in the vicinity of the intersection of the gate wiring 33 and the source electrode wiring 39b.
3 is arranged so as to be connected to the corresponding wirings 33 and 39b. Two adjacent gate wirings 33 and two adjacent ones
In the area surrounded by the source electrode wiring 39b of the book, the TFT 3
And the picture element electrodes 40a are formed respectively.
【０００３】マトリクス電極基板の構造を、図４を参照
して更に詳細に説明する。このマトリクス電極基板は、
絶縁基板３１上に、Ｔａ2Ｏ5からなるベース絶縁膜３２
が全面に形成され、ベース絶縁膜３２上に所定のパター
ンを有するゲート配線３３が形成されている。ゲート配
線３３の材料には陽極酸化可能な金属タンタルが使用さ
れており、その表層部は電解液にて陽極酸化処理が行わ
れ、ＴａＯxからなる陽極酸化膜３４が形成されてい
る。このゲート配線３３が形成された基板３１上全面を
覆って、ＳｉＮxからなるゲート絶縁膜３５が形成され
ている。このゲート絶縁膜３５上には、ゲート配線３３
の所定部分を覆うように、真性アモルファスＳｉ半導体
からなる半導体層３６及びＳｉＮxからなるエッチング
ストッパ膜３７が、ゲート絶縁膜３５側からこの順にＣ
ＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法により形成されている。半導体層３６及びエ
ッチングストッパ膜３７上には、ｎ＋にドープされたア
モルファスＳｉからなるｎ+型半導体層３８が形成され
ており、ｎ+型半導体層３８はエッチングストッパ膜３
７上で２つに分離され、ＴＦＴ３のドレイン部３８ａ及
びソース部３８ｂが構成されている。このドレイン部３
８ａ及びソース部３８ｂ上には、それぞれドレイン電極
配線３９ａ及びソース電極配線３９ｂが形成されてい
る。ドレイン電極配線３９ａ上とゲート絶縁膜３５の所
定部分上とに、例えばＩＴＯ薄膜等の透明導電膜でドレ
イン電極配線３９ａの補助配線及び絵素電極４０ａが形
成されるとともに、ソース電極配線３９ｂ上には同じく
透明導電膜でソース電極配線３９ｂの補助配線４０ｂが
形成されている。以上ＴＦＴ３が形成された基板３１上
に、絵素電極４０ａの表示に寄与する部分以外の全面を
覆って保護膜４１が形成されている。The structure of the matrix electrode substrate will be described in more detail with reference to FIG. This matrix electrode substrate is
A base insulating film 32 made of Ta 2 O 5 is formed on the insulating substrate 31.
Are formed on the entire surface, and a gate wiring 33 having a predetermined pattern is formed on the base insulating film 32. A metal tantalum capable of anodizing is used as a material for the gate wiring 33, and the surface layer portion thereof is subjected to anodizing treatment with an electrolytic solution to form an anodizing film 34 made of TaO x . A gate insulating film 35 made of SiN x is formed so as to cover the entire surface of the substrate 31 on which the gate wiring 33 is formed. A gate wiring 33 is formed on the gate insulating film 35.
, A semiconductor layer 36 made of an intrinsic amorphous Si semiconductor and an etching stopper film 37 made of SiN x are formed in this order from the gate insulating film 35 side in this order.
VD (Chemical Vapor Deposition)
Ion) method. On the semiconductor layer 36 and the etching stopper film 37, n + and n + -type semiconductor layer 38 made of doped amorphous Si is formed on, the n + -type semiconductor layer 38 is an etching stopper film 3
7, the drain portion 38a and the source portion 38b of the TFT 3 are formed by being divided into two. This drain part 3
A drain electrode wiring 39a and a source electrode wiring 39b are formed on the 8a and the source portion 38b, respectively. An auxiliary wiring of the drain electrode wiring 39a and a pixel electrode 40a are formed on the drain electrode wiring 39a and a predetermined portion of the gate insulating film 35 by a transparent conductive film such as an ITO thin film, and on the source electrode wiring 39b. Similarly, the auxiliary wiring 40b of the source electrode wiring 39b is formed of a transparent conductive film. On the substrate 31 on which the TFT 3 is formed as described above, the protective film 41 is formed so as to cover the entire surface of the pixel electrode 40a other than the portion contributing to the display.
【０００４】[0004]
【発明が解決しようとする課題】このような構成のマト
リクス電極基板では、ドレイン電極配線３９ａ及びソー
ス電極配線３９ｂ上に直接、絵素電極４０ａ及び補助配
線４０ｂである透明導電膜、例えばＩＴＯ薄膜が積層さ
れている。このため、このＩＴＯ薄膜をエッチング液に
よってパターニングするとき、エッチング液によりドレ
イン電極配線３９ａ及びソース電極配線３９ｂが侵食さ
れることを防止するために、各電極配線３９ａ、３９ｂ
にはチタン等の高融点高抵抗の金属材料が使用されてい
る。しかしながら、このような高融点高抵抗の金属材料
を各電極配線３９ａ、３９ｂとして用いると、この配線
３９ａ、３９ｂを送信される信号に遅延が生じるという
問題がある。この信号遅延の問題は、特に表示装置が大
型高精細化するとより顕著に現れる。この問題を解決す
るために、各電極配線３９ａ、３９ｂにチタンに比べ低
抵抗であるアルミニウム配線を使用すると、各電極配線
３９ａ、３９ｂにおけるマイグレーション、及び透明導
電膜からなる絵素電極４０ａ等と各電極配線３９ａ、３
９ｂとの間の電気腐食等の問題が発生する。In the matrix electrode substrate having such a structure, the transparent conductive film, eg, the ITO thin film, which is the pixel electrode 40a and the auxiliary wiring 40b, is directly provided on the drain electrode wiring 39a and the source electrode wiring 39b. It is stacked. Therefore, when the ITO thin film is patterned with an etching solution, each electrode wiring 39a, 39b is provided in order to prevent the drain electrode wiring 39a and the source electrode wiring 39b from being eroded by the etching solution.
A metal material having a high melting point and a high resistance, such as titanium, is used for this. However, when such a metal material having a high melting point and a high resistance is used as the electrode wirings 39a and 39b, there is a problem that a signal transmitted through the wirings 39a and 39b is delayed. This problem of signal delay becomes more remarkable especially when the display device is large-sized and has high definition. In order to solve this problem, if aluminum wiring having a lower resistance than titanium is used for each electrode wiring 39a, 39b, migration in each electrode wiring 39a, 39b, a pixel electrode 40a made of a transparent conductive film, etc. Electrode wiring 39a, 3
Problems such as electrical corrosion with 9b occur.
【０００５】本発明は、上記従来技術の問題点を解決す
るためになされたものであり、電極配線の低抵抗化を実
現すると共に、電極配線におけるマイグレイションを抑
え、腐食しない不動態性を有する電極基板を提供するこ
とを目的とする。The present invention has been made in order to solve the above-mentioned problems of the prior art, and realizes low resistance of the electrode wiring, suppresses migration in the electrode wiring, and has a passivity that does not corrode. An object is to provide an electrode substrate.
【０００６】[0006]
【課題を解決するための手段】本発明の電極基板は、基
板と、該基板上に形成された透明導電性材料からなる電
極と、該基板上にアルミニウム合金膜と、窒化アルミニ
ウム合金膜との２層構造をなし、且つ該アルミニウム合
金膜を該基板側として形成され、一部が該電極に接続さ
れた電極配線とを備えており、そのことにより上記目的
が達成される。The electrode substrate of the present invention comprises a substrate, an electrode made of a transparent conductive material formed on the substrate, an aluminum alloy film and an aluminum nitride alloy film on the substrate. It has a two-layer structure and is provided with the aluminum alloy film on the side of the substrate, and has an electrode wiring partly connected to the electrode, whereby the above object is achieved.
【０００７】前記アルミニウム合金膜が、窒化化合物を
形成する金属を５ａｔ％以下含有したものからなり、且
つ前記窒化アルミニウム合金膜の窒素濃度が、２５ｍｏ
ｌ％以上であってもよい。The aluminum alloy film contains a metal forming a nitride compound in an amount of 5 at% or less, and the nitrogen concentration of the aluminum nitride alloy film is 25 mo.
It may be 1% or more.
【０００８】本発明の電極基板の製造方法は、基板上に
透明導電性材料からなる電極を形成する工程と、該電極
が形成された該基板上に、該基板側からアルミニウム合
金膜と窒化アルミニウム合金膜との積層膜を形成する工
程と、該積層膜をパターニングして電極配線を形成する
工程とを包含しており、そのことにより上記目的が達成
される。The method of manufacturing an electrode substrate of the present invention comprises a step of forming an electrode made of a transparent conductive material on a substrate, and an aluminum alloy film and an aluminum nitride film on the substrate on which the electrode is formed from the substrate side. It includes a step of forming a laminated film with an alloy film and a step of patterning the laminated film to form an electrode wiring, whereby the above object is achieved.
【０００９】前記窒化アルミニウム合金膜が、アルゴン
と窒素との混合ガス中でアルミニウム合金ターゲットを
スパッタリングして成膜されてもよい。The aluminum nitride alloy film may be formed by sputtering an aluminum alloy target in a mixed gas of argon and nitrogen.
【００１０】前記窒化アルミニウム合金膜が、アルゴン
ガス中で窒化アルミニウム合金ターゲットをスパッタリ
ングして成膜されてもよい。The aluminum nitride alloy film may be formed by sputtering an aluminum nitride alloy target in argon gas.
【００１１】前記窒化アルミニウム合金ターゲットとし
て、窒化アルミニウム合金粉末とアルミニウム合金粉末
とを混合し、高温高圧状態で焼成固化して得られる窒化
アルミニウム合金を用いてもよい。As the aluminum nitride alloy target, an aluminum nitride alloy obtained by mixing aluminum nitride alloy powder and aluminum alloy powder and firing and solidifying in a high temperature and high pressure state may be used.
【００１２】アルゴンガス中でアルミニウム合金ターゲ
ットをスパッタリングしてアルミニウム合金膜を成膜し
た後、該アルミニウム合金膜の上層にイオンドーピング
法により注入して、該アルミニウム合金膜の上層を窒化
アルミニウム合金膜にすることにより、前記積層膜を形
成してもよい。An aluminum alloy target is sputtered in an argon gas to form an aluminum alloy film, which is then implanted into the upper layer of the aluminum alloy film by an ion doping method to form the upper layer of the aluminum alloy film into an aluminum nitride alloy film. By doing so, the laminated film may be formed.
【００１３】[0013]
【作用】本発明の電極基板は、透明導電性材料からなる
電極上に、アルミニウム合金と窒化アルミニウム合金と
の２層構造を有する電極配線が形成されているので、電
極配線の低抵抗化を図れ、電極配線における信号遅延を
防止できる。窒化アルミニウム合金は不動態化されてい
るため、製造工程における電極と電極配線との間には電
気腐食反応は起こらなくなる。In the electrode substrate of the present invention, since the electrode wiring having the two-layer structure of the aluminum alloy and the aluminum nitride alloy is formed on the electrode made of the transparent conductive material, the resistance of the electrode wiring can be reduced. It is possible to prevent signal delay in the electrode wiring. Since the aluminum nitride alloy is passivated, the electrolytic corrosion reaction does not occur between the electrode and the electrode wiring in the manufacturing process.
【００１４】更に、アルミニウム合金膜が、窒化化合物
を形成する金属を５ａｔ％以下含有しているので、配線
の低抵抗が実現でき、且つ窒化アルミニウム合金膜の窒
素濃度が、２５ｍｏｌ％以上であるので、窒化アルミニ
ウム合金膜が不動態化する。その結果、電極配線におけ
るマイグレーションが抑制できる。Further, since the aluminum alloy film contains 5 at% or less of the metal forming the nitride compound, low resistance of the wiring can be realized, and the nitrogen concentration of the aluminum nitride alloy film is 25 mol% or more. , The aluminum nitride alloy film is passivated. As a result, migration in the electrode wiring can be suppressed.
【００１５】尚、アルミニウムの比抵抗は２６５×１０
-4Ωｃｍであり、添加物等により比抵抗が大きくなって
も２０００×１０-4Ωｃｍが使用できる限界である。即
ち、アルミニウム合金膜の添加物を５ａｔ％より大きく
すると、比抵抗が大きくなり、他の金属、例えばＭｏ等
と変わらなくなる。The specific resistance of aluminum is 265 × 10.
It is −4 Ωcm, and 2000 × 10 −4 Ωcm is the limit that can be used even if the specific resistance increases due to additives and the like. That is, when the content of the additive in the aluminum alloy film is larger than 5 at%, the specific resistance is increased, and it is no different from other metals such as Mo.
【００１６】[0016]
【実施例】本発明を実施例について以下に説明する。EXAMPLES The present invention will be described below with reference to examples.
【００１７】図１に、本発明の一実施例である液晶表示
装置に用いられるマトリクス電極基板の部分平面図を示
す。図２に、図１に示す電極基板のＡ−Ａ線による断面
図を示す。この電極基板は、ガラス基板からなる絶縁基
板１１上に、互いに平行な複数のゲート配線１３及び互
いに平行な複数のソース電極配線２０ｂが交差するよう
に配設されている。ゲート配線１３とソース電極配線２
０ｂとの交差部近傍には、ＴＦＴ１が対応する各々の配
線１３、１９ｂと接続されて配置されている。隣合う２
本のゲート配線１３及び隣合う２本のソース電極配線２
０ｂで囲まれる領域にはＴＦＴ１と接続してそれぞれ絵
素電極が形成されている。FIG. 1 is a partial plan view of a matrix electrode substrate used in a liquid crystal display device which is an embodiment of the present invention. FIG. 2 shows a sectional view taken along the line AA of the electrode substrate shown in FIG. This electrode substrate is arranged on an insulating substrate 11 made of a glass substrate so that a plurality of gate wirings 13 parallel to each other and a plurality of source electrode wirings 20b parallel to each other intersect. Gate wiring 13 and source electrode wiring 2
In the vicinity of the intersection with 0b, the TFT 1 is arranged so as to be connected to the corresponding wirings 13 and 19b. Next to each other 2
Gate wiring 13 and two adjacent source electrode wirings 2
In the region surrounded by 0b, a pixel electrode is formed so as to be connected to the TFT1.
【００１８】マトリクス電極基板の構造を、図１を参照
して更に詳細に説明する。このマトリクス電極基板は、
絶縁基板１１上に、Ｔａ2Ｏ5からなるベース絶縁膜１２
が全面に形成され、ベース絶縁膜１２上に所定のパター
ンを有するゲート配線１３が形成されている。ゲート配
線１３の材料には陽極酸化可能な金属タンタルが使用さ
れており、その表層部は電解液にて陽極酸化処理が行わ
れ、ＴａＯxからなる陽極酸化膜１４が形成されてい
る。このゲート配線１３が形成された基板１１上全面を
覆って、ＳｉＮxからなるゲート絶縁膜１５が形成され
ている。このゲート絶縁膜１５上には、ゲート配線１３
の所定部分を覆うように、真性アモルファスＳｉ半導体
からなる半導体層１６及びＳｉＮxからなるエッチング
ストッパ膜１７が、ゲート絶縁膜１５側からこの順にプ
ラズマＣＶＤ法により形成されている。半導体層１６及
びエッチングストッパ膜１７上には、ｎ+にリンをドー
プされたアモルファスＳｉからなるｎ+型半導体層１８
が形成されており、ｎ+型半導体層１８はエッチングス
トッパ膜１７上で２つに分離され、ＴＦＴ１のドレイン
部１８ａ及びソース部１８ｂが構成されている。又、ゲ
ート絶縁膜１５の所定部分には、ＴＦＴ１とは分離し
て、例えばＩＴＯ薄膜等の透明導電膜から絵素電極１９
が形成されている。上記ドレイン部１８ａ及びソース部
１８ｂ上には、それぞれドレイン電極配線２０ａ及びソ
ース電極配線２０ｂが形成され、ドレイン電極配線２０
ａの一部は絵素電極１９と接続している。ドレイン電極
配線２０ａ及びソース電極配線２０ｂは、２層構造をし
ており、下層がアルミニウム合金薄膜で、上層が窒化ア
ルミニウム合金薄膜である。さらに、以上ＴＦＴ１が形
成された基板１１上に、絵素電極１９の表示に寄与する
部分以外の全面を覆って保護膜２１が形成されている。The structure of the matrix electrode substrate will be described in more detail with reference to FIG. This matrix electrode substrate is
A base insulating film 12 made of Ta 2 O 5 is formed on the insulating substrate 11.
Are formed on the entire surface, and a gate wiring 13 having a predetermined pattern is formed on the base insulating film 12. A metal tantalum capable of anodizing is used as a material for the gate wiring 13, and a surface layer portion thereof is subjected to anodizing treatment with an electrolytic solution to form an anodizing film 14 made of TaO x . A gate insulating film 15 made of SiN x is formed so as to cover the entire surface of the substrate 11 on which the gate wiring 13 is formed. The gate wiring 13 is formed on the gate insulating film 15.
A semiconductor layer 16 made of an intrinsic amorphous Si semiconductor and an etching stopper film 17 made of SiN x are formed in this order from the gate insulating film 15 side by a plasma CVD method so as to cover a predetermined portion of the above. On the semiconductor layer 16 and the etching stopper film 17 is made of phosphorus to the n + doped amorphous Si n + -type semiconductor layer 18
The n + type semiconductor layer 18 is divided into two on the etching stopper film 17 to form a drain portion 18a and a source portion 18b of the TFT 1. In addition, in a predetermined portion of the gate insulating film 15, the pixel electrode 19 is separated from the TFT 1 by a transparent conductive film such as an ITO thin film.
Are formed. A drain electrode wiring 20a and a source electrode wiring 20b are formed on the drain portion 18a and the source portion 18b, respectively.
Part of a is connected to the pixel electrode 19. The drain electrode wiring 20a and the source electrode wiring 20b have a two-layer structure, and the lower layer is an aluminum alloy thin film and the upper layer is an aluminum nitride alloy thin film. Further, a protective film 21 is formed on the substrate 11 on which the TFT 1 is formed so as to cover the entire surface of the pixel electrode 19 other than the portion contributing to display.
【００１９】このような構造を有する電極基板の絵素電
極１９、ドレイン電極配線２０ｂ及びソース電極配線２
０ｂの製造方法を説明する。The pixel electrode 19, the drain electrode wiring 20b, and the source electrode wiring 2 of the electrode substrate having such a structure.
A method of manufacturing 0b will be described.
【００２０】＜第１方法＞先ず、ＴＦＴ１が形成された
絶縁基板１１のゲート絶縁膜１５上に、絵素電極１９と
なる、例えばＩＴＯ等の透明導電膜をスパッタリングに
より成膜し、従来通りにフォトリソグラフィによってパ
ターニングする。<First Method> First, on the gate insulating film 15 of the insulating substrate 11 on which the TFT 1 is formed, a transparent conductive film such as ITO, which will be the pixel electrode 19, is formed by sputtering, and the conventional method is used. Pattern by photolithography.
【００２１】次に、ＴＦＴ１及び絵素電極１９を覆って
基板１１上に、窒化化合物を形成する金属を、全体に対
して５ａｔ％以下含有するアルミニウム合金ターゲット
をアルゴンガス中でスパッタリングして、アルミニウム
合金薄膜を成膜し、連続して、同じく窒化物を形成する
金属を５ａｔ％以下含有するアルミニウム合金ターゲッ
トをアルゴンガスに窒素ガスを混合したガスでスパッタ
ガス圧が０．４０Ｐａ前後でスパッタリングして、窒化
アルミニウム合金薄膜を成膜する。多くの遷移元素にお
ける窒化化合物は、組成が原子価則に従わない、つまり
これらの元素は容易に窒化化合物になる。又、窒化化合
物になると高融点、高硬度な物質になる。従って、例え
ばＡｌ、Ｓｉ、Ｔｉ、Ｔａ、Ｎｂ、Ｖ、Ｍｇ、Ｍｏ、Ｈ
ｆ、Ｚｒ等の窒化化合物を形成しやすい金属が好まし
い。このようにして積層したアルミニウム合金薄膜及び
窒化アルミニウム合金薄膜をフォトリソグラフィにより
パターニングし、ドレイン電極配線２０ａ及びソース電
極配線２０ｂを形成する。Next, on the substrate 11 covering the TFT 1 and the pixel electrodes 19, an aluminum alloy target containing 5 at% or less of the metal forming the nitride compound is sputtered in argon gas to form aluminum. An alloy thin film is formed, and an aluminum alloy target containing 5 at% or less of a metal forming a nitride is continuously sputtered at a sputtering gas pressure of about 0.40 Pa with a gas obtained by mixing nitrogen gas with argon gas. Forming an aluminum nitride alloy thin film. Nitride compounds in many transition elements do not follow valence rules in composition, that is, these elements easily become nitride compounds. Further, the nitride compound becomes a substance having a high melting point and a high hardness. Therefore, for example, Al, Si, Ti, Ta, Nb, V, Mg, Mo, H
A metal that easily forms a nitride compound such as f or Zr is preferable. The aluminum alloy thin film and the aluminum nitride alloy thin film thus laminated are patterned by photolithography to form the drain electrode wiring 20a and the source electrode wiring 20b.
【００２２】最後に、保護膜２１を従来通りの方法で形
成することにより、マトリクス電極基板が製造される。Finally, the matrix electrode substrate is manufactured by forming the protective film 21 by a conventional method.
【００２３】＜第２方法＞先ず、ＴＦＴ１が形成された
絶縁基板１１のゲート絶縁膜１５上に、絵素電極１９と
なる、例えばＩＴＯ等の透明導電膜をスパッタリングに
より成膜し、従来通りにフォトリソグラフィによってパ
ターニングする。<Second Method> First, on the gate insulating film 15 of the insulating substrate 11 on which the TFT 1 is formed, a transparent conductive film such as ITO, which will be the pixel electrode 19, is formed by sputtering, and the conventional method is used. Pattern by photolithography.
【００２４】次に、アルミニウム合金ターゲットと窒化
アルミニウム合金ターゲットとをそれぞれ用い、アルゴ
ンガス中でスパッタリング法によりアルミニウム合金薄
膜と、２５ｍｏｌ％以上の窒素濃度の窒化アルミニウム
合金薄膜とを連続成膜する。このとき、窒化アルミニウ
ム合金ターゲットには５０ｍｏｌ％の窒素濃度の窒化ア
ルミニウム合金を装着する。窒化アルミニウム合金薄膜
の成膜には、５０ｍｏｌ％の窒化アルミニウム合金粉末
とアルミニウム合金粉末とを混合し、高温高圧状態で焼
成固化して得られる２５ｍｏｌ％以上の窒素濃度の窒化
アルミニウム合金等を用いてもよい。上述のようにして
積層したアルミニウム合金薄膜及び窒化アルミニウム合
金薄膜をフォトリソグラフィによりパターニングし、ド
レイン電極配線２０ａ及びソース電極配線２０ｂを形成
する。Next, using an aluminum alloy target and an aluminum nitride alloy target, respectively, an aluminum alloy thin film and an aluminum nitride alloy thin film having a nitrogen concentration of 25 mol% or more are continuously formed by sputtering in an argon gas. At this time, an aluminum nitride alloy having a nitrogen concentration of 50 mol% is mounted on the aluminum nitride alloy target. For forming the aluminum nitride alloy thin film, an aluminum nitride alloy having a nitrogen concentration of 25 mol% or more obtained by mixing 50 mol% aluminum nitride alloy powder and aluminum alloy powder and firing and solidifying at high temperature and high pressure is used. Good. The aluminum alloy thin film and the aluminum nitride alloy thin film laminated as described above are patterned by photolithography to form the drain electrode wiring 20a and the source electrode wiring 20b.
【００２５】最後に、保護膜２１を従来通りの方法で形
成することにより、マトリクス電極基板が製造される。Finally, the matrix film substrate is manufactured by forming the protective film 21 by a conventional method.
【００２６】＜第３方法＞先ず、ＴＦＴ１が形成された
絶縁基板１１のゲート絶縁膜１５上に、絵素電極１９と
なる、例えばＩＴＯ等の透明導電膜をスパッタリングに
より成膜し、従来通りにフォトリソグラフィによってパ
ターニングする。<Third Method> First, on the gate insulating film 15 of the insulating substrate 11 on which the TFT 1 is formed, a transparent conductive film such as ITO, which will be the pixel electrode 19, is formed by sputtering, and the conventional method is used. Pattern by photolithography.
【００２７】次に、アルミニウム合金ターゲットを２枚
用いてアルゴンガス中でスパッタリング法により２層の
アルミニウム合金薄膜を連続成膜した後、イオンドーピ
ング法により上層のアルミニウム合金薄膜に窒素イオン
を注入し、上層のアルミニウム合金薄膜を窒化アルミニ
ウム合金薄膜とする。このようにして形成したアルミニ
ウム合金薄膜及び窒化アルミニウム合金薄膜をフォトリ
ソグラフィによりパターニングし、ドレイン電極配線２
０ａ及びソース電極配線２０ｂを形成する。Next, two aluminum alloy targets are used to continuously form two layers of aluminum alloy thin films by a sputtering method in argon gas, and then nitrogen ions are implanted into the upper aluminum alloy thin film by an ion doping method. The upper aluminum alloy thin film is an aluminum nitride alloy thin film. The aluminum alloy thin film and the aluminum nitride alloy thin film thus formed are patterned by photolithography, and the drain electrode wiring 2
0a and the source electrode wiring 20b are formed.
【００２８】最後に、保護膜２１を従来通りの方法で形
成することにより、マトリクス電極基板が製造される。Finally, the matrix electrode substrate is manufactured by forming the protective film 21 by a conventional method.
【００２９】上記方法で形成されたドレイン電極配線２
０ａ及びソース電極配線２０ｂは、アルミニウム合金薄
膜と窒化アルミニウム合金薄膜との２層構造をしてお
り、上層の窒化アルミニウム合金薄膜は不動態化されて
いるため、フォトリソグラフィ工程に於て、ドレイン電
極配線２０ａとＩＴＯ薄膜からなる絵素電極１９との間
には電気腐食反応は起こらなくなる。又、アルミニウム
合金薄膜と窒化アルミニウム合金薄膜を連続して形成し
た積層膜をドレイン電極配線２０ａ及びソース電極配線
２０ｂとして用いているために、低抵抗配線が可能とな
り信号遅延を抑制することができる。Drain electrode wiring 2 formed by the above method
0a and the source electrode wiring 20b have a two-layer structure of an aluminum alloy thin film and an aluminum nitride alloy thin film, and the upper aluminum nitride alloy thin film is passivated. The electrical corrosion reaction does not occur between the wiring 20a and the pixel electrode 19 made of the ITO thin film. Further, since the laminated film formed by continuously forming the aluminum alloy thin film and the aluminum nitride alloy thin film is used as the drain electrode wiring 20a and the source electrode wiring 20b, a low resistance wiring can be realized and a signal delay can be suppressed.
【００３０】さらに、ドレイン電極配線２０ａ及びソー
ス電極配線２０ｂに使用されるアルミニウム合金に、窒
化物を形成する金属が５ａｔ％以下含まれ、且つ窒化ア
ルミニウム合金の窒素濃度が２５ｍｏｌ％以上であるこ
とによって、フォトリソグラフィ工程における電気腐食
の抑制及び配線の低抵抗化に加えて、マイグレーション
を抑制することができる。Furthermore, the aluminum alloy used for the drain electrode wiring 20a and the source electrode wiring 20b contains 5 at% or less of a metal forming a nitride, and the nitrogen concentration of the aluminum nitride alloy is 25 mol% or more. In addition to suppressing electrical corrosion in the photolithography process and reducing the resistance of wiring, migration can be suppressed.
【００３１】又、本発明のように、電極配線を形成する
２層の膜が、同じ組成及び添加物から形成されているの
で、熱膨張及び収縮に強く、膜同士の密着性がよくな
る。Further, as in the present invention, the two layers of film forming the electrode wiring are formed of the same composition and additives, so that they are resistant to thermal expansion and contraction and the adhesion between the films is improved.
【００３２】[0032]
【発明の効果】以上の説明から明らかなように、本発明
の電極基板の製造方法によれば、電極配線の低抵抗化を
実現すると共に、電極配線におけるマイグレイションを
抑え、電極配線は腐食しない不動態性を有するように製
造することができる。本発明の電極基板においては、電
極配線が低抵抗であるので、電極配線を細く長くするこ
とができ、表示装置の大型化高精細化を図ることができ
る。As is apparent from the above description, according to the manufacturing method of the electrode substrate of the present invention, the resistance of the electrode wiring is reduced, the migration of the electrode wiring is suppressed, and the electrode wiring is not corroded. It can be manufactured to be passivating. In the electrode substrate of the present invention, since the electrode wiring has low resistance, the electrode wiring can be made thin and long, and the display device can be made large and high definition.
【図１】本発明の電極基板の部分平面図である。FIG. 1 is a partial plan view of an electrode substrate of the present invention.
【図２】図１に示す電極基板のＡ−Ａ線による断面図で
ある。2 is a cross-sectional view taken along the line AA of the electrode substrate shown in FIG.
【図３】従来の電極基板の部分平面図である。FIG. 3 is a partial plan view of a conventional electrode substrate.
【図４】図３に示す電極基板のＢ−Ｂ線による断面図で
ある。4 is a cross-sectional view of the electrode substrate shown in FIG. 3, taken along the line BB.
【符号の説明】 １ ＴＦＴ １１ 絶縁基板 １２ ベース絶縁膜（Ｔａ2Ｏ5） １３ ゲート配線 １４ 陽極酸化膜 １５ ゲート絶縁膜 １６ アモルファスＳｉ半導体層 １７ エッチングストッパー膜 １８ ｎ+半導体層 １８ａ ドレイン部 １８ｂ ソース部 １９ 絵素電極 ２０ａ ドレイン電極配線 ２０ｂ ソース電極配線 ２１ 保護膜[Explanation of Codes] 1 TFT 11 Insulating substrate 12 Base insulating film (Ta 2 O 5 ) 13 Gate wiring 14 Anodized film 15 Gate insulating film 16 Amorphous Si semiconductor layer 17 Etching stopper film 18 n + Semiconductor layer 18a Drain part 18b Source Part 19 Pixel electrode 20a Drain electrode wiring 20b Source electrode wiring 21 Protective film
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊達 昌浩 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 永安 孝好 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 片山 幹雄 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Masahiro Date 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Within Sharp Corporation (72) Inventor Takayoshi Nagayasu 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Incorporated (72) Inventor Mikio Katayama 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka
Claims (7)
金膜との２層構造をなし、且つ該アルミニウム合金膜を
該基板側として形成され、一部が該電極に接続された電
極配線とを備えた電極基板。1. A substrate, an electrode made of a transparent conductive material formed on the substrate, an aluminum alloy film and an aluminum nitride alloy film formed on the substrate to form a two-layer structure, and the aluminum alloy film. And an electrode wiring part of which is connected to the electrode.
を形成する金属を５ａｔ％以下含有したものからなり、
且つ前記窒化アルミニウム合金膜の窒素濃度が、２５ｍ
ｏｌ％以上である請求項１記載の電極基板。2. The aluminum alloy film comprises a metal forming a nitride compound in an amount of 5 at% or less,
The nitrogen concentration of the aluminum nitride alloy film is 25 m
The electrode substrate according to claim 1, which is ol% or more.
形成する工程と、 該電極が形成された該基板上に、該基板側からアルミニ
ウム合金膜と窒化アルミニウム合金膜との積層膜を形成
する工程と、 該積層膜をパターニングして電極配線を形成する工程と
を包含する電極基板の製造方法。3. A step of forming an electrode made of a transparent conductive material on a substrate, and a laminated film of an aluminum alloy film and an aluminum nitride alloy film is formed from the substrate side on the substrate on which the electrode is formed. And a step of patterning the laminated film to form an electrode wiring.
ンと窒素との混合ガス中でアルミニウム合金ターゲット
をスパッタリングして成膜される請求項３記載の電極基
板の製造方法。4. The method of manufacturing an electrode substrate according to claim 3, wherein the aluminum nitride alloy film is formed by sputtering an aluminum alloy target in a mixed gas of argon and nitrogen.
ンガス中で窒化アルミニウム合金ターゲットをスパッタ
リングして成膜される請求項３記載の電極基板の製造方
法。5. The method for manufacturing an electrode substrate according to claim 3, wherein the aluminum nitride alloy film is formed by sputtering an aluminum nitride alloy target in argon gas.
して、窒化アルミニウム合金粉末とアルミニウム合金粉
末とを混合し、高温高圧状態で焼成固化して得られる窒
化アルミニウム合金を用いる請求項３記載の電極基板の
製造方法。6. The method of manufacturing an electrode substrate according to claim 3, wherein the aluminum nitride alloy target is an aluminum nitride alloy obtained by mixing aluminum nitride alloy powder and aluminum alloy powder and firing and solidifying the mixture at high temperature and high pressure. .
ゲットをスパッタリングしてアルミニウム合金膜を成膜
した後、該アルミニウム合金膜の上層にイオンドーピン
グ法により注入して、該アルミニウム合金膜の上層を窒
化アルミニウム合金膜にすることにより、前記積層膜を
形成する請求項３記載の電極基板の製造方法。7. An aluminum alloy target is sputtered in an argon gas to form an aluminum alloy film, which is then implanted into the upper layer of the aluminum alloy film by an ion doping method so that the upper layer of the aluminum alloy film is an aluminum nitride alloy. The method for manufacturing an electrode substrate according to claim 3, wherein the laminated film is formed by forming a film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1765193A JP3035101B2 (en) | 1993-02-04 | 1993-02-04 | Electrode substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1765193A JP3035101B2 (en) | 1993-02-04 | 1993-02-04 | Electrode substrate and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06230400A true JPH06230400A (en) | 1994-08-19 |
| JP3035101B2 JP3035101B2 (en) | 2000-04-17 |
Family
ID=11949762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1765193A Expired - Lifetime JP3035101B2 (en) | 1993-02-04 | 1993-02-04 | Electrode substrate and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3035101B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043859A (en) * | 1996-11-28 | 2000-03-28 | Nec Corporation | Active matrix base with reliable terminal connection for liquid crystal display device |
| US6534349B1 (en) | 1999-12-17 | 2003-03-18 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device having a two-layered electrode structure |
| US6771338B2 (en) * | 2001-06-06 | 2004-08-03 | Chi Mei Optoelectronics Corp. | Transflective liquid crystal display having transflective electrodes of an aluminum compound |
| KR100473225B1 (en) * | 2001-12-31 | 2005-03-08 | 엘지.필립스 엘시디 주식회사 | Contact structure between Al metal layer and transparent metal layer and method of manufacturing the same |
| US7599037B2 (en) | 2001-08-20 | 2009-10-06 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for manufacturing the same |
-
1993
- 1993-02-04 JP JP1765193A patent/JP3035101B2/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043859A (en) * | 1996-11-28 | 2000-03-28 | Nec Corporation | Active matrix base with reliable terminal connection for liquid crystal display device |
| US6534349B1 (en) | 1999-12-17 | 2003-03-18 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device having a two-layered electrode structure |
| US6794759B2 (en) | 1999-12-17 | 2004-09-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, liquid crystal display device and method of manufacturing the semiconductor device |
| US7012338B2 (en) | 1999-12-17 | 2006-03-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, liquid crystal display device and method of manufacturing the semiconductor device |
| US6771338B2 (en) * | 2001-06-06 | 2004-08-03 | Chi Mei Optoelectronics Corp. | Transflective liquid crystal display having transflective electrodes of an aluminum compound |
| US7599037B2 (en) | 2001-08-20 | 2009-10-06 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for manufacturing the same |
| KR100473225B1 (en) * | 2001-12-31 | 2005-03-08 | 엘지.필립스 엘시디 주식회사 | Contact structure between Al metal layer and transparent metal layer and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3035101B2 (en) | 2000-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100265484B1 (en) | Al-ni-y alloy films for electrodes of semiconductor devices and sputtering targets for depositing the al-ni-y alloy films | |
| EP0430702B1 (en) | Line material, electronic device using the line material and liquid crystal display | |
| US5633738A (en) | TFT substrate having scanning lines of metal films of columnar crystal grains | |
| EP0457328B1 (en) | Active matrix structure for liquid crystal display elements | |
| US4905066A (en) | Thin-film transistor | |
| JP3392440B2 (en) | Multilayer conductor layer structure device | |
| US7825515B2 (en) | Semiconductor device, display device, and method of manufacturing semiconductor device | |
| US20070228575A1 (en) | Wiring material and wiring board using the same | |
| JP2002341367A (en) | Liquid crystal display device and its manufacturing method | |
| CN101379539A (en) | Reflection type TFT substrate and method for manufacturing reflection type TFT substrate | |
| US5739877A (en) | Active matrix liquid crystal display in which the gate and/or drain lines are made of a Cr-Mo alloy | |
| US20090022982A1 (en) | Electronic Device, Method of Manufacture of Same and Sputtering Target | |
| JPH0715017A (en) | Plate display device and preparation thereof | |
| KR100213402B1 (en) | Electrode wiring material and electrode wiring board using it | |
| EP0603622B1 (en) | Thin-film transistor array and method of fabricating the same | |
| US7476936B2 (en) | Substrate, liquid crystal display having the substrate, and method for producing substrate | |
| KR20140054339A (en) | Wiring structure for display device | |
| US5903055A (en) | Conductor line materials and method of making their metal line layers | |
| JPH0843860A (en) | Electrically separated pixel element in low-voltage driven active matrix liquid crystal display | |
| JP3035101B2 (en) | Electrode substrate and manufacturing method thereof | |
| JP3488551B2 (en) | Electrode wiring material and electrode wiring board using the same | |
| EP0498663B1 (en) | Method for producing a semi conductor device using sputtering | |
| JPH0640585B2 (en) | Thin film transistor | |
| JP2001318389A (en) | Transparent electrode substrate, its manufacturing method and liquid crystal device | |
| JP2000216158A (en) | FORMATION OF Al WIRING |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |