JPH06230400A - Electrode substrate and its production - Google Patents

Electrode substrate and its production

Info

Publication number
JPH06230400A
JPH06230400A JP1765193A JP1765193A JPH06230400A JP H06230400 A JPH06230400 A JP H06230400A JP 1765193 A JP1765193 A JP 1765193A JP 1765193 A JP1765193 A JP 1765193A JP H06230400 A JPH06230400 A JP H06230400A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
film
electrode
aluminum
substrate
aluminum alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1765193A
Other languages
Japanese (ja)
Other versions
JP3035101B2 (en )
Inventor
Masahiro Date
Mikio Katayama
Takayoshi Nagayasu
Yukinobu Nakada
Yukiya Nishioka
Hidenori Otokoto
幸伸 中田
昌浩 伊達
孝好 永安
幹雄 片山
幸也 西岡
秀則 音琴
Original Assignee
Sharp Corp
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PURPOSE: To provide the electrode substrate which lowers the resistance of electrode wirings, suppresses the migration in the electrode wirings and has the passive property to prevent corrosion.
CONSTITUTION: The electrode wirings 20a, 20b having a two-layered structure composed of an aluminum alloy and aluminum nitride alloy are formed on electrodes 19 consisting of a transparent conductive material and, therefore, the resistance of the electrode wirings 20a, 20b is lowered and the signal delay in the electrode wirings 20a, 20b is prevented. Since the aluminum nitride alloy is passivated, an electric corrosion reaction does not arise any more between the electrodes 19 and the electrode wirings 20a, 20b in the production process. Further, the aluminum alloy is so formed as to contain ≤5at.% metal forming the nitrided compd. and to have ≥25mol% nitrogen concn. of the aluminum nitride alloy film, thereby, the migration in the electrode wirings 20a, 20b is suppressed.
COPYRIGHT: (C)1994,JPO&Japio

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、液晶表示装置等の表示装置に使用される電極基板及びその製造方法に関する。 The present invention relates to relates to an electrode substrate and a manufacturing method thereof, used in a display device such as a liquid crystal display device.

【0002】 [0002]

【従来の技術】図3に、液晶表示装置に用いられる従来のマトリクス電極基板の一例の部分平面図を示し、図4 BACKGROUND ART FIG. 3 shows an example partial plan view of a conventional matrix electrode substrate used for a liquid crystal display device, FIG. 4
に、図3に示すマトリクス電極基板のB−B線による断面図を示す。 A shows a sectional view according to line B-B of matrix electrode substrate shown in FIG. このマトリクス電極基板は、ガラス基板からなる絶縁基板31上に、互いに平行な複数のゲート配線33及び互いに平行な複数のソース電極配線39bが交差するように配設されている。 The matrix electrode substrate, on an insulating substrate 31 made of a glass substrate, are arranged so as to intersect a plurality of parallel gate lines 33 and a plurality of parallel source electrode wirings 39b from each other to each other. ゲート配線33とソース電極配線39bとの交差部近傍には、薄膜トランジスタ(以下「TFT(Thin Film Transistor)」と呼ぶ) In the vicinity of an intersection of the gate wiring 33 and the source electrode wiring 39b is a thin film transistor (hereinafter referred to as "TFT (Thin Film Transistor)")
3が対応する各々の配線33、39bと接続されて配置されている。 3 is arranged to be connected with each corresponding wire 33,39B. 隣合う2本のゲート配線33及び隣合う2 Two gate lines adjacent 33 and adjacent 2
本のソース電極配線39bで囲まれる領域にはTFT3 The region surrounded by the source electrode wiring 39b of the TFT3
と接続してそれぞれ絵素電極40aが形成されている。 Each connected to the pixel electrode 40a is formed with.

【0003】マトリクス電極基板の構造を、図4を参照して更に詳細に説明する。 [0003] The structure of the matrix electrode substrate, will be described in more detail with reference to FIG. このマトリクス電極基板は、 The matrix electrode substrate,
絶縁基板31上に、Ta 25からなるベース絶縁膜32 On the insulating substrate 31, the base insulating film 32 made of Ta 2 O 5
が全面に形成され、ベース絶縁膜32上に所定のパターンを有するゲート配線33が形成されている。 There is formed on the entire surface, the gate wiring 33 having a predetermined pattern on the base insulating film 32 is formed. ゲート配線33の材料には陽極酸化可能な金属タンタルが使用されており、その表層部は電解液にて陽極酸化処理が行われ、TaO xからなる陽極酸化膜34が形成されている。 The material of the gate wiring 33 are anodic oxidizable metal tantalum is used, its surface layer portion anodizing treatment is performed in an electrolyte, the anodic oxide film 34 made of TaO x has been formed. このゲート配線33が形成された基板31上全面を覆って、SiN xからなるゲート絶縁膜35が形成されている。 Over the substrate 31 on the entire surface of this gate wiring 33 is formed, the gate insulating film 35 made of SiN x is formed. このゲート絶縁膜35上には、ゲート配線33 On the gate insulating film 35, the gate wiring 33
の所定部分を覆うように、真性アモルファスSi半導体からなる半導体層36及びSiN xからなるエッチングストッパ膜37が、ゲート絶縁膜35側からこの順にC So as to cover a predetermined portion of, C etching stopper film 37 made of the semiconductor layer 36 and the SiN x consisting of an intrinsic amorphous Si semiconductor, in this order from the gate insulating film 35 side
VD(Chemical Vapor Deposit VD (Chemical Vapor Deposit
ion)法により形成されている。 It is formed by ion) method. 半導体層36及びエッチングストッパ膜37上には、n にドープされたアモルファスSiからなるn +型半導体層38が形成されており、n +型半導体層38はエッチングストッパ膜3 On the semiconductor layer 36 and the etching stopper film 37, n + and n + -type semiconductor layer 38 made of doped amorphous Si is formed on, the n + -type semiconductor layer 38 is an etching stopper film 3
7上で2つに分離され、TFT3のドレイン部38a及びソース部38bが構成されている。 7 is separated into two on, the drain part 38a, and the source part 38b of the TFT3 is configured. このドレイン部3 The drain section 3
8a及びソース部38b上には、それぞれドレイン電極配線39a及びソース電極配線39bが形成されている。 On 8a and the source unit 38b, the drain electrode wiring 39a and the source electrode wiring 39b are respectively formed. ドレイン電極配線39a上とゲート絶縁膜35の所定部分上とに、例えばITO薄膜等の透明導電膜でドレイン電極配線39aの補助配線及び絵素電極40aが形成されるとともに、ソース電極配線39b上には同じく透明導電膜でソース電極配線39bの補助配線40bが形成されている。 To the on predetermined portions of the drain electrode wiring 39a on the gate insulating film 35, for example, a transparent conductive film made of ITO thin film or the like with the auxiliary wiring and the pixel electrode 40a of the drain electrode wiring 39a is formed, on the source electrode wiring 39b are formed auxiliary line 40b of the source electrode wiring 39b is in same transparent conductive film. 以上TFT3が形成された基板31上に、絵素電極40aの表示に寄与する部分以外の全面を覆って保護膜41が形成されている。 More TFT3 on the substrate 31 is formed, the protective film 41 covers the entire surface other than the portion contributing to the display of the picture element electrode 40a are formed.

【0004】 [0004]

【発明が解決しようとする課題】このような構成のマトリクス電極基板では、ドレイン電極配線39a及びソース電極配線39b上に直接、絵素電極40a及び補助配線40bである透明導電膜、例えばITO薄膜が積層されている。 [Problems that the Invention is to Solve In matrix electrode substrate having such a structure, directly to the drain electrode wiring 39a and the source electrode wiring 39 b, the transparent conductive film is a picture element electrode 40a and the auxiliary wiring 40b, for example, ITO thin film It is stacked. このため、このITO薄膜をエッチング液によってパターニングするとき、エッチング液によりドレイン電極配線39a及びソース電極配線39bが侵食されることを防止するために、各電極配線39a、39b Therefore, when patterning the ITO film by an etchant, in order to prevent the drain electrode wiring 39a and the source electrode wiring 39b is eroded by the etching solution, each electrode wiring 39a, 39b
にはチタン等の高融点高抵抗の金属材料が使用されている。 Metallic material having a high melting point and high resistance such as titanium is used for the. しかしながら、このような高融点高抵抗の金属材料を各電極配線39a、39bとして用いると、この配線39a、39bを送信される信号に遅延が生じるという問題がある。 However, the use of such a refractory high-resistance metal material each electrode wiring 39a, as 39b, there is a problem that the wiring 39a, a delay on the signals transmitted and 39b occurs. この信号遅延の問題は、特に表示装置が大型高精細化するとより顕著に現れる。 The problem with this signal delay is more remarkable especially display device is large high resolution. この問題を解決するために、各電極配線39a、39bにチタンに比べ低抵抗であるアルミニウム配線を使用すると、各電極配線39a、39bにおけるマイグレーション、及び透明導電膜からなる絵素電極40a等と各電極配線39a、3 To solve this problem, the electrode wiring 39a, by using the aluminum wiring is low-resistance compared to titanium 39b, each electrode wiring 39a, each a pixel electrode 40a or the like made of migration, and the transparent conductive film in 39b electrode wires 39a, 3
9bとの間の電気腐食等の問題が発生する。 Electrical corrosion problems between 9b.

【0005】本発明は、上記従来技術の問題点を解決するためになされたものであり、電極配線の低抵抗化を実現すると共に、電極配線におけるマイグレイションを抑え、腐食しない不動態性を有する電極基板を提供することを目的とする。 [0005] The present invention has been made to solve the problems of the prior art, it is possible to realize a reduction in the resistance of the electrode wiring, suppressing a migration in the electrode wiring has a passivity that does not corrode and an object thereof is to provide an electrode substrate.

【0006】 [0006]

【課題を解決するための手段】本発明の電極基板は、基板と、該基板上に形成された透明導電性材料からなる電極と、該基板上にアルミニウム合金膜と、窒化アルミニウム合金膜との2層構造をなし、且つ該アルミニウム合金膜を該基板側として形成され、一部が該電極に接続された電極配線とを備えており、そのことにより上記目的が達成される。 The electrode substrate of the present invention solving the problem to means for the] a substrate and an electrode formed of a transparent conductive material formed on the substrate, an aluminum alloy film on the substrate, the aluminum nitride alloy film form a two-layer structure, and is formed of the aluminum alloy film as a substrate side, partially provided with an electrode wiring connected to the electrode, the objects can be achieved.

【0007】前記アルミニウム合金膜が、窒化化合物を形成する金属を5at%以下含有したものからなり、且つ前記窒化アルミニウム合金膜の窒素濃度が、25mo [0007] The aluminum alloy film is comprised of metal to form a nitride compound from those containing less 5at%, is and the nitrogen concentration of the nitride aluminum alloy film, 25Mo
l%以上であってもよい。 It may be l% or more.

【0008】本発明の電極基板の製造方法は、基板上に透明導電性材料からなる電極を形成する工程と、該電極が形成された該基板上に、該基板側からアルミニウム合金膜と窒化アルミニウム合金膜との積層膜を形成する工程と、該積層膜をパターニングして電極配線を形成する工程とを包含しており、そのことにより上記目的が達成される。 [0008] manufacturing method an electrode substrate of the present invention includes the steps of forming an electrode made of a transparent conductive material on a substrate, on the substrate where the electrodes are formed, an aluminum alloy film and an aluminum nitride from the substrate side a step of forming a laminated film of an alloy film, which includes a step of forming an electrode wiring by patterning the laminated film, the object is achieved.

【0009】前記窒化アルミニウム合金膜が、アルゴンと窒素との混合ガス中でアルミニウム合金ターゲットをスパッタリングして成膜されてもよい。 [0009] The aluminum nitride alloy film may be deposited by sputtering an aluminum alloy target in a mixed gas of argon and nitrogen.

【0010】前記窒化アルミニウム合金膜が、アルゴンガス中で窒化アルミニウム合金ターゲットをスパッタリングして成膜されてもよい。 [0010] The aluminum nitride alloy film may be deposited by sputtering a nitride aluminum alloy target in an argon gas.

【0011】前記窒化アルミニウム合金ターゲットとして、窒化アルミニウム合金粉末とアルミニウム合金粉末とを混合し、高温高圧状態で焼成固化して得られる窒化アルミニウム合金を用いてもよい。 [0011] As the aluminum nitride alloy target, by mixing the aluminum alloy nitride powder and aluminum alloy powder may be used nitride aluminum alloy obtained by firing solidified under high-temperature and high-pressure state.

【0012】アルゴンガス中でアルミニウム合金ターゲットをスパッタリングしてアルミニウム合金膜を成膜した後、該アルミニウム合金膜の上層にイオンドーピング法により注入して、該アルミニウム合金膜の上層を窒化アルミニウム合金膜にすることにより、前記積層膜を形成してもよい。 [0012] After forming the aluminum alloy film by sputtering an aluminum alloy target in an argon gas, is injected by an ion doping method in the upper layer of the aluminum alloy film, the upper layer of aluminum nitride alloy film of the aluminum alloy film by, it may form the stacked film.

【0013】 [0013]

【作用】本発明の電極基板は、透明導電性材料からなる電極上に、アルミニウム合金と窒化アルミニウム合金との2層構造を有する電極配線が形成されているので、電極配線の低抵抗化を図れ、電極配線における信号遅延を防止できる。 The substrate of electrode DETAILED DESCRIPTION OF THE INVENTION The present invention, on an electrode made of a transparent conductive material, the electrode wiring having a two-layer structure of aluminum alloy and aluminum nitride alloy is formed, results in low resistance of the electrode wiring prevents a signal delay in the electrode wiring. 窒化アルミニウム合金は不動態化されているため、製造工程における電極と電極配線との間には電気腐食反応は起こらなくなる。 Since the aluminum alloy nitride is passivated, electric corrosion reaction between the electrode and the electrode wiring in the manufacturing process will not occur.

【0014】更に、アルミニウム合金膜が、窒化化合物を形成する金属を5at%以下含有しているので、配線の低抵抗が実現でき、且つ窒化アルミニウム合金膜の窒素濃度が、25mol%以上であるので、窒化アルミニウム合金膜が不動態化する。 Furthermore, an aluminum alloy film, since containing the metal forming the nitride compound less 5at%, low resistance can be realized wiring, and the nitrogen concentration of the aluminum alloy film nitride, because it is 25 mol% or more , aluminum nitride alloy film passivated. その結果、電極配線におけるマイグレーションが抑制できる。 As a result, the migration in the electrode wiring can be suppressed.

【0015】尚、アルミニウムの比抵抗は265×10 [0015] The specific resistance of aluminum is 265 × 10
-4 Ωcmであり、添加物等により比抵抗が大きくなっても2000×10 -4 Ωcmが使用できる限界である。 -4 is [Omega] cm, additives, etc. The specific resistance is large becomes 2000 × 10 -4 [Omega] cm even is the limit that can be used. 即ち、アルミニウム合金膜の添加物を5at%より大きくすると、比抵抗が大きくなり、他の金属、例えばMo等と変わらなくなる。 That is, when the additive of the aluminum alloy film is greater than 5at%, the specific resistance increases, no longer changes with other metals, such as Mo or the like.

【0016】 [0016]

【実施例】本発明を実施例について以下に説明する。 Example will be described below the present invention embodiment.

【0017】図1に、本発明の一実施例である液晶表示装置に用いられるマトリクス電極基板の部分平面図を示す。 [0017] FIG. 1 shows a partial plan view of a matrix electrode substrate used for a liquid crystal display device according to an embodiment of the present invention. 図2に、図1に示す電極基板のA−A線による断面図を示す。 Figure 2 shows a sectional view taken along line A-A of the electrode substrate shown in FIG. この電極基板は、ガラス基板からなる絶縁基板11上に、互いに平行な複数のゲート配線13及び互いに平行な複数のソース電極配線20bが交差するように配設されている。 The electrode substrate, on an insulating substrate 11 made of a glass substrate, are arranged so as to intersect a plurality of parallel gate lines 13 and a plurality of parallel source electrode wirings 20b from each other to each other. ゲート配線13とソース電極配線2 Gate wiring 13 and the source electrode wiring 2
0bとの交差部近傍には、TFT1が対応する各々の配線13、19bと接続されて配置されている。 Near the intersection with 0b is, TFT 1 are arranged is connected to the corresponding respective wiring 13,19B. 隣合う2 Adjacent 2
本のゲート配線13及び隣合う2本のソース電極配線2 Gate lines 13 and adjacent two source electrode wiring 2
0bで囲まれる領域にはTFT1と接続してそれぞれ絵素電極が形成されている。 The region surrounded by 0b each picture element electrode connected to the TFT1 is formed.

【0018】マトリクス電極基板の構造を、図1を参照して更に詳細に説明する。 [0018] The structure of the matrix electrode substrate, will be described in more detail with reference to FIG. このマトリクス電極基板は、 The matrix electrode substrate,
絶縁基板11上に、Ta 25からなるベース絶縁膜12 On the insulating substrate 11, insulating base film 12 made of Ta 2 O 5
が全面に形成され、ベース絶縁膜12上に所定のパターンを有するゲート配線13が形成されている。 There is formed on the entire surface, the gate wiring 13 having a predetermined pattern on the base insulating film 12 is formed. ゲート配線13の材料には陽極酸化可能な金属タンタルが使用されており、その表層部は電解液にて陽極酸化処理が行われ、TaO xからなる陽極酸化膜14が形成されている。 The material of the gate wiring 13 are anodic oxidizable metal tantalum is used, its surface layer portion anodizing treatment is performed in an electrolyte, the anodic oxide film 14 made of TaO x has been formed. このゲート配線13が形成された基板11上全面を覆って、SiN xからなるゲート絶縁膜15が形成されている。 Over the substrate 11 over the entire surface of this gate wiring 13 are formed, the gate insulating film 15 made of SiN x is formed. このゲート絶縁膜15上には、ゲート配線13 On this gate insulating film 15, the gate wiring 13
の所定部分を覆うように、真性アモルファスSi半導体からなる半導体層16及びSiN xからなるエッチングストッパ膜17が、ゲート絶縁膜15側からこの順にプラズマCVD法により形成されている。 So as to cover a predetermined portion of the etching stopper film 17 made of the semiconductor layer 16 and the SiN x consisting of an intrinsic amorphous Si semiconductor is formed by plasma CVD from the gate insulating film 15 side in this order. 半導体層16及びエッチングストッパ膜17上には、n +にリンをドープされたアモルファスSiからなるn +型半導体層18 On the semiconductor layer 16 and the etching stopper film 17 is made of phosphorus to the n + doped amorphous Si n + -type semiconductor layer 18
が形成されており、n +型半導体層18はエッチングストッパ膜17上で2つに分離され、TFT1のドレイン部18a及びソース部18bが構成されている。 There is formed, n + -type semiconductor layer 18 is separated into two on the etching stopper film 17, the drain part 18a and a source region 18b of the TFT1 is configured. 又、ゲート絶縁膜15の所定部分には、TFT1とは分離して、例えばITO薄膜等の透明導電膜から絵素電極19 The gate on the predetermined portion of the insulating film 15, separate from the TFT 1, for example, the pixel electrode 19 of a transparent conductive film made of ITO thin film or the like
が形成されている。 There has been formed. 上記ドレイン部18a及びソース部18b上には、それぞれドレイン電極配線20a及びソース電極配線20bが形成され、ドレイン電極配線20 On the drain portion 18a and a source region 18b, the drain electrode wiring 20a and the source electrode wiring 20b respectively are formed, the drain electrode wiring 20
aの一部は絵素電極19と接続している。 Some of a is connected to the pixel electrode 19. ドレイン電極配線20a及びソース電極配線20bは、2層構造をしており、下層がアルミニウム合金薄膜で、上層が窒化アルミニウム合金薄膜である。 Drain electrode wiring 20a and the source electrode wiring 20b is a two-layer structure, the lower layer is an aluminum alloy thin film, the upper layer is an aluminum nitride alloy film. さらに、以上TFT1が形成された基板11上に、絵素電極19の表示に寄与する部分以外の全面を覆って保護膜21が形成されている。 Furthermore, more than TFT1 on the substrate 11 is formed, the protective film 21 covers the entire surface other than the portion contributing to the display of the picture element electrode 19 is formed.

【0019】このような構造を有する電極基板の絵素電極19、ドレイン電極配線20b及びソース電極配線2 The pixel electrode 19 of the electrode substrate having the above structure, the drain electrode wiring 20b and the source electrode wiring 2
0bの製造方法を説明する。 A method of manufacturing a 0b is described.

【0020】<第1方法>先ず、TFT1が形成された絶縁基板11のゲート絶縁膜15上に、絵素電極19となる、例えばITO等の透明導電膜をスパッタリングにより成膜し、従来通りにフォトリソグラフィによってパターニングする。 [0020] <First Method> First, the TFT1 is formed on the gate insulating film 15 of the insulating substrate 11 formed, the pixel electrode 19, was formed by sputtering a transparent conductive film such as ITO in a conventional manner It is patterned by photolithography.

【0021】次に、TFT1及び絵素電極19を覆って基板11上に、窒化化合物を形成する金属を、全体に対して5at%以下含有するアルミニウム合金ターゲットをアルゴンガス中でスパッタリングして、アルミニウム合金薄膜を成膜し、連続して、同じく窒化物を形成する金属を5at%以下含有するアルミニウム合金ターゲットをアルゴンガスに窒素ガスを混合したガスでスパッタガス圧が0.40Pa前後でスパッタリングして、窒化アルミニウム合金薄膜を成膜する。 Next, on the substrate 11 to cover the TFT1 and the pixel electrode 19, the metal forming the nitride compound, by sputtering an aluminum alloy target containing less 5at% to the whole in an argon gas, aluminum the alloy thin film was deposited, in succession, also the sputtering gas pressure an aluminum alloy target containing less metal 5at% to form a nitride with a mixed gas of nitrogen gas into argon gas was sputtered at about 0.40Pa , a film of aluminum nitride alloy film. 多くの遷移元素における窒化化合物は、組成が原子価則に従わない、つまりこれらの元素は容易に窒化化合物になる。 The nitride compounds in many transition elements, the composition does not obey the rules of valence, i.e. these elements are easily becomes nitride compound. 又、窒化化合物になると高融点、高硬度な物質になる。 Also, high melting point and becomes nitride compound, comprising a high hardness material. 従って、例えばAl、Si、Ti、Ta、Nb、V、Mg、Mo、H Thus, for example Al, Si, Ti, Ta, Nb, V, Mg, Mo, H
f、Zr等の窒化化合物を形成しやすい金属が好ましい。 f, easily formed metal nitride compound such as Zr are preferable. このようにして積層したアルミニウム合金薄膜及び窒化アルミニウム合金薄膜をフォトリソグラフィによりパターニングし、ドレイン電極配線20a及びソース電極配線20bを形成する。 Such an aluminum alloy thin film and the aluminum nitride alloy film formed by laminating the patterned by photolithography to form a drain electrode wiring 20a and the source electrode wiring 20b.

【0022】最後に、保護膜21を従来通りの方法で形成することにより、マトリクス電極基板が製造される。 [0022] Finally, by forming a protective film 21 in a conventional manner, matrix electrode substrate is manufactured.

【0023】<第2方法>先ず、TFT1が形成された絶縁基板11のゲート絶縁膜15上に、絵素電極19となる、例えばITO等の透明導電膜をスパッタリングにより成膜し、従来通りにフォトリソグラフィによってパターニングする。 [0023] <Second Method> First, on TFT1 gate insulating film 15 of the insulating substrate 11 is formed, the pixel electrode 19, was formed by sputtering a transparent conductive film such as ITO in a conventional manner It is patterned by photolithography.

【0024】次に、アルミニウム合金ターゲットと窒化アルミニウム合金ターゲットとをそれぞれ用い、アルゴンガス中でスパッタリング法によりアルミニウム合金薄膜と、25mol%以上の窒素濃度の窒化アルミニウム合金薄膜とを連続成膜する。 Next, using an aluminum alloy target and the aluminum nitride alloy target, respectively, and the aluminum alloy film by sputtering in an argon gas, a continuous film of aluminum nitride alloy thin film of the nitrogen concentration of more than 25 mol%. このとき、窒化アルミニウム合金ターゲットには50mol%の窒素濃度の窒化アルミニウム合金を装着する。 In this case, the aluminum nitride alloy target mounting the aluminum nitride alloy of the nitrogen concentration of 50 mol%. 窒化アルミニウム合金薄膜の成膜には、50mol%の窒化アルミニウム合金粉末とアルミニウム合金粉末とを混合し、高温高圧状態で焼成固化して得られる25mol%以上の窒素濃度の窒化アルミニウム合金等を用いてもよい。 The deposition of the aluminum nitride alloy film, was mixed with 50 mol% of aluminum alloy powder and aluminum alloy powder nitride, with aluminum nitride alloys such 25 mol% or more of the nitrogen concentration obtained by baking solidified in high-temperature, high-pressure state it may be. 上述のようにして積層したアルミニウム合金薄膜及び窒化アルミニウム合金薄膜をフォトリソグラフィによりパターニングし、ドレイン電極配線20a及びソース電極配線20bを形成する。 An aluminum alloy thin film and the aluminum nitride alloy film was to lamination as described above is patterned by photolithography to form a drain electrode wiring 20a and the source electrode wiring 20b.

【0025】最後に、保護膜21を従来通りの方法で形成することにより、マトリクス電極基板が製造される。 [0025] Finally, by forming a protective film 21 in a conventional manner, matrix electrode substrate is manufactured.

【0026】<第3方法>先ず、TFT1が形成された絶縁基板11のゲート絶縁膜15上に、絵素電極19となる、例えばITO等の透明導電膜をスパッタリングにより成膜し、従来通りにフォトリソグラフィによってパターニングする。 [0026] <Third Method> First, the TFT1 is formed on the gate insulating film 15 of the insulating substrate 11 formed, the pixel electrode 19, was formed by sputtering a transparent conductive film such as ITO in a conventional manner It is patterned by photolithography.

【0027】次に、アルミニウム合金ターゲットを2枚用いてアルゴンガス中でスパッタリング法により2層のアルミニウム合金薄膜を連続成膜した後、イオンドーピング法により上層のアルミニウム合金薄膜に窒素イオンを注入し、上層のアルミニウム合金薄膜を窒化アルミニウム合金薄膜とする。 Next, after the aluminum-alloy thin film of the second layer were continuously formed by an aluminum alloy target using two sputtering in argon gas, nitrogen ions are implanted into the aluminum-alloy thin film of the upper layer by an ion doping method, the aluminum-alloy thin film of the upper layer and the aluminum nitride alloy films. このようにして形成したアルミニウム合金薄膜及び窒化アルミニウム合金薄膜をフォトリソグラフィによりパターニングし、ドレイン電極配線2 Such an aluminum alloy thin film and an aluminum alloy nitride thin film was formed in the patterned by photolithography, the drain electrode wiring 2
0a及びソース電極配線20bを形成する。 Forming a 0a and source electrode wiring 20b.

【0028】最後に、保護膜21を従来通りの方法で形成することにより、マトリクス電極基板が製造される。 [0028] Finally, by forming a protective film 21 in a conventional manner, matrix electrode substrate is manufactured.

【0029】上記方法で形成されたドレイン電極配線2 The drain is formed by the above method the electrode wiring 2
0a及びソース電極配線20bは、アルミニウム合金薄膜と窒化アルミニウム合金薄膜との2層構造をしており、上層の窒化アルミニウム合金薄膜は不動態化されているため、フォトリソグラフィ工程に於て、ドレイン電極配線20aとITO薄膜からなる絵素電極19との間には電気腐食反応は起こらなくなる。 0a and source electrode wiring 20b is a two-layer structure of an aluminum alloy thin film and the aluminum nitride alloy film, since the upper aluminum nitride alloy films are passivated, At a photolithography process, the drain electrode electrical corrosion reaction between the pixel electrode 19 made of wire 20a and the ITO thin film does not occur. 又、アルミニウム合金薄膜と窒化アルミニウム合金薄膜を連続して形成した積層膜をドレイン電極配線20a及びソース電極配線20bとして用いているために、低抵抗配線が可能となり信号遅延を抑制することができる。 Further, due to the use of laminated film formed of aluminum alloy thin film and the aluminum nitride alloy film continuously as a drain electrode wiring 20a and the source electrode wiring 20b, it is possible to suppress the low resistance wiring can and become signal delay.

【0030】さらに、ドレイン電極配線20a及びソース電極配線20bに使用されるアルミニウム合金に、窒化物を形成する金属が5at%以下含まれ、且つ窒化アルミニウム合金の窒素濃度が25mol%以上であることによって、フォトリソグラフィ工程における電気腐食の抑制及び配線の低抵抗化に加えて、マイグレーションを抑制することができる。 Furthermore, the aluminum alloy used for the drain electrode wiring 20a and the source electrode wiring 20b, the metal forming the nitride contains less 5at%, and by the nitrogen concentration of the nitride aluminum alloy is not less than 25 mol% , in addition to the resistance of the suppression and the wiring of the electric corrosion in the photolithography process, to inhibit the migration.

【0031】又、本発明のように、電極配線を形成する2層の膜が、同じ組成及び添加物から形成されているので、熱膨張及び収縮に強く、膜同士の密着性がよくなる。 [0031] Also, as in the present invention, films of two layers forming the electrode wiring, because they are formed from the same composition and additives, resistant to thermal expansion and contraction, the better the adhesion between the films.

【0032】 [0032]

【発明の効果】以上の説明から明らかなように、本発明の電極基板の製造方法によれば、電極配線の低抵抗化を実現すると共に、電極配線におけるマイグレイションを抑え、電極配線は腐食しない不動態性を有するように製造することができる。 As is apparent from the foregoing description, according to the method of producing an electrode substrate according to the present invention, it is possible to realize a reduction in the resistance of the electrode wiring, suppressing a migration in the electrode wiring, the electrode wiring is not corroded it can be manufactured to have a passivity. 本発明の電極基板においては、電極配線が低抵抗であるので、電極配線を細く長くすることができ、表示装置の大型化高精細化を図ることができる。 In the electrode substrate of the present invention, since the electrode wiring is a low resistance, can be long thin electrode wiring, it is possible to achieve the size high-definition display device.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の電極基板の部分平面図である。 1 is a partial plan view of the electrode substrate of the present invention.

【図2】図1に示す電極基板のA−A線による断面図である。 It is a sectional view according to Figure 2 along line A-A of the electrode substrate shown in FIG.

【図3】従来の電極基板の部分平面図である。 3 is a partial plan view of a conventional electrode substrate.

【図4】図3に示す電極基板のB−B線による断面図である。 It is a sectional view according to Figure 4 the electrode substrate shown in FIG. 3 of the line B-B.

【符号の説明】 1 TFT 11 絶縁基板 12 ベース絶縁膜(Ta 25 ) 13 ゲート配線 14 陽極酸化膜 15 ゲート絶縁膜 16 アモルファスSi半導体層 17 エッチングストッパー膜 18 n +半導体層 18a ドレイン部 18b ソース部 19 絵素電極 20a ドレイン電極配線 20b ソース電極配線 21 保護膜 [Description of symbols] 1 TFT 11 insulating substrate 12 base insulating film (Ta 2 O 5) 13 gate line 14 anodized film 15 gate insulating film 16 amorphous Si semiconductor layer 17 etching stopper film 18 n + semiconductor layer 18a the drain portion 18b Source part 19 pixel electrode 20a drain electrode wiring 20b source electrode wiring 21 protective film

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊達 昌浩 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 永安 孝好 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 片山 幹雄 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Masahiro Date Osaka Abeno-ku, Osaka Nagaike-cho, No. 22 No. 22 shi Sharp within Co., Ltd. (72) inventor Yong'an Takayoshi Osaka Abeno-ku, Osaka Nagaike-cho, No. 22 No. 22 Sharp within Co., Ltd. (72) inventor Mikio Katayama Osaka Abeno-ku, Osaka Nagaike-cho, No. 22 No. 22 shi Sharp within Co., Ltd.

Claims (7)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 基板と、 該基板上に形成された透明導電性材料からなる電極と、 該基板上にアルミニウム合金膜と、窒化アルミニウム合金膜との2層構造をなし、且つ該アルミニウム合金膜を該基板側として形成され、一部が該電極に接続された電極配線とを備えた電極基板。 And 1. A substrate, without an electrode made of a transparent conductive material formed on the substrate, an aluminum alloy film on the substrate, a two-layer structure of an aluminum nitride alloy film, and the aluminum alloy film the formed as the substrate side, the electrode substrate a portion of which an electrode wire connected to the electrode.
  2. 【請求項2】 前記アルミニウム合金膜が、窒化化合物を形成する金属を5at%以下含有したものからなり、 Wherein said aluminum alloy film is comprised of metal to form a nitride compound from those containing less 5at%,
    且つ前記窒化アルミニウム合金膜の窒素濃度が、25m And the nitrogen concentration of the aluminum nitride alloy film, 25 m
    ol%以上である請求項1記載の電極基板。 Electrode substrate according to claim 1, wherein at ol% or more.
  3. 【請求項3】 基板上に透明導電性材料からなる電極を形成する工程と、 該電極が形成された該基板上に、該基板側からアルミニウム合金膜と窒化アルミニウム合金膜との積層膜を形成する工程と、 該積層膜をパターニングして電極配線を形成する工程とを包含する電極基板の製造方法。 3. A process for forming an electrode made of a transparent conductive material on a substrate, on the substrate where the electrodes are formed, the laminated film from the substrate side and the aluminum alloy film and the aluminum nitride alloy film process and method of manufacturing including the electrode substrate and forming an electrode wiring by patterning the laminated film.
  4. 【請求項4】 前記窒化アルミニウム合金膜が、アルゴンと窒素との混合ガス中でアルミニウム合金ターゲットをスパッタリングして成膜される請求項3記載の電極基板の製造方法。 Wherein said aluminum nitride alloy film, method of manufacturing an electrode substrate according to claim 3, wherein the film formation by sputtering an aluminum alloy target in a mixed gas of argon and nitrogen.
  5. 【請求項5】 前記窒化アルミニウム合金膜が、アルゴンガス中で窒化アルミニウム合金ターゲットをスパッタリングして成膜される請求項3記載の電極基板の製造方法。 Wherein said aluminum nitride alloy film, method of manufacturing an electrode substrate according to claim 3, wherein is deposited by sputtering a nitride aluminum alloy target in an argon gas.
  6. 【請求項6】 前記窒化アルミニウム合金ターゲットとして、窒化アルミニウム合金粉末とアルミニウム合金粉末とを混合し、高温高圧状態で焼成固化して得られる窒化アルミニウム合金を用いる請求項3記載の電極基板の製造方法。 As claimed in claim 6, wherein said aluminum nitride alloy target, by mixing the aluminum alloy nitride powder and aluminum alloy powder, a manufacturing method of an electrode substrate according to claim 3, wherein a nitride aluminum alloy obtained by firing solidified in high-temperature, high-pressure state .
  7. 【請求項7】 アルゴンガス中でアルミニウム合金ターゲットをスパッタリングしてアルミニウム合金膜を成膜した後、該アルミニウム合金膜の上層にイオンドーピング法により注入して、該アルミニウム合金膜の上層を窒化アルミニウム合金膜にすることにより、前記積層膜を形成する請求項3記載の電極基板の製造方法。 7. After by sputtering an aluminum alloy target in an argon gas was deposited an aluminum alloy film, the aluminum on the upper layer of the alloy film was implanted by an ion doping method, an upper aluminum nitride alloy of the aluminum alloy film by the film, method of manufacturing an electrode substrate according to claim 3, wherein forming the laminated film.
JP1765193A 1993-02-04 1993-02-04 Electrode substrate and manufacturing method thereof Expired - Lifetime JP3035101B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1765193A JP3035101B2 (en) 1993-02-04 1993-02-04 Electrode substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1765193A JP3035101B2 (en) 1993-02-04 1993-02-04 Electrode substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH06230400A true true JPH06230400A (en) 1994-08-19
JP3035101B2 JP3035101B2 (en) 2000-04-17

Family

ID=11949762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1765193A Expired - Lifetime JP3035101B2 (en) 1993-02-04 1993-02-04 Electrode substrate and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3035101B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043859A (en) * 1996-11-28 2000-03-28 Nec Corporation Active matrix base with reliable terminal connection for liquid crystal display device
US6534349B1 (en) 1999-12-17 2003-03-18 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device having a two-layered electrode structure
US6771338B2 (en) * 2001-06-06 2004-08-03 Chi Mei Optoelectronics Corp. Transflective liquid crystal display having transflective electrodes of an aluminum compound
US7599037B2 (en) 2001-08-20 2009-10-06 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043859A (en) * 1996-11-28 2000-03-28 Nec Corporation Active matrix base with reliable terminal connection for liquid crystal display device
US6534349B1 (en) 1999-12-17 2003-03-18 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device having a two-layered electrode structure
US6794759B2 (en) 1999-12-17 2004-09-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, liquid crystal display device and method of manufacturing the semiconductor device
US7012338B2 (en) 1999-12-17 2006-03-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, liquid crystal display device and method of manufacturing the semiconductor device
US6771338B2 (en) * 2001-06-06 2004-08-03 Chi Mei Optoelectronics Corp. Transflective liquid crystal display having transflective electrodes of an aluminum compound
US7599037B2 (en) 2001-08-20 2009-10-06 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same

Also Published As

Publication number Publication date Type
JP3035101B2 (en) 2000-04-17 grant

Similar Documents

Publication Publication Date Title
US6329275B1 (en) Interconnector line of thin film, sputter target for forming the wiring film and electronic component using the same
US5825437A (en) Structure of a liquid crystal display device and a method of manufacturing same
US5633738A (en) TFT substrate having scanning lines of metal films of columnar crystal grains
US7098539B2 (en) Electronic device, method of manufacture of the same, and sputtering target
US6528357B2 (en) Method of manufacturing array substrate
US4500611A (en) Solderable layer system
US5334544A (en) Method of making thin film transistors
US5162933A (en) Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
US5296653A (en) Device having a multi-layered conductor structure
US20020176032A1 (en) Active matrix substrate for liquid crystal display and its fabrication
US5514909A (en) Aluminum alloy electrode for semiconductor devices
US6215077B1 (en) Thin-film laminate type conductor
US4905066A (en) Thin-film transistor
US5428250A (en) Line material, electronic device using the line material and liquid crystal display
JP2006261636A (en) Thin film transistor substrate, display device, sputtering target therefor
WO2006025347A1 (en) Copper alloy and liquid-crystal display
US6515726B2 (en) LCD panel with low resistance interconnection
JP2002006773A (en) Manufacturing array substrate
JPH10240150A (en) Composition for wiring, metallic wiring formed by using the composition, its production, display device formed by using the wiring and its production
JP2007173489A (en) Tft substrate and method of manufacturing the same
US5969386A (en) Aluminum gates including ion implanted composite layers
US6096438A (en) A1-N1-Y alloy films for electrodes of semiconductor devices and sputtering targets for depositing the A1-N1-Y alloy films
US5660971A (en) Thin film device and a method for fabricating the same
JPH0926602A (en) Active matrix display device
JP2007157917A (en) Thin-film transistor substrate and display device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 13

EXPY Cancellation because of completion of term