JPH06224529A - Printed wiring board and its manufacture - Google Patents

Printed wiring board and its manufacture

Info

Publication number
JPH06224529A
JPH06224529A JP2724393A JP2724393A JPH06224529A JP H06224529 A JPH06224529 A JP H06224529A JP 2724393 A JP2724393 A JP 2724393A JP 2724393 A JP2724393 A JP 2724393A JP H06224529 A JPH06224529 A JP H06224529A
Authority
JP
Japan
Prior art keywords
layer
wiring board
printed wiring
copper
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2724393A
Other languages
Japanese (ja)
Other versions
JP3528924B2 (en
Inventor
Masami Ishii
正美 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2724393A priority Critical patent/JP3528924B2/en
Publication of JPH06224529A publication Critical patent/JPH06224529A/en
Application granted granted Critical
Publication of JP3528924B2 publication Critical patent/JP3528924B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PURPOSE:To simplify the manufacturing process for a printed wiring board by omitting electroless plating and to improve the adhesive strength of a circuit pattern by coating insulating layers on both surfaces of the wiring board on which a first- and second-layer circuits are connected with each other of a conductive material and forming the second-layer circuits on the coating film of the conductive material by electroplating. CONSTITUTION:A copper paste layer 52 is printed as conductive paste on the entire surface of a substrate including a through hole 43 and insulating resin layers 47. Then the binder in the surface section of the layer 52 is removed by performing a swelling and roughening processes so as to expose copper particles 53 and make the surface rough. Since the copper particles 53 are exposed on the surface of the layer 52, electroplating can be performed directly on the layer 52. Then the layers 51 and 52 are simultaneously etched into a prescribed conductor pattern. Finally, a multilayered printed board 60 is obtained by connecting outer-layer circuits 61A and 61B to each other through the hole 43 after circuits 40A-61A and 40B-61B on both surfaces of the substrate are respectively connected to each other on both surfaces through blind via holes 45.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明、絶縁層に形成されたブラ
インドバイアホールを介して第1層回路と第2層回路と
が接続されているプリント配線板及びその製造方法に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board in which a first layer circuit and a second layer circuit are connected through a blind via hole formed in an insulating layer and a method for manufacturing the same.

【0002】[0002]

【従来の技術】表面側及び裏面側に導電回路を有する複
数の両面配線板をプリプレグ(ガラス繊維強化樹脂)に
より接着して積層した多層印刷(プリント)配線板にお
いて、実装部品や配線の密度を高める手法として、配線
板全体を貫通せずに必要層間のみを接続するいわゆるブ
ラインドバイアホールの採用が進んでいる。
2. Description of the Related Art In a multilayer printed (printing) wiring board in which a plurality of double-sided wiring boards having conductive circuits on the front surface side and the back surface side are adhered and laminated by a prepreg (glass fiber reinforced resin), the density of mounted components and wiring is reduced. A so-called blind via hole, which connects only the necessary layers without penetrating the entire wiring board, is being adopted as a method of increasing the height.

【0003】特に、薄板の配線板への適用として、両面
配線板と同様に、あらかじめ内層工程で内層スルーホー
ルを設け、これを多層成形して、ブラインドバイア構造
を得る方法が提唱されている。こうしたブラインドバイ
ア構造を有する両面積層式の多層プリント配線板の一例
を図11〜図18に示すその製造方法によって説明する。
In particular, as an application to a thin wiring board, a method has been proposed in which an inner layer through hole is provided in advance in an inner layer process, and this is multilayer-molded to obtain a blind via structure, as in the case of a double-sided wiring board. An example of a double-sided laminated multilayer printed wiring board having such a blind via structure will be described with reference to its manufacturing method shown in FIGS.

【0004】まず、図11のように、絶縁基板17の両面に
銅箔18、19を接着したコア材11Aを用意する。
First, as shown in FIG. 11, a core material 11A in which copper foils 18 and 19 are bonded to both surfaces of an insulating substrate 17 is prepared.

【0005】次いで、図12のように、コア材11Aをドリ
ルで穴開け加工して、ブラインドバイアホールとなるス
ルーホール15を形成し、更にこのスルーホール15を含め
て全面に銅メッキ22を施す。
Next, as shown in FIG. 12, the core material 11A is drilled to form a through hole 15 to be a blind via hole, and further copper plating 22 is applied to the entire surface including the through hole 15. .

【0006】次いで図13のように、コア材11Aの裏面側
(図では下側)の銅メッキ22及び銅箔19をフォトリソグ
ラフィ技術により同一パターンにエッチングし、内層の
導電回路30Aを形成する。また、同様にして、他方のコ
ア材12Aも作製し、これに内層の導電回路30Bを形成す
る。
Next, as shown in FIG. 13, the copper plating 22 and the copper foil 19 on the back side (lower side in the figure) of the core material 11A are etched into the same pattern by photolithography technique to form the conductive circuit 30A of the inner layer. Further, in the same manner, the other core material 12A is also manufactured, and the conductive circuit 30B of the inner layer is formed on this.

【0007】次いで図14のように、コア材11Aと同様に
加工された他方のコア材12Aとを、回路パターンのある
面同士でプリプレグ14(例えばガラスエポキシ:ガラス
繊維強化エポキシ樹脂)によって熱圧着し、図1のよう
に多層板20Aを形成する。この熱圧着によって、プリプ
レグ14の一部分14aをスルーホール15中に下方から侵入
させ、メッキ層22の上面にまで充填し、これによってブ
ラインドバイアホールとする。
Next, as shown in FIG. 14, the core material 11A and the other core material 12A processed in the same manner are thermocompression-bonded by a prepreg 14 (for example, glass epoxy: glass fiber reinforced epoxy resin) between the surfaces having a circuit pattern. Then, the multilayer board 20A is formed as shown in FIG. By this thermocompression bonding, a part 14a of the prepreg 14 penetrates into the through hole 15 from below and fills up to the upper surface of the plating layer 22 to form a blind via hole.

【0008】次いで図16のように、この多層板20Aの所
定箇所をドリルで穴開けし、貫通したスルーホール23を
形成し、更に図17のように、スルーホール23を含む全面
に銅メッキ21を施す。
Then, as shown in FIG. 16, a predetermined portion of the multilayer board 20A is drilled to form a through hole 23 penetrating therethrough, and as shown in FIG. 17, the entire surface including the through hole 23 is plated with copper 21. Give.

【0009】次いで図18のように、コア材11A及び12A
の各表面を所定パターンにエッチングし、外層の導電回
路パターン31A、31Bに夫々加工する。これによって、
積層された両面配線板11及び12の外層の回路31A−31B
同士がスルーホール23を通して接続され、かつ各両面配
線板11及び12の各両面の回路30A−31A、30B−31B同
士がブラインドバイアホール15を通して接続されている
多層プリント配線板20を得る。
Next, as shown in FIG. 18, core materials 11A and 12A
The respective surfaces are etched into a predetermined pattern and processed into the outer conductive circuit patterns 31A and 31B, respectively. by this,
Circuits 31A-31B on the outer layers of the laminated double-sided wiring boards 11 and 12
A multilayer printed wiring board 20 is obtained in which the circuits 30A-31A and 30B-31B on both sides of each double-sided wiring board 11 and 12 are connected to each other through through holes 23 and are connected through blind via holes 15.

【0010】しかしながら、上記した両面積層式の多層
プリント配線板20の製造においては、ドリルによる穴開
け回数が3回(図12及び図13に示す2枚のコア材の各穴
開け工程と図16のスルーホール開け)必要であり、これ
に伴って、デスミア処理(ドリルの回転による摩擦熱で
基板樹脂が溶融して発生した汚れ(レジンスミア)を薬
品で除去し、スルーホールメッキのつき廻りを良くし、
スルーホール断線を防ぐための処理)がその都度必要と
なる。
However, in the manufacturing of the above-mentioned double-sided laminated type multilayer printed wiring board 20, the number of times of drilling by the drill is 3 times (each core hole forming step shown in FIGS. 12 and 13 and FIG. 16). It is necessary to open the through-holes, and the desmear treatment (resin smear) generated by melting the substrate resin due to the frictional heat caused by the rotation of the drill is removed by chemicals to improve the coverage of the through-hole plating. Then
Processing for preventing breakage of through holes is required each time.

【0011】また、メッキ回数も3回(図12及び図13に
示す2枚のコア材の各銅メッキと図17の銅メッキ)必要
である。
Further, the number of times of plating is required to be 3 times (each copper plating of the two core materials shown in FIGS. 12 and 13 and the copper plating of FIG. 17).

【0012】従って、製造の工数が多くなり、コストア
ップとなってしまう。
Therefore, the number of man-hours for manufacturing increases and the cost increases.

【0013】そこで、こうした問題点を軽減した多層プ
リント配線板として、図19〜図28に示す製造方法で作製
されるビルドアップ方式の多層構造のものがある。
Therefore, as a multilayer printed wiring board that alleviates these problems, there is a build-up type multilayer structure manufactured by the manufacturing method shown in FIGS.

【0014】この多層プリント配線板を製造するには、
まず図19のように、絶縁基板44(例えばガラスエポキシ
基板)の両面に銅箔49を接着したコア材を用意する。こ
うしたコア材としては、例えば東芝ケミカル社製のTL
C−W−551(全厚 0.2mm、銅箔厚さ35μm)が使用
可能である。
To manufacture this multilayer printed wiring board,
First, as shown in FIG. 19, a core material in which copper foils 49 are bonded to both surfaces of an insulating substrate 44 (for example, a glass epoxy substrate) is prepared. As such a core material, for example, TL manufactured by Toshiba Chemical Co., Ltd.
C-W-551 (total thickness 0.2 mm, copper foil thickness 35 μm) can be used.

【0015】そして、このコア材について、銅箔の表面
をバフ研磨およびスクラビングにより整面した後、各銅
箔の全面にそれぞれドライフィルム(例えば旭化成工業
社製のサンフォートAQ5044)を貼り合わせる。次
に、パターンフィルムを介して露光(例えばオーク社製
の露光機HMW−551Dを使用)した後、3%炭酸ソ
ーダにより30℃で60秒間現像してエッチングマスクと
し、これを用いて下地の銅箔を塩化第2鉄溶液でエッチ
ングし、3%苛性ソーダでドライフィルムを剥離する。
これによって、図20のように、絶縁基板44の両面に所定
パターンに残された銅箔49からなる内層導体回路40A、
40Bを形成する。
Then, the surface of the copper foil of this core material is subjected to buffing and scrubbing, and then a dry film (for example, Sunfort AQ5044 manufactured by Asahi Kasei Co., Ltd.) is attached to the entire surface of each copper foil. Next, after exposing through a pattern film (for example, using an exposure machine HMW-551D manufactured by Oak Co., Ltd.), it is developed with 3% sodium carbonate at 30 ° C. for 60 seconds to form an etching mask. The foil is etched with ferric chloride solution and the dry film stripped with 3% caustic soda.
As a result, as shown in FIG. 20, the inner-layer conductor circuit 40A made of the copper foil 49 left in a predetermined pattern on both surfaces of the insulating substrate 44,
Form 40B.

【0016】次いで図21及び図22のように、銅箔49の表
面をバフ研摩及びスクラビングにより整面した後、基板
の両面にそれぞれ絶縁層47を形成する。すなわち、液状
フォトレジスト(例えばチバガイギー社製のプロピマー
52、粘度5〜15Pa・S)を一方の面にバーコーターに
より塗布し、ボックスオーブンで80℃、30分加熱乾燥
し、つづいて反対面についても同様に液状フォトレジス
トをバーコーターにより塗布し、ボックスオーブンで80
℃、30分加熱乾燥する。
Next, as shown in FIGS. 21 and 22, after the surface of the copper foil 49 has been subjected to buffing and scrubbing, insulating layers 47 are formed on both surfaces of the substrate. That is, a liquid photoresist (eg, Ciba Geigy Propimer 52, viscosity 5 to 15 Pa · S) is applied to one surface by a bar coater, and dried by heating in a box oven at 80 ° C. for 30 minutes, and then on the other surface. Similarly, apply liquid photoresist with a bar coater and apply 80% in a box oven.
Heat dry at ℃ for 30 minutes.

【0017】次いで、絶縁層47のブラインドバイアホー
ル形成位置に直径 0.1mm〜0.3mm のブラインドホールを
形成するため、フォトマスクフィルムを密着させ、片面
ずつ露光(例えばオーク社製の露光機HMW−551D
(露光量6400mJ/cm2)を使用)し、有機溶剤系現像液
(例えばチバガイギー社製のプロピマー現像液DY−9
0)により現像を行い、図23のようにブラインドホール
45を形成する。
Next, in order to form a blind hole having a diameter of 0.1 mm to 0.3 mm at the blind via hole forming position of the insulating layer 47, a photomask film is brought into close contact and exposed one by one (for example, an exposure machine HMW-551D manufactured by Oak Co.).
(An exposure amount of 6400 mJ / cm 2 is used), and an organic solvent-based developer (for example, Propima Developer DY-9 manufactured by Ciba-Geigy)
0) to develop and blind hole as shown in Fig. 23.
Forming 45.

【0018】次いで図24のように、スルーホール43を形
成する。このスルーホールは、NCドリルマシーン(例
えば日立精工社製のH−MARK90J)に装着した径
0.25mmのドリルによって形成する。
Then, as shown in FIG. 24, a through hole 43 is formed. This through hole is a diameter attached to an NC drill machine (for example, H-MARK90J manufactured by Hitachi Seiko).
It is formed by a 0.25 mm drill.

【0019】次いで図25のように、両面の絶縁層47に対
してデスミア処理と称される膨潤及び粗面化処理を行
い、一部拡大図示する如くに絶縁層47を粗面47aに仕上
げる。
Then, as shown in FIG. 25, the insulating layers 47 on both sides are subjected to a swelling and roughening treatment called a desmearing treatment to finish the insulating layers 47 into a rough surface 47a as shown in a partially enlarged view.

【0020】即ち、コンディショナー・クリーナー(例
えば上村工業社製のエレクトロブライトMLBデスミア
イニシエーターDI−46)を使用し、ジメチルホルム
アミドの如き溶剤で上記した樹脂絶縁層47を膨潤し、過
マンガン酸カリウム/NaOHにより粗面化処理を施す。
That is, a conditioner cleaner (for example, Electrobright MLB Desmi Initiator DI-46 manufactured by Uemura Kogyo Co., Ltd.) is used to swell the resin insulating layer 47 described above with a solvent such as dimethylformamide, and potassium permanganate / The surface is roughened with NaOH.

【0021】次いで図26のように、スルーホール43を含
む全面に無電解銅メッキ(化学メッキ)を施して銅メッ
キ層42を形成し、更に図27のようにその上に電気銅メッ
キを施して銅メッキ層41を形成する。この際、図25に示
した処理によって、樹脂絶縁層47とメッキ層との密着性
の向上を上記した粗面によるアンカー効果(投錨効果)
で図ることができる。樹脂絶縁層47とメッキ層との密着
性を向上するため、更に、加熱処理を 175℃で15分、ボ
ックスオーブンにて行ってよい。
Then, as shown in FIG. 26, electroless copper plating (chemical plating) is applied to the entire surface including the through holes 43 to form a copper plating layer 42, and then electrolytic copper plating is applied thereon as shown in FIG. To form the copper plating layer 41. At this time, by the treatment shown in FIG. 25, the adhesion effect between the resin insulation layer 47 and the plating layer is improved by the above-described rough surface anchor effect (anchoring effect).
Can be done with. In order to improve the adhesion between the resin insulating layer 47 and the plated layer, heat treatment may be further performed at 175 ° C. for 15 minutes in a box oven.

【0022】次いで、図20で述べたエッチング処理と同
様のエッチング処理を銅メッキ層41及び42に行い、これ
らを同一パターンに残し、図28のように、外層導体回路
51A、51Bをそれぞれ形成する。
Next, an etching process similar to the etching process described with reference to FIG. 20 is performed on the copper plating layers 41 and 42, and these are left in the same pattern.
51A and 51B are formed respectively.

【0023】こうして、スルーホール43を介して両面の
外層回路51A−51B同士が接続され、かつ、樹脂絶縁層
47のブラインドバイアホール45を介してその両面の回路
40A−51A、40B−51B同士が接続され、配線層が4層
でプリプレグを使用しないビルドアップ方式の多層プリ
ント配線板50を得る。
Thus, the outer layer circuits 51A-51B on both surfaces are connected to each other through the through holes 43, and the resin insulation layer is formed.
Circuits on both sides of it through 47 blind via holes 45
40A-51A and 40B-51B are connected to each other to obtain a build-up type multilayer printed wiring board 50 having four wiring layers and no prepreg.

【0024】この多層プリント配線板50は、上記した製
造方法から明らかなように、ドリルによる穴開け回数が
1回(図24のスルーホール開け)ですみ、メッキも2回
(図26、図27の各メッキ)でよいため、図11〜図18に示
したものに比べて、工数を低減でき、コストダウンが図
れる。
As is clear from the manufacturing method described above, this multilayer printed wiring board 50 requires only one drilling (through-hole drilling in FIG. 24) and two platings (FIGS. 26 and 27). Each plating) is sufficient, so that the number of steps can be reduced and the cost can be reduced as compared with those shown in FIGS. 11 to 18.

【0025】しかしながら、この多層プリント配線板50
の製造において、図25で述べた絶縁層47の粗面化処理に
よりメッキ層42や41の付きを向上させようとしても、実
際には、絶縁層47の粗度はあまり大きくはならず、2〜
3μm程度にしかならない。
However, this multilayer printed wiring board 50
In the production of, even if an attempt is made to improve the adhesion of the plated layers 42 and 41 by the roughening treatment of the insulating layer 47 described in FIG. 25, the roughness of the insulating layer 47 does not actually become so large. ~
Only about 3 μm.

【0026】このため、回路パターンのピール強度(J
IS−C−6481の方法に準ずるもの)は600g/cmに
しかならず、外部衝撃によってパターンが剥がれてしま
うことがある。一般に、要求される被着強度(ピール強
度)は1,000g/cm以上であるが、従来のピール強度はそ
れより低いために望ましくはない。
Therefore, the peel strength of the circuit pattern (J
The method according to the method of IS-C-6481) is only 600 g / cm, and the pattern may be peeled off by an external impact. Generally, the required adhesion strength (peel strength) is 1,000 g / cm or more, but the conventional peel strength is lower than that, which is not desirable.

【0027】[0027]

【発明が解決しようとする課題】本発明の目的は、製造
の工数が少なくて低コスト化が可能であると共に、無電
解メッキを省略できる点でも更に工程の簡略化、材料費
等の低減を図れ、回路パターンの被着強度を向上させる
ことのできるプリント配線板、及びその製造方法を提供
することにある。
SUMMARY OF THE INVENTION An object of the present invention is to reduce the number of manufacturing steps and cost, and also to simplify the process and reduce the material cost in that electroless plating can be omitted. It is an object of the present invention to provide a printed wiring board capable of improving the adhesion strength of a circuit pattern and a manufacturing method thereof.

【0028】[0028]

【課題を解決するための手段】即ち、本発明は、絶縁層
に形成されたブラインドバイアホールを介して第1層回
路と第2層回路とが接続されているプリント配線板にお
いて、前記絶縁層上に導電性材料が塗布によって被着さ
れ、この導電性材料塗膜上に電気メッキによる前記第2
層回路が形成されていることを特徴とするプリント配線
板に係るものである。
That is, the present invention relates to a printed wiring board in which a first layer circuit and a second layer circuit are connected through a blind via hole formed in an insulating layer. A conductive material is deposited by coating on the conductive material coating film, and the second layer is formed by electroplating.
The present invention relates to a printed wiring board having a layer circuit formed therein.

【0029】また、本発明は、上記プリント配線板の製
造方法として、第1層回路上に設けた絶縁層のブライン
ドバイアホールを介して、前記第1層回路と前記絶縁層
上の第2層回路とを接続するに際し、前記絶縁層上に導
電性材料を塗布した後、この導電性材料塗膜上に電気メ
ッキを施し、前記第2層回路を形成する、請求項1に記
載したプリント配線板の製造方法も提供するものであ
る。
The present invention also provides, as a method for manufacturing the above-mentioned printed wiring board, the first layer circuit and the second layer on the insulating layer via a blind via hole of the insulating layer provided on the first layer circuit. 2. The printed wiring according to claim 1, wherein a conductive material is applied to the insulating layer and then electroplated on the conductive material coating film to form the second layer circuit when connecting to a circuit. It also provides a method of making the plate.

【0030】本発明によるプリント配線板及びその製造
方法においては、第2層回路の形成前に、絶縁層上が予
め膨潤処理及び粗面化処理されること、導電性材料塗膜
が導電ペーストの印刷又は導電性高分子材料の浸漬塗布
によって形成されること、更には電気メッキが電気銅メ
ッキであることが望ましい。
In the printed wiring board and the method for manufacturing the same according to the present invention, the insulating layer is preliminarily swollen and roughened before the second layer circuit is formed, and the conductive material coating film is a conductive paste. Desirably, it is formed by printing or dip coating of a conductive polymer material, and electroplating is electrocopper plating.

【0031】[0031]

【実施例】以下、本発明の実施例を説明する。図1〜図
4は、本発明の第1の実施例によるプリント配線板とそ
の製造方法を示すものである。
EXAMPLES Examples of the present invention will be described below. 1 to 4 show a printed wiring board and a method for manufacturing the same according to a first embodiment of the present invention.

【0032】本実施例によるプリント配線板60は、上述
したビルドアップ方式の多層構造をなすものであって、
以下に説明する工程を経て作製可能である。
The printed wiring board 60 according to the present embodiment has the above-mentioned build-up type multilayer structure,
It can be manufactured through the steps described below.

【0033】本実施例によれば、上述した図19〜図24ま
での工程は同様に実施するので、ここでは繰り返して説
明はしない。重要なことは、図24の工程後に、図1に示
すように、スルーホール43及び樹脂絶縁層47を含む全面
に導電性ペーストである銅ペースト層52を厚さ5μm程
度に印刷することである。
According to the present embodiment, the above-mentioned steps of FIGS. 19 to 24 are carried out in the same manner, and therefore the description thereof will not be repeated here. What is important is that after the step of FIG. 24, as shown in FIG. 1, a copper paste layer 52, which is a conductive paste, is printed to a thickness of about 5 μm on the entire surface including the through holes 43 and the resin insulating layer 47. .

【0034】銅ペースト層52の全面印刷に際しては、 3
00メッシュで乳剤層(マスク部分)の厚みが12μmのス
クリーンを用い、スキージにより銅ペースト(例えばタ
ツタ電線社製のNF−2000)を所定厚に押し出す。
印刷された銅ペースト層52は、図1に拡大図示するよう
に、多数の銅粒子53がバインダ54中に分散した状態で塗
布されている。
When printing the entire surface of the copper paste layer 52, 3
A copper paste (for example, NF-2000 manufactured by Tatsuta Electric Wire Co., Ltd.) is extruded to a predetermined thickness with a squeegee using a screen of 00 mesh with a 12 μm thick emulsion layer (mask portion).
As shown in the enlarged view of FIG. 1, the printed copper paste layer 52 is coated with a large number of copper particles 53 dispersed in a binder 54.

【0035】次いで図2のように、既述したと同様の膨
潤及び粗面化処理(デスミア処理)を行い、銅ペースト
52の表面領域のバインダを除去し、銅粒子53を露出さ
せ、かつ、粗面52aに仕上げる。
Then, as shown in FIG. 2, the same swelling and roughening treatment (desmearing treatment) as described above is performed to form a copper paste.
The binder in the surface region of 52 is removed, the copper particles 53 are exposed, and the rough surface 52a is finished.

【0036】この処理は既述した如く、本来、スルーホ
ール43の加工後のレジンスミアを除去するためのデスミ
ア処理として行われるものであるが、本実施例ではこの
処理を適用することによって、銅ペースト層52の表面を
上記のように粗面化することができる。
As described above, this process is originally carried out as a desmear process for removing the resin smear after processing the through hole 43. In this embodiment, the copper paste is applied by applying this process. The surface of layer 52 can be roughened as described above.

【0037】本実施例でこの処理を行うには、まず、ジ
メチルホルムアミド、ジメチルスルホキシド、N−メチ
ル−2−ピロリドン、ピリジン等の溶剤(例えば既述し
たデスミアイニシエーターDI−464)で膨潤処理
し、更にアルカリ性過マンガン酸塩溶液(例えば KMnO4
/NaOH)で粗面化処理する。
In order to carry out this treatment in this example, first, a swelling treatment was carried out with a solvent such as dimethylformamide, dimethylsulfoxide, N-methyl-2-pyrrolidone and pyridine (for example, Desmi Initiator DI-464 described above). , Alkaline permanganate solution (eg KMnO 4
/ NaOH).

【0038】こうして処理された銅ペースト層52は銅粒
子53が露出しているため、その上に電気メッキを施すこ
とができる。即ち、図3のように、電気銅メッキにより
銅メッキ層51を銅ペースト層52上の全面に形成する。従
って、電気銅メッキ層51の下地は従来のような無電解メ
ッキ層ではなく、塗布による銅ペースト52となってい
る。
Since the copper particles 53 are exposed in the copper paste layer 52 thus treated, electroplating can be performed thereon. That is, as shown in FIG. 3, a copper plating layer 51 is formed on the entire surface of the copper paste layer 52 by electrolytic copper plating. Therefore, the underlying layer of the electrolytic copper plating layer 51 is not the conventional electroless plating layer but the coated copper paste 52.

【0039】この際、銅ペースト層52のメッキ面は粗面
52aとなっているため、そのアンカー効果(投錨効果)
によって銅メッキ層51の密着性は十分なものとなる。し
かも、銅ペースト52の銅粒子53に対して銅メッキ層51が
被着されるから、その間に金属間の結合が生じ、結合力
(密着力)が向上している。
At this time, the plated surface of the copper paste layer 52 is a rough surface.
Since it is 52a, its anchor effect (anchor effect)
Thereby, the adhesion of the copper plating layer 51 becomes sufficient. Moreover, since the copper plating layer 51 is adhered to the copper particles 53 of the copper paste 52, a metal-to-metal bond is generated between them and the bonding force (adhesion) is improved.

【0040】銅メッキ層51の密着性を高めるために 175
℃で15分、ボックスオーブンにて加熱処理してよい。
To increase the adhesion of the copper plating layer 51
It may be heat-treated in a box oven for 15 minutes at ℃.

【0041】次いで図4のように、既述したと同様のフ
ォトリソグラフィ技術により、銅メッキ層51及び銅ペー
スト層52を同時にエッチングし、所定の導体パターンに
残す。このエッチングには、塩化銅(CuCl2)又は塩化鉄
(FeCl3)溶液を使用する。
Then, as shown in FIG. 4, the copper plating layer 51 and the copper paste layer 52 are simultaneously etched by the same photolithography technique as described above to leave a predetermined conductor pattern. Copper chloride (CuCl 2 ) or iron chloride is used for this etching.
(FeCl 3 ) solution is used.

【0042】こうして、スルーホール43を介して両面の
外層回路61A−61B同士が接続され、かつ、樹脂絶縁層
47のブラインドバイアホール45を介してその両面の回路
40A−61A、40B−61B同士が接続され、配線層が4層
でプリプレグを使用しないビルドアップ方式の多層プリ
ント配線板60を得る。このプリント配線板60では、銅ペ
ースト層52の存在は容易に識別できる。
Thus, the outer layer circuits 61A-61B on both sides are connected to each other through the through holes 43, and the resin insulation layer is formed.
Circuits on both sides of it through 47 blind via holes 45
40A-61A and 40B-61B are connected to each other, and a build-up type multilayer printed wiring board 60 having four wiring layers and no prepreg is obtained. In this printed wiring board 60, the presence of the copper paste layer 52 can be easily identified.

【0043】この多層プリント配線板60は、上記した製
造方法から明らかなように、ドリルによる穴開け回数が
1回(図23のスルーホール開け)ですみ、メッキは1回
(図3の電気メッキ)でよいため、図11〜図18に示した
ものに比べて、工数を低減でき、コストダウンが図れ
る。
As is clear from the manufacturing method described above, this multilayer printed wiring board 60 requires only one drilling (through-hole drilling in FIG. 23) and one plating (electroplating in FIG. 3). ) Is sufficient, the number of steps can be reduced and the cost can be reduced as compared with those shown in FIGS.

【0044】この場合、更に、図19〜図28のものに比べ
ると、外層回路を形成するための電気銅メッキ層51の形
成に際し、その下地52は無電解(化学)メッキではなく
単に塗布で形成できるから、工程が更に簡略化され、副
資材や消耗材料費等の低減を図ることができる。
In this case, further, as compared with those in FIGS. 19 to 28, when forming the electrolytic copper plating layer 51 for forming the outer layer circuit, the base 52 thereof is not applied by electroless (chemical) plating but is simply applied. Since it can be formed, the process can be further simplified, and the cost of auxiliary materials and consumable materials can be reduced.

【0045】しかも、回路パターンの被着強度(ピール
強度)については、図4に拡大図示する如くに、銅ペー
スト層52の粗面52aによるアンカー効果(投錨効果)と
共に金属間の結合によって、銅メッキ層51が十分な強度
で被着されるため、そのピール強度は従来の600g/cmか
ら1,200g/cmに大幅に向上することが確認されている。
Further, as to the adhesion strength (peel strength) of the circuit pattern, as shown in the enlarged view of FIG. 4, the copper paste layer 52 has an anchor effect (anchoring effect) due to the rough surface 52a as well as a copper bond due to metal bonding. Since the plating layer 51 is applied with sufficient strength, it has been confirmed that its peel strength is significantly improved from the conventional 600 g / cm to 1,200 g / cm.

【0046】図5〜図8は、本発明の第2の実施例によ
るプリント配線板とその製造方法を示すものである。
5 to 8 show a printed wiring board according to the second embodiment of the present invention and a method for manufacturing the same.

【0047】本実施例によれば、上述した図19〜図25ま
での工程は同様に実施するので、ここでは繰り返して説
明しない。重要なことは、図25のデスミア工程後に、図
5に示すように、スルーホール43及び樹脂絶縁層47を含
む全面に導電性高分子材料であるポリピロール層72を浸
漬処理によって塗布することである。
According to the present embodiment, the steps of FIGS. 19 to 25 described above are performed in the same manner, and therefore will not be repeated here. What is important is that after the desmear step of FIG. 25, as shown in FIG. 5, a polypyrrole layer 72, which is a conductive polymer material, is applied to the entire surface including the through hole 43 and the resin insulating layer 47 by a dipping process. .

【0048】このポリピロール層72の塗布に際しては、
ポリピロール液に図25の状態の基板を浸漬し、乾燥させ
る。このポリピロールは、図8に示す如く、ピロールを
重合して合成されるが、その分子内のπ電子の移動によ
って導電性を示す性質がある。また、ポリピロール層72
は、樹脂絶縁層47に対しその粗面42aによるアンカー効
果で十分に密着している。なお、粗面42aを形成するた
めのデスミア処理の条件は、図25又は図2で述べたもの
と同様であってよい。
When coating the polypyrrole layer 72,
The substrate in the state of FIG. 25 is dipped in the polypyrrole solution and dried. As shown in FIG. 8, this polypyrrole is synthesized by polymerizing pyrrole, and has the property of exhibiting conductivity due to the movement of π electrons in the molecule. Also, the polypyrrole layer 72
Are sufficiently adhered to the resin insulating layer 47 due to the anchor effect of the rough surface 42a. The conditions of the desmearing treatment for forming the rough surface 42a may be the same as those described in FIG. 25 or FIG.

【0049】ポリピロール層72は導電性があるため、そ
の上に電気メッキを施すことができる。即ち、図6のよ
うに、電気銅メッキにより銅メッキ層71をポリピロール
層72上の全面に形成する。従って、電気銅メッキ層71の
下地は従来のような無電解メッキ層ではなく、塗布によ
るポリピロール層72となっている。
Since the polypyrrole layer 72 is electrically conductive, it can be electroplated. That is, as shown in FIG. 6, a copper plating layer 71 is formed on the entire surface of the polypyrrole layer 72 by electrolytic copper plating. Therefore, the underlying layer of the electrolytic copper plating layer 71 is not the conventional electroless plating layer but the polypyrrole layer 72 formed by coating.

【0050】この際、ポリピロール層72のメッキ面は樹
脂絶縁層47の粗面52aに追随した粗面72aとなっている
ため、そのアンカー効果は保持され、銅メッキ層51の密
着性は良好なものとなる。
At this time, since the plated surface of the polypyrrole layer 72 is the rough surface 72a following the rough surface 52a of the resin insulating layer 47, its anchor effect is maintained and the adhesion of the copper plated layer 51 is good. Will be things.

【0051】銅メッキ層71の密着性を高めるために 175
℃で15分、ボックスオーブンにて加熱処理してよい。
To increase the adhesion of the copper plating layer 71,
It may be heat-treated in a box oven for 15 minutes at ℃.

【0052】次いで図7のように、既述したと同様のフ
ォトリソグラフィ技術により、銅メッキ層71をエッチン
グし、所定の導体パターンに残す。このエッチングに
は、塩化銅(CuCl2)又は塩化鉄(FeCl3)溶液を使用す
る。
Then, as shown in FIG. 7, the copper plating layer 71 is etched by the same photolithography technique as described above, and is left in a predetermined conductor pattern. A copper chloride (CuCl 2 ) or iron chloride (FeCl 3 ) solution is used for this etching.

【0053】このエッチングによって、除去された銅メ
ッキ層下のポリピロール層72aは、図7に拡大図示する
ように、エッチング後に残っていても失活し、導電性が
なくなる(絶縁性となる)。従って、外層回路71間の絶
縁性を確保できる。但し、残された銅メッキ層71の下地
となるポリピロール層72は依然として導電性を示す。
By this etching, the polypyrrole layer 72a under the removed copper plating layer is deactivated even if it remains after the etching and loses its conductivity (becomes insulating), as shown in the enlarged view of FIG. Therefore, insulation between the outer layer circuits 71 can be ensured. However, the remaining polypyrrole layer 72, which is the base of the copper plating layer 71, remains conductive.

【0054】こうして、スルーホール43を介して両面の
外層回路81A−81B同士が接続され、かつ、樹脂絶縁層
47のブラインドバイアホール45を介してその両面の回路
40A−81A、40B−81B同士が接続され、配線層が4層
でプリプレグを使用しないビルドアップ方式の多層プリ
ント配線板80を得る。
Thus, the outer layer circuits 81A-81B on both sides are connected to each other through the through holes 43, and the resin insulation layer is formed.
Circuits on both sides of it through 47 blind via holes 45
40A-81A and 40B-81B are connected to each other, and a build-up type multilayer printed wiring board 80 having four wiring layers and no prepreg is obtained.

【0055】この多層プリント配線板80も、上記した製
造方法から明らかなように、ドリルによる穴開け回数が
1回(図23のスルーホール開け)ですみ、メッキは1回
(図6の電気メッキ)でよいため、図11〜図18に示した
ものに比べて、工数を低減でき、コストダウンが図れ
る。
As is clear from the above-mentioned manufacturing method, this multilayer printed wiring board 80 also requires only one drilling (through-hole drilling in FIG. 23) and one plating (electroplating in FIG. 6). ) Is sufficient, the number of steps can be reduced and the cost can be reduced as compared with those shown in FIGS.

【0056】この場合、更に、図19〜図28のものに比べ
ると、外層回路を形成するための銅メッキ層71の形成に
際し、その下地72は無電解(化学)メッキではなく単に
塗布で形成できるから、工程が更に簡略化され、副資材
や消耗材料費等の低減を図ることができる。
In this case, further, as compared with those of FIGS. 19 to 28, when forming the copper plating layer 71 for forming the outer layer circuit, the base 72 is formed not by electroless (chemical) plating but simply by coating. As a result, the process can be further simplified, and the cost of auxiliary materials and consumable materials can be reduced.

【0057】しかも、回路パターンの被着強度(ピール
強度)については、図7に拡大図示する如くに、樹脂絶
縁層47の粗面47a及びポリピロール層72の粗面72aによ
るアンカー効果によって、銅メッキ層71が十分な強度で
被着されるため、そのピール強度は従来の600g/cmから
1,200g/cmに大幅に向上することが確認されている。
Moreover, as for the adhesion strength (peel strength) of the circuit pattern, as shown in the enlarged view of FIG. 7, copper plating is performed by the anchor effect by the rough surface 47a of the resin insulating layer 47 and the rough surface 72a of the polypyrrole layer 72. Since the layer 71 is applied with sufficient strength, its peel strength is from the conventional 600 g / cm
It has been confirmed to be significantly improved to 1,200 g / cm.

【0058】図9には、本発明の第1及び第2の実施例
によるプリント配線板の回路パターンのピール強度を従
来例のものと比較してまとめて示している。ここで、図
10に概略的に示すように、JIS−C−6481の方法
に準じ、JOM2000型万能引張圧縮試験機(新興通
信工業社製)を用い、上述した方法により樹脂絶縁層47
上に設けた銅メッキパターン41、51又は71のピール強度
を測定した。
FIG. 9 shows the peel strengths of the circuit patterns of the printed wiring boards according to the first and second embodiments of the present invention in comparison with those of the conventional example. Where the figure
As schematically shown in 10, according to the method of JIS-C-6481, using a JOM2000 type universal tensile compression tester (manufactured by Shinko Communication Industry Co., Ltd.), the resin insulation layer 47 by the method described above.
The peel strength of the copper plating pattern 41, 51 or 71 provided above was measured.

【0059】この結果によれば、本発明に基いて形成し
た下地上に銅メッキ層を設けることによって、ピール強
度が大幅に向上することが明らかである。
From these results, it is clear that the peel strength is significantly improved by providing the copper plating layer on the underlayer formed according to the present invention.

【0060】以上、本発明の実施例を説明したが、上述
の実施例は本発明の技術的思想に基いて更に変形が可能
である。
Although the embodiments of the present invention have been described above, the above-described embodiments can be further modified based on the technical idea of the present invention.

【0061】例えば、上述した電気メッキ層の下地は、
銅ペースト層やポリピロール層に限ることはなく、それ
以外の導電性ペースト(ニッケル粉、カーボンブラック
等の他の導電性粒子含有)や導電性高分子材料(ポリア
ニリン、ポリフェニレンサルファイド、ポリパラフェニ
レン等)等で形成することができる。
For example, the base of the above-mentioned electroplating layer is
Not limited to the copper paste layer and the polypyrrole layer, other conductive pastes (containing other conductive particles such as nickel powder and carbon black) and conductive polymer materials (polyaniline, polyphenylene sulfide, polyparaphenylene, etc.) And the like.

【0062】また、上記の下地層の加工方法や処理方法
は種々変化させてよく、例えば上述したエッチング(電
気銅メッキ層との同時エッチング)だけでなく、別々に
エッチング又は変質処理したり、更にデスミア処理も予
め樹脂絶縁層に対して行っておくとスルーホールに対す
る下地層の付き廻りも良くなるものと考えられる。
Further, the processing method and the processing method of the above-mentioned base layer may be variously changed. For example, not only the above-mentioned etching (simultaneous etching with the electrolytic copper plating layer) but also etching or alteration treatment separately, It is considered that if the desmear process is also performed on the resin insulating layer in advance, the coverage of the underlying layer with respect to the through hole is improved.

【0063】その他、上述した多層プリント配線板の層
構成や各部の材質(電気メッキ層も含めて)、形成方法
等も変更してよい。
In addition, the layer structure of the above-mentioned multilayer printed wiring board, the material of each part (including the electroplating layer), the forming method and the like may be changed.

【0064】[0064]

【発明の作用効果】本発明は上述した如く、第1層回路
上に設けた絶縁層のブラインドバイアホールを介して、
前記第1層回路と前記絶縁層上の第2層回路とを接続す
るに際し、前記絶縁層上に導電性材料を塗布し、この導
電性材料塗膜上に電気メッキを施し、前記第2層回路を
形成しているので、第2層回路を形成するための電気メ
ッキ層の形成に際し、その下地となる導電層は無電解
(化学)メッキではなく単に塗布で形成できるから、工
程が簡略化され、コストダウンを図ることができる。
As described above, according to the present invention, through the blind via hole of the insulating layer provided on the first layer circuit,
When connecting the first layer circuit and the second layer circuit on the insulating layer, a conductive material is applied on the insulating layer, and the conductive material coating film is electroplated to form the second layer. Since the circuit is formed, when forming the electroplating layer for forming the second layer circuit, the underlying conductive layer can be formed by simple coating rather than electroless (chemical) plating, thus simplifying the process. Therefore, the cost can be reduced.

【0065】しかも、上記の導電層は塗布によるため、
その表面性のコントロールによって絶縁層に対する電気
メッキ層の被着強度を向上させることができる。
Moreover, since the above conductive layer is formed by coating,
By controlling the surface property, the adhesion strength of the electroplating layer to the insulating layer can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例による多層プリント配線
板の製造工程の一段階を示す一部拡大断面図である。
FIG. 1 is a partially enlarged cross-sectional view showing one stage of a manufacturing process of a multilayer printed wiring board according to a first embodiment of the present invention.

【図2】同製造工程の他の一段階を示す一部拡大断面図
である。
FIG. 2 is a partially enlarged cross-sectional view showing another stage of the manufacturing process.

【図3】同製造工程の他の一段階を示す一部拡大断面図
である。
FIG. 3 is a partially enlarged cross-sectional view showing another stage of the manufacturing process.

【図4】同製造工程の他の一段階を示す一部拡大断面図
である。
FIG. 4 is a partially enlarged cross-sectional view showing another stage of the manufacturing process.

【図5】本発明の第2の実施例による多層プリント配線
板の製造工程の一段階を示す一部拡大断面図である。
FIG. 5 is a partially enlarged cross-sectional view showing a step in the manufacturing process of the multilayer printed wiring board according to the second embodiment of the present invention.

【図6】同製造工程の他の一段階を示す一部拡大断面図
である。
FIG. 6 is a partially enlarged cross-sectional view showing another stage of the manufacturing process.

【図7】同製造工程の他の一段階を示す一部拡大断面図
である。
FIG. 7 is a partially enlarged cross-sectional view showing another stage of the manufacturing process.

【図8】同製造工程に用いる導電性ポリマーの説明図で
ある。
FIG. 8 is an explanatory diagram of a conductive polymer used in the manufacturing process.

【図9】回路パターンのピール強度を比較して示すグラ
フである。
FIG. 9 is a graph showing a comparison of peel strengths of circuit patterns.

【図10】同ピール強度の測定方法を示す概略図である。FIG. 10 is a schematic diagram showing a method for measuring the peel strength.

【図11】従来例による多層プリント配線板の製造工程の
一段階を示す断面図である。
FIG. 11 is a cross-sectional view showing a step in the manufacturing process for the multilayer printed wiring board according to the conventional example.

【図12】同製造工程の他の一段階を示す一部拡大断面図
である。
FIG. 12 is a partially enlarged cross-sectional view showing another stage of the manufacturing process.

【図13】同製造工程の他の一段階を示す一部拡大断面図
である。
FIG. 13 is a partially enlarged cross-sectional view showing another stage of the manufacturing process.

【図14】同製造工程の他の一段階を示す一部拡大断面図
である。
FIG. 14 is a partially enlarged cross-sectional view showing another stage of the manufacturing process.

【図15】同製造工程の他の一段階を示す一部拡大断面図
である。
FIG. 15 is a partially enlarged cross-sectional view showing another step of the manufacturing process.

【図16】同製造工程の他の一段階を示す一部拡大断面図
である。
FIG. 16 is a partially enlarged cross-sectional view showing another step of the manufacturing process.

【図17】同製造工程の他の一段階を示す一部拡大断面図
である。
FIG. 17 is a partially enlarged cross-sectional view showing another step of the manufacturing process.

【図18】同製造工程の他の一段階を示す一部拡大断面図
である。
FIG. 18 is a partially enlarged cross-sectional view showing another stage of the manufacturing process.

【図19】他の従来例による多層プリント配線板の製造工
程の一段階を示す断面図である。
FIG. 19 is a cross-sectional view showing a step in the manufacturing process of a multilayer printed wiring board according to another conventional example.

【図20】同製造工程の他の一段階を示す一部拡大断面図
である。
FIG. 20 is a partially enlarged cross-sectional view showing another stage of the manufacturing process.

【図21】同製造工程の他の一段階を示す一部拡大断面図
である。
FIG. 21 is a partially enlarged cross-sectional view showing another step of the manufacturing process.

【図22】同製造工程の他の一段階を示す一部拡大断面図
である。
FIG. 22 is a partially enlarged cross-sectional view showing another step of the manufacturing process.

【図23】同製造工程の他の一段階を示す一部拡大断面図
である。
FIG. 23 is a partially enlarged cross-sectional view showing another step of the manufacturing process.

【図24】同製造工程の他の一段階を示す一部拡大断面図
である。
FIG. 24 is a partially enlarged cross-sectional view showing another stage of the manufacturing process.

【図25】同製造工程の他の一段階を示す一部拡大断面図
である。
FIG. 25 is a partially enlarged cross-sectional view showing another stage of the manufacturing process.

【図26】同製造工程の他の一段階を示す一部拡大断面図
である。
FIG. 26 is a partially enlarged cross-sectional view showing another step of the manufacturing process.

【図27】同製造工程の他の一段階を示す一部拡大断面図
である。
FIG. 27 is a partially enlarged cross-sectional view showing another step of the manufacturing process.

【図28】同製造工程の他の一段階を示す一部拡大断面図
である。
FIG. 28 is a partially enlarged cross-sectional view showing another step of the manufacturing process.

【符号の説明】[Explanation of symbols]

40A、40B・・・内層導体回路 41、51、71・・・電気銅メッキ 42・・・無電解(化学)メッキ層 43・・・スルーホール 44・・・絶縁基板 45・・・ブラインドバイアホール 47・・・樹脂絶縁層 47a、52a、72a・・・粗面 49・・・銅箔 52・・・銅ペースト層 53・・・銅粒子 54・・・バインダ 60、80・・・多層プリント配線板 61A、61B、81A、81B・・・外層導体回路 72・・・ポリピロール層 40A, 40B ... Inner layer conductor circuits 41, 51, 71 ... Electrolytic copper plating 42 ... Electroless (chemical) plating layer 43 ... Through hole 44 ... Insulating substrate 45 ... Blind via hole 47 ... Resin insulation layers 47a, 52a, 72a ... Rough surface 49 ... Copper foil 52 ... Copper paste layer 53 ... Copper particles 54 ... Binder 60, 80 ... Multilayer printed wiring Plates 61A, 61B, 81A, 81B ... Outer layer conductor circuit 72 ... Polypyrrole layer

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 絶縁層に形成されたブラインドバイアホ
ールを介して第1層回路と第2層回路とが接続されてい
るプリント配線板において、前記絶縁層上に導電性材料
が塗布によって被着され、この導電性材料塗膜上に電気
メッキによる前記第2層回路が形成されていることを特
徴とするプリント配線板。
1. In a printed wiring board in which a first layer circuit and a second layer circuit are connected through a blind via hole formed in an insulating layer, a conductive material is applied onto the insulating layer by coating. And a second wiring circuit formed by electroplating on the conductive material coating film.
【請求項2】 第1層回路上に設けた絶縁層のブライン
ドバイアホールを介して、前記第1層回路と前記絶縁層
上の第2層回路とを接続するに際し、前記絶縁層上に導
電性材料を塗布した後、この導電性材料塗膜上に電気メ
ッキを施し、前記第2層回路を形成する、請求項1に記
載したプリント配線板の製造方法。
2. When connecting the first layer circuit and the second layer circuit on the insulating layer through a blind via hole in the insulating layer provided on the first layer circuit, the conductive layer is formed on the insulating layer. The method for manufacturing a printed wiring board according to claim 1, wherein after applying the conductive material, electroplating is performed on the conductive material coating film to form the second layer circuit.
【請求項3】 第2層回路の形成前に、絶縁層上が予め
膨潤処理及び粗面化処理される、請求項1又は2に記載
したプリント配線板又はその製造方法。
3. The printed wiring board according to claim 1 or 2, wherein the insulating layer is preliminarily swollen and roughened before forming the second layer circuit.
【請求項4】 導電性ペーストの印刷によって導電性材
料塗膜が形成される、請求項1〜3のいずれかに記載し
たプリント配線板又はその製造方法。
4. The printed wiring board according to claim 1, wherein the conductive material coating film is formed by printing a conductive paste.
【請求項5】 導電性高分子材料の浸漬塗布によって導
電性材料塗膜が形成される、請求項1〜3のいずれかに
記載したプリント配線板又はその製造方法。
5. The printed wiring board according to any one of claims 1 to 3, or the method for producing the same, wherein the conductive material coating film is formed by immersion coating of a conductive polymer material.
【請求項6】 電気メッキが電気銅メッキである、請求
項1〜5のいずれかに記載したプリント配線板又はその
製造方法。
6. The printed wiring board according to claim 1, wherein the electroplating is electrocopper plating, or a method for producing the same.
JP2724393A 1993-01-22 1993-01-22 Printed wiring board and method of manufacturing the same Expired - Fee Related JP3528924B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2724393A JP3528924B2 (en) 1993-01-22 1993-01-22 Printed wiring board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2724393A JP3528924B2 (en) 1993-01-22 1993-01-22 Printed wiring board and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH06224529A true JPH06224529A (en) 1994-08-12
JP3528924B2 JP3528924B2 (en) 2004-05-24

Family

ID=12215645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2724393A Expired - Fee Related JP3528924B2 (en) 1993-01-22 1993-01-22 Printed wiring board and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3528924B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6120670A (en) * 1997-01-30 2000-09-19 Nec Corporation Method of fabricating a multi-layered printed wiring board
WO2008015201A1 (en) * 2006-08-03 2008-02-07 Basf Se Method for producing structured electrically conductive surfaces
US20090285976A1 (en) * 2006-06-14 2009-11-19 Basf Se Method for producing electrically conductive surfaces on a support
US20100170626A1 (en) * 2007-05-24 2010-07-08 Basf Se Method for the production of polymer-coated metal foils, and use thereof
JP2013512562A (en) * 2009-11-25 2013-04-11 エルジー イノテック カンパニー リミテッド Printed circuit board and manufacturing method thereof
US8637789B2 (en) 2007-02-20 2014-01-28 Basf Se Method for producing metallised textile surfaces using electricity-generating or electricity-consuming elements

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6120670A (en) * 1997-01-30 2000-09-19 Nec Corporation Method of fabricating a multi-layered printed wiring board
US20090285976A1 (en) * 2006-06-14 2009-11-19 Basf Se Method for producing electrically conductive surfaces on a support
WO2008015201A1 (en) * 2006-08-03 2008-02-07 Basf Se Method for producing structured electrically conductive surfaces
US8637789B2 (en) 2007-02-20 2014-01-28 Basf Se Method for producing metallised textile surfaces using electricity-generating or electricity-consuming elements
US20100170626A1 (en) * 2007-05-24 2010-07-08 Basf Se Method for the production of polymer-coated metal foils, and use thereof
JP2013512562A (en) * 2009-11-25 2013-04-11 エルジー イノテック カンパニー リミテッド Printed circuit board and manufacturing method thereof
US9532462B2 (en) 2009-11-25 2016-12-27 Lg Innotek Co., Ltd. Printed circuit board and manufacturing method thereof

Also Published As

Publication number Publication date
JP3528924B2 (en) 2004-05-24

Similar Documents

Publication Publication Date Title
US5473120A (en) Multilayer board and fabrication method thereof
JP2003218519A (en) Printed board and its manufacturing method
US5444189A (en) Printed wiring board and production thereof
KR20040075595A (en) Method for manufacturing double side a flexible printed circuit board
KR100327705B1 (en) Method of producing a multi-layer printed-circuit board
JP3528924B2 (en) Printed wiring board and method of manufacturing the same
JP2002525882A (en) Manufacturing method of multilayer circuit
JPH06275950A (en) Manufacture of wiring board
JP4045120B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP2002151623A (en) Method for manufacturing two-metal layer tape bga(tbga) embedded in blind hole by plating
JP2741238B2 (en) Flexible printed wiring board and method of manufacturing the same
JPH098458A (en) Printed-wiring board and manufacture thereof
JP3217563B2 (en) Manufacturing method of printed wiring board
JP3202840B2 (en) Multilayer printed wiring board
JP2002271026A (en) Multi-layer printed wiring board and manufacturing method therefor
JPH08148810A (en) Manufacture of printed wiring board
JP3713726B2 (en) Multilayer printed wiring board
JP3758197B2 (en) Manufacturing method of multilayer printed wiring board
KR100722742B1 (en) Printed circuit board and the manufacturing method thereof
JP3984092B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP2008305906A (en) Method for manufacturing multilayer printed-wiring board
JP2000114693A (en) Manufacture of wiring board
JPH0690087A (en) Manufacture of multilayer printed wiring board
JPH03147394A (en) Manufacture of printed circuit board
JPS62156898A (en) Manufacture of through-hole printed wiring board

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040218

LAPS Cancellation because of no payment of annual fees