JPH0622283A - Video signal processing unit - Google Patents
Video signal processing unitInfo
- Publication number
- JPH0622283A JPH0622283A JP17293292A JP17293292A JPH0622283A JP H0622283 A JPH0622283 A JP H0622283A JP 17293292 A JP17293292 A JP 17293292A JP 17293292 A JP17293292 A JP 17293292A JP H0622283 A JPH0622283 A JP H0622283A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- field
- memory
- field memory
- pedestal level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Systems (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は映像信号処理装置に関
し、特にたとえばテレビジョン方式を変換するためにメ
モリを用いて信号を加工する映像装置に用いられ、マク
ロビジョン信号を含む映像信号をメモリに書き込み、こ
のメモリに書き込まれた映像信号を元通りに読み出すよ
うにする、映像信号処理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal processing apparatus, and more particularly to a video apparatus for processing a signal by using a memory for converting a television system, for example, and storing a video signal including a macrovision signal in the memory. The present invention relates to a video signal processing device that writes and reads back a video signal written in this memory.
【0002】[0002]
【従来の技術】マクロビジョン信号が付加された映像信
号が入力された際に、映像信号のペデスタルレベル以上
の部分とペデスタルレベル以下の部分とを別々にメモリ
に書き込み、メモリから読み出したときに合成する方法
が、本願出願人の特願平3−213861号において提
案されている。この従来技術により、ディジタル変換出
力の垂直方向の分解能が向上し、また同期信号部分の波
形歪みも解決できる。2. Description of the Related Art When a video signal to which a macrovision signal is added is input, a portion above the pedestal level of the video signal and a portion below the pedestal level are separately written in the memory and combined when read from the memory. A method of doing so is proposed in Japanese Patent Application No. 3-213861 of the present applicant. By this conventional technique, the vertical resolution of the digital conversion output is improved, and the waveform distortion of the sync signal portion can be solved.
【0003】[0003]
【発明が解決しようとする課題】この従来技術では、輝
度信号処理系に1つのフィールドメモリを用いているの
で、たとえばPAL方式とNTSC方式とを切り換える
場合に以下のような弊害が生じる。たとえば毎秒25枚
の画像を表示するPAL方式を毎秒30枚の画像を表示
するNTSC方式に変換するには、単純にはPAL方式
によって表示される毎秒25枚の画像の中から5枚の画
像を選択して、25枚の画像に加算し合計毎秒30枚と
すればよい。しかし、この場合同じ数画像が連続するた
め、動きが不自然となってしまう。逆に、NTSC方式
からPAL方式に切り換える場合には、毎秒5枚の画像
を間引けばよいが、動きが飛んでしまい先程と同様に画
面の動きが不自然になってしまう。In this prior art, since one field memory is used in the luminance signal processing system, the following problems occur when switching between the PAL system and the NTSC system, for example. For example, to convert a PAL system that displays 25 images per second to an NTSC system that displays 30 images per second, simply convert 5 images out of 25 images displayed per second by the PAL system. It may be selected and added to 25 images to make a total of 30 images per second. However, in this case, since the same number of images are continuous, the movement becomes unnatural. On the other hand, when switching from the NTSC system to the PAL system, it is sufficient to thin out five images per second, but the motion is skipped and the screen motion becomes unnatural as before.
【0004】そこで、連続する2つのフィールドの画像
の重み付けを変化させていき(30:70などに重み付
けする)、これらの画像から新たな画像を合成すると上
述のような動きの不自然さが解消できる。すなわち、輝
度信号処理系に複数のフィールドメモリを用いて映像信
号のフィールド合成を行う技術が提案されている。しか
しこの技術では、図7(A)および(B)に示す入力信
号のように、奇数フィールドと偶数フィールドとで、水
平同期信号(Hsync )からのマクロビジョン信号の位置
が異なるような場合、たとえば奇数フィールドのペデス
タルレベル以下のマクロビジョン信号と偶数フィールド
のペデスタルレベル以上のマクロビジョン信号とを合成
したり、偶数フィールドのペデスタルレベル以下のマク
ロビジョンと奇数フィールドのペデスタルレベル以上の
マクロビジョン信号とを合成したりすれば、それぞれ図
7(C)および(D)の映像信号が出力されるが、図6
(A)および(B)に示す正規のマクロビジョン信号を
再生できなくなるという問題点があった。Therefore, by changing the weighting of images in two consecutive fields (weighting to 30:70, etc.) and synthesizing new images from these images, the above-mentioned unnaturalness of motion is eliminated. it can. That is, a technique has been proposed in which a plurality of field memories are used in the luminance signal processing system to perform field synthesis of video signals. However, in this technique, when the position of the macrovision signal from the horizontal synchronizing signal (Hsync) is different between the odd field and the even field as in the input signal shown in FIGS. 7A and 7B, for example, Synthesizes a macrovision signal below the pedestal level in the odd field and a macrovision signal above the pedestal level in the even field, or a macrovision signal below the pedestal level in the even field and a macrovision signal above the pedestal level in the odd field 7C and 7D are output, respectively.
There is a problem that the normal macrovision signal shown in (A) and (B) cannot be reproduced.
【0005】それゆえに、この発明の主たる目的は、ペ
デスタルレベル以下のマクロビジョン信号とペデスタル
レベル以上のマクロビジョン信号とを同一フィールド毎
に確実に合成して、正規のマクロビジョン信号を再生す
ることができる、映像信号処理装置を提供することであ
る。Therefore, a main object of the present invention is to reliably synthesize a macrovision signal below a pedestal level and a macrovision signal above a pedestal level for each same field to reproduce a normal macrovision signal. It is to provide a video signal processing device capable of performing the above.
【0006】[0006]
【課題を解決するための手段】この発明は、ペデスタル
レベルを基準として正負に凸になるパルス列からなるマ
クロビジョン信号を含む映像信号を、ペデスタルレベル
以下の成分とペデスタルレベル以上の成分とに分割して
それぞれメモリに書き込み、それぞれのメモリから読み
出したデータを合成手段で合成するようにした映像信号
処理装置において、ペデスタルレベル以上の成分を格納
するメモリは奇数フィールドメモリと偶数フィールドメ
モリとを含み、ペデスタルレベル以下の成分と同期して
同じフィールドのペデスタルレベル以上の成分を奇数フ
ィールドメモリまたは偶数フィールドメモリから合成手
段に与えるようにしたことを特徴とする、映像信号処理
装置である。SUMMARY OF THE INVENTION According to the present invention, a video signal including a macrovision signal composed of positive and negative convex pulse trains on the basis of a pedestal level is divided into a component below the pedestal level and a component above the pedestal level. In the video signal processing device in which the data read from each memory are combined by the synthesizing means, the memory for storing the component at the pedestal level or higher includes the odd field memory and the even field memory. The video signal processing device is characterized in that a component having a pedestal level or higher in the same field is supplied to the synthesizing means from an odd field memory or an even field memory in synchronization with a component having a level or lower.
【0007】[0007]
【作用】映像信号をY/C分離して得られたY信号とと
もにペデスタルレベル以上のマクロビジョン信号を、そ
のフィールドの種類(奇数フィールドか偶数フィールド
か)に応じて、それぞれ奇数フィールドメモリまたは偶
数フィールドメモリに格納する。また、映像信号を同期
分離して得られた信号のうちペデスタルレベル以下のマ
クロビジョン信号を他のメモリに入力し、このメモリか
ら出力されるペデスタルレベル以下のマクロビジョン信
号のフィールドの種類に応じて、制御回路が奇数フィー
ルドメモリあるいは偶数フィールドメモリを選択し、ペ
デスタルレベル以下のマクロビジョン信号と同一フィー
ルドのペデスタルレベル以上のマクロビジョン信号を出
力する。したがって、ペデスタルレベル以下のマクロビ
ジョン信号と奇数フィールドメモリまたは偶数フィール
ドメモリから出力されるペデスタルレベル以上のマクロ
ビジョン信号とは、常に同一フィールドとなり、元のマ
クロビジョン信号を再生する。According to the type of field (odd field or even field), a macrovision signal having a pedestal level or higher is provided together with a Y signal obtained by separating the video signal from Y / C, respectively. Store in memory. Also, among the signals obtained by synchronously separating the video signals, the macrovision signal below the pedestal level is input to another memory, and depending on the field type of the macrovision signal below the pedestal level output from this memory. The control circuit selects an odd field memory or an even field memory, and outputs a macrovision signal below the pedestal level and a macrovision signal above the pedestal level in the same field. Therefore, the macrovision signal below the pedestal level and the macrovision signal above the pedestal level output from the odd field memory or even field memory are always in the same field, and the original macrovision signal is reproduced.
【0008】[0008]
【発明の効果】この発明によれば、ペデスタルレベル以
下のマクロビジョン信号とペデスタルレベル以上のマク
ロビジョン信号とを同一フィールド毎に確実に合成する
ので、元通りの正規のマクロビジョン信号を再生でき
る。この発明の上述の目的,その他の目的,特徴および
利点は、図面を参照して行う以下の実施例の詳細な説明
から一層明らかとなろう。According to the present invention, since the macrovision signal below the pedestal level and the macrovision signal above the pedestal level are surely combined for each same field, the original normal macrovision signal can be reproduced. The above-mentioned objects, other objects, features and advantages of the present invention will become more apparent from the following detailed description of the embodiments with reference to the drawings.
【0009】[0009]
【実施例】図1および図2を参照して、この実施例の映
像信号処理装置10はたとえばビデオテープレコーダに
用いられ、Y信号2フィールド分,C信号1フィールド
分のメモリを用いてフィールド合成する。信号処理装置
10は、AGC回路12を含む。AGC回路12には、
ビデオソフトテープから再生されたマクロビジョン信号
を含む図3(A)に示すような映像信号が入力端子14
から入力され、AGC回路12で信号レベルが一定にさ
れる。AGC回路12の出力は、ローパスフィルタ(L
PF)16,バンドパスフィルタ(BPF)18および
同期分離回路20にそれぞれ供給される。DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIGS. 1 and 2, a video signal processing apparatus 10 of this embodiment is used for a video tape recorder, for example, and field synthesis is performed using a memory for two fields of Y signal and one field of C signal. To do. The signal processing device 10 includes an AGC circuit 12. In the AGC circuit 12,
The video signal as shown in FIG. 3A including the macrovision signal reproduced from the video soft tape is input terminal 14
The signal level is made constant by the AGC circuit 12. The output of the AGC circuit 12 is a low pass filter (L
It is supplied to the PF) 16, the bandpass filter (BPF) 18, and the sync separation circuit 20, respectively.
【0010】LPF16では、映像信号のうちのC
(色)信号成分が除去され、Y(輝度)信号のみが増幅
回路22を経て、遅延回路24に供給される。遅延回路
24では、Y/Cそれぞれの処理に伴う遅延時間のずれ
が調整され、その後、クランプ(CLP)回路26によ
ってペデスタルクランプされる。一方、BPF18に入
力された映像信号は、BPF18でC信号成分のみが抽
出され、C信号はクロマデコーダ28に入力される。こ
こで、C信号は、R−YおよびB−Yの色差信号に変換
され、それぞれLPF30および32,増幅回路34お
よび36を通過後、マルチプレクサ38で時分割多重さ
れる。In the LPF 16, C of the video signal is
The (color) signal component is removed, and only the Y (luminance) signal is supplied to the delay circuit 24 via the amplifier circuit 22. The delay circuit 24 adjusts the deviation of the delay time associated with the Y / C processing, and then the pedestal clamp is performed by the clamp (CLP) circuit 26. On the other hand, in the video signal input to the BPF 18, only the C signal component is extracted by the BPF 18, and the C signal is input to the chroma decoder 28. Here, the C signal is converted into RY and BY color difference signals, passed through the LPFs 30 and 32 and the amplifier circuits 34 and 36, respectively, and then time-division multiplexed by the multiplexer 38.
【0011】また、同期分離回路20からは、映像信号
から抽出された同期信号およびペデスタルレベル以下の
マクロビジョン信号が出力され、そのうち同期信号がシ
ステムコントロール部,書き込み系および読み出し系を
含む制御回路40に与えられ、マクロビジョン信号はフ
ィールドメモリ54に書き込まれる。そして、クランプ
回路26から出力されたY信号出力は、図2に示すよう
に、A/D変換器42によってディジタル信号に変換さ
れる。このY信号データは、そのフィールドの種類(奇
数フィールドか偶数フィールドか)によってスイッチ回
路44を介して、奇数フィールドメモリ46または偶数
フィールドメモリ48に書き込まれる。A/D変換器4
2のA/D変換レンジはペデスタルレベル以上とされる
ので、このとき同時に、マクロビジョン信号のうちペデ
スタルレベル以上の部分も奇数フィールドメモリ44あ
るいは偶数フィールドメモリ46に記憶される。奇数フ
ィールドメモリ44および偶数フィールドメモリ46は
Y系フィールドメモリである。ここで、スイッチ回路4
4の切り換えは、制御回路40の書き込み系から与えら
れて入力映像信号の奇数フィールド,偶数フィールドを
判別するWODD信号によって制御され、書き込みフィ
ールドが選択される。WODD信号は、図3(C)に示
すように、奇数フィールドを奇数フィールドメモリ44
に書き込むとき“H”を出力し、偶数フィールドを偶数
フィールドメモリ46に書き込むときに“L”を出力す
る。Further, the sync separation circuit 20 outputs a sync signal extracted from the video signal and a macrovision signal below the pedestal level, of which the sync signal is a control circuit 40 including a system control section, a writing system and a reading system. And the macrovision signal is written to the field memory 54. The Y signal output output from the clamp circuit 26 is converted into a digital signal by the A / D converter 42, as shown in FIG. The Y signal data is written in the odd field memory 46 or the even field memory 48 via the switch circuit 44 depending on the type of the field (odd field or even field). A / D converter 4
Since the A / D conversion range of 2 is set to the pedestal level or higher, at the same time, the part of the macrovision signal that is higher than the pedestal level is also stored in the odd field memory 44 or the even field memory 46. The odd field memory 44 and the even field memory 46 are Y-system field memories. Here, the switch circuit 4
The switching of 4 is controlled by the WODD signal given from the writing system of the control circuit 40 and discriminating between the odd field and the even field of the input video signal, and the writing field is selected. In the WODD signal, as shown in FIG. 3C, the odd field is stored in the odd field memory 44.
"H" is output when writing into the even field and "L" is output when writing into the even field memory 46.
【0012】また、マルチプレクサ38から出力される
C信号は、A/D変換器50によってY信号と同様にデ
ィジタル信号に変換され、スイッチ回路52を介してC
系のフィールドメモリ54に格納される。また、フィー
ルドメモリ54の空きのエリアには、同期分離回路20
からのペデスタルレベル以下のマクロビジョン信号が1
フィールド分書き込まれる。スイッチ回路52の切り換
えは、制御回路40の書き込み系からのWMVG信号に
よって制御される。WMVG信号は、図3(B)に示す
ように、入力映像信号におけるマクロビジョン期間(マ
クロビジョン信号が付加されている期間)にのみ“H”
を出力し、スイッチ回路52を同期分離回路20側に接
続する。The C signal output from the multiplexer 38 is converted into a digital signal in the same manner as the Y signal by the A / D converter 50, and the C signal is passed through the switch circuit 52.
It is stored in the field memory 54 of the system. Further, in the empty area of the field memory 54, the sync separation circuit 20
Macrovision signal below the pedestal level from
Fields are written. The switching of the switch circuit 52 is controlled by the WMVG signal from the write system of the control circuit 40. As shown in FIG. 3B, the WMVG signal is "H" only in the macrovision period (the period in which the macrovision signal is added) in the input video signal.
Is output and the switch circuit 52 is connected to the sync separation circuit 20 side.
【0013】次いで、奇数フィールドメモリ46,偶数
フィールドメモリ48およびフィールドメモリ54から
は、映像信号の書き込み時とは非同期でありかつ一定タ
イミングでY/C信号データが読み出される。奇数フィ
ールドメモリ46および偶数フィールドメモリ48から
読み出されるY信号データは、フィールド合成回路56
で所望の重み付けで合成される。フィールド合成回路5
6は、たとえばNTSC方式とPAL方式との間で方式
変換する場合に用いる新たな画像を作成する。また、奇
数フィールドメモリ46および偶数フィールドメモリ4
8のいずれか一方は、スイッチ回路58により選択され
る。そして、スイッチ回路60は、マクロビジョン期間
以外の期間では、フィールド合成回路56側に接続さ
れ、Y信号データをD/A変換器62に与え、マクロビ
ジョン期間ではスイッチ回路58側に接続され、スイッ
チ回路58によって決定される奇数フィールドメモリ4
6あるいは偶数フィールドメモ48からのマクロビジョ
ン信号をD/A変換器62に与える。Next, the Y / C signal data is read from the odd field memory 46, the even field memory 48 and the field memory 54 at a constant timing asynchronous with the writing of the video signal. The Y signal data read from the odd field memory 46 and the even field memory 48 is the field synthesis circuit 56.
Are combined with the desired weighting. Field synthesis circuit 5
6 creates a new image to be used when converting the system between the NTSC system and the PAL system. Also, the odd field memory 46 and the even field memory 4
Either one of 8 is selected by the switch circuit 58. Then, the switch circuit 60 is connected to the field synthesizing circuit 56 side during the period other than the macrovision period, gives Y signal data to the D / A converter 62, and is connected to the switch circuit 58 side during the macrovision period, and switches. Odd field memory 4 determined by circuit 58
The macrovision signal from the 6 or even field memo 48 is applied to the D / A converter 62.
【0014】ここで、フィールド合成回路56,スイッ
チ回路58およびスイッチ回路60は、それぞれ制御回
路40の読み出し系からのフィールド合成制御信号,R
MVFLD信号および図3(E)に示すように映像信号
を読み出すときのマクロビジョン期間に“H”の出力を
与えるRMVG信号によって制御される。RMVFLD
信号は、たとえば図4に示すように、映像信号の書き込
みおよび読み出し(それぞれWMVG信号およびRMV
G信号で示される)が非同期で動作するような場合に、
正規なマクロビジョン信号を再生させるための信号であ
り、たとえば図5に示すようなフィールド選択回路64
によって生成される。フィールド選択回路64は、2つ
のD−FF66,68およびアンドゲート70を含み、
制御回路40内に構成される。Here, the field synthesizing circuit 56, the switch circuit 58 and the switch circuit 60 are respectively the field synthesizing control signal from the read system of the control circuit 40, R.
It is controlled by the MVFLD signal and the RMVG signal which gives an output of "H" during the macrovision period when reading the video signal as shown in FIG. RMVFLD
The signals are, for example, as shown in FIG. 4, writing and reading of the video signal (the WMVG signal and the RMV signal, respectively).
(Indicated by the G signal) operates asynchronously,
This is a signal for reproducing a normal macrovision signal, and is, for example, a field selection circuit 64 as shown in FIG.
Generated by. The field selection circuit 64 includes two D-FFs 66 and 68 and an AND gate 70,
It is configured in the control circuit 40.
【0015】図6を参照して、フィールド選択回路64
の動作を説明すると、まず、期間T1では、RMVG信
号の位相がWMVG信号の位相より進んでいる。したが
って、WMVG期間では、ペデスタルレベル以下のマク
ロビジョン信号はフィールドメモリ54に書き込まれる
が、このときその前のRMVG期間ではフィールドメモ
リ54からマクロビジョン信号を読み出す必要がある。
期間T1のWMVG期間では、WODD信号が“L”で
あり、偶数フィールドをフィールドメモリ54に書き込
もうとしているので、その前のRMVG期間では、フィ
ールドメモリ54から奇数フィールドのペデスタルレベ
ル以下のマクロビジョン信号を読み出すことになる。し
たがって、Y系フィールドメモリからも同じ奇数フィー
ルドのY信号データおよびペデスタルレベル以上のマク
ロビジョン信号を読み出せるようにする。すなわち、制
御回路40から出力されるRMVFLD信号を“H”と
し、奇数フィールドメモリ46側にスイッチ回路58を
接続し、奇数フィールドメモリ46から奇数フィールド
を読み出すように制御する。Referring to FIG. 6, field selection circuit 64
First, in the period T1, the phase of the RMVG signal leads the phase of the WMVG signal. Therefore, during the WMVG period, the macrovision signal below the pedestal level is written in the field memory 54, but at this time, it is necessary to read the macrovision signal from the field memory 54 during the preceding RMVG period.
In the WMVG period of the period T1, the WODD signal is "L" and the even field is being written to the field memory 54. Therefore, in the previous RMVG period, the macrovision signal from the field memory 54 to the pedestal level of the odd field or lower. Will be read. Therefore, the Y signal data of the same odd field and the macrovision signal of the pedestal level or higher can be read from the Y system field memory. That is, the RMVFLD signal output from the control circuit 40 is set to “H”, the switch circuit 58 is connected to the odd field memory 46 side, and the odd field is read from the odd field memory 46.
【0016】また、期間T2においては、上述の期間T
1の場合と同様に、RMVG信号の位相がWMVG信号
の位相より進んでいるが、WMVG期間では、WODD
信号は“H”であり、フィールドメモリ54に奇数フィ
ールドを書き込もうとしている。したがって、その前の
RMVG期間では、フィールドメモリ54から偶数フィ
ールドのペデスタルレベル以下のマクロビジョン信号を
読み出すことになるので、RMVFLD信号も“L”と
してスイッチ回路58を偶数フィールドメモリ48側に
接続し、偶数フィールドメモリ48から偶数フィールド
を読み出すように制御する。In the period T2, the above-mentioned period T
As in the case of 1, the phase of the RMVG signal leads the phase of the WMVG signal, but in the WMVG period, the WODD
The signal is "H" and the field memory 54 is about to write an odd field. Therefore, in the RMVG period before that, since the macrovision signal below the pedestal level of the even field is read from the field memory 54, the RMVFLD signal is also set to "L" and the switch circuit 58 is connected to the even field memory 48 side. The even field memory 48 is controlled to read the even field.
【0017】さらに、期間T3では、WMVG信号の位
相よりRMVG信号の位相が遅れている。したがって、
WMVG期間では、フィールドメモリ54に書き込んだ
ペデスタルレベル以下のマクロビジョン信号と同じフィ
ールドのマクロビジョン信号を順次読み出していく。こ
の場合WODD信号は“L”であり、フィールドメモリ
54に偶数フィールドを書き込んでいるので、WMVG
期間に続くRMVG期間においても偶数フィールドをフ
ィールドメモリ54から読み出す。したがって、RMV
FLD信号を“L”として、スイッチ回路58を偶数フ
ィールドメモリ48側に接続し、偶数フィールドメモリ
48から偶数フィールドを読み出すように制御する。な
お、図6において、およびは、それぞれ図5のD−
FF66および68からの出力を示す。Further, in the period T3, the phase of the RMVG signal is behind the phase of the WMVG signal. Therefore,
During the WMVG period, the macrovision signals in the same field as the macrovision signals below the pedestal level written in the field memory 54 are sequentially read out. In this case, the WODD signal is "L" and the even field is written in the field memory 54. Therefore, WMVG
Even fields are read from the field memory 54 also in the RMVG period following the period. Therefore, RMV
The FLD signal is set to "L", the switch circuit 58 is connected to the even field memory 48 side, and the even field memory 48 is controlled to read the even field. In addition, in FIG. 6, and are respectively D- of FIG.
Outputs from FFs 66 and 68 are shown.
【0018】このようにして、スイッチ回路58をRM
VFLD信号によって制御することによって、C系のフ
ィールドメモリ54から出力されるマクロビジョン信号
と同一フィールドを、Y系の奇数フィールドメモリ46
あるいは偶数フィールドメモリ48から選択して、Y信
号データおよびマクロビジョン信号を読み出せる。した
がって、フィールドメモリ54にマクロビジョン信号を
1フィールド分しか書き込めなくても、ペデスタルレベ
ルの上下のタイミングがずれない正規のマクロビジョン
信号が再生できる。In this way, the switch circuit 58 is connected to the RM.
By controlling with the VFLD signal, the same field as the macrovision signal output from the C-system field memory 54 is displayed in the Y-system odd field memory 46.
Alternatively, the Y signal data and the macrovision signal can be read by selecting from the even field memory 48. Therefore, even if the macrovision signal can be written in the field memory 54 for only one field, it is possible to reproduce the regular macrovision signal in which the timings above and below the pedestal level are not shifted.
【0019】このようにして読み出されたY信号データ
およびペデスタルレベル以上のマクロビジョン信号は、
D/A変換器62,LPF72,CLP回路74を介し
て、混合器76に入力される。また、フィールドメモリ
54からのC信号データは、マクロビジョン期間以外の
期間に、R−Y信号データおよびB−Y信号データとし
て、それぞれD/A変換器78,80およびLPF8
2,84を介して、クロマエンコーダ86に入力され
る。クロマエンコーダ86からの出力は、BPF88に
よって帯域制限された後、混合器76においてY/C混
合されて、同期信号付加回路90に入力され、同期信号
が付加される。同期信号付加回路90で付加される同期
信号は、フィールドメモリ54から読み出されたペデス
タルレベル以下のマクロビジョン信号と、制御回路40
の読み出し系で生成された読み出し系のコンポジット同
期信号(R.Csync)とを加算器92で加算したも
のである。このようにして、同期信号の付加された出力
が図3(D)に示す映像信号の出力として、出力端子9
4から出力される。The Y signal data read in this way and the macrovision signal above the pedestal level are:
It is input to the mixer 76 via the D / A converter 62, the LPF 72, and the CLP circuit 74. In addition, the C signal data from the field memory 54 is the D / A converters 78 and 80 and the LPF 8 as the RY signal data and the BY signal data during the period other than the macrovision period.
It is input to the chroma encoder 86 via 2, 84. The output from the chroma encoder 86 is band-limited by the BPF 88, Y / C mixed in the mixer 76, input to the sync signal adding circuit 90, and the sync signal is added. The sync signal added by the sync signal adding circuit 90 is the macrovision signal below the pedestal level read from the field memory 54 and the control circuit 40.
And the composite sync signal (R.Csync) of the read system generated by the read system of No. 1 of FIG. In this way, the output to which the synchronization signal is added becomes the output terminal 9 as the output of the video signal shown in FIG.
It is output from 4.
【図1】この発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図2】図1の実施例の続きを示すブロック図である。FIG. 2 is a block diagram showing a continuation of the embodiment of FIG.
【図3】この実施例の各信号を示すタイミング図であ
る。FIG. 3 is a timing diagram showing each signal of this embodiment.
【図4】RMVG信号とWMVG信号との位相関係を示
す図解図である。FIG. 4 is an illustrative view showing a phase relationship between an RMVG signal and a WMVG signal.
【図5】フィールド選択回路の一例を示す回路図であ
る。FIG. 5 is a circuit diagram showing an example of a field selection circuit.
【図6】図5の回路の動作を示すタイミング図である。FIG. 6 is a timing diagram illustrating the operation of the circuit of FIG.
【図7】従来技術の入力信号および出力信号のタイミン
グのずれを示す波形図である。FIG. 7 is a waveform diagram showing a timing shift between an input signal and an output signal in the conventional technique.
10 …映像信号処理装置 16 …LPF 18 …BPF 20 …同期分離回路 40 …制御回路 44,52,58,60 …スイッチ回路 46 …奇数フィールドメモリ 48 …偶数フィールドメモリ 54 …フィールドメモリ 64 …フィールド選択回路 76 …混合器 10 ... Video signal processing device 16 ... LPF 18 ... BPF 20 ... Sync separation circuit 40 ... Control circuit 44, 52, 58, 60 ... Switch circuit 46 ... Odd field memory 48 ... Even field memory 54 ... Field memory 64 ... Field selection circuit 76 ... Mixer
Claims (1)
なるパルス列からなるマクロビジョン信号を含む映像信
号を、ペデスタルレベル以下の成分とペデスタルレベル
以上の成分とに分割してそれぞれメモリに書き込み、そ
れぞれのメモリから読み出したデータを合成手段で合成
するようにした映像信号処理装置において、 前記ペデスタルレベル以上の成分を格納するメモリは奇
数フィールドメモリと偶数フィールドメモリとを含み、 前記ペデスタルレベル以下の成分と同期して同じフィー
ルドのペデスタルレベル以上の成分を前記奇数フィール
ドメモリまたは偶数フィールドメモリから前記合成手段
に与えるようにしたことを特徴とする、映像信号処理装
置。1. A video signal containing a macrovision signal consisting of a pulse train that is positive and negative convex with respect to the pedestal level is divided into a component below the pedestal level and a component above the pedestal level, and each is written into a memory. In a video signal processing device configured to synthesize data read from a memory by a synthesizing means, a memory for storing components at or above the pedestal level includes an odd field memory and an even field memory, and is synchronized with components at or below the pedestal level. The video signal processing apparatus is characterized in that a component having a pedestal level or higher in the same field is given to the synthesizing means from the odd field memory or the even field memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17293292A JP2957808B2 (en) | 1992-06-30 | 1992-06-30 | Video signal processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17293292A JP2957808B2 (en) | 1992-06-30 | 1992-06-30 | Video signal processing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0622283A true JPH0622283A (en) | 1994-01-28 |
JP2957808B2 JP2957808B2 (en) | 1999-10-06 |
Family
ID=15951027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17293292A Expired - Fee Related JP2957808B2 (en) | 1992-06-30 | 1992-06-30 | Video signal processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2957808B2 (en) |
-
1992
- 1992-06-30 JP JP17293292A patent/JP2957808B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2957808B2 (en) | 1999-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4935815A (en) | Scanconverter system with superimposing apparatus | |
US5389974A (en) | Automatic converting device of television broadcasting mode | |
JPH05244562A (en) | Video signal recording and reproducing device | |
JPS6358435B2 (en) | ||
KR100392690B1 (en) | Image display device | |
US5155600A (en) | Video disk playback apparatus | |
JP2957808B2 (en) | Video signal processing device | |
JPH01233976A (en) | Transmission system for video signal | |
JPH06339107A (en) | Still video equipment | |
JPH08163433A (en) | Panoramic still image generating device | |
JP3112078B2 (en) | Image storage device | |
JP2737149B2 (en) | Image storage device | |
JP2860988B2 (en) | Image storage device | |
JP2900958B2 (en) | Caption moving circuit | |
JPH05236425A (en) | Magnetic recording and reproducing device for wide aspect ratio video signal | |
JP2782718B2 (en) | Image processing device | |
JP2641626B2 (en) | MUSE signal recording device | |
KR100207700B1 (en) | Method and device for image transform | |
JP2737148B2 (en) | Image storage device | |
KR0124853Y1 (en) | Television broadcasting signal converter | |
JP2681996B2 (en) | Image processing device | |
JPH03207189A (en) | Video signal recording and reproducing device | |
JPS6121685A (en) | Picture memory device | |
JPH0946611A (en) | Image display device | |
JPH02228184A (en) | Picture display controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990622 |
|
LAPS | Cancellation because of no payment of annual fees |