JPH06217154A - Horizontal deflecting circuit - Google Patents

Horizontal deflecting circuit

Info

Publication number
JPH06217154A
JPH06217154A JP592993A JP592993A JPH06217154A JP H06217154 A JPH06217154 A JP H06217154A JP 592993 A JP592993 A JP 592993A JP 592993 A JP592993 A JP 592993A JP H06217154 A JPH06217154 A JP H06217154A
Authority
JP
Japan
Prior art keywords
transistor
horizontal
circuit
field effect
mos field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP592993A
Other languages
Japanese (ja)
Inventor
Hiroshi Sawara
浩 佐原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP592993A priority Critical patent/JPH06217154A/en
Priority to US08/181,067 priority patent/US5485062A/en
Priority to KR1019940000691A priority patent/KR100309663B1/en
Priority to ITRM940022A priority patent/IT1271839B/en
Publication of JPH06217154A publication Critical patent/JPH06217154A/en
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Abstract

PURPOSE:To provide the efficient horizontal deflecting circuit by reducing the loss of power. CONSTITUTION:The output side of a horizontal oscillation circuit 22 is directly connected through a predrive circuit 23P to the base of a transistor Q1 of a drive circuit 23, and the collector of the transistor Q1 to provide a horizontal drive pulse is directly connected to the gate of an MOS field effect transistor Q2 of a horizontal output circuit 24. The drain of the transistor Q2 is connected through a primary side coil 32 of an FBT to a power supply terminal +Vcc, and the serial circuit of a resonance capacitor 34, horizontal deflecting coil 35 and S-shaped correction capacitor 36 is connected parallelly between this drain and the ground. Since a current conventionally flowing through a damper diode flows through the transistor Q2, the power loss caused by the damper diode is eliminated. The oscillated output of the horizontal oscillation circuit 22 is transmitted to the transistor Q2 with high fidelity without being distorted by the direct connection configuration, and the switching speed of the transistor Q2 is accelerated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、偏平型陰極線管(フ
ラット形CRT)を使用するテレビジョン受像機の水平
偏向回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a horizontal deflection circuit for a television receiver using a flat cathode ray tube (flat CRT).

【0002】[0002]

【従来の技術】従来、電子銃の中心軸に対して比較的小
さな角度で傾斜するように蛍光面が形成されている偏平
型陰極線管が知られている。図4は、この偏平型陰極線
管の駆動系を示している。
2. Description of the Related Art Conventionally, there is known a flat cathode ray tube in which a fluorescent screen is formed so as to be inclined at a relatively small angle with respect to a central axis of an electron gun. FIG. 4 shows a drive system of this flat cathode ray tube.

【0003】図において、1は偏平型陰極線管であり、
Kはカソード電極、G1は第1グリッド電極、G2は加
速電極を構成する第2グリッド電極、G3はフォーカス
電極を構成する第3グリッド電極、2は蛍光面である。
蛍光面には、フライバックトランス(以下、「FBT」
という)より出力されるパルス電圧を整流して得られる
高圧HVが印加されている。
In the figure, 1 is a flat cathode ray tube,
K is a cathode electrode, G1 is a first grid electrode, G2 is a second grid electrode forming an accelerating electrode, G3 is a third grid electrode forming a focus electrode, and 2 is a fluorescent screen.
The fluorescent screen has a flyback transformer (hereinafter, “FBT”).
The high voltage HV obtained by rectifying the pulse voltage output by the above is applied.

【0004】カソード電極Kとしては、一般の陰極線管
に採用されている傍熱形電極とは異なり、低パワーで動
作し、かつ立ち上がりの早い直熱形電極が採用されてい
る。このカソード電極KにはFBTよりパルス電圧をヒ
ータ電圧3として供給し、いわゆるパルス点火してい
る。
As the cathode electrode K, unlike the indirectly heated electrode used in a general cathode ray tube, a directly heated electrode which operates at low power and has a quick rising is adopted. A pulse voltage is supplied as a heater voltage 3 from the FBT to the cathode electrode K, and so-called pulse ignition is performed.

【0005】この場合、カソード電極KにFBTの巻線
が接続されることからカソード電極Kの浮遊容量が増加
し、カソード電極Kにビデオ信号を印加するカソードド
ライブ方式を採用するときには、ビデオ回路の損失が増
大する。つまり、周波数特性を良くするには、浮遊容量
の影響を無視できるようにビデオ回路の出力段のインピ
ーダンスを小さくする必要があり、エミッタフォロワ構
成等を採用することになるため、ビデオ回路の損失の増
大を招くことになる。
In this case, since the FBT winding is connected to the cathode electrode K, the stray capacitance of the cathode electrode K increases, and when the cathode drive system for applying a video signal to the cathode electrode K is adopted, Loss increases. In other words, in order to improve the frequency characteristics, it is necessary to reduce the impedance of the output stage of the video circuit so that the influence of the stray capacitance can be ignored, and the emitter follower configuration or the like will be adopted. Will lead to an increase.

【0006】そのため、浮遊容量が比較的小さな第1グ
リッド電極G1にビデオ信号を印加するG1ドライブ方
式が採られている。すなわち、4はビデオアンプを構成
するNPN形トランジスタであり、このトランジスタ4
のベースには端子5よりビデオ信号SVが供給される。
このトランジスタ4のエミッタは抵抗器6およびコンデ
ンサ7の並列回路を介して接地され、そのコレクタは抵
抗器8を介して電源端子+B(例えば50V)に接続さ
れる。そして、トランジスタ4のコレクタおよび抵抗器
8の接続点に得られるビデオ信号がコンデンサ9を介し
て陰極線管1の第1グリッド電極G1に印加される。
Therefore, a G1 drive system is adopted in which a video signal is applied to the first grid electrode G1 having a relatively small stray capacitance. That is, 4 is an NPN type transistor which constitutes a video amplifier.
The video signal SV is supplied from the terminal 5 to the base of the.
The emitter of this transistor 4 is grounded via a parallel circuit of a resistor 6 and a capacitor 7, and its collector is connected to a power supply terminal + B (for example, 50V) via a resistor 8. Then, the video signal obtained at the connection point of the collector of the transistor 4 and the resistor 8 is applied to the first grid electrode G1 of the cathode ray tube 1 via the capacitor 9.

【0007】また、電圧源+B1(例えば900V)
は、フォーカス調整用の可変抵抗器10、カットオフ調
整用の可変抵抗器11および抵抗器12の直列回路を介
して接地される。可変抵抗器10の可動端子に得られる
電圧は抵抗器13を介して陰極線管1の第3グリッド電
極G3に印加される。可変抵抗器11の可動子はコンデ
ンサ14を介して接地され、この可動子およびコンデン
サ14の接続点に得られる電圧は陰極線管1の第2グリ
ッド電極G2に印加される。
Voltage source + B1 (for example, 900V)
Is grounded via a series circuit of a variable resistor 10 for focus adjustment, a variable resistor 11 for cutoff adjustment, and a resistor 12. The voltage obtained at the movable terminal of the variable resistor 10 is applied to the third grid electrode G3 of the cathode ray tube 1 via the resistor 13. The mover of the variable resistor 11 is grounded via the capacitor 14, and the voltage obtained at the connection point between the mover and the capacitor 14 is applied to the second grid electrode G2 of the cathode ray tube 1.

【0008】また、電圧源+B2(例えば140V)
は、サブブライトネス調整用の半固定抵抗器15、抵抗
器16、ブライトネス調整用の可変抵抗器17および定
電流回路を構成する抵抗器18を介して接地される。可
変抵抗器17の可動子に得られる電圧は抵抗器19を介
してカソード電極Kに印加される。
Voltage source + B2 (for example, 140V)
Is grounded via a semi-fixed resistor 15 for adjusting the sub-brightness, a resistor 16, a variable resistor 17 for adjusting the brightness and a resistor 18 forming a constant current circuit. The voltage obtained at the mover of the variable resistor 17 is applied to the cathode electrode K via the resistor 19.

【0009】陰極線管1のカットオフ調整は第2グリッ
ド電極G2とカソード電極Kに印加される電圧を可変す
ることで行なわれる。すなわち、可変抵抗器11でもっ
て第2グリッド電極G2に印加する電圧を可変して陰極
線管1のカットオフを決めると共に、半固定抵抗器15
でもってカソード電極Kに印加する電圧を可変してサブ
ブライトネスを決めるものである。
The cutoff adjustment of the cathode ray tube 1 is performed by changing the voltage applied to the second grid electrode G2 and the cathode electrode K. That is, the voltage applied to the second grid electrode G2 is varied by the variable resistor 11 to determine the cutoff of the cathode ray tube 1 and the semi-fixed resistor 15
Therefore, the sub-brightness is determined by changing the voltage applied to the cathode electrode K.

【0010】このように半固定抵抗器15によるサブブ
ライトネス調整や可変抵抗器17によるブライトネス調
整によってカソード電極Kに印加される電圧が可変され
るため、抵抗器19の抵抗値は比較的高く、例えば10
0KΩとされている。しかし、周知のようにカソード電
極Kにはビデオ信号に比例したビーム電流が流れこんで
くるので、回路インピーダンスを下げておくことが必要
である。そのため、陰極線管1のカソード電極Kをコン
デンサ20を介して接地し、交流的なインピーダンスを
下げている。
As described above, since the voltage applied to the cathode electrode K is changed by the sub-brightness adjustment by the semi-fixed resistor 15 and the brightness adjustment by the variable resistor 17, the resistance value of the resistor 19 is relatively high, for example. 10
It is set to 0 KΩ. However, as is well known, since a beam current proportional to a video signal flows into the cathode electrode K, it is necessary to lower the circuit impedance. Therefore, the cathode electrode K of the cathode ray tube 1 is grounded via the capacitor 20 to reduce the AC impedance.

【0011】図5は、従来周知の陰極線管(偏平型陰極
線管も含む)を使用したテレビジョン受像機の水平偏向
回路の構成を示している。図において、AFC回路21
にはビデオ信号SVより分離された水平同期信号が供給
されると共に、水平出力回路24より出力される水平パ
ルスが供給されて比較される。AFC回路21より出力
される比較誤差信号は水平発振回路22に制御信号とし
て供給され、この水平発振回路22より出力される発振
出力は水平ドライブ回路23を介して水平出力回路24
に供給される。
FIG. 5 shows a configuration of a horizontal deflection circuit of a television receiver using a conventionally known cathode ray tube (including a flat type cathode ray tube). In the figure, the AFC circuit 21
Is supplied with the horizontal synchronizing signal separated from the video signal SV, and the horizontal pulse output from the horizontal output circuit 24 is also supplied to and is compared. The comparison error signal output from the AFC circuit 21 is supplied to the horizontal oscillation circuit 22 as a control signal, and the oscillation output output from the horizontal oscillation circuit 22 is passed through the horizontal drive circuit 23 to the horizontal output circuit 24.
Is supplied to.

【0012】図6は、水平出力回路24の具体構成を示
している。31は水平出力トランジスタであり、このト
ランジスタ31のベースには水平ドライブ回路23から
の水平ドライブパルスが供給される。トランジスタ31
のエミッタは接地され、そのコレクタはFBTの1次側
コイル32を介して電源端子+Vccに接続される。ま
た、トランジスタ31のコレクタと接地間には、ダンパ
ダイオード33、共振コンデンサ34および水平偏向コ
イル35とS字補正コンデンサ36の直列回路が並列に
接続されている。
FIG. 6 shows a specific configuration of the horizontal output circuit 24. Reference numeral 31 is a horizontal output transistor, and the horizontal drive pulse from the horizontal drive circuit 23 is supplied to the base of the transistor 31. Transistor 31
Is grounded, and its collector is connected to the power supply terminal + Vcc via the primary side coil 32 of the FBT. A series circuit of a damper diode 33, a resonance capacitor 34, a horizontal deflection coil 35, and an S-shaped correction capacitor 36 is connected in parallel between the collector of the transistor 31 and the ground.

【0013】次に、図6の例の水平出力回路24の動作
を図7の波形図を使用して説明する。同図Aは水平ドラ
イブパルス、同図Bはコレクタ電流、同図Cは偏向電
流、同図Dはダンパ電流、同図Eはコレクタ電圧を示し
ている。
Next, the operation of the horizontal output circuit 24 of the example of FIG. 6 will be described with reference to the waveform chart of FIG. A of the same figure shows a horizontal drive pulse, B of the same shows a collector current, C of the same shows a deflection current, D of the same shows a damper current, and E of the same shows a collector voltage.

【0014】トランジスタ31のベースに図7Aに示す
ような水平ドライブパルスが供給されるとき、偏向コイ
ル35には同図Cに示すように偏向電流(のこぎり波電
流)が流れる。
When a horizontal drive pulse as shown in FIG. 7A is supplied to the base of the transistor 31, a deflection current (sawtooth wave current) flows through the deflection coil 35 as shown in FIG. 7C.

【0015】すなわち、トランジスタ31のベースに正
パルスが供給されるとトランジスタ31はオンし、偏向
コイル35に時間とともに直線的に増加する電流が流れ
る(t1〜t2)。
That is, when a positive pulse is supplied to the base of the transistor 31, the transistor 31 is turned on, and a current that linearly increases with time flows through the deflection coil 35 (t1 to t2).

【0016】次に、トランジスタ31のベースに負パル
スが供給されるとトランジスタ31がオフし、電流はイ
ンダクタンス慣性のために同方向に流れ続けて共振コン
デンサ34を充電する。この充電電流は時間と共に減少
し、共振コンデンサ34の電圧は増加する。充電電流が
ゼロとなり、共振コンデンサ34の電圧がピークに達す
る(t2〜t3)。
Next, when a negative pulse is supplied to the base of the transistor 31, the transistor 31 is turned off, and the current continues to flow in the same direction due to the inductance inertia to charge the resonance capacitor 34. This charging current decreases with time and the voltage of the resonance capacitor 34 increases. The charging current becomes zero and the voltage of the resonance capacitor 34 reaches its peak (t2 to t3).

【0017】次に、共振コンデンサ34は偏向コイル3
5を通して放電し、その電圧は徐々に減少して偏向コイ
ル35には逆向きの電流が増える。共振コンデンサ34
の電圧がもとに戻り、逆向きの電流はピークに達する
(t3〜t4)。
Next, the resonance capacitor 34 is connected to the deflection coil 3
5, the voltage gradually decreases, and the reverse current increases in the deflection coil 35. Resonance capacitor 34
Voltage returns to its original value, and the reverse current reaches a peak (t3 to t4).

【0018】次に、、偏向コイル35の逆起電力のため
に、ダンパダイオード33が導通し、電流は同方向に流
れ続ける。電流の大きさは徐々に減少してゼロとなる
(t4〜t5)。
Next, due to the counter electromotive force of the deflection coil 35, the damper diode 33 becomes conductive, and the current continues to flow in the same direction. The magnitude of the current gradually decreases to zero (t4 to t5).

【0019】このとき、トランジスタ31のベースに既
に正パルスが供給されてトランジスタ31がオンとなっ
ているため、偏向コイル35には再び時間と共に直線的
に増加する電流が流れる。以上のサイクルでもって偏向
コイル35に流れるのこぎり波電流が形成される。
At this time, since a positive pulse has already been supplied to the base of the transistor 31 and the transistor 31 is on, a current that linearly increases with time again flows through the deflection coil 35. A sawtooth current flowing through the deflection coil 35 is formed by the above cycle.

【0020】[0020]

【発明が解決しようとする課題】上述したように図6に
示す水平出力回路24では、偏向電流を構成するのこぎ
り波電流の一部がダンパダイオード33を通して流れる
ため、ダンパダイオード33におけるパワー損失が問題
となっている。
As described above, in the horizontal output circuit 24 shown in FIG. 6, since a part of the sawtooth wave current forming the deflection current flows through the damper diode 33, the power loss in the damper diode 33 is a problem. Has become.

【0021】そのため、ダンパダイオード33を使用し
ないで構成することも考えられる。この場合、ダンパダ
イオード33を通して流れる電流はトランジスタ31の
ベース−コレクタのダイオード結合部分を通して流れる
ことになる。
Therefore, it may be considered that the damper diode 33 is not used. In this case, the current flowing through the damper diode 33 will flow through the diode-coupled portion of the base-collector of the transistor 31.

【0022】トランジスタ31を構成する通常のパワー
トランジスタは、一般的に構造上逆方向領域での電流増
幅率(hFE=コレクタ電流IC/ベース電流IB<<1)
が非常に小さいので、この逆方向領域でトランジスタ動
作を望むことは非常に難しい。
A general power transistor forming the transistor 31 generally has a current amplification factor (hFE = collector current IC / base current IB << 1) in a reverse region due to its structure.
Is so small that it is very difficult to desire transistor operation in this reverse region.

【0023】また、一般に広く採用されている水平ドラ
イブ回路23はドライブトランスによるトランス結合で
もってトランジスタ31をドライブする方式が採られ
る。この場合は、ドライブトランスの2次側とトランス
31のベース間に抵抗器を挿入して最適ベース電流を供
給するように設定されている。図4に示した偏平型陰極
線管等のように水平偏向電流が非常に少ない場合には、
ドライブトランスの代わりにコンデンサとクランプ用ダ
イオードを使用して結合することも行なわれる。
The generally widely used horizontal drive circuit 23 employs a method of driving the transistor 31 by transformer coupling by a drive transformer. In this case, a resistor is inserted between the secondary side of the drive transformer and the base of the transformer 31 so as to supply the optimum base current. When the horizontal deflection current is very small like the flat cathode ray tube shown in FIG.
Coupling is also performed by using a capacitor and a clamping diode instead of the drive transformer.

【0024】以上のことから、上述したようにダンパダ
イオード33を使用せずに構成する場合には、パワー損
失および走査の直線性の面で適さないものとなる。
From the above, when the damper diode 33 is not used as described above, it is not suitable in terms of power loss and scanning linearity.

【0025】一方、ダンパダイオード33を使用しない
で構成する場合には、水平出力トランジスタ31として
ダンパダイオードを内蔵したパワートランジスタを使用
することも考えられるが、ダンパダイオードによるパワ
ー損失に関しては何等解決されておらず、またトランジ
スタ31のコストアップを招くことになる。
On the other hand, when the damper diode 33 is not used, it is conceivable to use a power transistor having a built-in damper diode as the horizontal output transistor 31, but there is no solution to the power loss due to the damper diode. In addition, the cost of the transistor 31 is increased.

【0026】そこで、この発明では、パワー損失を低減
して効率のよい水平偏向回路を提供することを目的とす
る。
Therefore, it is an object of the present invention to provide an efficient horizontal deflection circuit with reduced power loss.

【0027】[0027]

【課題を解決するための手段】この発明は、偏平型陰極
線管を使用するテレビジョン受像機の水平偏向回路にお
いて、電源と基準電位との間に並列に接続されたMOS
電界効果トランジスタと、共振コンデンサと、水平偏向
コイルとを有し、水平周期の一部ではMOS電界効果ト
ランジスタに一方向の電流を流して水平偏向コイルに流
れるのこぎり波電流の一部を形成すると共に、水平周期
の他部ではMOS電界効果トランジスタに他方向の電流
を流して水平偏向コイルに流れるのこぎり波電流の他部
を形成するものである。
According to the present invention, in a horizontal deflection circuit of a television receiver using a flat cathode ray tube, a MOS connected in parallel between a power source and a reference potential.
It has a field effect transistor, a resonance capacitor, and a horizontal deflection coil. In a part of the horizontal period, a current in one direction is caused to flow through the MOS field effect transistor to form a part of the sawtooth current flowing through the horizontal deflection coil. In the other part of the horizontal period, a current in the other direction is supplied to the MOS field effect transistor to form another part of the sawtooth current flowing in the horizontal deflection coil.

【0028】また、水平発振回路の出力側をプリドライ
ブ回路を介してドライブ回路を構成するスイッチング素
子に直結すると共に、このスイッチング素子の出力側を
MOS電界効果トランジスタに直結し、スイッチング素
子がオンのときMOS電界効果トランジスタがオフとな
り、スイッチング素子がオフのときMOS電界効果トラ
ンジスタがオンとなるようにするものである。
Further, the output side of the horizontal oscillation circuit is directly connected to the switching element constituting the drive circuit via the pre-drive circuit, and the output side of this switching element is directly connected to the MOS field effect transistor so that the switching element is turned on. At this time, the MOS field effect transistor is turned off, and when the switching element is turned off, the MOS field effect transistor is turned on.

【0029】[0029]

【作用】この発明においては、水平出力回路24のスイ
ッチング素子としてMOS電界効果トランジスタQ2を
使用し、従来ダンパダイオードを流れている電流はこの
MOS電界効果トランジスタQ2を通して流れる。水平
出力回路24をダンパダイオードを使用せずに構成する
ものであり、ダンパダイオードによるパワー損失がな
く、水平偏向回路のパワー損失の低減が可能となる。
In the present invention, the MOS field effect transistor Q2 is used as the switching element of the horizontal output circuit 24, and the current flowing through the conventional damper diode flows through this MOS field effect transistor Q2. Since the horizontal output circuit 24 is configured without using the damper diode, there is no power loss due to the damper diode, and the power loss of the horizontal deflection circuit can be reduced.

【0030】また、水平発振回路22の出力側をプリド
ライブ回路23Pを介してドライブ回路23を構成する
スイッチング素子Q1に直結すると共に、このスイッチ
ング素子Q1の出力側をMOS電界効果トランジスタQ
2に直結することで、発振出力を歪ませることなくMO
S電界効果トランジスタQ2に忠実に伝達でき、MOS
電界効果トランジスタQ2のスイッチング速度を上げる
ことができる。
The output side of the horizontal oscillation circuit 22 is directly connected to the switching element Q1 constituting the drive circuit 23 via the pre-drive circuit 23P, and the output side of the switching element Q1 is connected to the MOS field effect transistor Q.
By directly connecting to 2, MO can be generated without distorting the oscillation output.
S can be faithfully transmitted to the field effect transistor Q2,
The switching speed of the field effect transistor Q2 can be increased.

【0031】[0031]

【実施例】以下、図1を参照しながら、この発明の一実
施例について説明する。この図1において、図5および
図6と対応する部分には同一符号を付して示している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG. In FIG. 1, parts corresponding to those in FIGS. 5 and 6 are designated by the same reference numerals.

【0032】図において、水平発振回路22より出力さ
れる水平発振出力は水平プリドライブ回路23Pを構成
するNPN形トランジスタQ3のベースに供給される。
このトランジスタQ3のベースは抵抗器R1を介してそ
のエミッタに接続され、そのコレクタは抵抗器R2を介
して電源端子+Vccに接続され、そのエミッタは抵抗
器R3を介して接地される。
In the figure, the horizontal oscillation output from the horizontal oscillation circuit 22 is supplied to the base of an NPN transistor Q3 which constitutes a horizontal predrive circuit 23P.
The base of this transistor Q3 is connected to its emitter via a resistor R1, its collector is connected to the power supply terminal + Vcc via a resistor R2, and its emitter is grounded via a resistor R3.

【0033】また、トランジスタQ3のコレクタおよび
抵抗器R2の接続点はNPN形トランジスタQ4のベー
スに接続され、このトランジスタQ4のコレクタは電源
端子+Vccに接続され、そのエミッタは抵抗器R4を
介してNPN形トランジスタQ5のコレクタに接続され
る。また、トランジスタQ3のエミッタおよび抵抗器R
3の接続点はトランジスタQ5のベースに接続され、こ
のトランジスタQ5のエミッタは接地される。
The connection point between the collector of the transistor Q3 and the resistor R2 is connected to the base of the NPN transistor Q4, the collector of the transistor Q4 is connected to the power supply terminal + Vcc, and the emitter thereof is NPN via the resistor R4. Connected to the collector of the transistor Q5. Also, the emitter of the transistor Q3 and the resistor R
The connection point of 3 is connected to the base of the transistor Q5, and the emitter of this transistor Q5 is grounded.

【0034】また、トランジスタQ5のコレクタおよび
抵抗器R4の接続点は抵抗器R5を介して接地されると
共に、抵抗器R6を介して水平ドライブ回路23を構成
するスイッチング素子としてのNPN形トランジスタQ
1のベースに接続される。このトランジスタQ1のエミ
ッタは接地され、そのコレクタは抵抗器R7を介して電
源端子+Vccに接続される。
The connection point between the collector of the transistor Q5 and the resistor R4 is grounded via the resistor R5, and the NPN transistor Q as a switching element which constitutes the horizontal drive circuit 23 via the resistor R6.
1 is connected to the base. The emitter of this transistor Q1 is grounded, and its collector is connected to the power supply terminal + Vcc through the resistor R7.

【0035】また、トランジスタQ1のコレクタおよび
抵抗器R7の接続点は水平出力回路24を構成するNチ
ャネルエンハンスメント形のMOS電界効果トランジス
タQ2のゲートに接続される。トランジスタQ2のソー
スは接地され、そのドレインはFBTの1次側コイル3
2を介して電源端子+Vccに接続される。また、トラ
ンジスタQ2のドレインと接地間には、共振コンデンサ
34および水平偏向コイル35とS字補正コンデンサ3
6の直列回路が並列に接続される。
The connection point between the collector of the transistor Q1 and the resistor R7 is connected to the gate of an N-channel enhancement type MOS field effect transistor Q2 which constitutes the horizontal output circuit 24. The source of the transistor Q2 is grounded and its drain is the primary coil 3 of the FBT.
It is connected to the power supply terminal + Vcc via 2. The resonance capacitor 34, the horizontal deflection coil 35, and the S-shaped correction capacitor 3 are connected between the drain of the transistor Q2 and the ground.
Six series circuits are connected in parallel.

【0036】図2は、MOS電界効果トランジスタQ2
の特性を示しており、横軸はドレイン・ソース間の電圧
VDS、縦軸はドレイン電流IDを示している。そして、
同図の曲線aはトランジスタQ2のオン時における電圧
VDSと電流IDとの関係(オン特性)を示しており、曲
線bはトランジスタQ2のオフ時における電圧VDSと電
流IDとの関係(ダイオード特性)を示している。
FIG. 2 shows a MOS field effect transistor Q2.
The horizontal axis represents the drain-source voltage VDS, and the vertical axis represents the drain current ID. And
A curve a in the figure shows the relationship between the voltage VDS and the current ID (ON characteristic) when the transistor Q2 is on, and a curve b shows the relationship between the voltage VDS and the current ID when the transistor Q2 is off (diode characteristic). Is shown.

【0037】次に、図3の波形図を使用して動作を説明
する。
Next, the operation will be described with reference to the waveform chart of FIG.

【0038】水平発振回路22より、図3Aに示すよう
な発振出力がプリドライブ回路23Pに供給されるもの
とする。発振出力がローレベルとなるとき、トランジス
タQ3はオフ、Q4はオン、Q5はオフとなり、プリド
ライブ回路23Pの出力はハイレベルとなると共に、発
振出力がハイレベルとなるとき、トランジスタQ3はオ
ン、Q4はオフ、Q5はオンとなり、プリドライブ回路
23Pの出力はローレベルとなる(図3Bに図示)。
It is assumed that the horizontal oscillation circuit 22 supplies an oscillation output as shown in FIG. 3A to the predrive circuit 23P. When the oscillation output is low level, the transistor Q3 is off, Q4 is on, Q5 is off, the output of the pre-drive circuit 23P is high level, and when the oscillation output is high level, the transistor Q3 is on, Q4 turns off, Q5 turns on, and the output of the pre-drive circuit 23P becomes low level (shown in FIG. 3B).

【0039】また、プリドライブ回路23Pの出力がハ
イレベルとなるとき、トランジスタQ1はオンとなり、
ドライブ回路23の出力、従ってMOS電界効果トラン
ジスタQ2のゲートに供給される水平ドライブパルスは
ローレベルとなると共に、プリドライブ回路23Pの出
力がローレベルとなるとき、トランジスタQ1はオフと
なり、水平ドライブパルスはハイレベルとなる(図3C
に図示)。
When the output of the pre-drive circuit 23P goes high, the transistor Q1 turns on,
The output of the drive circuit 23, and hence the horizontal drive pulse supplied to the gate of the MOS field effect transistor Q2, becomes low level, and when the output of the pre-drive circuit 23P becomes low level, the transistor Q1 turns off and the horizontal drive pulse is generated. Becomes high level (Fig. 3C
(Illustrated in).

【0040】上述したように水平発振回路22より出力
される発振出力が図3Aに示すようであるとき、プリド
ライブ出力は同図Bに示すようになり、また水平ドライ
ブパルスは同図Cに示すようになる。
As described above, when the oscillation output output from the horizontal oscillation circuit 22 is as shown in FIG. 3A, the pre-drive output is as shown in FIG. 3B, and the horizontal drive pulse is as shown in FIG. 3C. Like

【0041】ここで、トランジスタQ1がオンとなって
水平ドライブパルスがローレベルとなるとき、トランジ
スタQ2はオフとなり、一方トランジスタQ1がオフと
なって水平ドライブパルスがハイレベルとなるとき、ト
ランジスタQ2はオンとなる。すなわち、トランジスタ
Q1とQ2は相補的に動作する。なお、水平発振回路2
2の発振動作が停止するときは、上述せずも発振出力は
ローレベルとなり、トランジスタQ3はオフ、Q4はオ
ン、Q5はオフ、Q1はオンとなって、トランジスタQ
2はオフとなる。そのため、トランジスタQ2がオンと
なり続けることによる回路破壊が防止される。
Here, when the transistor Q1 is turned on and the horizontal drive pulse is at the low level, the transistor Q2 is turned off, while when the transistor Q1 is turned off and the horizontal drive pulse is at the high level, the transistor Q2 is turned on. It turns on. That is, the transistors Q1 and Q2 operate complementarily. The horizontal oscillation circuit 2
When the oscillating operation of No. 2 is stopped, the oscillating output becomes low level, the transistor Q3 is off, Q4 is on, Q5 is off, Q1 is on, and the transistor Q is off.
2 is off. Therefore, the circuit breakdown due to the transistor Q2 continuing to be turned on is prevented.

【0042】次に、水平出力回路24の動作を説明す
る。図3Dはドレイン電流、同図Eはドレイン電圧、同
図Fは共振コンデンサ電流、同図Gは偏向電流を示して
いる。
Next, the operation of the horizontal output circuit 24 will be described. 3D shows a drain current, FIG. 3E shows a drain voltage, FIG. 3F shows a resonance capacitor current, and FIG. 3G shows a deflection current.

【0043】トランジスタQ2のゲートに図3Cに示す
ような水平ドライブパルスが供給されるとき、偏向コイ
ル35には同図Gに示すように偏向電流(のこぎり波電
流)が流れる。
When a horizontal drive pulse as shown in FIG. 3C is supplied to the gate of the transistor Q2, a deflection current (sawtooth current) flows through the deflection coil 35 as shown in FIG.

【0044】すなわち、トランジスタQ2のベースに正
パルスが供給されるとトランジスタQ2はオンし、偏向
コイル35に時間とともに直線的に増加する電流が流れ
る(t11〜t12)。
That is, when a positive pulse is supplied to the base of the transistor Q2, the transistor Q2 is turned on, and a current that linearly increases with time flows through the deflection coil 35 (t11 to t12).

【0045】次に、トランジスタQ2のゲートに負パル
スが供給されるとトランジスタQ2がオフし、電流はイ
ンダクタンス慣性のために同方向に流れ続けて共振コン
デンサ34を充電する。この充電電流は時間と共に減少
し、共振コンデンサ34の電圧は増加する。充電電流が
ゼロとなり、共振コンデンサ34の電圧(ドレイン電
圧)がピークに達する(t12〜t13)。
Next, when a negative pulse is supplied to the gate of the transistor Q2, the transistor Q2 is turned off, and the current continues to flow in the same direction due to the inductance inertia to charge the resonance capacitor 34. This charging current decreases with time and the voltage of the resonance capacitor 34 increases. The charging current becomes zero, and the voltage (drain voltage) of the resonance capacitor 34 reaches a peak (t12 to t13).

【0046】次に、共振コンデンサ34は偏向コイル3
5を通して放電し、その電圧は徐々に減少して偏向コイ
ル35には逆向きの電流が増える。共振コンデンサ34
の電圧がもとに戻り、逆向きの電流はピークに達する
(t13〜t14)。
Next, the resonance capacitor 34 is connected to the deflection coil 3
5, the voltage gradually decreases, and the reverse current increases in the deflection coil 35. Resonance capacitor 34
Voltage returns to its original value and the reverse current reaches a peak (t13 to t14).

【0047】次に、偏向コイル35の逆起電力のために
トランジスタQ2はダイオードとして導通し(図2の曲
線bのダイオード特性参照)、電流は同方向に流れ続け
る。電流の大きさは徐々に減少する(t14〜t15)。そ
して、トランジスタQ2のゲートに正パルスが供給され
てトランジスタQ2がオンとなると、今度はトランジス
タQ2のオン(図2の曲線aの特性参照)でもって導通
し、電流は同方向に流れ続ける。電流の大きさは徐々に
減少して、ゼロとなる(t15〜t16)。
Next, due to the counter electromotive force of the deflection coil 35, the transistor Q2 conducts as a diode (see the diode characteristic of the curve b in FIG. 2), and the current continues to flow in the same direction. The magnitude of the current gradually decreases (t14 to t15). Then, when a positive pulse is supplied to the gate of the transistor Q2 and the transistor Q2 is turned on, the transistor Q2 is turned on (see the characteristic of the curve a in FIG. 2), and the current continues to flow in the same direction. The magnitude of the current gradually decreases to zero (t15 to t16).

【0048】次に、トランジスタQ2がオンとなってい
るため、偏向コイル35には再び時間と共に直線的に増
加する電流が流れる。以上のサイクルでもって、図6の
例と同様に偏向コイル35に流れるのこぎり波電流が形
成される。
Next, since the transistor Q2 is turned on, a current that linearly increases with time again flows through the deflection coil 35. Through the above cycle, a sawtooth wave current flowing in the deflection coil 35 is formed as in the example of FIG.

【0049】このように本例においては、水平出力回路
24のスイッチング素子としてMOS電界効果トランジ
スタQ2が使用され、ダンパダイオードを使用しない構
成とされているので、ダンパダイオードによるパワー損
失がなくなり、水平偏向回路におけるパワー損失の低減
を図ることができる。
As described above, in this example, since the MOS field effect transistor Q2 is used as the switching element of the horizontal output circuit 24 and the damper diode is not used, the power loss due to the damper diode is eliminated and the horizontal deflection is eliminated. Power loss in the circuit can be reduced.

【0050】また、水平発振回路22の出力側がプリド
ライブ回路23Pを介してドライブ回路23のトランジ
スタQ1のベースに直結されると共に、水平ドライブパ
ルスが出力されるトランジスタQ1のコレクタが水平出
力回路24のMOS電界効果トランジスタQ2のゲート
に直結されているので、水平発振回路22より出力され
る発振出力が歪まずにトランジスタQ2に忠実に伝達さ
れ、トランジスタQ2のスイッチング速度を上げること
ができる。
The output side of the horizontal oscillation circuit 22 is directly connected to the base of the transistor Q1 of the drive circuit 23 via the pre-drive circuit 23P, and the collector of the transistor Q1 for outputting the horizontal drive pulse is the horizontal output circuit 24. Since it is directly connected to the gate of the MOS field effect transistor Q2, the oscillation output output from the horizontal oscillation circuit 22 is faithfully transmitted to the transistor Q2 without distortion, and the switching speed of the transistor Q2 can be increased.

【0051】なお、上述せずも、例えば偏平型陰極線管
を使用する場合、水平出力回路24のMOS電界効果ト
ランジスタQ2のドレイン・ソース間に印加される最大
電圧は100〜150V程度であるため、耐圧的にも問
題はない。
Although not described above, for example, when a flat cathode ray tube is used, the maximum voltage applied between the drain and source of the MOS field effect transistor Q2 of the horizontal output circuit 24 is about 100 to 150V. There is no problem in terms of pressure resistance.

【0052】上述実施例においては、MOS電界効果ト
ランジスタQ2のドレインがFBTの1次側コイル32
を介して電源端子+Vccに接続される、いわゆるコン
ベンション型のものを示したが、この発明はトランジス
タQ2のドレインがチョークコイルを介して電源端子+
Vccに接続される、いわゆるセパレート型のものにも
適用できることは勿論である。
In the above embodiment, the drain of the MOS field effect transistor Q2 is the primary side coil 32 of the FBT.
Although a so-called convention type connected to the power supply terminal + Vcc via the power supply terminal + Vcc is shown, the drain of the transistor Q2 is connected to the power supply terminal + Vcc via the choke coil.
Needless to say, the present invention can be applied to a so-called separate type connected to Vcc.

【0053】[0053]

【発明の効果】この発明によれば、水平出力回路のスイ
ッチング素子としてMOS電界効果トランジスタを使用
し、従来ダンパダイオードを流れる電流はこのMOS電
界効果トランジスタを通して流れるようにし、水平出力
回路をダンパダイオードを使用せずに構成したので、そ
れによるパワー損失がなく、水平偏向回路のパワー損失
を低減できる等の効果がある。
According to the present invention, the MOS field effect transistor is used as the switching element of the horizontal output circuit, and the current flowing through the conventional damper diode is made to flow through this MOS field effect transistor. Since it is configured without using it, there is no power loss due to it, and it is possible to reduce the power loss of the horizontal deflection circuit.

【0054】また、水平発振回路の出力側をプリドライ
ブ回路を介してドライブ回路を構成するスイッチング素
子に直結すると共に、このスイッチング素子の出力側を
水平出力回路を構成するMOS電界効果トランジスタに
直結することで、水平発振回路の発振出力を歪ませるこ
となくMOS電界効果トランジスタに忠実に伝達でき、
MOS電界効果トランジスタのスイッチング速度を上げ
ることができる。
Further, the output side of the horizontal oscillation circuit is directly connected to the switching element forming the drive circuit via the pre-drive circuit, and the output side of this switching element is directly connected to the MOS field effect transistor forming the horizontal output circuit. As a result, the oscillation output of the horizontal oscillation circuit can be faithfully transmitted to the MOS field effect transistor without distortion.
The switching speed of the MOS field effect transistor can be increased.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明に係る水平偏向回路の一実施例を示す
接続図である。
FIG. 1 is a connection diagram showing an embodiment of a horizontal deflection circuit according to the present invention.

【図2】MOS電界効果トランジスタの特性を示す図で
ある。
FIG. 2 is a diagram showing characteristics of a MOS field effect transistor.

【図3】図1の例の各部の波形を示す図である。FIG. 3 is a diagram showing a waveform of each part of the example of FIG.

【図4】偏平型陰極線管の駆動系を示す接続図である。FIG. 4 is a connection diagram showing a drive system of a flat cathode ray tube.

【図5】水平偏向回路の構成を示すブロック図である。FIG. 5 is a block diagram showing a configuration of a horizontal deflection circuit.

【図6】水平出力回路の構成を示す接続図である。FIG. 6 is a connection diagram showing a configuration of a horizontal output circuit.

【図7】図6の例の各部の波形を示す図である。FIG. 7 is a diagram showing waveforms at various points in the example of FIG.

【符号の説明】[Explanation of symbols]

22 水平発振回路 23P 水平プリドライブ回路 23 水平ドライブ回路 24 水平出力回路 32 フライバックトランスの1次側コイル 34 共振コンデンサ 35 水平偏向コイル 36 S字補正コンデンサ Q1 NPN形トランジスタ Q2 NチャネルMOS電界効果トランジスタ 22 horizontal oscillation circuit 23P horizontal pre-drive circuit 23 horizontal drive circuit 24 horizontal output circuit 32 primary coil of flyback transformer 34 resonance capacitor 35 horizontal deflection coil 36 S-shaped correction capacitor Q1 NPN type transistor Q2 N-channel MOS field effect transistor

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 偏平型陰極線管を使用するテレビジョン
受像機の水平偏向回路において、 電源と基準電位との間に並列に接続されたMOS電界効
果トランジスタと、共振コンデンサと、水平偏向コイル
とを有し、 水平周期の一部では上記MOS電界効果トランジスタに
一方向の電流を流して上記水平偏向コイルに流れるのこ
ぎり波電流の一部を形成すると共に、 上記水平周期の他部では上記MOS電界効果トランジス
タに他方向の電流を流して上記水平偏向コイルに流れる
のこぎり波電流の他部を形成することを特徴とする水平
偏向回路。
1. In a horizontal deflection circuit of a television receiver using a flat cathode ray tube, a MOS field effect transistor, a resonance capacitor, and a horizontal deflection coil connected in parallel between a power supply and a reference potential are provided. In a part of the horizontal period, a current in one direction is passed through the MOS field effect transistor to form a part of the sawtooth current flowing in the horizontal deflection coil, and in the other part of the horizontal period, the MOS field effect is provided. A horizontal deflection circuit characterized in that a current in the other direction is caused to flow through a transistor to form another part of a sawtooth current flowing through the horizontal deflection coil.
【請求項2】 水平発振回路の出力側をプリドライブ回
路を介してドライブ回路を構成するスイッチング素子に
直結すると共に、 このスイッチング素子の出力側を上記MOS電界効果ト
ランジスタに直結し、 上記スイッチング素子がオンのとき上記MOS電界効果
トランジスタがオフとなり、上記スイッチング素子がオ
フのとき上記MOS電界効果トランジスタがオンとなる
ようにすることを特徴とする請求項1記載の水平偏向回
路。
2. An output side of the horizontal oscillation circuit is directly connected to a switching element forming a drive circuit via a pre-drive circuit, and an output side of the switching element is directly connected to the MOS field effect transistor, and the switching element is 2. The horizontal deflection circuit according to claim 1, wherein the MOS field effect transistor is turned off when turned on, and the MOS field effect transistor is turned on when the switching element is turned off.
JP592993A 1993-01-18 1993-01-18 Horizontal deflecting circuit Pending JPH06217154A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP592993A JPH06217154A (en) 1993-01-18 1993-01-18 Horizontal deflecting circuit
US08/181,067 US5485062A (en) 1993-01-18 1994-01-14 Horizontal deflection circuit for a television set
KR1019940000691A KR100309663B1 (en) 1993-01-18 1994-01-17 Horizontal deflection circuit for television sets
ITRM940022A IT1271839B (en) 1993-01-18 1994-01-18 HORIZONTAL DEFLECTION CIRCUIT FOR TELEVISION EQUIPMENT.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP592993A JPH06217154A (en) 1993-01-18 1993-01-18 Horizontal deflecting circuit

Publications (1)

Publication Number Publication Date
JPH06217154A true JPH06217154A (en) 1994-08-05

Family

ID=11624589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP592993A Pending JPH06217154A (en) 1993-01-18 1993-01-18 Horizontal deflecting circuit

Country Status (1)

Country Link
JP (1) JPH06217154A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6258782A (en) * 1985-09-06 1987-03-14 Tdk Corp Crt deflection circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6258782A (en) * 1985-09-06 1987-03-14 Tdk Corp Crt deflection circuit

Similar Documents

Publication Publication Date Title
US4516058A (en) Linearity corrected horizontal deflection circuit
US4468593A (en) Horizontal drive and nonlinearity correction circuit
JPH05292336A (en) Deflection high voltage circuit
US5420483A (en) Television deflection distortion correcting circuit
JPH10293552A (en) Automatic convergent circuit for monitor
JPH06217154A (en) Horizontal deflecting circuit
US6459219B1 (en) Horizontal deflection circuit with dynamic S-correction
JPH10112812A (en) Display device
JPH06319057A (en) Dynamic focus circuit and display device
JPH0568178A (en) Deflected current generating circuit
JPH05252409A (en) High voltage generating circuit
JPH02301371A (en) Deflection circuit
US6320332B1 (en) Raster distortion correction circuit
JP3082423B2 (en) Horizontal deflection current control circuit, horizontal deflection circuit including the same, high voltage / horizontal deflection integrated circuit, and pincushion distortion correction circuit
KR970007533B1 (en) Dynamic focus compensation circuit of a display device
KR20040064723A (en) Dynamic focus amplifier output with step-up autotransformer
GB2098424A (en) Horizontal driver and linearity circuit
US20020060531A1 (en) Deflection circuit with a retrace capacitive transformation
JPH04117772A (en) Dynamic focus circuit
JP3393416B2 (en) Horizontal deflection circuit for flat cathode ray tube
KR100194082B1 (en) Vertical Pin Cushion Correction Circuit of Cathode Ray Tube
JP2000165698A (en) Video imaging device
JP3600052B2 (en) Left and right pincushion distortion correction circuit
JPH0749890Y2 (en) Horizontal drive circuit
KR100233949B1 (en) Dynamic focus circuit of multi-sync monitor