JPH06213965A - Connection of tester and device board - Google Patents

Connection of tester and device board

Info

Publication number
JPH06213965A
JPH06213965A JP5023808A JP2380893A JPH06213965A JP H06213965 A JPH06213965 A JP H06213965A JP 5023808 A JP5023808 A JP 5023808A JP 2380893 A JP2380893 A JP 2380893A JP H06213965 A JPH06213965 A JP H06213965A
Authority
JP
Japan
Prior art keywords
tester
resource
circuit
resources
measured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5023808A
Other languages
Japanese (ja)
Other versions
JP3259397B2 (en
Inventor
Takatoshi Sugimoto
隆敏 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP02380893A priority Critical patent/JP3259397B2/en
Priority to KR1019940000836A priority patent/KR100317727B1/en
Priority to US08/183,358 priority patent/US5414639A/en
Publication of JPH06213965A publication Critical patent/JPH06213965A/en
Application granted granted Critical
Publication of JP3259397B2 publication Critical patent/JP3259397B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE:To reduce circuit designing man-hours and to improve the maintenance property of the completed circuit by connecting a tester and a device board in response to the result of the comparison of the number of the points to be measured on the device board and the number of a tester resources. CONSTITUTION:The data of a device board circuit and the setting condition data for every test are stored into the specified region of a memory device 3 as a circuit database 4 and a setting-condition base 5 through an input/output device 2. The circuit formation of a device board circuit is performed based on the data of the bases 4 and 5 and the tester-function specifications of a tester-specification base 6, which are stored in the device 3 beforehand, with a circuit forming part 7 constituted of a microcomputer. The results are stored as a circuit database 8 and a setting-condition base 9 after the formation. At this time, the tester resources, which are added in excess of the specifications of the tester, are displayed 10 through the device 2 with the forming part 7. Thus, the circuit, wherein the tester, the resources and relays are ratinally used, can be formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、テスタ(測定装置)と
デバイスボードの結線方法に関し、特に、半導体集積回
路(IC)の如き多端子装置の特性の測定の際にその周
辺回路として用いられるデバイスボードとテスタとを結
線する結線方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for connecting a tester (measuring device) and a device board, and more particularly to a peripheral circuit for measuring the characteristics of a multi-terminal device such as a semiconductor integrated circuit (IC). The present invention relates to a wiring method for connecting a device board and a tester.

【0002】[0002]

【従来の技術】多端子装置である例えばICの特性の測
定は、専用のテスタを用いて行われるが、このテスタの
特性や仕様にはメーカ間での統一性がなく、各メーカ毎
に特性や仕様が異なっている。そのため、ICの特性の
測定に際しては、使用するテスタの特性や仕様に適合し
た周辺回路(以下、デバイスボードと称する)を設計
し、このデバイスボードをテスタとの間に介在させるこ
とによってICの特性測定を可能としている。
2. Description of the Related Art The characteristics of an IC, which is a multi-terminal device, is measured by using a dedicated tester. However, the characteristics and specifications of this tester are not uniform among manufacturers. And specifications are different. Therefore, when measuring the characteristics of the IC, a peripheral circuit (hereinafter referred to as a device board) that conforms to the characteristics and specifications of the tester to be used is designed, and this device board is interposed between the tester and the characteristics of the IC. It is possible to measure.

【0003】[0003]

【発明が解決しようとする課題】ところで、従来、テス
タとデバイスボードの結線に際しては、デバイスボード
の設計を専門に行うテストエンジニアが、デバイスボー
ドを設計する際に、使用されるテスタの仕様を基にし
て、測定項目を全て満足できるようにデバイスボードの
被測定点とテスタリソース(資源)を結線する方法を採
っていた。しかしながら、回路設計には専門の知識が要
求される上、多くの工数を必要とし、また出来上がった
回路にはテストエンジニアの個性が表れるため、配線ル
ールに統一性がなく、後々のメンテナンス性が悪いとい
う問題があった。さらに、必ずしもテストエンジニアが
最も合理的な結線を行うとは限らないため、結線の仕方
によってはテスタリソースが無駄になるという問題もあ
った。
By the way, conventionally, when connecting a tester and a device board, a test engineer who specializes in the design of the device board is based on the specifications of the tester used when designing the device board. Then, a method of connecting the measured point of the device board and the tester resource (resource) is adopted so that all the measurement items can be satisfied. However, specialized knowledge is required for circuit design, a lot of man-hours are required, and the individuality of the test engineer appears in the completed circuit, so the wiring rules are not uniform and the maintainability afterwards is poor. There was a problem. Further, since the test engineer does not always make the most rational connection, the tester resource may be wasted depending on the connection method.

【0004】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、回路設計工数を大幅
に短縮できるとともに、完成した回路のメンテナンス性
に優れ、テスタリソースを合理的に使用可能としたテス
タとデバイスボードの結線方法を提供することにある。
The present invention has been made in view of the above problems, and an object of the present invention is to significantly reduce the number of circuit design steps, to maintain a completed circuit with excellent maintainability, and to rationalize tester resources. It is to provide a method of connecting a usable tester and a device board.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
に、本発明による結線方法では、デバイスボードの被測
定点の数nとテスタリソースの数Mをデータベースから
読み込み、被測定点の数nとリソースの数Mとを比較
し、その比較結果に応じてテスタとデバイスボードの結
線を行うようにしている。そして、その比較結果がn≦
Mのときは、各々の被測定点にリソースを1つずつ直接
結線したネットリストを作成し、また比較結果がn>M
のときは、全測定を満足するために必要なリソースの最
低限の数Nを求めるとともに、そのN個のリソースが分
担すべき設定値を求め、N個のリソースと被測定点を測
定条件を満足するようにリレーを用いて結線する。
In order to achieve the above object, in the wiring method according to the present invention, the number n of measured points on the device board and the number M of tester resources are read from the database, and the number n of measured points is measured. And the number M of resources are compared, and the tester and the device board are connected according to the comparison result. Then, the comparison result is n ≦
When M, a netlist is created in which resources are directly connected to each measured point, and the comparison result is n> M.
In the case of, the minimum number N of resources required to satisfy all the measurements is obtained, the setting value to be shared by the N resources is obtained, and the N resources and the measurement point are set as the measurement conditions. Use a relay to connect the wires so that they are satisfied.

【0006】[0006]

【作用】デバイスボードの回路とその被測定点のテスト
毎の設定、及びテスタ毎の持つ各々のリソースの数か
ら、被測定点とテスタリソースを直結もしくはリレーを
介して接続したネットリストを自動的に作成する。そし
て、使用されるテスタリソースとリレーの測定毎の設定
を自動的に作成してファイルに格納する。
[Function] The netlist in which the measured point and the tester resource are directly connected or connected via the relay is automatically calculated from the settings of the device board circuit and the measured point for each test, and the number of each resource possessed by each tester. To create. Then, the settings for each measurement of the used tester resource and relay are automatically created and stored in a file.

【0007】[0007]

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図4は、本発明に係るデバイスボード回路
設計装置の一例を示すシステム概念図である。図4にお
いて、キーボード等の入力部1からは、オペレータによ
ってデバイスボード回路に関するデータ及びテスト毎の
設定条件に関するデータが入力され、これらデータは入
出力装置2を通して記憶装置3の所定の領域に回路デー
タベース4及び設定条件ベース5として格納される。記
憶装置3には、テスタの機能仕様が記述されたテスタ仕
様ベース6が予め格納されている。
Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 4 is a system conceptual diagram showing an example of a device board circuit designing apparatus according to the present invention. In FIG. 4, an operator inputs data regarding a device board circuit and data regarding a setting condition for each test from an input unit 1 such as a keyboard, and these data are input to a predetermined area of a storage device 3 through an input / output device 2 to a circuit database. 4 and setting condition base 5 are stored. The memory device 3 stores in advance a tester specification base 6 in which the functional specifications of the tester are described.

【0008】回路データベース4、設定条件ベース5及
びテスタ仕様ベース6の各々のデータは、デバイスボー
ド回路の回路合成に必要な情報として回路合成部7に供
給される。回路合成部7は、マイクロコンピュータによ
って構成され、回路データベース4、設定条件ベース5
及びテスタ仕様ベース6の各データに基づいてデバイス
ボード回路の回路合成の処理を行い、合成したデバイス
ボード回路に関するデータ及びテスト毎の設定条件に関
するデータを記憶装置3の所定の領域に合成後の回路デ
ータベース8及び設定条件ベース9として記録する。こ
のとき、回路合成部7によってテスタの仕様を越えて付
加されたテスタリソースは、オペレータが識別可能なよ
うに入出力装置2を通してディスプレイ10に表示され
る。
The respective data of the circuit database 4, the setting condition base 5 and the tester specification base 6 are supplied to the circuit synthesizing section 7 as information necessary for synthesizing the circuit of the device board circuit. The circuit synthesizer 7 is composed of a microcomputer, and includes a circuit database 4 and a setting condition base 5.
And circuit synthesis processing of the device board circuit is performed based on each data of the tester specification base 6, and the data regarding the synthesized device board circuit and the data regarding the setting condition for each test are synthesized in a predetermined area of the storage device 3 It is recorded as the database 8 and the setting condition base 9. At this time, the tester resources added by the circuit synthesizing unit 7 beyond the specifications of the tester are displayed on the display 10 through the input / output device 2 so that the operator can identify them.

【0009】次に、合成回路部7によって実行される本
発明による結線方法のアルゴリズムにつき、図1〜図3
のフローチャートにしたがって説明する。先ず、デバイ
スボードの回路からテスタリソースに接続されるべき被
測定点の個数nをデータベースから読み込み(ステップ
S1)、さらにテスタの機能仕様が記述されたデータベ
ースからテスタリソースの個数Mを読み込み(ステップ
S2)、続いて被測定点の個数nがテスタリソースの個
数Mよりも大であるか否かを判断する(ステップS
3)。n≦Mであれば、デバイスボードの各被測定点の
テスタリソースを1つずつ直接接続し(ステップS
4)、続いて被測定点の設定されるべき状態をデータベ
ースから読み取り、その値を各接続点に直結されている
データリソースの設定値とし(ステップS5)、一連の
結線処理を終了する。
Next, the algorithm of the connection method according to the present invention executed by the synthesis circuit unit 7 will be described with reference to FIGS.
It will be described in accordance with the flowchart of. First, the number n of measured points to be connected to the tester resource from the circuit of the device board is read from the database (step S1), and the number M of the tester resource is read from the database in which the functional specifications of the tester are described (step S2). ), And subsequently, it is determined whether or not the number n of measured points is larger than the number M of tester resources (step S).
3). If n ≦ M, the tester resources at each measured point on the device board are directly connected one by one (step S
4) Then, the state to be set of the measured point is read from the database, the value is set as the set value of the data resource directly connected to each connection point (step S5), and a series of connection processing is ended.

【0010】ここで、デバイスボードの被測定点の個数
nを5、テスタリソースの個数Mを6とした場合を例に
とって説明する。なお、図5に、被測定点の設定条件の
一例を示す。本例の場合は、デバイスボードの被測定点
の個数n(=5)が、テスタリソースの個数M(=6)
よりも小さいため、図6に示すように、テスタリソース
(電圧リソース)V1 〜V5 を直接デバイスボードの被
測定点L1 〜L5 に結線し、テスタリソースの設定を行
うことになる。なお、図7に、テスタリソースの設定条
件を示す。
Here, a case where the number n of measured points on the device board is 5 and the number M of tester resources is 6 will be described as an example. It should be noted that FIG. 5 shows an example of setting conditions of the measured point. In the case of this example, the number n (= 5) of measured points on the device board is the number M (= 6) of tester resources.
Therefore, as shown in FIG. 6, the tester resources (voltage resources) V 1 to V 5 are directly connected to the measured points L 1 to L 5 of the device board to set the tester resources. 7 shows the tester resource setting conditions.

【0011】ステップS3において、n>Mであれば、
デバイスボードとテスタリソースの各被測定点の測定項
目毎の設定条件を読み込む(ステップS6)。そして、
複数の異なる被測定点が全測定項目を通じて全く同じ設
定条件になることがあるかを判断し(ステップS7)、
同じ設定条件になることがあれば、それらの被測定点を
1つの被測定点に集約する(ステップS8)。ここで、
デバイスボードの被測定点の個数nを6、テスタリソー
スの個数Mを3とした場合を例にとって説明する。な
お、図8に、被測定点の設定条件の一例を示す。本例の
場合は、図8から明らかなように、6個の被測定点L1
〜L6 の中に項目T1〜T4で全く同じ設定となるもの
がないため、被測定点L1 〜L6 の中の複数の被測定点
を1つに集約する処理は行わない。
If n> M in step S3,
The setting conditions for each measurement item at each measured point on the device board and tester resource are read (step S6). And
It is determined whether a plurality of different measured points may have the same setting conditions for all measurement items (step S7),
If there are cases where the same setting conditions are met, those measured points are aggregated into one measured point (step S8). here,
An example will be described in which the number n of measured points on the device board is 6 and the number M of tester resources is 3. It should be noted that FIG. 8 shows an example of setting conditions of the measured point. In the case of this example, as is apparent from FIG. 8, six measured points L 1
Because there is nothing to be exactly the same configuration items T1~T4 in ~L 6, the process of aggregating a plurality of measured points in the measured point L 1 ~L 6 one not performed.

【0012】ステップS7又はステップS8の処理の終
了後、全測定項目で使用される設定aを全て抽出し、そ
の集合をAとする(ステップS9)。本例の場合には、
全測定項目で使用される設定は(1V,2V,3V,4
V,5V,7V,8V)の7つであるため、集合Aには
上記の7つが設定される。次に、必要最小限のテスタリ
ソースの個数Nを0にし(ステップS10)、Eを空集
合とし(ステップS11)、続いて集合Aから集合Eを
引いた集合をFとする(ステップS12)。なお、1回
目の処理では、集合Eが空集合なので、集合Fは集合A
となる。
After the processing of step S7 or step S8 is completed, all the settings a used in all measurement items are extracted, and the set is set as A (step S9). In the case of this example,
The settings used for all measurement items are (1V, 2V, 3V, 4
V, 5V, 7V, 8V), the above seven are set in the set A. Next, the minimum required number N of tester resources is set to 0 (step S10), E is set to an empty set (step S11), and then a set obtained by subtracting the set E from the set A is set to F (step S12). In the first process, since the set E is an empty set, the set F is the set A.
Becomes

【0013】次に、Fは空集合であるかを判断し(ステ
ップS13)、空集合でなければ、必要最小限のテスタ
リソースの個数Nを1個だけ増やし(ステップS1
4)、集合Fに含まれる1つの要素aを抽出し(ステッ
プS15)、さらに全測定項目を通じてある設定aと同
時に使用される設定a以外の設定を全て抽出し、その集
合をBとする(ステップS16)。続いて、集合Aから
集合Bを引いたものを集合Cとし(ステップS17)、
この集合Cに含まれる要素のうち、設定aと同じ被測定
点に接続される設定の集合をDし(ステップS18)、
集合Dの要素は設定aだけか否かを判断する(ステップ
S19)。
Next, it is judged whether F is an empty set (step S13), and if it is not an empty set, the minimum required number N of tester resources is increased by one (step S1).
4), one element a included in the set F is extracted (step S15), all the settings other than the setting a used at the same time as the setting a are extracted through all the measurement items, and the set is set as B (step S15). Step S16). Subsequently, a set C is obtained by subtracting the set B from the set A (step S17),
Of the elements included in this set C, a set of settings connected to the same measured point as the setting a is D (step S18),
It is determined whether the element of the set D is only the setting a (step S19).

【0014】ステップS19において、設定aだけであ
れば、集合Cを集合Dとし(ステップS20)、しかる
後に、また設定aでなければそのまま、集合Dに含まれ
る設定を使用する被測定点の全てと1つのテスタリソー
スをリレーを介して接続する(ステップS21)。そし
て、各被測定点の全測定項目での設定条件から、テスタ
リソースの設定条件とリレーの設定条件を決定し、デー
タベースに記録し(ステップS22)、続いて必要最小
限のテスタリソースの個数Nが、データベースから読み
込んだテスタリソースの個数Mよりも大であるか否かを
判断する(ステップS23)。
In step S19, if there is only the setting a, the set C is set as the set D (step S20). After that, if it is not the setting a, all the measured points using the settings included in the set D are used as they are. And one tester resource are connected via a relay (step S21). Then, the setting conditions of the tester resource and the relay are determined from the setting conditions of all the measurement items at each measured point and recorded in the database (step S22), and then the minimum required number N of tester resources is set. Determines whether the number is larger than the number M of tester resources read from the database (step S23).

【0015】ステップS23において、N≦Mであれ
ば、新たに仮のテスタリソースを自動的に生成し(ステ
ップS24)、続いてテスタリソースに画面表示時の識
別情報を付加し(ステップS25)、しかる後に、また
N>Mであればそのまま、集合Eに集合Dを足す(ステ
ップS26)。そして、ステップS12に戻って上述し
た処理を繰り返す。
If N ≦ M in step S23, a new provisional tester resource is automatically generated (step S24), and subsequently identification information at the time of screen display is added to the tester resource (step S25). Then, if N> M, the set D is added to the set E as it is (step S26). Then, the process returns to step S12 and the above-described processing is repeated.

【0016】ここで、ステップS15の処理において、
要素aを(1V,2V,3V,4V,5V,7V,8
V)の順に選択した場合を考える。 1Vのときは、集合Dは1Vのみになり、テスタリソ
ースの1つを1Vで使用する。 2Vのときも、集合Dは2Vのみになり、テスタリソ
ースの1つを2Vで使用する。 3Vのときは、集合Dは3V,4V,5Vの3つにな
り、テスタリソースの1つを(3V,4V,5V)と設
定を変えながら使用する。
Here, in the processing of step S15,
Element a (1V, 2V, 3V, 4V, 5V, 7V, 8
Consider the case of selecting V) in this order. When it is 1V, the set D is only 1V, and one of the tester resources is used at 1V. Even at 2V, the set D is only 2V, and one of the tester resources is used at 2V. In the case of 3V, the set D has three sets of 3V, 4V, and 5V, and one of the tester resources is used while changing the setting to (3V, 4V, 5V).

【0017】4,5Vのときは、既に集合Fに含まれ
ていないので処理しない。 7Vのときは、集合Dは7V,8Vの2つになり、テ
スタリソースの1つを(7V,8V)と設定を変えなが
ら使用する。 但し、既にテスタリソースの個数M(=3)を越えた数
N(=4)にあたるため、ステップS24及びステップ
S25において、便宜上、新たに仮のテスタリソースを
作成し、後でオペレータが判別できるように、このテス
タリソースに識別情報を付加する処理が行われる。
When the voltage is 4, 5V, it is not included in the set F and is not processed. When the voltage is 7V, the set D has two voltages of 7V and 8V, and one of the tester resources is used while changing the setting to (7V, 8V). However, since the number N (= 4) which has already exceeded the number M (= 3) of tester resources, a new provisional tester resource is created for convenience in step S24 and step S25 so that the operator can determine later. Then, a process of adding identification information to this tester resource is performed.

【0018】以上の処理により、必要最小限のテスタリ
ソースの数NはN=4でそれぞれ、図9に示すようにデ
バイスボードと接続され、設定条件が図10に示すよう
に定まる。なお、図9において、R1 〜R12はリレーで
ある。また、図10において、(a)はリレーの設定条
件、(b)は電圧リソースの設定条件をそれぞれ示して
いる。
By the above processing, the minimum required number N of tester resources is N = 4, each of which is connected to the device board as shown in FIG. 9, and the setting conditions are determined as shown in FIG. In FIG. 9, R 1 to R 12 are relays. Further, in FIG. 10, (a) shows a relay setting condition, and (b) shows a voltage resource setting condition.

【0019】ステップS13において、Fが空集合であ
れば、各テスタリソースが何個の被測定点に結線された
かを読み取り(ステップS27)、続いて1つの被測定
点にだけ接続されているテスタリソースがあるかを判断
する(ステップS28)。本例では、図9から明らかな
ように、テスタリソースV1 にはL1 〜L6 の6個、テ
スタリソースV2 にはL1 〜L3 の3個、テスタリソー
スV3 にはL4 の1個、テスタリソースV4 にはL5
6 の2個がそれぞれ接続されている。したがって、テ
スタリソースV3 が1個だけ被測定点L4 に接続されて
いることがわかる。
If F is an empty set in step S13, the number of measured points to which each tester resource is connected is read (step S27), and then the tester connected to only one measured point is read. It is determined whether there are resources (step S28). In this example, as is apparent from FIG. 9, six tester resources V 1 are L 1 to L 6 , three tester resources V 2 are L 1 to L 3 , and four tester resources V 3 are L 4. Of the tester resource V 4 is L 5 ,
Two of L 6 are respectively connected. Therefore, it can be seen that only one tester resource V 3 is connected to the measured point L 4 .

【0020】このように、1つの被測定点にだけ接続さ
れているテスタリソースがあれば、該当する被測定点と
テスタリソースを直結し、それ以外のテスタリソースと
の結線を全て消去する(ステップS29)。すなわち、
本例の場合には、テスタリソースV3 と被測定点L4
直結してリレーR8 を消去し、被測定点L4 とテスタリ
ソースV1 の間を非接続とするためリレーR7 を消去す
る。図11に、テスタリソースV3 と被測定点L4 を直
結した回路を示す。
As described above, if there is a tester resource connected to only one measured point, the corresponding measured point is directly connected to the tester resource, and all connections to other tester resources are erased (step S29). That is,
In the case of this example, erases the relay R 8 is directly connected to the measured point L 4 and tester resources V 3, the relay R 7 to a non-connection between the measured point L 4 and tester resources V 1 to erase. FIG. 11 shows a circuit in which the tester resource V 3 and the measured point L 4 are directly connected.

【0021】次に、該当する被測定点の設定されるべき
状態をデータベースから読み取り、その値を直結される
テスタリソースの設定値とし(ステップS30)、次い
で該当する被測定点との接続を消去されたテスタリソー
スの設定条件を再度設定し直す(ステップS31)。図
12に、図11の回路のためのリレーの設定条件(a)
とテスタリソースの設定条件(b)をそれぞれ示す。次
に、使用されていないテスタリソースがあるか否かを判
断し(ステップS32)、使用されていないテスタリソ
ースがなければ、そのまま一連の結線処理を終了する。
Next, the state to be set of the corresponding measured point is read from the database, and the value is set as the set value of the tester resource directly connected (step S30), and then the connection with the corresponding measured point is deleted. The setting conditions of the selected tester resource are reset (step S31). FIG. 12 shows a relay setting condition (a) for the circuit of FIG.
And setting condition (b) of the tester resource are shown respectively. Next, it is determined whether there is an unused tester resource (step S32), and if there is no unused tester resource, the series of connection processing is terminated as it is.

【0022】一方、使用されていないテスタリソースが
あれば、余っているテスタリソースをリレーが多く接続
されている被測定点に直接接続する(ステップS3
3)。ここでは、テスタリソースの個数Mが5であると
仮定して説明すると、M=5であるから、テスタリソー
スV5 が余っていることになる。ここで、図11の回路
から明らかなように、被測定点L1 〜L3 ,L5 ,L6
の全てにおいてリレーが2個ずつ付いているので、便宜
上、被測定点L1 をテスタリソースV5 と直接結線し、
さらに被測定点L1 とテスタリソースV1 ,V2の間の
リレーを消去する。図13に、M=5の場合にテスタリ
ソースV5 と被測定点L1 を直結した回路を示す。
On the other hand, if there are unused tester resources, the remaining tester resources are directly connected to the measured point to which many relays are connected (step S3).
3). Here, assuming that the number M of tester resources is 5, M = 5, and therefore, there are surplus tester resources V 5 . Here, as is apparent from the circuit of FIG. 11, measured points L 1 to L 3 , L 5 , and L 6 are measured.
Since there are two relays in all of the above, for convenience, the measured point L 1 is directly connected to the tester resource V 5 ,
Further, the relay between the measured point L 1 and the tester resources V 1 and V 2 is erased. FIG. 13 shows a circuit in which the tester resource V 5 and the measured point L 1 are directly connected when M = 5.

【0023】次に、該当する被測定点の設定されるべき
状態をデータベースから読み取り、その値を直結される
テスタリソースの設定値とし(ステップS34)、次い
で該当する被測定点との接続を消去されたテスタリソー
スの設定条件を再度設定し直し(ステップS35)、一
連の結線処理を終了する。図13の回路によるリレーR
3 〜R12及びテスタリソースV1 〜V5 の設定を求める
と、図14に示すようになる。図14において、(a)
はリレーの設定条件を、(b)はテスタリソースの設定
条件をそれぞれ示している。
Next, the state to be set of the corresponding measured point is read from the database, and the value is set as the set value of the tester resource directly connected (step S34), and then the connection with the corresponding measured point is deleted. The set condition of the tester resource thus set is set again (step S35), and a series of connection processing is ended. Relay R by the circuit of FIG.
FIG. 14 shows the settings of 3 to R 12 and the tester resources V 1 to V 5 . In FIG. 14, (a)
Shows the setting condition of the relay, and (b) shows the setting condition of the tester resource.

【0024】なお、上記実施例では、ICの特性測定に
適用した場合について説明したが、これに限定されるも
のではなく、本発明は、IC以外にも多端子装置全般の
特性測定に適用し得るものである。
In the above embodiment, the case of application to the characteristic measurement of the IC has been described, but the present invention is not limited to this, and the present invention is applied to the characteristic measurement of general multi-terminal devices other than the IC. I will get it.

【0025】[0025]

【発明の効果】以上説明したように、本発明によれば、
デバイスボードの回路とその被測定点のテスト毎の設
定、及びテスタ毎の持つ各々のリソースの数から、被測
定点とテスタリソースを直結もしくはリレーを介して接
続したネットリストを自動的に作成するとともに、使用
されるテスタリソースとリレーの測定毎の設定を自動的
に作成してファイルに格納するようにしたことにより、
デバイスボードの回路設計をコンピュータで自動化でき
るため、テスタの専門知識が必要ないとともに、回路設
計工数を大幅に短縮でき、しかも完成した回路は一定の
ルールにしたがって作成されるためメンテナンスが容易
でかつテスタのリソースとリレーを合理的に使用した回
路を作成できることになる。
As described above, according to the present invention,
Automatically create a netlist in which the measured point and tester resources are directly connected or connected via a relay from the settings of the device board circuit and its measured point for each test, and the number of each resource possessed by each tester. At the same time, the settings for each measurement of the used tester resource and relay are automatically created and stored in the file.
Since the circuit design of the device board can be automated by a computer, the expert knowledge of the tester is not required, the number of circuit design man-hours can be greatly reduced, and the completed circuit is created according to certain rules, so maintenance is easy and the tester You will be able to create a circuit that reasonably uses the resources and relays.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による結線方法におけるアルゴリズムを
示すフローチャート(その1)である。
FIG. 1 is a flowchart (part 1) showing an algorithm in a connection method according to the present invention.

【図2】本発明による結線方法におけるアルゴリズムを
示すフローチャート(その2)である。
FIG. 2 is a flowchart (part 2) showing an algorithm in the connection method according to the present invention.

【図3】本発明による結線方法におけるアルゴリズムを
示すフローチャート(その3)である。
FIG. 3 is a flowchart (part 3) showing an algorithm in the connection method according to the present invention.

【図4】本発明に係るデバイスボード回路設計装置のシ
ステム概念図である。
FIG. 4 is a system conceptual diagram of a device board circuit designing apparatus according to the present invention.

【図5】被測定点の設定条件を示す図である。FIG. 5 is a diagram showing setting conditions of a measured point.

【図6】n=5,M=6の場合の結線図である。FIG. 6 is a connection diagram when n = 5 and M = 6.

【図7】テスタリソースの設定条件を示す図である。FIG. 7 is a diagram showing setting conditions of a tester resource.

【図8】被測定点(L1 〜L6)の設定条件を示す図であ
る。
FIG. 8 is a diagram showing setting conditions of measured points (L 1 to L 6 ).

【図9】n=6,N=4の場合の結線図である。FIG. 9 is a connection diagram when n = 6 and N = 4.

【図10】図9の回路のためのリレー(a)及び電圧リ
ソース(b)の各設定条件を示す図である。
10 is a diagram showing each setting condition of a relay (a) and a voltage resource (b) for the circuit of FIG.

【図11】電圧リソースV3 と被測定点L4 を直結した
場合の結線図である。
FIG. 11 is a connection diagram when the voltage resource V 3 and the measured point L 4 are directly connected.

【図12】図11の回路のためのリレー(a)及びリソ
ース(b)の各設定条件を示す図である。
12 is a diagram showing each setting condition of a relay (a) and a resource (b) for the circuit of FIG.

【図13】M=5の場合の結線図である。FIG. 13 is a connection diagram when M = 5.

【図14】図13の回路によるリレー(a)及びテスタ
リソース(b)の各設定条件を示す図である。
14 is a diagram showing each setting condition of a relay (a) and a tester resource (b) by the circuit of FIG.

【符号の説明】[Explanation of symbols]

1 入力部 2 入出力装置 3 記憶装置 7 回路合成部 10 ディスプレイ 1 Input Unit 2 Input / Output Device 3 Storage Device 7 Circuit Synthesis Unit 10 Display

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 多端子装置の特性を測定するテスタと、
前記多端子装置と前記テスタとの間に介在するデバイス
ボードとを結線する結線方法であって、 前記デバイスボードの被測定点の数nと前記テスタのリ
ソースの数Mをデータベースから読み込み、 被測定点の数nとリソースの数Mとを比較し、その比較
結果に応じてテスタとデバイスボードの結線を行うこと
を特徴とする結線方法。
1. A tester for measuring characteristics of a multi-terminal device,
A wiring method for connecting a device board interposed between the multi-terminal device and the tester, wherein the number n of measured points of the device board and the number M of resources of the tester are read from a database and measured. A connection method characterized by comparing the number n of points and the number M of resources, and connecting the tester and the device board according to the comparison result.
【請求項2】 前記比較結果がn≦Mのとき、各々の被
測定点にリソースを1つずつ直接結線したネットリスト
を作成し、各測定項目での各々の被測定点の設定値をそ
のままリソースの設定値とすることを特徴とする請求項
1記載の結線方法。
2. When the comparison result is n ≦ M, a netlist in which one resource is directly connected to each measured point is created, and the set value of each measured point for each measurement item is unchanged. The connection method according to claim 1, wherein the setting value of the resource is used.
【請求項3】 前記比較結果がn>Mのとき、全測定を
満足するために必要なリソースの最低限の数Nを求める
とともに、そのN個のリソースが分担すべき設定値を求
め、 N個のリソースと被測定点を測定条件を満足するように
リレーを用いて結線するとともに、各リソースとリレー
の測定項目毎の設定条件を求め、 N>Mとなった場合は、最後の(N−M+1)個のリソ
ースに識別情報を付加することを特徴とする請求項1記
載の結線方法。
3. When the comparison result is n> M, a minimum number N of resources required to satisfy all the measurements is obtained, and a setting value to be shared by the N resources is obtained. When each resource and the measured point are connected using a relay so as to satisfy the measurement condition, and the setting condition for each measurement item of each resource and relay is obtained, and when N> M, the last (N The connection method according to claim 1, wherein identification information is added to (-M + 1) resources.
【請求項4】 各リソースが何個の被測定点に結線され
たかを読み取り、 あるリソースが1個だけ被測定点に接続されている場
合、そのリソースと被測定点を直接結線してその被測定
点の設定を全てその1個のリソースに任せることを特徴
とする請求項3記載の結線方法。
4. The number of measured points to which each resource is connected is read, and when only one resource is connected to the measured point, the resource and the measured point are directly connected and the measured points are connected. 4. The wiring method according to claim 3, wherein all the setting of the measurement points is left to the one resource.
【請求項5】 各リソースが何個の被測定点に結線され
たかを読み取り、 使用されていないリソースがある場合、余ったリソース
をリレーの最も多く付加されている被測定点に順次結線
し、その被測定点の設定を全てそのリソースに任せるこ
とを特徴とする請求項3記載の結線方法。
5. The number of measured points to which each resource is connected is read, and when there are unused resources, the surplus resources are sequentially connected to the most added measured points of the relay, 4. The connection method according to claim 3, wherein all the setting of the measured point is left to the resource.
JP02380893A 1993-01-19 1993-01-19 How to connect tester and device board Expired - Fee Related JP3259397B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP02380893A JP3259397B2 (en) 1993-01-19 1993-01-19 How to connect tester and device board
KR1019940000836A KR100317727B1 (en) 1993-01-19 1994-01-18 Automatic testing method and testing apparatus for device
US08/183,358 US5414639A (en) 1993-01-19 1994-01-19 Automatic testing method and testing apparatus for devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02380893A JP3259397B2 (en) 1993-01-19 1993-01-19 How to connect tester and device board

Publications (2)

Publication Number Publication Date
JPH06213965A true JPH06213965A (en) 1994-08-05
JP3259397B2 JP3259397B2 (en) 2002-02-25

Family

ID=12120633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02380893A Expired - Fee Related JP3259397B2 (en) 1993-01-19 1993-01-19 How to connect tester and device board

Country Status (1)

Country Link
JP (1) JP3259397B2 (en)

Also Published As

Publication number Publication date
JP3259397B2 (en) 2002-02-25

Similar Documents

Publication Publication Date Title
US7191112B2 (en) Multiple test bench optimizer
US5539652A (en) Method for manufacturing test simulation in electronic circuit design
US8225152B2 (en) Method and apparatus for generating electronic test and data structure
JP3174182B2 (en) Generating Functional Test for Printed Circuit Board Based on Model Pattern Matching
US6934897B2 (en) Scheduling the concurrent testing of multiple cores embedded in an integrated circuit
US6425114B1 (en) Systematic skew reduction through buffer resizing
JP2005196802A (en) Design supporting method for lsi
US6698000B2 (en) Semiconductor process parameter determining method, semiconductor process parameter determining system, and semiconductor process parameter determining program
CN112649719A (en) Method, device and equipment for testing linear voltage stabilizer in chip
US7480884B1 (en) Assignment of select I/O objects to banks with mixed capacities using integer linear programming
JP3672336B2 (en) Method for generating a test plan for an analog integrated circuit
US6496964B2 (en) Method for designing semiconductor device
US6389381B1 (en) Method and apparatus for calculating delay times in semiconductor circuit
US7451422B1 (en) Simultaneous assignment of select I/O objects and clock I/O objects to banks using integer linear programming
US7110929B1 (en) System and method of providing additional circuit analysis using simulation templates
JPS63139266A (en) Method for forming test data of large-scale integrated circuit
US6668356B2 (en) Method for designing circuits with sections having different supply voltages
JPH06213965A (en) Connection of tester and device board
CN116340063A (en) Method for testing electronic hardware product, storage medium, electronic device and apparatus
US20030136840A1 (en) Method and system for managing integrated circuit test programs using bar codes
US7231335B2 (en) Method and apparatus for performing input/output floor planning on an integrated circuit design
US20090132222A1 (en) State testing device and methods thereof
CN100592097C (en) IC with on-board characterization unit
JP2000113024A (en) Method and device for generating list
DE102004053605A1 (en) Dynamic waveform resource management

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071214

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081214

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091214

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees