JPH06208972A - Plasma processing method - Google Patents

Plasma processing method

Info

Publication number
JPH06208972A
JPH06208972A JP314293A JP314293A JPH06208972A JP H06208972 A JPH06208972 A JP H06208972A JP 314293 A JP314293 A JP 314293A JP 314293 A JP314293 A JP 314293A JP H06208972 A JPH06208972 A JP H06208972A
Authority
JP
Japan
Prior art keywords
electrode
gas
plasma
etching
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP314293A
Other languages
Japanese (ja)
Inventor
Tomohiro Okumura
智洋 奧村
Naoki Suzuki
直樹 鈴木
Riyuuzou Houchin
隆三 宝珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP314293A priority Critical patent/JPH06208972A/en
Publication of JPH06208972A publication Critical patent/JPH06208972A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To suppress abnormal discharge by adding the mixture gas containing CF4 used as etching gas with the mixture gas containing at least one of SF6, C2F6, or NF3. CONSTITUTION:An upper part electrode 1 and a lower electrode 2 are, with a specified interval, assigned in parallel in a reaction chamber 3. Many gas introduction openings 4 are provided on the lower part electrode 2 side of the upper part electrode 1. The upper part electrode 1 is connected to a high frequency power source 5, and the lower part electrode 2 is earthed. Relating to etching gas, the mixture gas of CF4 containing 10% of O2 is added with SF6 far suppressing abnormal discharge, then introduced from the gas introduction openings into the reaction chamber 3. The mixture gas of CF4 and O4, and SF6 are flow-controlled by a mask controller. Further, the reaction gas for Si2 film deposition is also introduced from the gas introduction openings into the reaction chamber 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、プラズマエッチング
方法及びプラズマクリーニング方法に関し、特に相対向
する電極間の距離が小さい場合、CF4を含む混合ガス
を用いてガスプラズマを発生させるときに生じやすい異
常放電を抑制することができるものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma etching method and a plasma cleaning method, and particularly when a distance between electrodes facing each other is small, it tends to occur when a gas plasma is generated using a mixed gas containing CF 4. The present invention relates to a device capable of suppressing abnormal discharge.

【0002】[0002]

【従来の技術】半導体集積回路の製造に用いられるプラ
ズマエッチング装置の模式図を図1に示す。図1におい
て、上部電極1と下部電極2は電極間距離dを隔てて反
応室3内に平行に設置される。半導体基板6は下部電極
2上に置かれる。上部電極1の下部電極2側にはガス導
入口4が設けられる。下部電極2は高周波電源5に接続
されており、上部電極1は接地される。エッチングガス
は、ガス導入口4から反応室3内に導入される。
2. Description of the Related Art A schematic diagram of a plasma etching apparatus used for manufacturing a semiconductor integrated circuit is shown in FIG. In FIG. 1, the upper electrode 1 and the lower electrode 2 are installed in parallel in the reaction chamber 3 with an interelectrode distance d. The semiconductor substrate 6 is placed on the lower electrode 2. A gas inlet 4 is provided on the lower electrode 2 side of the upper electrode 1. The lower electrode 2 is connected to the high frequency power supply 5, and the upper electrode 1 is grounded. The etching gas is introduced into the reaction chamber 3 through the gas inlet 4.

【0003】大型の液晶基板の製造に用いられるプラズ
マエッチング装置の構成も、基本的に図1と同様なもの
である。
The structure of a plasma etching apparatus used for manufacturing a large-sized liquid crystal substrate is basically the same as that shown in FIG.

【0004】半導体集積回路や液晶基板の製造におい
て、SiO2あるいはSi34等をエッチングする際、
一般にCF4を含むガスがエッチングガスとして用いら
れている。CF4にO2を混合すると、CF4のみによる
エッチングに比べて、エッチング速度が増大するため、
CF42添加したガスがエッチングガスとして使用され
ている。また、エッチングしようとしている絶縁膜と下
地Siとのエッチング選択比を向上させるため、CHF
3またはH2を混合することも一般に行われている。
In the production of semiconductor integrated circuits and liquid crystal substrates, when etching SiO 2 or Si 3 N 4, etc.,
Generally, a gas containing CF 4 is used as an etching gas. Upon mixing of O 2 in CF 4, as compared with etching by only CF 4, the etching rate increases,
A gas added with CF 4 O 2 is used as an etching gas. In order to improve the etching selection ratio between the insulating film to be etched and the underlying Si, CHF is added.
It is also common to mix 3 or H 2 .

【0005】電極間距離dを、上部電極1と下部電極2
のうち直径(電極形状が円形でない場合は電極の対角線
の長さ)が小さい方の電極の直径(電極形状が円形でな
い場合は電極の対角線の長さ)の1/15以下となるよ
うにすると、プラズマが電極間に閉じ込められるためプ
ラズマ密度が上昇し、エッチング速度が増大する。この
方法は、ナローギャップRIE法として実用化されてい
る。ナローギャップRIE法においても、エッチングガ
スとしてはCF4を含む混合ガスが用いられる。
The distance d between the electrodes is defined by the upper electrode 1 and the lower electrode 2.
If the diameter (diagonal length of the electrode if the electrode shape is not circular) is smaller than 1/15 of the diameter of the electrode (diagonal length of the electrode if the electrode shape is not circular) Since the plasma is confined between the electrodes, the plasma density increases and the etching rate increases. This method has been put to practical use as a narrow gap RIE method. Also in the narrow gap RIE method, a mixed gas containing CF 4 is used as an etching gas.

【0006】CF4を含む混合ガスを用いたプラズマ処
理として実用化されているものには、以上に述べたプラ
ズマエッチング方法の他に、プラズマCVD方法による
膜堆積の工程終了後に行うプラズマクリーニング方法が
ある。
In addition to the above-described plasma etching method, a plasma cleaning method performed after the film deposition step by the plasma CVD method has been put into practical use as the plasma processing using a mixed gas containing CF 4. is there.

【0007】とくにAI配線の形成後の工程においてS
iO2やSi34を堆積する方法として、低温で膜形成
が可能なプラズマCVD方法が広く用いられている。半
導体積層回路の製造に用いられるプラズマCVD装置の
模式図を図2に示す。図2において、上部電極1と下部
電極2は電極間距離d2を隔てて反応室3内に平行に配
置される。半導体基板6は下部電極2上に置かれる。上
部電極1の下部電極2側にはガス導入口4が設けられ
る。上部電極1は高周波電源5に接続されており、下部
電極2は接地される。反応ガスは、ガス導入口4から反
応室3内に導入する。
Particularly in the step after the formation of the AI wiring, S
As a method for depositing iO 2 or Si 3 N 4 , a plasma CVD method capable of forming a film at low temperature is widely used. FIG. 2 shows a schematic diagram of a plasma CVD apparatus used for manufacturing a semiconductor laminated circuit. In FIG. 2, the upper electrode 1 and the lower electrode 2 are arranged in parallel in the reaction chamber 3 with an interelectrode distance d 2 therebetween. The semiconductor substrate 6 is placed on the lower electrode 2. A gas inlet 4 is provided on the lower electrode 2 side of the upper electrode 1. The upper electrode 1 is connected to the high frequency power supply 5, and the lower electrode 2 is grounded. The reaction gas is introduced into the reaction chamber 3 through the gas inlet 4.

【0008】液晶基板の製造に用いられるプラズマCV
D装置の構成も、枚葉式に関しては基本的に図2と同様
なものである。バッチ式については、図3に示すような
トレーに基板を固定して成膜を行うトレー式が採用され
ている。図3において、電極1とトレー2は電極間距離
3を隔てて反応室3内に平行に配置される。また、処
理能力を高めるために、一対の電極1とトレー7はヒー
ター8の両側に2組設けられのが一般的である。液晶基
板6はトレー7に固定される。電極1のトレー7側には
ガス導入口が設けられる。電極1は高周波電源5に接続
されており、トレー7は接地され第2の電極(アース電
極)としての機能を持つ。反応ガスは、ガス導入口4か
ら反応室3内に導入する。
Plasma CV used for manufacturing liquid crystal substrates
The configuration of the D device is basically the same as that of FIG. 2 regarding the single-wafer type. As for the batch type, a tray type in which a substrate is fixed to a tray as shown in FIG. 3 to form a film is adopted. In FIG. 3, the electrode 1 and the tray 2 are arranged in parallel in the reaction chamber 3 with a distance d 3 between the electrodes. Further, in order to improve the processing capacity, it is general that two pairs of the electrodes 1 and the tray 7 are provided on both sides of the heater 8. The liquid crystal substrate 6 is fixed to the tray 7. A gas inlet is provided on the tray 7 side of the electrode 1. The electrode 1 is connected to a high frequency power source 5, and the tray 7 is grounded and has a function as a second electrode (ground electrode). The reaction gas is introduced into the reaction chamber 3 through the gas inlet 4.

【0009】プラズマCVD方法において、電極間距離
を、上部電極1(トレー式の場合電極1)と下部電極2
(トレー式の場合トレー7)のうち直径(電極形状が円
形でない場合は電極の対角線の長さ)が小さい方の電極
の直径(電極形状が円形でない場合は電極の対角線の長
さ)の1/15以下となるようにすると、堆積速度が著
しく増大する。この方法も、ナローギャッププラズマC
VD法として実用化されている。
In the plasma CVD method, the distance between the electrodes is set to the upper electrode 1 (the electrode 1 in the tray type) and the lower electrode 2.
1 of the diameter of the electrode having the smaller diameter (the length of the diagonal line of the electrode when the electrode shape is not circular) out of (the tray 7 in the case of the tray type) (the length of the diagonal line of the electrode when the electrode shape is not circular) When it is set to / 15 or less, the deposition rate remarkably increases. This method is also applicable to narrow gap plasma C
It has been put to practical use as the VD method.

【0010】プラズマCVD方法によって基板上に絶縁
膜を堆積すると、上部・下部の各電極(トレー式の場合
電極とトレー)及び反応室内壁に絶縁物が堆積する。こ
の堆積物は反応中あるいは基板搬送中にはがれを起こ
し、ダストとなる。さらに、一般に上部電極(トレー式
の場合電極)に設けられているガス導入口(通常は内径
0.4〜1.0mm程度の穴)に堆積物がつまると、堆
積速度の基板面内均一性が悪化する。
When the insulating film is deposited on the substrate by the plasma CVD method, the insulating material is deposited on the upper and lower electrodes (in the case of the tray type, the electrode and the tray) and the inner wall of the reaction chamber. The deposits are peeled off during the reaction or during the transfer of the substrate and become dust. Furthermore, if a gas plug (generally, a hole having an inner diameter of 0.4 to 1.0 mm) generally provided in the upper electrode (the electrode in the case of a tray type) is clogged with a deposit, the in-plane uniformity of the deposition rate is Becomes worse.

【0011】このため、プラズマCVD方法による膜堆
積の工程終了後、基板を反応室の外へ出したのちに、エ
ッチングガスを反応室に導入しプラズマを発生させるこ
とにより、反応室内壁及び電極に堆積した絶縁物を取り
除くことを目的としてプラズマクリーニングが行われて
いる。(トレー式の場合はトレーはオフラインでクリー
ニングする。)このプラズマクリーニング方法において
も、プラズマエッチング方法と同様、エッチングガスと
して一般にCF4を含む混合ガスが用いられる。
Therefore, after the step of film deposition by the plasma CVD method is completed, the substrate is taken out of the reaction chamber, and then an etching gas is introduced into the reaction chamber to generate plasma, so that the inner wall of the reaction chamber and the electrodes are formed. Plasma cleaning is performed for the purpose of removing the deposited insulator. (In the case of the tray type, the tray is cleaned off-line.) Also in this plasma cleaning method, a mixed gas containing CF 4 is generally used as an etching gas, as in the plasma etching method.

【0012】[0012]

【発明が解決しようとする課題】以上に述べたことから
明らかなように、プラズマエッチング方法としてプラズ
マクリーニング方法は、ともに絶縁膜を取り除くという
点において共通性をもつ技術である。エッチングガス、
クリーニングガスとしては一般にCF4を含む混合ガス
が用いられ、また、プラズマエッチング方法におけるエ
ッチング速度の増大、あるいはプラズマCVD方法にお
ける堆積速度の著しい増大を図るため、ともに電極間距
離を小さくするナローギャップ化が行われている。
As is clear from the above description, the plasma cleaning method as a plasma etching method has a commonality in that the insulating film is removed. Etching gas,
As a cleaning gas, a mixed gas containing CF 4 is generally used. Further, in order to increase the etching rate in the plasma etching method or the deposition rate in the plasma CVD method, the narrow gap between the electrodes reduces the distance between the electrodes. Is being done.

【0013】しかしながら、CF4を含む混合ガスを用
いた場合、電極間距離を上部電極(トレー式プラズマC
VD装置の場合電極)と下部電極(トレー式プラズマC
VD装置の場合トレー)のうち直径(電極形状が円形で
ない場合は電極の対角線の長さ)が小さい方の電極の直
径(電極形状が円形でない場合は電極の対角線の長さ)
の1/15以下となるようにすると、プラズマが不安定
となることがある。とくに反応室内の圧力を下げて、高
周波電力を大きくしたときに異常放電が発生しやすくな
る。異常放電とは、プラズマ密度が異常に高い部分が局
所的に生じる現象で、エッチングあるいはクリーニング
の面内均一性の低下はもちろん、電極および基板の損傷
をも引き起こす。異常放電が起こるときは、エッチング
速度あるいはクリーニング速度を犠牲にして高周波電力
を小さくせざるを得ない。 本発明は、このような従来
方法の問題点に鑑み、プラズマエッチング方法及びプラ
ズマクリーニング方法に関し、とくに相対する電極間距
離が小さい場合、CF4を含む混合ガスを用いてガスプ
ラズマを発生させるときに生じやすい異常放電を抑制す
ることを目的とするものである。
However, when a mixed gas containing CF 4 is used, the distance between the electrodes is set to the upper electrode (tray type plasma C
VD device electrode) and lower electrode (tray type plasma C)
The diameter of the electrode having the smaller diameter (the length of the diagonal line of the electrode when the electrode shape is not circular) in the tray in the case of the VD device (the length of the diagonal line of the electrode when the electrode shape is not circular)
If it is set to 1/15 or less, the plasma may become unstable. Especially when the pressure in the reaction chamber is lowered and the high frequency power is increased, abnormal discharge is likely to occur. Abnormal discharge is a phenomenon in which a portion having an abnormally high plasma density locally occurs, which not only deteriorates the in-plane uniformity of etching or cleaning, but also damages the electrode and the substrate. When abnormal discharge occurs, the etching rate or cleaning rate must be sacrificed to reduce the high frequency power. In view of such problems of the conventional method, the present invention relates to a plasma etching method and a plasma cleaning method, and particularly when generating a gas plasma using a mixed gas containing CF 4 when the distance between opposing electrodes is small. The purpose is to suppress abnormal discharge that tends to occur.

【0014】[0014]

【課題を解決するための手段】本発明では、エッチング
ガス(クリーニングガス)として用いるCF4を含む混
合ガスに、SF6、C26、NF3のうち少なくともひと
つを含む混合ガスを添加する。
In the present invention, a mixed gas containing at least one of SF 6 , C 2 F 6 and NF 3 is added to a mixed gas containing CF 4 used as an etching gas (cleaning gas). .

【0015】[0015]

【作用】本発明によれば、エッチングガス(クリーニン
グガス)として用いるCF4を含む混合ガスにSF6、C
26、NF3のうち少なくともひとつを含む混合ガスを
添加することにより、プラズマの安定化が図れ、その結
果電極間距離が小さい場合に生じやすい異常放電を抑制
することができる。
According to the present invention, a mixed gas containing CF 4 used as an etching gas (cleaning gas) is mixed with SF 6 and C.
By adding a mixed gas containing at least one of 2 F 6 and NF 3 , plasma can be stabilized, and as a result, abnormal discharge that tends to occur when the distance between the electrodes is small can be suppressed.

【0016】[0016]

【実施例】以下、多層配線構造をもつ反動体集積回路の
製造工程における、層間SiO2膜堆積に利用されるプ
ラズマCVD方法による膜堆積工程終了後のクリーニン
グ工程を例にとって説明する。なお、実験に用いた装置
は、6インチ半導体基板用プラズマCVD装置である。
EXAMPLE A cleaning process after the film deposition process by the plasma CVD method used for depositing an interlayer SiO 2 film in a manufacturing process of a reaction body integrated circuit having a multilayer wiring structure will be described below as an example. The apparatus used for the experiment is a 6-inch plasma CVD apparatus for semiconductor substrates.

【0017】図2において、直径が150mmの上部電
極1と同じく直径が150mmの下部電極2が距離5m
mを隔てて反応室3内に平行に配置されている。上部電
極1の下部電極2側には穴径0.5mmガス導入口4が
多数(約3000個)設けられている。上部電極1は高
周波電源5に接続されており、下部電極2は接地され
る。エッチングガス(クリーニングガス)は、CF4
2を10%含んだ混合ガスに、異常放電抑制のための
SF6を添加した後、ガス導入口4から反応室3内に導
入する。CF4とO2の混合ガス及びSF6は、マスフロ
ーコントローラ(図示していない)によって流量制御が
可能となっている。また、SiO2膜堆積のための反応
ガスも、エッチングガス(クリーニングガス)と同様、
ガス導入口4から反応室3内に導入する。
In FIG. 2, the upper electrode 1 having a diameter of 150 mm and the lower electrode 2 having a diameter of 150 mm have a distance of 5 m.
m are arranged in parallel in the reaction chamber 3. A large number (about 3000) of gas inlets 4 having a hole diameter of 0.5 mm are provided on the lower electrode 2 side of the upper electrode 1. The upper electrode 1 is connected to the high frequency power supply 5, and the lower electrode 2 is grounded. Etching gas (cleaning gas), the O 2 to 10% inclusive mixed gas CF 4, after the addition of SF 6 for the abnormal discharge suppression is introduced into the reaction chamber 3 through the gas inlet 4. The flow rate of the mixed gas of CF 4 and O 2 and SF 6 can be controlled by a mass flow controller (not shown). Also, the reaction gas for depositing the SiO 2 film is similar to the etching gas (cleaning gas).
It is introduced into the reaction chamber 3 through the gas inlet 4.

【0018】図4は、SiO2膜を通常の堆積条件で半
導体基板上に2μm堆積した後、基板を反応室の外へ出
したのちに、反応室内の圧力を500mmTorr、エ
ッチングガス(クリーニングガス)の総流量を60sc
cm(一定)とし、SF6の添加量(流量比)を0〜2
0%と変化させて、異常放電が起きず正常な放電が可能
となる最大の高周波電力を求めたものである。
In FIG. 4, a SiO 2 film is deposited to a thickness of 2 μm on a semiconductor substrate under normal deposition conditions, the substrate is taken out of the reaction chamber, the pressure in the reaction chamber is set to 500 mmTorr, and an etching gas (cleaning gas) is used. Total flow rate of 60sc
cm (constant) and the addition amount of SF 6 (flow ratio) is 0 to 2
This is obtained by changing the value to 0% to find the maximum high-frequency power that enables normal discharge without abnormal discharge.

【0019】図4からわかるように、SF6添加量が0%
のときは、正常放電する条件は存在しない。SF6添加量
を増加するに従って、正常放電可能な最大の高周波電力
が大きくなっている。SF6添加量が20%となると、
1000W放電が可能となる。さらにSF6添加量を大
きくすると、正常放電可能な最大の高周波電力はさらに
大きくなる。
As can be seen from FIG. 4, the amount of SF 6 added is 0%.
When, there is no condition for normal discharge. As the amount of SF 6 added increases, the maximum high frequency power that can be normally discharged increases. When the amount of SF 6 added becomes 20%,
Discharge of 1000 W is possible. When the SF 6 addition amount is further increased, the maximum high frequency power that can be normally discharged is further increased.

【0020】本実施例では半導体集積回路の製造に利用
されるプラズマCVD方法による膜堆積工程終了後のク
リーニング工程について説明したが、本発明は、液晶基
板の製造に用いられるプラズマCVD装置等、他のプラ
ズマCVD装置におけるクリーニング方法、あるいは半
導体集積回路、液晶基板等の製造に利用されるプラズマ
エッチング方法にも適用可能である。
In this embodiment, the cleaning process after the film deposition process by the plasma CVD method used for manufacturing a semiconductor integrated circuit has been described, but the present invention is applicable to a plasma CVD apparatus used for manufacturing a liquid crystal substrate, etc. The method is also applicable to the cleaning method in the plasma CVD apparatus, or the plasma etching method used for manufacturing semiconductor integrated circuits, liquid crystal substrates and the like.

【0021】また、本実施例ではCF4を含む混合ガス
としてCF4にO2を10%含んだものを用いているが、
2の混合比はもちろん10%に限定されるものではな
い。あるいは、CF4を含む混合ガスにはO2以外の成
分、例えばCHF3やH2が含まれていてもよい。
In this embodiment, CF 4 containing 10% of O 2 is used as the mixed gas containing CF 4 .
Of course, the mixing ratio of O 2 is not limited to 10%. Alternatively, the mixed gas containing CF 4 may contain a component other than O 2 , such as CHF 3 or H 2 .

【0022】また、本実施例では電極間距離が5mmで
ある場合について説明したが、本発明は、電極間距離を
2つの電極のうち直径(電極形状が円形でない場合は電
極の対角線の長さ)が小さい方の電極の直径(電極形状
が円形でない場合は電極の対角線の長さ)の1/15以
下となるようにした場合のあらゆるプラズマ処理方法に
適用可能である。
In the present embodiment, the case where the inter-electrode distance is 5 mm has been described, but in the present invention, the inter-electrode distance is the diameter of the two electrodes (if the electrode shape is not circular, the length of the diagonal line of the electrodes). Is smaller than 1/15 of the diameter of the smaller electrode (if the electrode shape is not circular, the diagonal length of the electrode) is not more than 1/15.

【0023】また、本実施例ではCF4を含む混合ガス
に添加する異常放電抑止のためのガスとしてSF6を用
いたものについて説明したが、添加ガスはSF6に限定
されるものではなくSF6、C26、NF3のうち少なく
ともひとつを含む混合ガスを添加しても同様の効果が得
られる。
In this embodiment, SF 6 is used as the gas for suppressing abnormal discharge added to the mixed gas containing CF 4 , but the additive gas is not limited to SF 6. The same effect can be obtained by adding a mixed gas containing at least one of 6 , C 2 F 6 and NF 3 .

【0024】[0024]

【発明の効果】以上に説明したように、本発明によれ
ば、プラズマCVD装置において、クリーニングガス
(エッチングガス)として用いるCF4を含む混合ガス
に、SF6、C26、NF3のうち少なくともひとつを含
む混合ガスを添加することによって、異常放電を発生さ
せることなくクリーニングが行えるようになる。
As described above, according to the present invention, in a plasma CVD apparatus, a mixed gas containing CF 4 used as a cleaning gas (etching gas) contains SF 6 , C 2 F 6 , and NF 3 . By adding a mixed gas containing at least one of them, cleaning can be performed without causing abnormal discharge.

【0025】プラズマエッチング方法においても全く同
様に、エッチングガスとして用いるCF4を含む混合ガ
スに、SF6、C26、NF3のうち少なくともひとつを
含む混合ガスを添加することによって、異常放電の発生
を抑制することができる。
In the plasma etching method as well, an abnormal discharge is caused by adding a mixed gas containing at least one of SF 6 , C 2 F 6 and NF 3 to a mixed gas containing CF 4 used as an etching gas. Can be suppressed.

【図面の簡単な説明】[Brief description of drawings]

【図1】プラズマエッチング装置の構成図FIG. 1 is a block diagram of a plasma etching apparatus.

【図2】本発明の一実施例におけるプラズマCVD装置
の構成図
FIG. 2 is a configuration diagram of a plasma CVD apparatus according to an embodiment of the present invention.

【図3】従来のCVD装置の構成図FIG. 3 is a block diagram of a conventional CVD apparatus

【図4】正常な放電が可能となる最大の高周波電力とS
6添加量との関係を示す特性図
FIG. 4 shows the maximum high-frequency power and S that enable normal discharge.
Characteristic diagram showing the relationship with the amount of F 6 added

【符号の説明】[Explanation of symbols]

1 上部電極 2 下部電極 3 反応室 4 ガス導入口 5 高周波電源 1 Upper electrode 2 Lower electrode 3 Reaction chamber 4 Gas inlet 5 High frequency power source

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 真空容器内に2つの電極を有し、前記2
つの電極間の距離が、前記2つの電極のうち直径(電極
形状が円形でない場合は電極の対角線の長さ)が小さい
方の電極の直径(電極形状が円形でない場合は電極の対
角線の長さ)の1/15以下であるプラズマ処理装置に
おいて、前記真空容器内にCF4を含む混合ガスを導入
し、前記2つの電極間に高周波電力を印加してガスプラ
ズマを発生させるプラズマ処理方法であって、前記CF
4を含む混合ガスに、SF6、C26、NF3のうち少な
くともひとつを含む混合ガスを添加することを特徴とす
るプラズマ処理方法。
1. A vacuum vessel having two electrodes, wherein
The distance between two electrodes is the diameter of the electrode with the smaller diameter (the length of the diagonal line of the electrode when the electrode shape is not circular) of the two electrodes (the length of the diagonal line of the electrode when the electrode shape is not circular) In the plasma processing apparatus of 1/15 or less, the plasma processing method is to introduce a mixed gas containing CF 4 into the vacuum container and apply high frequency power between the two electrodes to generate gas plasma. And the CF
4 in a mixed gas containing a plasma processing method characterized by adding a mixed gas containing at least one of SF 6, C 2 F 6, NF 3.
JP314293A 1993-01-12 1993-01-12 Plasma processing method Pending JPH06208972A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP314293A JPH06208972A (en) 1993-01-12 1993-01-12 Plasma processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP314293A JPH06208972A (en) 1993-01-12 1993-01-12 Plasma processing method

Publications (1)

Publication Number Publication Date
JPH06208972A true JPH06208972A (en) 1994-07-26

Family

ID=11549111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP314293A Pending JPH06208972A (en) 1993-01-12 1993-01-12 Plasma processing method

Country Status (1)

Country Link
JP (1) JPH06208972A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060397A (en) * 1995-07-14 2000-05-09 Applied Materials, Inc. Gas chemistry for improved in-situ cleaning of residue for a CVD apparatus
WO2004100246A1 (en) * 2003-05-08 2004-11-18 Tadahiro Ohmi Method for cleaning semiconductor processing apparatus
CN102870198A (en) * 2009-12-11 2013-01-09 诺发系统有限公司 Ultra low silicon loss high dose implant strip
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
US9941108B2 (en) 2004-12-13 2018-04-10 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060397A (en) * 1995-07-14 2000-05-09 Applied Materials, Inc. Gas chemistry for improved in-situ cleaning of residue for a CVD apparatus
WO2004100246A1 (en) * 2003-05-08 2004-11-18 Tadahiro Ohmi Method for cleaning semiconductor processing apparatus
US9941108B2 (en) 2004-12-13 2018-04-10 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
CN102870198A (en) * 2009-12-11 2013-01-09 诺发系统有限公司 Ultra low silicon loss high dose implant strip
JP2013513946A (en) * 2009-12-11 2013-04-22 ノベルス・システムズ・インコーポレーテッド High dose implant strip with very low silicon loss
US9564344B2 (en) 2009-12-11 2017-02-07 Novellus Systems, Inc. Ultra low silicon loss high dose implant strip
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films

Similar Documents

Publication Publication Date Title
US5512130A (en) Method and apparatus of etching a clean trench in a semiconductor material
US5863339A (en) Chamber etching of plasma processing apparatus
US10256079B2 (en) Semiconductor processing systems having multiple plasma configurations
US5266153A (en) Gas distribution head for plasma deposition and etch systems
KR20180130596A (en) Plasma processing process for improving in-situ chamber cleaning efficiency in a plasma processing chamber
JPH0653193A (en) Removal of carbon-based polymer residue by using ozone useful for cleaning of plasma reaction container
WO2006036753A2 (en) Methods and apparatus for tuning a set of plasma processing steps
US20040180553A1 (en) Method of depositing ALD thin films on wafer
TW201729649A (en) Plasma processing method
KR20030074721A (en) Plasma processing device and plasma processing method
US6435197B2 (en) Method of cleaning a semiconductor fabricating apparatus
JPH06208972A (en) Plasma processing method
WO2003056617A1 (en) Etching method and plasma etching device
US20030121527A1 (en) Method for cleaning a semiconductor device
JP2003155569A (en) Plasma cvd system and cleaning method therefor
JPH09223685A (en) Plasma processing apparatus and plasma processing method
WO2004097909A2 (en) Method and apparatus for deep trench silicon etch
JP2001023957A (en) Substrate-etching method and manufacture of semiconductor device
KR20040096380A (en) Method for cleaning of chamber for depositing metal oxide and apparatus for depositing to performing the same
JPH0831752A (en) Cleaning and coating of reaction chamber of cvd system
JPH0776781A (en) Plasma vapor growth device
JPH0793276B2 (en) Thin film forming pretreatment method and thin film forming method
JP2005353698A (en) Etching method
US20190333776A1 (en) Selective nitride removal
KR100443905B1 (en) A chemical vapor deposition apparatus