JPH06205318A - Automatic phase control circuit - Google Patents

Automatic phase control circuit

Info

Publication number
JPH06205318A
JPH06205318A JP36015092A JP36015092A JPH06205318A JP H06205318 A JPH06205318 A JP H06205318A JP 36015092 A JP36015092 A JP 36015092A JP 36015092 A JP36015092 A JP 36015092A JP H06205318 A JPH06205318 A JP H06205318A
Authority
JP
Japan
Prior art keywords
signal
phase
circuit
detection circuit
lock detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP36015092A
Other languages
Japanese (ja)
Inventor
Hidetoshi Sumi
秀敏 隅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP36015092A priority Critical patent/JPH06205318A/en
Publication of JPH06205318A publication Critical patent/JPH06205318A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the switching time for a PLL response range by quickening an operating timing of lock detection. CONSTITUTION:A VMUTE (video mute) signal outputted from a microcomputer at channel tuning or non-signal at a weak electric field whose output timing is faster than that of a lock detection signal is employed. When the VMUTE signal is outputted, a transistor(TR) 26 is turned on to add a resistor 22 to an automatic phase control filter 30 comprising a capacitor 8 and resistors 20, 21 thereby changing a time constant of the same filter 30 and widening a PLL frequency reply range. Since the output timing of the VMUTE signal is set faster than that of the lock detection signal, it is possible to vary the reply range of a phase detection circuit 3 in a faster timing.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、スプリットキャリヤ方
式のテレビ受信機のPLL同期検波回路に用いて好適な
自動位相制御回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic phase control circuit suitable for use in a PLL synchronous detection circuit of a split carrier type television receiver.

【0002】[0002]

【従来の技術】従来より、スプリットキャリア方式のテ
レビ受信機が開発されている。スプリットキャリア方式
は、IF回路において映像信号と音声信号とを分離して
処理する方式であり、映像信号成分が音声信号に混入し
ないことから、バズやバズビート等の音声妨害が生じな
いという利点を有している。
2. Description of the Related Art Conventionally, split carrier type television receivers have been developed. The split carrier method is a method in which a video signal and an audio signal are separated and processed in an IF circuit, and since the video signal component is not mixed in the audio signal, it has an advantage that no audio interference such as buzz or buzz beat occurs. is doing.

【0003】図3は、従来の自動位相制御回路をスプリ
ットキャリア方式のテレビ受信機のPLL同期検波回路
に適用した場合のブロック図である。この図において、
1は広帯域SAW(Surface Acoustic Wave;表面弾性
波)フィルタであり、図示せぬチューナから出力された
映像と音声の中間周波信号が供給される。この広帯域S
AWフィルタ1は受信するチャンネル信号を安定に増幅
し、他の不要な信号を抑圧するための増幅特性をもって
いる。2は中間周波増幅回路であり、広帯域SAWフィ
ルタ1より出力される中間周波信号を増幅する。中間周
波増幅回路2の出力が位相検波回路3および映像検波回
路4に供給される。
FIG. 3 is a block diagram when a conventional automatic phase control circuit is applied to a PLL synchronous detection circuit of a split carrier type television receiver. In this figure,
A broadband SAW (Surface Acoustic Wave) filter 1 is supplied with an intermediate frequency signal of video and audio output from a tuner (not shown). This broadband S
The AW filter 1 has an amplification characteristic for stably amplifying a received channel signal and suppressing other unnecessary signals. An intermediate frequency amplifier circuit 2 amplifies the intermediate frequency signal output from the wide band SAW filter 1. The output of the intermediate frequency amplification circuit 2 is supplied to the phase detection circuit 3 and the video detection circuit 4.

【0004】位相検波回路3は、中間周波信号と、電圧
制御発振回路(VCO:Voltage C-ontrolled Oscillat
or)5で発振した信号との位相差を検出し、その位相差
に応じた信号を発生し、この信号を抵抗6,7およびコ
ンデンサ8から構成される自動位相制御フィルタ9を通
してVCO5に供給する。VCO5はこの信号によって
制御されるため、中間周波信号と同じ安定度で発振す
る。5AはVCO5に用いられる同調周波の発振器であ
り、図示のようにコンデンサとコイルから構成される。
The phase detection circuit 3 includes an intermediate frequency signal and a voltage controlled oscillator circuit (VCO: Voltage C-ontrolled Oscillat).
or) detects a phase difference from the signal oscillated in 5 and generates a signal corresponding to the phase difference, and supplies this signal to the VCO 5 through an automatic phase control filter 9 composed of resistors 6, 7 and a capacitor 8. . Since the VCO 5 is controlled by this signal, it oscillates with the same degree of stability as the intermediate frequency signal. Reference numeral 5A is a tuning frequency oscillator used for the VCO 5, and is composed of a capacitor and a coil as shown.

【0005】10は(+)45゜位相回路であり、VC
O5の出力を45゜位相進めて出力する。11は(−)
45゜位相回路であり、VCO5の出力を45゜位相遅
らせて出力する。映像検波回路4は(−)45゜位相回
路11を介してVCO5より出力された基準搬送波信号
を入力し、この信号により中間周波信号を検波する。1
3は4.5MHzトラップであり、音声中間周波信号を
除去し、映像信号を出力する。
Reference numeral 10 denotes a (+) 45 ° phase circuit, which has a VC
The output of O5 is advanced by 45 ° and output. 11 is (-)
It is a 45 ° phase circuit, which delays the output of the VCO 5 by 45 ° and outputs it. The video detection circuit 4 receives the reference carrier signal output from the VCO 5 via the (-) 45 ° phase circuit 11 and detects the intermediate frequency signal by this signal. 1
3 is a 4.5 MHz trap, which removes the audio intermediate frequency signal and outputs a video signal.

【0006】14はロック検出回路であり、ロック検出
器15とトランジスタ16から構成され、ロック検出器
15はPLLロック状態を検出してロック検出信号を出
力する。ロック検出回路14よりロック検出信号が出力
されない場合にはトランジスタ16がオフになってお
り、自動位相制御フィルタ9はコンデンサ8、抵抗6,
7で構成され、位相検波回路3の応答範囲が広くなって
いる。一方、ロック検出信号が出力されている場合には
トランジスタ16がオンになっており、自動位相制御フ
ィルタ9はコンデンサ8、抵抗6で構成され、位相検波
回路3の応答範囲が狭くなっている。
Reference numeral 14 is a lock detection circuit, which is composed of a lock detector 15 and a transistor 16. The lock detector 15 detects a PLL lock state and outputs a lock detection signal. When the lock detection signal is not output from the lock detection circuit 14, the transistor 16 is off, and the automatic phase control filter 9 includes the capacitor 8, the resistor 6, and the resistor 6.
7, the response range of the phase detection circuit 3 is wide. On the other hand, when the lock detection signal is output, the transistor 16 is turned on, the automatic phase control filter 9 is composed of the capacitor 8 and the resistor 6, and the response range of the phase detection circuit 3 is narrowed.

【0007】なお、図において17は抵抗であり、これ
を介して外部より電源Vccが供給される。上記位相検波
回路3、VCO5、発振器5A、抵抗6,7、コンデン
サ8、(+)45゜位相回路10、(−)45゜位相回
路11およびロック検出回路14は自動位相制御回路5
0を構成する。
In the figure, reference numeral 17 is a resistor through which a power supply Vcc is supplied from the outside. The phase detection circuit 3, the VCO 5, the oscillator 5A, the resistors 6 and 7, the capacitor 8, the (+) 45 ° phase circuit 10, the (−) 45 ° phase circuit 11 and the lock detection circuit 14 are the automatic phase control circuit 5.
Configure 0.

【0008】このような構成において、図示せぬチュー
ナから出力された中間周波信号は、広帯域SAWフィル
タ1によって不要成分が除去される。そして、中間周波
増幅回路2にて増幅された後、映像検波回路4および位
相検波回路3に供給される。位相検波回路3で中間周波
信号とVCO5で発振した信号との位相差が検出され、
その位相差に応じた信号が出力される。
In such a configuration, the broadband SAW filter 1 removes unnecessary components from the intermediate frequency signal output from the tuner (not shown). Then, after being amplified by the intermediate frequency amplification circuit 2, it is supplied to the video detection circuit 4 and the phase detection circuit 3. The phase detection circuit 3 detects the phase difference between the intermediate frequency signal and the signal oscillated by the VCO 5,
A signal corresponding to the phase difference is output.

【0009】そして、この信号が自動位相制御フィルタ
9を通してVCO5に供給され、VCO5はこの信号に
よって制御されて中間周波信号と同じ安定度で発振す
る。そして、この中間周波信号の位相と合うように制御
されたVCO信号により同時検波行われ、この結果得ら
れた映像信号が4.5MHzトラップ13を介して出力
されるとともに、ロック検出回路14に供給される。
Then, this signal is supplied to the VCO 5 through the automatic phase control filter 9, and the VCO 5 is controlled by this signal and oscillates with the same degree of stability as the intermediate frequency signal. Then, simultaneous detection is performed by the VCO signal controlled so as to match the phase of this intermediate frequency signal, and the resulting video signal is output via the 4.5 MHz trap 13 and supplied to the lock detection circuit 14. To be done.

【0010】ロック検出回路14にてPLLロック状態
が検出されると、ロック検出信号が出力され、トランジ
スタ16はオンし、自動位相制御フィルタ9はコンデン
サ8と抵抗6で構成され、これにより位相検波回路3の
応答範囲が狭くなる。そして、この状態からチャンネル
切り換え(チャンネルチューニング)状態または弱電界
における無信号状態になってロック検出回路14からロ
ック検出信号が出力されなくなると、トランジスタ16
はオフし、低域通過フィルタ9はコンデンサ8と抵抗
6,7で構成される。これにより位相検波回路3の応答
範囲が広くなり、早期同期が可能になる。
When the lock detection circuit 14 detects the PLL lock state, a lock detection signal is output, the transistor 16 is turned on, and the automatic phase control filter 9 is composed of the capacitor 8 and the resistor 6, whereby phase detection is performed. The response range of the circuit 3 becomes narrow. Then, when the lock detection circuit 14 stops outputting the lock detection signal from this state to the channel switching (channel tuning) state or the non-signal state in the weak electric field, the transistor 16
Is turned off, and the low-pass filter 9 is composed of a capacitor 8 and resistors 6 and 7. This widens the response range of the phase detection circuit 3 and enables early synchronization.

【0011】[0011]

【発明が解決しようとする課題】ところで、上述した従
来の自動位相制御回路にあっては、ロック検出の動作の
タイミングが遅いので、位相検出回路の応答範囲の切り
換えに時間がかかり、チューニング状態または弱電界で
の無信号状態から正常の状態になった後の映像検波開始
までの時間が長くかかるという問題点があった。
By the way, in the above-mentioned conventional automatic phase control circuit, since the timing of the lock detection operation is late, it takes a long time to switch the response range of the phase detection circuit. There has been a problem that it takes a long time to start image detection after the normal state is restored from a no-signal state in a weak electric field.

【0012】そこで本発明は、ロック検出時間を短縮す
ることができる自動位相制御回路を提供することを目的
としている。
Therefore, an object of the present invention is to provide an automatic phase control circuit that can shorten the lock detection time.

【0013】[0013]

【課題を解決するための手段】上記目的達成のため、本
発明による自動位相制御回路は、電圧制御発振回路と、
入力信号と前記電圧制御発振回路にて発振された信号と
の位相差を検出する位相検波回路と、前記位相検波回路
により検出された位相差を前記電圧制御発振回路の入力
電圧とする低域通過フィルタと、前記入力信号と前記電
圧制御発振回路にて発振された信号との位相のロック状
態を検出し、ロック検出信号を出力するロック検出回路
と、前記位相検波回路の応答範囲を前記ロック検出回路
から出力されたロック検出信号あるいは外部から入力さ
れたコントロール信号に基づいて可変する自動位相制御
フィルタとを備えたことを特徴とする。
To achieve the above object, an automatic phase control circuit according to the present invention comprises a voltage controlled oscillator circuit,
A phase detection circuit that detects a phase difference between an input signal and a signal oscillated by the voltage controlled oscillation circuit, and a low-pass filter that uses the phase difference detected by the phase detection circuit as an input voltage of the voltage controlled oscillation circuit. A filter, a lock detection circuit that detects a phase lock state of the input signal and a signal oscillated by the voltage controlled oscillation circuit, and outputs a lock detection signal, and a lock detection circuit that detects the response range of the phase detection circuit. And an automatic phase control filter that varies based on a lock detection signal output from the circuit or a control signal input from the outside.

【0014】[0014]

【作用】本発明では、ロック検出信号以外に、外部より
供給されるコントロール信号によって位相検波回路の応
答範囲が可変する。このコントロール信号としては、具
体的にはチャンネルを切り換えたときにコントロール部
(マイクロコンピュータ)より出力されるVMUTE
(ビデオ・ミュート)信号が好適である。このVMUT
E信号はチャンネルチューニング時または弱電界におけ
る無信号時に出力されるので、ロック検出信号による場
合よりも位相検出回路の応答範囲の切り換えが速くな
る。
In the present invention, the response range of the phase detection circuit is changed by the control signal supplied from the outside in addition to the lock detection signal. As the control signal, specifically, the VMUTE output from the control unit (microcomputer) when the channel is switched is used.
A (video mute) signal is preferred. This VMUT
Since the E signal is output during channel tuning or when there is no signal in a weak electric field, switching of the response range of the phase detection circuit becomes faster than when the lock detection signal is used.

【0015】したがって、位相検出回路の応答範囲の切
り換えが速くなるので、ロック検出時間が短くなる。
Therefore, the switching of the response range of the phase detection circuit becomes faster, and the lock detection time becomes shorter.

【0016】[0016]

【実施例】以下、図面を参照して本発明の一実施例につ
いて説明する。図1は本発明に係る自動位相制御回路を
適用したスプリットキャリア方式のテレビ受信機のPL
L同期検波回路を示すブロック図である。なお、この図
において前述した図3と共通する部分には同一の符号を
付してその説明を省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a PL of a split carrier type television receiver to which an automatic phase control circuit according to the present invention is applied.
It is a block diagram which shows an L synchronous detection circuit. In this figure, the same parts as those in FIG. 3 described above are designated by the same reference numerals and the description thereof will be omitted.

【0017】図1に示すように、自動位相制御フィルタ
30はコンデンサ8、抵抗20〜22で構成されてい
る。ロック検出回路14Aはロック検出フィルタ(コン
デンサ)23と共にPLLのロック状態を検出するもの
であり、ロック状態を検出すると、ロック検出信号を出
力する。この場合、出力を「H」レベルにする。
As shown in FIG. 1, the automatic phase control filter 30 comprises a capacitor 8 and resistors 20-22. The lock detection circuit 14A detects the lock state of the PLL together with the lock detection filter (capacitor) 23, and outputs the lock detection signal when the lock state is detected. In this case, the output is set to "H" level.

【0018】ロック検出回路14Aの出力端とコントロ
ール信号を入力するための入力端子Tcとの間にはダイ
オード24,25が互いに極性を逆にして直列接続され
ている。そして、これらダイオード24,25の共通接
続部分にはトランジスタ26のベースが接続されてい
る。トランジスタ26のコレクタは抵抗22の一端に接
続され、エミッタは接地されている。
Between the output terminal of the lock detection circuit 14A and the input terminal Tc for inputting the control signal, diodes 24 and 25 are connected in series with their polarities reversed. The base of the transistor 26 is connected to the common connection portion of the diodes 24 and 25. The collector of the transistor 26 is connected to one end of the resistor 22, and the emitter is grounded.

【0019】上記自動位相制御フィルタ30は、トラン
ジスタ26のオン/オフによりその構成が変わる。すな
わち、トランジスタ26がオフすると、抵抗22の一端
が開放され、コンデンサ8と抵抗20,21で構成され
る。他方、トランジスタ26がオンすると、抵抗22の
一端がトランジスタ26により接地され、この抵抗22
が追加されて位相検波回路3の応答範囲が広くなる。
The structure of the automatic phase control filter 30 changes depending on whether the transistor 26 is turned on or off. That is, when the transistor 26 is turned off, one end of the resistor 22 is opened and the capacitor 8 and the resistors 20 and 21 are formed. On the other hand, when the transistor 26 is turned on, one end of the resistor 22 is grounded by the transistor 26, and the resistor 22
Is added, the response range of the phase detection circuit 3 is widened.

【0020】一方、上記入力端子Tcに供給するコント
ロール信号としては、テレビ受信機内に設けられたコン
トロール部(マイクロコンピュータ)より出力されるV
MUTE信号が好適である。このVMUTE信号はチャ
ンネル切り換え時や、弱電界での無信号時に出力される
もので、ロック検出回路14Aより出力されるロック検
出信号よりもタイミング的に早く出力される。
On the other hand, the control signal supplied to the input terminal T c is V output from the control unit (microcomputer) provided in the television receiver.
The MUTE signal is preferred. This VMUTE signal is output when the channel is switched or when there is no signal in a weak electric field, and is output earlier in timing than the lock detection signal output from the lock detection circuit 14A.

【0021】ここで、図2はロック検出信号、VMUT
E信号等のタイミングチャートであり、この図に示すよ
うにVMUTE信号がロック検出信号よりもタイミング
的に早く出力されているのが分る。以下、参考としてこ
の図を詳細に説明する。
Here, FIG. 2 shows a lock detection signal, VMUT.
It is a timing chart of the E signal and the like, and it can be seen that the VMUTE signal is output earlier in timing than the lock detection signal as shown in this figure. Hereinafter, this figure will be described in detail for reference.

【0022】1チャンネルを受信中に2チャンネルのボ
タンが押されると、まず、音声信号のミュートが行われ
る。次いで、時刻t1でVMUTE信号が「L」から
「H」の変化する。そして、時刻t2でロック状態が解
除され、マイクロコンピュータによるチャンネルセット
が開始される。
When the channel 2 button is pressed while receiving channel 1, the audio signal is muted first. Next, at time t 1 , the VMUTE signal changes from “L” to “H”. Then, at time t 2 , the locked state is released and the channel setting by the microcomputer is started.

【0023】ロック状態が解除された時点からTV電圧
が増加して行き、そして時刻t3でロック検出信号が
「L」から「H」に変化する。これにより、チャンネル
チェンジが行われる。そして、時刻t4でPLLロック
状態となった後、時刻t5でロック検出信号が「H」か
ら「L」に変化する。そして、時刻t5以降、各種処理
が行われ、時刻t6でVMUTE信号が「H」から
「L」に変化し、チャンネル2の受信が開始される。
[0023] from the time the lock state is released gradually been an increase in the TV voltage, and at the time t 3 lock detection signal is changed from "L" to "H". This causes the channel change. Then, after entering the PLL lock state at time t 4 , the lock detection signal changes from “H” to “L” at time t 5 . Then, after the time t 5 , various processes are performed, the VMUTE signal changes from “H” to “L” at the time t 6 , and the reception of the channel 2 is started.

【0024】図1に戻り、位相検波回路3、VCO5、
発振器5A、コンデンサ8、(+)45゜位相回路1
0、(−)45゜位相回路11、ロック検出回路14A
および抵抗20〜22は自動位相制御回路60を構成す
る。
Returning to FIG. 1, the phase detection circuit 3, the VCO 5,
Oscillator 5A, capacitor 8, (+) 45 ° phase circuit 1
0, (-) 45 ° phase circuit 11, lock detection circuit 14A
And the resistors 20 to 22 form an automatic phase control circuit 60.

【0025】このような構成において、例えば、チャン
ネル1の放送の受信が行われている最中で、ダイオード
24にVMUTE信号が、ダイオード25にロック検出
信号がそれぞれ供給されていない場合、トランジスタ2
6はオフ状態となっているので、自動位相制御フィルタ
30はコンデンサ8と抵抗20,21で構成され、応答
範囲が狭くなっている。
In such a structure, for example, when the VMUTE signal is not supplied to the diode 24 and the lock detection signal is not supplied to the diode 25 while the broadcast of the channel 1 is being received, the transistor 2 is supplied.
Since 6 is in the off state, the automatic phase control filter 30 is composed of the capacitor 8 and the resistors 20 and 21, and the response range is narrowed.

【0026】この状態で、例えばチャンネルチューニン
グが行われると、マイクロコンピュータよりVMUTE
信号が出力され、ダイオード24に供給される。これに
より、トランジスタ26がオンし、自動位相制御フィル
タ30はコンデンサ8と抵抗20,21,22で構成さ
れ(すなわち抵抗22が追加される)、位相検波回路3
の応答範囲が切り換わる。この場合、応答範囲が広くな
る。図2に示すように時刻t1でVMUTE信号が出力
された後、時刻t2でロック検出信号が出力され、ダイ
オード25に供給される。
In this state, for example, when channel tuning is performed, the VMUTE
A signal is output and supplied to the diode 24. As a result, the transistor 26 is turned on, the automatic phase control filter 30 is composed of the capacitor 8 and the resistors 20, 21, and 22 (that is, the resistor 22 is added), and the phase detection circuit 3
The response range of switches. In this case, the response range is wide. As shown in FIG. 2, after the VMUTE signal is output at time t 1 , the lock detection signal is output at time t 2 and is supplied to the diode 25.

【0027】このように、VNUTE信号を利用するこ
とにより位相検波回路3の応答範囲の切り換えが速くな
り、ロック検出時間が短くなる。
As described above, by using the VNUTE signal, switching of the response range of the phase detection circuit 3 becomes faster, and the lock detection time becomes shorter.

【0028】なお、この実施例を電界が常時変化する自
動車等の車両に搭載するテレビ受信機に適用すること
で、安定した受信状態を得ることが可能である。
By applying this embodiment to a television receiver mounted on a vehicle such as an automobile whose electric field constantly changes, a stable reception state can be obtained.

【0029】[0029]

【発明の効果】本発明によれば、ロック検出信号の他
に、このロック検出信号よりも速いタイミングで出力さ
れるコントロール信号(実施例ではVMUTE信号)を
用いて位相検波回路の応答範囲を可変するようにしたの
で、位相検出回路の応答範囲の切り換えが速くなり、ロ
ック検出時間が短くなる。この結果、チャンネルチュー
ニング時または弱電界等の無信号時から映像検波を開始
するまでの時間が短縮される。
According to the present invention, in addition to the lock detection signal, a control signal (VMUTE signal in the embodiment) output at a timing faster than the lock detection signal is used to vary the response range of the phase detection circuit. By doing so, the switching of the response range of the phase detection circuit becomes faster, and the lock detection time becomes shorter. As a result, the time from the time of channel tuning or when there is no signal such as a weak electric field to the start of video detection is shortened.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る自動位相制御回路を適用したスプ
リットキャリア方式のテレビ受信機のPLL同期検波回
路を示すブロック図である。
FIG. 1 is a block diagram showing a PLL synchronous detection circuit of a split carrier type television receiver to which an automatic phase control circuit according to the present invention is applied.

【図2】同実施例における各種信号のタイムチャートで
ある。
FIG. 2 is a time chart of various signals in the embodiment.

【図3】従来の自動位相制御回路を適用したスプリット
キャリア方式のテレビ受信機のPLL同期検波回路を示
すブロック図である。
FIG. 3 is a block diagram showing a PLL synchronous detection circuit of a split carrier type television receiver to which a conventional automatic phase control circuit is applied.

【符号の説明】[Explanation of symbols]

3 位相検波回路 5 VCO(電圧制御発振回路) 8,23 コンデンサ 10 (+)45゜位相器 11 (−)45゜位相器 14A ロック検出回路 20、21、22 抵抗 24、25 ダイオード 26 トランジスタ 30 自動位相制御フィルタ 3 Phase Detection Circuit 5 VCO (Voltage Controlled Oscillation Circuit) 8,23 Capacitor 10 (+) 45 ° Phaser 11 (-) 45 ° Phaser 14A Lock Detection Circuit 20, 21, 22 Resistor 24, 25 Diode 26 Transistor 30 Automatic Phase control filter

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 電圧制御発振回路と、 入力信号と前記電圧制御発振回路にて発振された信号と
の位相差を検出する位相検波回路と、 前記位相検波回路により検出された位相差を前記電圧制
御発振回路の入力電圧とする低域通過フィルタと、 前記入力信号と前記電圧制御発振回路にて発振された信
号との位相のロック状態を検出し、ロック検出信号を出
力するロック検出回路と、 前記位相検波回路の応答範囲を前記ロック検出回路から
出力されたロック検出信号あるいは外部から入力された
コントロール信号に基づいて可変する自動位相制御フィ
ルタと、 を備えたことを特徴とする自動位相制御回路。
1. A voltage control oscillation circuit, a phase detection circuit for detecting a phase difference between an input signal and a signal oscillated by the voltage control oscillation circuit, and a phase difference detected by the phase detection circuit for the voltage. A low-pass filter that is an input voltage of the control oscillation circuit, a lock detection circuit that detects a lock state of a phase between the input signal and a signal oscillated by the voltage control oscillation circuit, and outputs a lock detection signal, An automatic phase control circuit, comprising: an automatic phase control filter that changes a response range of the phase detection circuit based on a lock detection signal output from the lock detection circuit or a control signal input from the outside. .
JP36015092A 1992-12-29 1992-12-29 Automatic phase control circuit Pending JPH06205318A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36015092A JPH06205318A (en) 1992-12-29 1992-12-29 Automatic phase control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36015092A JPH06205318A (en) 1992-12-29 1992-12-29 Automatic phase control circuit

Publications (1)

Publication Number Publication Date
JPH06205318A true JPH06205318A (en) 1994-07-22

Family

ID=18468125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36015092A Pending JPH06205318A (en) 1992-12-29 1992-12-29 Automatic phase control circuit

Country Status (1)

Country Link
JP (1) JPH06205318A (en)

Similar Documents

Publication Publication Date Title
KR920010383B1 (en) Homodyne tv receiver
US6211925B1 (en) Video intermediate-frequency signal processing device capable of receiving FM broadcasts
US3939424A (en) Radio receiver with a phase locked loop for a demodulator
JPH02188007A (en) Direct mixing synchronous am receiver
JPH01300772A (en) Video intermediate frequency signal processing circuit
JP2710990B2 (en) Video intermediate frequency signal processing circuit
JPH06205318A (en) Automatic phase control circuit
JPH0132432Y2 (en)
JP2514940B2 (en) Video intermediate frequency signal processing circuit
JP3357436B2 (en) Video intermediate frequency processing device
US20050058296A1 (en) Radio receiver
JP3332094B2 (en) Receiver
JPH05137079A (en) Automatic channel matching system and its method
JPS6322739B2 (en)
JPH0424663Y2 (en)
JPH0112439Y2 (en)
JP2572471Y2 (en) FM stereo receiver
JPH10233708A (en) High frequency reception circuit
JP2000091932A (en) Pulse noise canceller
JPH10335987A (en) Carrier signal selection receiver
JPS63299505A (en) Receiver
JPH08172371A (en) Fm receiver
JPS6243377B2 (en)
JPH06260954A (en) Television signal receiver
JPH0856173A (en) Automatic gain control circuit for television receiver