JPH0620062A - Graphic plotting device - Google Patents

Graphic plotting device

Info

Publication number
JPH0620062A
JPH0620062A JP17634492A JP17634492A JPH0620062A JP H0620062 A JPH0620062 A JP H0620062A JP 17634492 A JP17634492 A JP 17634492A JP 17634492 A JP17634492 A JP 17634492A JP H0620062 A JPH0620062 A JP H0620062A
Authority
JP
Japan
Prior art keywords
flag
coordinate
graphic
closed curve
end point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP17634492A
Other languages
Japanese (ja)
Inventor
Hiroshi Katayama
博史 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17634492A priority Critical patent/JPH0620062A/en
Publication of JPH0620062A publication Critical patent/JPH0620062A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate a need to plot each graphic element in the order like drawing with one stoke by subjecting each of plural graphic elements constituting a closed curve to start point processing and end point processing. CONSTITUTION:A processor 1 sends definition data of graphics constituting the closed curve to a coordinate generating circuit 4 by the program stored in a main memory 2 and instructs the start of plotting. The coordinate generating circuit 4 receives this graphic definition data to calculate the coordinate displacement in accordance with the definition and outputs plotting coordinates P, coordinate displacement information PD, a start point signal STP, and an end point signal EDP. A flag generating circuit 5 receives coordinate displacement information PD, the start point signal STP, and the end point signal EDP from the coordinate generating circuit 4 and generates a flag value FV in accordance with these inputs and an internally provided flag definition table 54. The flag definition table 54 is retrieved by two values of an incoming direction ID and an outgoing direction OD.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は図形描画装置に関し、特
にコンピュータ・ディスプレイやプリンタに閉曲線の内
部を塗りつぶした図形を描画する図形描画装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a graphic drawing apparatus, and more particularly to a graphic drawing apparatus for drawing a graphic in which the inside of a closed curve is filled on a computer display or a printer.

【0002】[0002]

【従来の技術】従来から、図形描画装置において、ビッ
トマップ・メモリ上に閉曲線を設定し、その内部領域を
塗りつぶす処理が行われてきた。その方法の一つとし
て、エッジフラグ・アルゴリズムと呼ばれる閉曲線内塗
りつぶし方法がある。この方法は他の閉曲線内塗りつぶ
し方法に比べて比較的ハードウエア化が簡単で高速処理
が可能であるために、このアルゴリズムを用いた閉曲線
内塗りつぶし処理用のLSIも存在する。
2. Description of the Related Art Conventionally, in a graphic drawing apparatus, a process of setting a closed curve on a bitmap memory and filling its internal area has been performed. As one of the methods, there is a closed curve filling method called an edge flag algorithm. Since this method is relatively easy to implement in hardware and can perform high-speed processing as compared with other closed curve filling methods, there is an LSI for closed curve filling processing using this algorithm.

【0003】エッジフラグ・アルゴリズムでは、処理の
過程で作業用メモリを用いる必要がある。このとき、作
業用メモリにはフレームバッファメモリと同様な2次元
座標が想定される。そこで、ある描画座標に対応する作
業用メモリ上の記憶素子は、フレームバッファメモリ上
の記憶素子と同様に画素と呼ぶことにする。
The edge flag algorithm requires the use of a working memory in the course of processing. At this time, the working memory is assumed to have the same two-dimensional coordinates as the frame buffer memory. Therefore, the storage element on the working memory corresponding to a certain drawing coordinate is called a pixel, like the storage element on the frame buffer memory.

【0004】ところで、塗りつぶしを行うために閉曲線
の内部について定義を以下のように行う。「閉曲線を定
義する限りなく細い線を考えたとき、画素の中点が閉曲
線の内部にあり境界になければ、内部である。中点が境
界上にあり、閉曲線の内部が直く右側(xの増加方向)
にある画素、および中心が水平エッジに沿っていて閉曲
線の内部が真下(yの増加方向)にある画素も内部であ
る。」エッジフラグ・アルゴリズムによる閉曲線内塗り
つぶし方法を図9を用いて説明する。
By the way, the definition of the inside of the closed curve is performed as follows for filling. "When we consider an infinitely thin line that defines a closed curve, it is inside if the midpoint of the pixel is inside the closed curve and not at the boundary. The midpoint is on the boundary and the inside of the closed curve is immediately to the right (x Increasing direction)
Pixels at, and pixels whose center is along a horizontal edge and the inside of the closed curve is directly below (in the direction of increasing y) are also inside. The method of filling the inside of the closed curve by the edge flag algorithm will be described with reference to FIG.

【0005】(1)まず、閉曲線を構成する複数の線分
や曲線等の図形要素の描画座標を順次DDA(ディジタ
ル微分解析器)等を用いて1点ずつ発生させる。図9で
は閉曲線は4つの線分で構成され、描画座標は、P0,
P1,…,P19,P20という順序で発生される。
(1) First, drawing coordinates of graphic elements such as a plurality of line segments and curves forming a closed curve are sequentially generated one by one using a DDA (digital differential analyzer) or the like. In FIG. 9, the closed curve is composed of four line segments, and the drawing coordinates are P0,
It is generated in the order of P1, ..., P19, P20.

【0006】(2)次に、1つの描画座標に対してその
前後の座標との位置関係を基にフラグ値を決める。例え
ば、P1はP0とP2とに連結しているが、このような
接続関係によりそれぞれの描画座標についてフラグ値を
定める。
(2) Next, a flag value is determined based on the positional relationship between one drawing coordinate and the coordinates before and after the drawing coordinate. For example, P1 is connected to P0 and P2, and the flag value is determined for each drawing coordinate by such a connection relationship.

【0007】(3)次に、作業用メモリ上の描画座標に
対応する画素に、フラグ値を基にした操作を行う。具体
的には、元の画素の値にフラグ値を加算し、その結果を
新しい画素の値とする。
(3) Next, the pixel corresponding to the drawing coordinate on the working memory is operated based on the flag value. Specifically, the flag value is added to the original pixel value, and the result is used as the new pixel value.

【0008】(4)次に、閉曲線を構成する全ての図形
要素(4つの線分)に対応する描画座標について、フラ
グ値による操作が終わるまで(1)〜(3)を繰り返
す。
(4) Next, with respect to the drawing coordinates corresponding to all the graphic elements (four line segments) that form the closed curve, (1) to (3) are repeated until the operation by the flag value is completed.

【0009】図9(A)は(4)までの処理後の作業用
メモリの状態を示す。丸(○)の画素が描画座標として
発生された画素で、丸内の値がフラグ値によって操作さ
れた後の画素の値である。
FIG. 9A shows the state of the working memory after the processes up to (4). The circle (∘) pixel is the pixel generated as the drawing coordinate, and the value in the circle is the pixel value after being manipulated by the flag value.

【0010】(5)次に、作業用メモリをスキャンし、
そこに書き込まれた各画素の値を元に塗りつぶし領域を
決定する(スキャン処理)。各画素が塗りつぶされるか
非かは、巻数(注目画素およびその左側にある全ての画
素の値を加算した値)によって決定され、奇遇規則に場
合は巻数が奇数の画素を、非0巻数規則の場合は巻数が
0でない画素を塗りつぶし画素と判断する。
(5) Next, the working memory is scanned,
The filled area is determined based on the value of each pixel written therein (scan processing). Whether each pixel is filled or not is determined by the number of turns (a value obtained by adding the values of the pixel of interest and all the pixels on the left side of the pixel of interest). In this case, a pixel whose number of turns is not 0 is determined to be a filled pixel.

【0011】(6)次に、(5)で得た作業用メモリ上
での塗りつぶし画素に対応するフレームバッファメモリ
上の画素に、塗りつぶしデータを与える。図9(B)
は、フレームバッファメモリにより描画された塗りつぶ
しデータ結果である。X丸印が塗りつぶされた画素であ
り、単なる印(○)は描画座標として発生されたが塗り
つぶされなかった画素を示す。
(6) Next, fill data is given to the pixel in the frame buffer memory corresponding to the fill pixel in the working memory obtained in (5). FIG. 9 (B)
Is the fill data result drawn by the frame buffer memory. The X circles are filled pixels, and the simple mark (∘) indicates pixels that were generated as drawing coordinates but were not filled.

【0012】しかし、実際にこのアルゴリズムを実現す
るためにはいくつかの問題点がある。その一つは、閉曲
線の定義開始点と定義終了点の扱いである。閉曲線の定
義開始点では、(2)で必要とされる一つの前の描画座
標が存在しない。同様に、定義終了点では一つ後の描画
座標が存在しない。そのため、定義開始点と定義終了点
でフラグ値を決定することができない。そこで、従来技
術では定義開始点P0と定義終了点P20を同一座標で
なければならないとし、始点P0に対する(2)の処理
ではフラグ値を決定せず、P0からP1への接続方向の
みを記憶しておく。そして、終点P20まで処理を終え
た後、さらに終点からの接続方向として先に記憶したP
0からP0への接続方向を与えて終点でのフラグ値を決
定し、処理を完結する。
However, there are some problems in actually implementing this algorithm. One of them is the treatment of the definition start point and the definition end point of the closed curve. At the definition start point of the closed curve, there is no previous drawing coordinate required in (2). Similarly, at the definition end point, there is no drawing coordinate after one. Therefore, the flag value cannot be determined at the definition start point and the definition end point. Therefore, in the prior art, it is assumed that the definition start point P0 and the definition end point P20 must have the same coordinates, the flag value is not determined in the process (2) for the start point P0, and only the connection direction from P0 to P1 is stored. Keep it. Then, after the processing is completed up to the end point P20, the P stored previously as the connection direction from the end point is further stored.
The connection direction from 0 to P0 is given, the flag value at the end point is determined, and the processing is completed.

【0013】また、閉曲線が複数の線分や曲線などの図
形要素から構成されていた場合、前述の問題点と同様の
制約から、描画座標の発生は閉曲線の定義開始点(=最
初の図形要素の始点)から定義終了点(=最後の図形要
素の終点)まで一筆書き的に連続して行い、図形要素同
士の接続点においても他の描画座標と同様に、注目画素
とその前後の画素の位置関係によってフラグ値を求め
る。そのために、図形要素の接続点で特別なフラグ値を
使用する必要のあるハーフスキャンライン手法を用いる
ことができない。
When the closed curve is composed of graphic elements such as a plurality of line segments and curves, the drawing coordinates are generated at the definition start point of the closed curve (= the first graphic element) due to the same restrictions as the above-mentioned problems. From the start point) to the definition end point (= the end point of the last graphic element) in a single stroke, and at the connection point between graphic elements as well as other drawing coordinates, The flag value is calculated based on the positional relationship. Therefore, the half scan line method, which requires the use of special flag values at the connection points of graphic elements, cannot be used.

【0014】ここでハーフスキャンライン手法とは、各
図形要素の描画座標を発生させるために座標発生回路へ
与えるパラメータを計算する次点で、パラメータの値を
補正し、この補正されたパラメータによる描画座標を用
いてフラグ生成を行うという方法で、前述した閉領域の
内部に関する定義にしたがった塗りつぶし結果が得られ
るという効果がある。このとき、図形要素の始点と終点
では、図形要素の進行方向に従って定められるフラグ値
を使用する必要がある。
Here, the half scan line method is the next point at which the parameter given to the coordinate generation circuit for generating the drawing coordinates of each figure element is calculated, and the value of the parameter is corrected, and the drawing is performed by this corrected parameter. The method of generating the flag by using the coordinates has an effect of obtaining the filling result according to the definition regarding the inside of the closed region. At this time, at the start point and the end point of the graphic element, it is necessary to use a flag value determined according to the traveling direction of the graphic element.

【0015】ハーフスキャンライン手法が使えない場合
は、描画座標は与えられた図形要素の真の軌跡の両側に
分布し、塗りつぶし結果において、定義された閉領域の
外にある画素をも塗りつぶし画素としてしまう。図9
(B)でのP11,P13,P17,P19が閉領域外
にあり塗りつぶされた画素である。
When the half scan line method cannot be used, the drawing coordinates are distributed on both sides of the true locus of the given graphic element, and the pixels outside the defined closed area in the filled result are also set as the filled pixels. I will end up. Figure 9
P11, P13, P17, and P19 in (B) are pixels that are outside the closed region and are filled.

【0016】この問題に対しては、塗りつぶし領域の定
義を先に示した閉領域内部の定義とは異なる定義を用い
ることで対処している。そこでは、塗りつぶし領域は、
「閉曲線の内部、および境界線上(として発生された画
素)」として定義される。この定義を実行するために
は、作業用メモリとして、フラグ値を格納する第1の作
業用メモリのほかに、これら画素が閉曲線上として発生
された画素であることを示すための第2の作業用メモリ
を使用する。第1の作業用メモリに対してフラグ値によ
る操作を行うとき、同時に第2の作業用メモリに対して
もこれら座標が閉曲線の境界上であることを示すため
に、画素をセットする。第1の作業用メモリを用いて塗
りつぶし画素に含める操作を行う。図9(B)で言え
ば、単なる丸印(○)の画素も塗りつぶし画素と判定す
るようにする。
This problem is dealt with by using the definition of the filled area different from the definition of the inside of the closed area described above. Where the filled area is
It is defined as "inside the closed curve and on (the pixel generated as)." In order to carry out this definition, in addition to the first working memory for storing the flag value as the working memory, the second working for indicating that these pixels are pixels generated on the closed curve. Use memory. When performing the operation with the flag value for the first working memory, at the same time, for the second working memory, pixels are set to indicate that these coordinates are on the boundary of the closed curve. An operation of including the pixel in the filled pixel is performed using the first working memory. In the case of FIG. 9B, a pixel with a simple circle (◯) is also determined to be a filled pixel.

【0017】[0017]

【発明が解決しようとする課題】上記の説明のように従
来の図形描画装置は、エッジフラグ・アルゴリズムによ
る描画では、閉曲線の定義からフラグ値を決定する際
に、描画座標が連続している必要があった。従って、閉
曲線が複数の図形要素によって定義される場合に、それ
ぞれの図形要素の終点と始点が接続され、一筆書き的に
連続して描画されることが要求される。また、フラグ値
を注目画素とその前後の画素の位置関係のみから求めむ
ために、ハーフスキャンライン手法が使用できず、閉曲
線内の領域の真の境界より外側の画素をも塗りつぶし画
素としてしまう。そのため、境界線を共有する互いに排
他的な複数の閉曲線による領域があったとき、その共有
される境界線上の画素が複数の閉領域に同時に属すると
判定され、多重に塗りつぶされることがある。さらに、
従来の方法では、本来必要な第1の作業用メモリの他に
追加作業のための第2の作業用メモリが必要である。こ
れは、メモリ容量の増加によるコストの増大要因になる
とともに、メモリアクセスの回数が増大し、描画速度の
低下要因ともなる。
As described above, in the conventional graphic drawing apparatus, in the drawing by the edge flag algorithm, the drawing coordinates must be continuous when the flag value is determined from the definition of the closed curve. was there. Therefore, when the closed curve is defined by a plurality of graphic elements, it is required that the end points and the start points of the respective graphic elements are connected and drawn continuously in a single stroke. Further, since the flag value is obtained only from the positional relationship between the pixel of interest and the pixels before and after it, the half scan line method cannot be used, and pixels outside the true boundary of the area within the closed curve are also filled pixels. Therefore, when there are mutually exclusive closed curves that share a boundary line, pixels on the shared boundary line are determined to belong to a plurality of closed areas at the same time, and may be filled in multiple times. further,
The conventional method requires the second working memory for additional work in addition to the originally required first working memory. This causes the cost to increase due to the increase in the memory capacity, increases the number of memory accesses, and causes the drawing speed to decrease.

【0018】[0018]

【課題を解決するための手段】本発明の図形描画装置
は、閉曲線を形成する各図形要素ごとに、これら図形要
素の描画座標情報,座標変位情報、これら図形要素の始
点を示す始点信号、終点を示す終点信号を発生する座標
発生回路と、進行方向情報及び進入方向情報を基に各描
画座標に対するフラグ値を規定するフラグ定義テーブル
を備え前記始点信号がインアクティブレベルのときは前
記座標変位情報による進行方向情報、アクティブレベル
のときは終了方向情報による進行方向情報、前記終点信
号がインアクティブレベルのときは前記座標変位情報に
よる進入方向情報、アクティブレベルのときは開始方向
情報による進入方向情報によって前記フラグ値を発生す
るフラグ生成回路と、前記閉曲線の各図形要素の描画座
標と対応するアドレスにそれぞれ画素値を記憶するため
の作業用メモリと、この作業用メモリの前記各描画座標
と対応するアドレスに前記フラグ値に従って定められた
画素値を記憶させるメモリ制御回路と、前記作業用メモ
リから前記各描画座標の画素値を読出し前記閉曲線に対
する塗りつぶしデータを生成するプロセッサとを有して
いる。
The graphic drawing apparatus of the present invention is, for each graphic element forming a closed curve, drawing coordinate information, coordinate displacement information of these graphic elements, a starting point signal indicating the starting point of these graphic elements, and an end point. And a coordinate definition circuit that generates an end point signal that indicates a coordinate value, and a flag definition table that defines a flag value for each drawing coordinate based on the traveling direction information and the approach direction information, and the coordinate displacement information when the starting point signal is an inactive level. According to the approach direction information based on the coordinate displacement information when the end point signal is the inactive level, and based on the approach direction information based on the start direction information when the active level is active level. A flag generation circuit for generating the flag value and an address corresponding to the drawing coordinates of each graphic element of the closed curve. A working memory for storing pixel values, a memory control circuit for storing a pixel value determined according to the flag value at an address corresponding to each drawing coordinate of the working memory, and the working memory And a processor that reads out pixel values at each of the drawing coordinates and generates fill data for the closed curve.

【0019】また、フラグ生成回路に、ペンディング要
求,ペンディング除去,ペンディング解除の指示を含む
アクセス制御信号を発生する機能を付加し、メモリ制御
回路に、前記アクセス制御信号による作業用メモリに対
する描画データの書込み留保、書込み留保の解除、留保
された描画データの取消しを指示する機能を付加して構
成される。
Further, a function for generating an access control signal including a pending request, a pending removal, and a pending cancellation instruction is added to the flag generation circuit, and the memory control circuit receives the drawing data for the working memory by the access control signal. It is configured by adding a function of instructing write reservation, cancellation of write reservation, and cancellation of reserved drawing data.

【0020】[0020]

【実施例】次に本発明の実施例について図面を参照して
説明する。
Embodiments of the present invention will now be described with reference to the drawings.

【0021】図1(A),(B)はそれぞれ本発明の第
1の実施例のブロック図及びこの実施例のフラグ生成回
路の具体例を示す内部ブロック図である。
FIGS. 1A and 1B are a block diagram of a first embodiment of the present invention and an internal block diagram showing a concrete example of a flag generation circuit of this embodiment, respectively.

【0022】この実施例は、図形定義データを受け取り
閉曲線を形成する各図形要素ごとに、これら図形要素の
描画座標情報P,座標変位情報PD、これら図形要素の
始点を示す始点信号STP、終点を示す終点信号EDP
を発生する座標発生回路4と、セレクタ51,52ラッ
チ回路53、並びに進行方向情報OD及び進入方向情報
IDを基に各描画座標Pに対するフラグ値FVを規定す
るフラグ定義テーブル54を備え始点信号STPがイン
アクティブレベルのときは座標変位情報PDによる進行
方向情報OD、アクティブレベルのときは終了方向情報
EDDによる進行方向情報OD、終点信号EDPがイン
アクティブレベルのときは座標変位情報PDによる進入
方向情報ID、アクティブレベルのときは開始方向情報
STDによる進入方向情報IDによってフラグ値FVを
発生するフラグ生成回路5と、閉曲線の各図形要素の描
画座標Pと対応するアドレスにそれぞれ画素値を記憶す
るための作業用メモリ7と、この作業用メモリ7の各描
画座標Pと対応するアドレスにフラグ値FVに従って定
められた画素値を記憶させるメモリ制御回路6と、プロ
グラムに従って座標発生回路4に図形定義データを供給
し、作業用メモリから各描画座標の画素値を読出し閉曲
線に対する塗りつぶしデータを生成するプロセッサ1
と、塗りつぶしデータを記憶するフレームバッファメモ
リ3と、図形描画用のプログラムやデータを記憶するメ
インメモリ2とを有する構成となっている。なお、フラ
グ定義テーブル54は、一例として図2(A),(B)
に示すような内容となっている。
In this embodiment, drawing coordinate information P, coordinate displacement information PD of these graphic elements, a start point signal STP indicating the start point of these graphic elements, and an end point are set for each graphic element which receives the graphic definition data and forms a closed curve. End point signal EDP shown
The start point signal STP is provided with a coordinate generation circuit 4 for generating the following, selectors 51 and 52 latch circuits 53, and a flag definition table 54 that defines a flag value FV for each drawing coordinate P based on the traveling direction information OD and the approach direction information ID. Is the inactive level, the traveling direction information OD based on the coordinate displacement information PD, the active level is the traveling direction information OD based on the ending direction information EDD, and the end point signal EDP is the inactive level, the traveling direction information is based on the coordinate displacement information PD. In order to store the pixel value in the flag generation circuit 5 that generates the flag value FV according to the approach direction information ID based on the start direction information STD when the ID is the active level and the address corresponding to the drawing coordinate P of each graphic element of the closed curve. Of the work memory 7 and the drawing coordinates P of the work memory 7 The memory control circuit 6 for storing the pixel value determined according to the flag value FV at the address and the graphic definition data according to the program are supplied to the coordinate generation circuit 4, and the pixel value of each drawing coordinate is read from the working memory to fill the closed curve. Processor 1 for generating
And a frame buffer memory 3 for storing fill data and a main memory 2 for storing a program and data for drawing graphics. The flag definition table 54 is, for example, as shown in FIGS.
The contents are as shown in.

【0023】次にこの実施例の動作について説明する。
図3はこの実施例の動作を説明するためのプロセッサ1
及び座標発生回路4の処理を示す流れ図である。
Next, the operation of this embodiment will be described.
FIG. 3 is a processor 1 for explaining the operation of this embodiment.
9 is a flowchart showing the processing of the coordinate generation circuit 4.

【0024】最初に、プロセッサ1はメインメモリ2に
格納されたプログラムによって、閉曲線を構成する図形
の定義データを座標発生回路4へ送出し、描画開始を指
示する。座標発生回路4は、この図形定義データを受け
取るとその定義にしたがって座標変位を計算し(ステッ
プS11)、描画座標P,座標変位情報PD,始点信号
STP及び終点信号EDPを出力する(S12)。ここ
で座標変位情報PDは、ある時点で出力中の描画座標P
に対する、その次の描画座標を変位を示す情報である。
図4を例にすると、描画座標がP1の時、その次の座標
はP2であり、座標変位は(dx=+1,dy=+1)
となる。これを図2(A)に示す方向定義のコードによ
ってエンコードし、座標変位情報=3とする。また、始
点信号STPと終点信号EDPは、図形を描画する場合
に最初の描画点と最後の描画点の場合にそれぞれ“1”
となる信号である。図4では描画座標がP0の時に始点
信号STPが“1”となり、P16の時に終点信号ED
Pが“1”となる。それらの信号は、フラグ生成回路5
へと入力される。各信号の出力後、描画座標Pには座標
変位PD分が加えられ、次に描画座標のためのデータと
なる(S13)。
First, the processor 1 sends the definition data of the figure forming the closed curve to the coordinate generation circuit 4 by the program stored in the main memory 2 to instruct the drawing start. When the coordinate generation circuit 4 receives the graphic definition data, it calculates the coordinate displacement according to the definition (step S11) and outputs the drawing coordinate P, the coordinate displacement information PD, the start point signal STP and the end point signal EDP (S12). Here, the coordinate displacement information PD is the drawing coordinate P being output at a certain time.
Is information indicating the displacement of the next drawing coordinate.
In the example of FIG. 4, when the drawing coordinate is P1, the next coordinate is P2, and the coordinate displacement is (dx = + 1, dy = + 1).
Becomes This is encoded by the code of the direction definition shown in FIG. 2 (A), and the coordinate displacement information = 3. The start point signal STP and the end point signal EDP are "1" for the first drawing point and the last drawing point when drawing a figure, respectively.
Is the signal. In FIG. 4, the start point signal STP becomes “1” when the drawing coordinate is P0, and the end point signal ED when P16.
P becomes "1". These signals are supplied to the flag generation circuit 5
Is input to. After the output of each signal, the coordinate displacement PD is added to the drawing coordinate P, and the data becomes the drawing coordinate data (S13).

【0025】フラグ生成回路5は、座標発生回路4から
座標変位情報PDと始点信号STP,終点信号EDPを
受け取り、それらの入力と内部に有するフラグ定義テー
プル54に従って、フラグ値FVを発生する。ここで、
フラグ定義デーブル54は進入方向IDと進行方向OD
の2つの値によって検索されるテーブルである。
The flag generation circuit 5 receives the coordinate displacement information PD, the start point signal STP, and the end point signal EDP from the coordinate generation circuit 4, and generates a flag value FV according to the inputs of them and the flag definition table 54 contained therein. here,
The flag definition table 54 has an approach direction ID and a traveling direction OD.
It is a table searched by two values of.

【0026】基本的に、進行方向ODはその時点で入力
されている座標変位情報PDであり、進入方向IDは1
回前の座標変位情報PDである。しかし、始点の描画時
には進入方向IDが定義されず、終点の描画時には進行
方向ODが定義できない。そこで、始点信号STPと終
点信号EDPとを用いてセレクタ51,52の入力を切
り換え、始点,終点描画時にはあらかじめ定義されてい
る開始方向STD,終了方向EDDを選択することで未
定義状態を生じないようにする。開始方向STD,終了
方向EDDとして図4の場合、それぞれ“4”の方向,
“0”の方向とする。
Basically, the traveling direction OD is the coordinate displacement information PD input at that time, and the approaching direction ID is 1.
It is the coordinate displacement information PD before the rotation. However, the approach direction ID is not defined when drawing the start point, and the traveling direction OD cannot be defined when drawing the end point. Therefore, by switching the inputs of the selectors 51 and 52 using the start point signal STP and the end point signal EDP, and selecting the start direction STD and end direction EDD which are defined in advance at the time of drawing the start point and the end point, an undefined state does not occur. To do so. In the case of FIG. 4 as the start direction STD and the end direction EDD, the direction of “4”,
The direction is “0”.

【0027】メモリ制御回路6は、座標発生回路4から
の描画座標Pとフラグ発生回路5からのフラグ値FVを
受け取り、作業用メモリ7上の座標Pと対応するアトレ
スにフラグ値FVに従った操作を行う。フラグ値として
は“+1”,“−1”,“0”の3種類があり、メモリ
制御回路6は画素の値にフラグ値を加算して、その結果
を新しい画素値とする。
The memory control circuit 6 receives the drawing coordinate P from the coordinate generating circuit 4 and the flag value FV from the flag generating circuit 5, and follows the flag value FV in an address corresponding to the coordinate P on the working memory 7. Do the operation. There are three types of flag values, "+1", "-1", and "0", and the memory control circuit 6 adds the flag value to the pixel value and sets the result as a new pixel value.

【0028】作業用メモリ7に対する図形の描画が全て
終了したら(S3)、プロセッサ1はスキャン処理(S
4)を開始する。これは、従来技術での処理と同じで、
上記の過程で生成された作業用メモリ7上の情報を読み
出し、その内容に従って塗りつぶすべき領域を決定し、
対応するフレームバッファメモリ3に塗りつぶしデータ
を書き込む。
When the drawing of all the figures on the working memory 7 is completed (S3), the processor 1 performs the scanning process (S).
4) Start. This is the same as the processing in the prior art,
The information on the working memory 7 generated in the above process is read out, and the area to be filled is determined according to the contents,
The fill data is written in the corresponding frame buffer memory 3.

【0029】この実施例では、各図形の描画開始点と終
了点のフラグ値を、これらの点の描画座標発生時に決定
することができ、従って従来技術のように閉曲線が一筆
書き状になっている必要がない。例えば、図4(A)に
おける閉曲線がP0〜P4,P4〜P8,P8〜P1
2,P12〜P16の4つの図形要素から構成されてい
たとすると、それぞれの図形要素の間に描画の順序関係
は必要ない。そしてP4について見ると、P0〜P4の
図形においては終点となるので、進入方向=3,進行方
向=終了方向=4で、フラグ値は−1+0=−1とな
る。この最終的なフラグ値はP3−P4−P5と連続し
て描画される場合に求められるフラグ値と等しい値であ
り、このことは他の描画座標についても同様にいうこと
ができる。必要なことは、最終的に各図形要素の終点と
始点が連続して一筆書き状に配置され、閉じた図形にな
るということのみである。
In this embodiment, the flag values of the drawing start point and the drawing end point of each figure can be determined when the drawing coordinates of these points are generated, so that the closed curve becomes a single stroke like the prior art. You don't have to be. For example, the closed curves in FIG. 4A have P0 to P4, P4 to P8, and P8 to P1.
If it is composed of four graphic elements 2, P12 to P16, there is no need for a drawing order relationship between the respective graphic elements. Looking at P4, since it is the end point in the figures P0 to P4, the approach direction = 3, the advancing direction = the ending direction = 4, and the flag value is -1 + 0 = -1. This final flag value is a value equal to the flag value obtained when drawing is performed continuously with P3-P4-P5, and the same can be said for other drawing coordinates. All that is required is that the end point and the start point of each graphic element are finally arranged in a single stroke and form a closed graphic.

【0030】図5(A),(B)はそれぞれ本発明の第
2の実施例のブロック図及びこの実施例のフラグ生成回
路の具体例を示す内部ブロック図である。
FIGS. 5A and 5B are a block diagram of the second embodiment of the present invention and an internal block diagram showing a concrete example of the flag generation circuit of this embodiment.

【0031】この実施例が図1に示された第1の実施例
と相違する点は、フラグ生成回路5aからメモリ制御回
路6aへのアクセス制御信号ACが新設された点と、フ
ラグ定義テーブル54aへの第3の入力として進入方向
IDから生成する上下フラグUDを用いる点である。こ
れに伴い、フラグ定義テーブル54aの内容は図6に示
すとおりとなっている。
This embodiment is different from the first embodiment shown in FIG. 1 in that an access control signal AC from the flag generation circuit 5a to the memory control circuit 6a is newly provided and the flag definition table 54a. Is to use the up / down flag UD generated from the approach direction ID as the third input to the. Accordingly, the contents of the flag definition table 54a are as shown in FIG.

【0032】次にこの実施例の動作について説明する。
図7はこの実施例の動作を説明するための座標発生回路
及びメモリ制御回路の処理を示す流れ図である。プロセ
ッサ1及び座標発生回路4の動作は、第1の実施例と同
様である。
Next, the operation of this embodiment will be described.
FIG. 7 is a flow chart showing the processing of the coordinate generation circuit and the memory control circuit for explaining the operation of this embodiment. The operations of the processor 1 and the coordinate generation circuit 4 are the same as in the first embodiment.

【0033】フラグ生成回路5aでは、進入方向IDと
進行方向AD、及び上下フラグUDを用いてフラグ定義
テーブル54aを参照して、フラグ値FVとアクセス制
御信号ACとを得る。ここで上下フラグUDは、進入方
向IDが水平方向(“2”,“6”方向)の時に、それ
以前の垂直の移動方向を保持するフラグで、“0”のと
き上向き(“7”,“0”,“1”方向)であったこと
を示し、“1”のとき下向き(“3”,“4”,“5”
方向)であったことを示す。
The flag generation circuit 5a obtains the flag value FV and the access control signal AC by referring to the flag definition table 54a using the approach direction ID, the advancing direction AD, and the up / down flag UD. Here, the up / down flag UD is a flag that holds the vertical moving direction before that when the approach direction ID is in the horizontal direction (“2”, “6” direction), and when it is “0”, it is directed upward (“7”, "0", "1" direction), and when it is "1", downward ("3", "4", "5")
Direction).

【0034】アクセス制御信号ACは、メモリ制御回路
6aへの指示を示す信号で、指示の内容は“ペンディン
グ要求”,“ペディング除去”,“ペンディング解
除”,“ノーマル”の4種類である。メモリ制御回路6
aは、その内部に有するフラグpとアクセス制御信号A
Cとによって作業用メモリ7に対する描画を制御する。
アクセス制御信号ACが“ペンディング要求RQ”であ
った場合は、メモリ制御回路6aはその時てで入力され
ていた描画座標Pとフラグ値FVとをラッチし、描画は
行わない。そして、描画をベンディングにしたことを示
すフラグpをセットする(S25)。“ベンディング除
去RQ”によってラッチされている描画要求を抹消する
(S26)。“ペンディング解除RL”は、“ペンディ
ング要求RQ”によってラッチされている描画要求を実
行する。描画実行後、フラグpはリセットする(S2
8)。“ノーマルNO”では、フラグ値が“0”の時は
何も行わない。フラグ値が“0”以外の時は、要求され
る描画を実行し、フラグpをリセットする(S29)。
The access control signal AC is a signal indicating an instruction to the memory control circuit 6a, and the content of the instruction is four types of "pending request", "pedging removal", "pending release", and "normal". Memory control circuit 6
a is a flag p and an access control signal A contained therein.
Drawing with respect to the working memory 7 is controlled by C and.
When the access control signal AC is the "pending request RQ", the memory control circuit 6a latches the drawing coordinate P and the flag value FV which have been input at that time, and does not perform drawing. Then, a flag p indicating that the drawing has been bent is set (S25). The drawing request latched by the "bending removal RQ" is deleted (S26). The “pending release RL” executes the drawing request latched by the “pending request RQ”. After the drawing is executed, the flag p is reset (S2
8). In "normal NO", when the flag value is "0", nothing is done. When the flag value is other than "0", the required drawing is executed and the flag p is reset (S29).

【0035】作業用 メモリ7に対する描画が終了した
ら、プロセッサがスキャン処理を行う。ここで、図8を
用いてアクセス制御を具体的に説明する。図8(A)で
は、2つの線分が描かれている。まず、線分Q0−Q6
にていて見てみると、点Q0は始点なので進入方向=開
始方向=4であり、フラグ値“−1”,アクセス制御は
“ペンディング要求RQ”となる。そこで、メモリ制御
回路6aはQ0の描画座標と“−1”のフラグ値をラッ
チする。また、フラグ生成回路5aの上下フラグUDは
“1”となる。Q1,Q2ではフラグ値“0”,アクセ
ス制御は“ノーマルNO”となり、メモリ制御回路6a
は何もしない。水平移動なので、上下フラグUDも変化
しない。Q3ではフラグ値は“0”,アクセス制御は
“ペンディング除去RM”となり、それまでラッチして
いたQ0に対する描画要求は無効化される。以上のシー
ケンスの結果は、Q0でのフラグ値が“0”であること
と等価である。
After the drawing on the working memory 7 is completed, the processor performs the scanning process. Here, the access control will be specifically described with reference to FIG. In FIG. 8A, two line segments are drawn. First, the line segment Q0-Q6
Looking at it, since the point Q0 is the starting point, the approach direction = starting direction = 4, the flag value is “−1”, and the access control is “pending request RQ”. Therefore, the memory control circuit 6a latches the drawing coordinate of Q0 and the flag value of "-1". Further, the up / down flag UD of the flag generation circuit 5a becomes "1". In Q1 and Q2, the flag value is "0", the access control is "normal NO", and the memory control circuit 6a
Does nothing. Since it moves horizontally, the up / down flag UD also does not change. In Q3, the flag value is "0", the access control is "pending removal RM", and the drawing request for Q0 latched until then is invalidated. The result of the above sequence is equivalent to the flag value at Q0 being "0".

【0036】次に、線分R0−R6について見てみる
と、R0〜R2まではQ0〜Q2までと同様である。し
かし、R3ではフラグ値は“0”,アクセス制御は“ペ
ンディング解除RL”となり、それまでラッチされてい
たR0の描画要求を実行する。すなわち、R0でのフラ
グ値は“−1”となる。
Next, looking at the line segments R0-R6, R0 to R2 are the same as Q0 to Q2. However, in R3, the flag value is "0", the access control is "pending release RL", and the drawing request of R0 which has been latched until then is executed. That is, the flag value at R0 is "-1".

【0037】なお、ここでは塗りつぶし後の図形をより
正確に表現するために、ハーフスキャンラインの手法を
用いている。結果として得られる描画座標は図8に示す
ように、定義線分上あるいは線分の右側に発生される。
図8(A)の2つの線分をQ6とR0が同一描画座標と
なるように結合して、この2線分の間を塗りつぶすと、
図8(B)のようになる。前述した閉曲線による領域の
定義からは二重丸(◎)で示した頂点は塗りつぶし対象
とならず、本発明による方法でも塗りつぶし対象となっ
ていない。しかし、従来技術のようにフラグ値を前後描
画座標の座標変位からのみ求めると、この頂点も塗りつ
ぶし領域に含めることになってしまう。
The half scan line method is used here in order to more accurately represent the figure after painting. The resulting drawing coordinates are generated on the defined line segment or on the right side of the line segment, as shown in FIG.
When the two line segments in FIG. 8A are combined so that Q6 and R0 have the same drawing coordinates and the space between these two line segments is filled,
It becomes like FIG. 8 (B). From the definition of the region by the above-mentioned closed curve, the vertices indicated by double circles (⊚) are not subject to be filled, and the method according to the present invention is not subject to be filled. However, if the flag value is obtained only from the coordinate displacement of the front and rear drawing coordinates as in the prior art, this vertex will also be included in the filled area.

【0038】なおこれら実施例では、フラグ定義テーブ
ル54,54aの内容を図2,図6に示すような8方向
の方向コードを用いて構成している。しかし、図2,図
6から明らかなように、このテーブルへの入力は8方向
ではなく、4方向のコードで十分であり、テーブルを圧
縮することは簡単である。また、閉曲線の内部の定義に
おいて上下・左右を入れ換えた定義を考えることも可能
であるが、それらに対してはフラグ定義テーブルの値を
一部入れ換えることで容易に対応できる。
In these embodiments, the contents of the flag definition tables 54, 54a are constructed by using the direction codes of 8 directions as shown in FIGS. However, as is clear from FIGS. 2 and 6, it is easy to compress the table because the input to this table is not required to be in 8 directions but to be in 4 directions. Further, it is possible to consider a definition in which the upper and lower sides and the left and right sides are interchanged in the definition of the inside of the closed curve, but it is possible to easily cope with them by exchanging some values in the flag definition table.

【0039】[0039]

【発明の効果】以上説明したように本発明は、閉曲線を
構成する複数の図形要素のそれぞれに対して、おのおの
始点処理と終点処理を行うので、塗りつぶし描画の場
合、各図形要素を一筆書きのような順序で描画する必要
をなくすことができる効果がある。例えば角丸長方形の
ような図形の場合、直線部分を先端に描画し、そのあと
角丸の部分を描画するようなことができる。また、各図
形要素において始点と終点のフラグ値をその場で求める
ことと、アクセス制御を用いてフラグ値による描画を遅
らせることで、ハーフスキャンライン手法を実現するこ
とができ、これにより、閉曲線を構成する図形が線分で
ある場合にも、定義された領域に内部のみを正確に塗り
つぶすためのフラグ値を設定することができ、従って境
界線を共有する複数の領域が隣接している場合でも、画
素を多重に塗ろうとしたり、塗り残しをするようなこと
がなくなるという効果がある。
As described above, according to the present invention, the start point processing and the end point processing are performed for each of a plurality of graphic elements that form a closed curve. This has the effect of eliminating the need to draw in such an order. For example, in the case of a figure such as a rounded rectangle, it is possible to draw a straight line part at the tip and then draw a rounded part. In addition, the half scan line method can be realized by obtaining the flag values of the start point and the end point in each graphic element on the spot, and delaying the drawing by the flag value by using the access control. Even if the figure to be composed is a line segment, you can set a flag value to accurately fill only the inside of the defined area, so even if multiple areas that share the boundary line are adjacent There is an effect that it is not attempted to paint multiple pixels or to leave unpainted.

【0040】さらには、従来技術では作業用メモリを2
つ必要としたが、本発明では作業用メモリは1つでよ
い。塗りつぶし規則が奇遇規則である場合、作業用メモ
リ1ビット/画素である。従来技術では第2の作業用メ
モリも画素が境界上であるか否かを示すだけなので、1
ビット/画素が必要である。従って奇遇規則を用いる場
合、従来技術では合計で2ビット/画素が必要であり、
本発明では従来の半分のメモリ容量で塗りつぶし処理が
行えるという効果がある。なおかつ、メモリのアクセス
回数も少なくてすむので、より高速な処理を行うことが
できる効果もある。
Furthermore, in the prior art, the working memory is 2
However, the present invention requires only one working memory. If the fill rule is the odd-even rule, the working memory is 1 bit / pixel. In the prior art, the second working memory also only indicates whether or not the pixel is on the boundary.
Bits / pixel required. Therefore, in the case of using the odd rule, the conventional technology requires a total of 2 bits / pixel,
The present invention has an effect that the filling processing can be performed with half the memory capacity of the conventional one. In addition, since the number of times of accessing the memory can be reduced, there is an effect that higher speed processing can be performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例のブロック図及びそのフ
ラグ生成回路の具体例を示す内部ブロック図である。
FIG. 1 is a block diagram of a first embodiment of the present invention and an internal block diagram showing a specific example of a flag generation circuit thereof.

【図2】図1に示された実施例のフラグ定義テーブルの
内容を示す図である。
FIG. 2 is a diagram showing the contents of a flag definition table of the embodiment shown in FIG.

【図3】図1に示された実施例の動作を説明するための
処理の流れ図である。
FIG. 3 is a flowchart of processing for explaining the operation of the embodiment shown in FIG.

【図4】図1に示された実施例により描画された図形の
例を示す図である。
FIG. 4 is a diagram showing an example of a graphic drawn by the embodiment shown in FIG.

【図5】本発明の第2の実施例のブロック図及びそのフ
ラグ生成回路の具体例を示す内部ブロック図である。
FIG. 5 is a block diagram of a second embodiment of the present invention and an internal block diagram showing a specific example of a flag generation circuit thereof.

【図6】図5に示された実施例のフラグ定義テーブルの
内容を示す図である。
6 is a diagram showing the contents of a flag definition table of the embodiment shown in FIG.

【図7】図5に示された実施例の動作を説明するための
処理の流れ図である。
FIG. 7 is a flowchart of processing for explaining the operation of the embodiment shown in FIG.

【図8】図5に示された実施例により描画された図形の
例を示す図である。
FIG. 8 is a diagram showing an example of a graphic drawn by the embodiment shown in FIG.

【図9】従来の図形描画装置により描画された図形の例
を示す図である。
FIG. 9 is a diagram showing an example of a graphic drawn by a conventional graphic drawing apparatus.

【符号の説明】[Explanation of symbols]

1 プロセッサ 2 メインメモリ 3 フレームバッファメモリ 4 座標発生回路 5,5a フラグ生成回路 6,6a メモリ制御回路 7 作業用メモリ 51,52 セレクタ 53 ラッチ回路 54,54a フラグ定義テーブル 55 ゲート回路 1 processor 2 main memory 3 frame buffer memory 4 coordinate generation circuit 5, 5a flag generation circuit 6, 6a memory control circuit 7 working memory 51, 52 selector 53 latch circuit 54, 54a flag definition table 55 gate circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 閉曲線を形成する各図形要素ごとに、こ
れら図形要素の描画座標情報,座標変位情報、これら図
形要素の始点を示す始点信号、終点を示す終点信号を発
生する座標発生回路と、進行方向情報及び進入方向情報
を基に各描画座標に対するフラグ値を規定するフラグ定
義テーブルを備え前記始点信号がインアクティブレベル
のときは前記座標変位情報による進行方向情報、アクテ
ィブレベルのときは終了方向情報による進行方向情報、
前記終点信号がインアクティブレベルのときは前記座標
変位情報による進入方向情報、アクティブレベルのとき
は開始方向情報による進入方向情報によって前記フラグ
値を発生するフラグ生成回路と、前記閉曲線の各図形要
素の描画座標と対応するアドレスにそれぞれ画素値を記
憶するための作業用メモリと、この作業用メモリの前記
各描画座標と対応するアドレスに前記フラグ値に従って
定められた画素値を記憶させるメモリ制御回路と、前記
作業用メモリから前記各描画座標の画素値を読出し前記
閉曲線に対する塗りつぶしデータを生成するプロセッサ
とを有することを特徴とする図形描画装置。
1. A coordinate generation circuit for generating, for each graphic element forming a closed curve, drawing coordinate information and coordinate displacement information of these graphic elements, a start point signal indicating the start point of these graphic elements, and an end point signal indicating the end point thereof. A flag definition table that defines a flag value for each drawing coordinate based on the traveling direction information and the approaching direction information is provided. Direction information by information,
When the end point signal is an inactive level, the approach direction information based on the coordinate displacement information, and when the end level signal is an active level, a flag generation circuit that generates the flag value according to the approach direction information based on the start direction information, and each graphic element of the closed curve. A working memory for storing a pixel value at an address corresponding to a drawing coordinate; and a memory control circuit for storing a pixel value determined according to the flag value at an address corresponding to each drawing coordinate of the working memory. A graphic drawing apparatus, comprising: a processor that reads pixel values at the drawing coordinates from the working memory and generates fill data for the closed curve.
【請求項2】 フラグ生成回路に、ペンディング要求,
ペンディング除去,ペンディング解除の指示を含むアク
セス制御信号を発生する手段を付加し、メモリ制御回路
に、前記アクセス制御信号による作業用メモリに対する
描画データの書込み留保、書込み留保の解除、留保され
た描画データの取消しを指示する手段を付加した請求項
1記載の図形描画装置。
2. A flag generation circuit is provided with a pending request,
A means for generating an access control signal including an instruction of pending removal and pending cancellation is added, and the memory control circuit reserves writing of drawing data to the working memory according to the access control signal, cancels writing reservation, and reserved drawing data. 2. The graphic drawing apparatus according to claim 1, further comprising means for instructing cancellation of.
JP17634492A 1992-07-03 1992-07-03 Graphic plotting device Withdrawn JPH0620062A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17634492A JPH0620062A (en) 1992-07-03 1992-07-03 Graphic plotting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17634492A JPH0620062A (en) 1992-07-03 1992-07-03 Graphic plotting device

Publications (1)

Publication Number Publication Date
JPH0620062A true JPH0620062A (en) 1994-01-28

Family

ID=16011954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17634492A Withdrawn JPH0620062A (en) 1992-07-03 1992-07-03 Graphic plotting device

Country Status (1)

Country Link
JP (1) JPH0620062A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007199767A (en) * 2006-01-23 2007-08-09 Hitachi Software Eng Co Ltd Image processing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007199767A (en) * 2006-01-23 2007-08-09 Hitachi Software Eng Co Ltd Image processing system

Similar Documents

Publication Publication Date Title
JPH0315989A (en) Picture data transforming device
JP3586991B2 (en) Texture data reading device and rendering device
JPH0620062A (en) Graphic plotting device
JPS634380A (en) Computer graphic processor
JPH0562348B2 (en)
JPS59224892A (en) Rotation/movement control system for image data
JPS6299876A (en) Paint-out system for polygon
US5305431A (en) Method and system for rendering polygons on a raster display
JPH0256678B2 (en)
CN110223369B (en) Frame buffer write-back method and device of TBR architecture and computer storage medium
JPS60107181A (en) Image processing system
JP3191409B2 (en) Font data generator
JP2782904B2 (en) Polygon fill method
JP2913635B2 (en) Drawing method in bitmap display system
JP5218296B2 (en) Image processing apparatus, image processing method, and image processing program
CN115984409A (en) Method and device for drawing vector data of geographic information system and electronic equipment
JP2729437B2 (en) Ellipse drawing device
JPH0350686A (en) Graphic processing system
JPH0346826B2 (en)
JPS6392993A (en) Painting circuit
JPS63314591A (en) Smearing image generation system
JPS62152072A (en) Paint-out system for polygon
JPS638951A (en) Information memory device
JPH05205070A (en) Graphic plotting method
JPS60245085A (en) Solid painting process system

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991005