JPH0562348B2 - - Google Patents
Info
- Publication number
- JPH0562348B2 JPH0562348B2 JP59027155A JP2715584A JPH0562348B2 JP H0562348 B2 JPH0562348 B2 JP H0562348B2 JP 59027155 A JP59027155 A JP 59027155A JP 2715584 A JP2715584 A JP 2715584A JP H0562348 B2 JPH0562348 B2 JP H0562348B2
- Authority
- JP
- Japan
- Prior art keywords
- display data
- pixel
- transfer
- display
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Processing Or Creating Images (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、図形表示データを作成する図形処理
装置に係り、特に表示用メモリ内で図形表示デー
タの転送処理を行うに好適な図形処理装置に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a graphic processing device that creates graphic display data, and particularly to a graphic processing device suitable for transferring graphic display data within a display memory. .
CRT画面等のデイスプレイ装置や印刷装置に
出力する文字や図形等のデータを制御する方式と
して、読書き可能な表示用メモリに記憶するデー
タの種類の違いから次の２通りがある。
There are two methods for controlling data such as characters and graphics to be output to a display device such as a CRT screen or a printing device, depending on the type of data stored in a readable/writable display memory.
(1) 文字コードを記憶する方式
表示用メモリには文字や図形情報をコード化し
た形で記憶しておき、表示のタイミングに同期し
て読出されたコードを用いて文字発生器等のパタ
ーン・メモリをアクセスし表示データを得る。表
示用メモリは比較的小容量で済むが、図形表示に
は適さない。(1) Method for storing character codes Character and graphic information is stored in the display memory in coded form, and the code read out in synchronization with the display timing is used to create patterns and patterns on character generators, etc. Access memory and obtain display data. Although the display memory requires a relatively small capacity, it is not suitable for displaying graphics.
(2) 画素データをそのまま記憶する方式
表示用メモリには画素単位の表示データを記憶
する。表示画面分の画素データを記憶するため大
容量の表示用メモリを必要とするが、任意の図形
表示や融通性の高い文字表示が可能である。(2) Method of storing pixel data as is Display data for each pixel is stored in the display memory. Although a large-capacity display memory is required to store pixel data for a display screen, it is possible to display arbitrary graphics and highly flexible character displays.
メモリの低価格化に伴い、後者が増える傾向に
あるが、大容量のデータを処理するため、処理性
能が問題となる。特に、画素データの転送処理が
重要である。第１図には転送処理の例を示す。 The latter tends to increase as the price of memory decreases, but processing performance becomes an issue as large amounts of data are processed. In particular, pixel data transfer processing is important. FIG. 1 shows an example of transfer processing.
第１ａ図は文字を表示する例を示している。表
示用メモリは、実際に画面に表示されるデータを
記憶する領域と、画面上には表示されないが種々
のパターンを記憶するパターン・バツフア領域か
ら成る。画面上に文字を表示する場合、パター
ン・バツフア領域に記憶された文字フオント・デ
ータを所定の表示位置に転送することによつて実
行される。 FIG. 1a shows an example of displaying characters. The display memory consists of an area for storing data actually displayed on the screen and a pattern buffer area for storing various patterns that are not displayed on the screen. When displaying characters on the screen, this is done by transferring the character font data stored in the pattern buffer area to a predetermined display position.
また、第１ｂ図はカーソル表示を説明するもの
である。カーソルは次の手順により表示される。 Further, FIG. 1b explains the cursor display. The cursor is displayed by the following procedure.
(i) カーソル表示位置の表示データをパターン・
バツフア領域の待避エリアに待避する。(i) Display data at the cursor display position in a pattern
Evacuate to the evacuation area in the buffer area.
(ii) カーソル・パターンを表示位置に転送する。(ii) Transfer the cursor pattern to the display position.
この場合には単純な転送ではなく、もとの表
示データとの演算処理が行われる。 In this case, rather than simple transfer, arithmetic processing with the original display data is performed.
更に、カーソルを移動する場合には、待避エ
リアのデータを表示位置に転送してカーソルを
消去した後に新たな表示位置にカーソル表示の
手順を繰返せばよい。 Furthermore, when moving the cursor, the data in the save area is transferred to the display position, the cursor is erased, and then the procedure for displaying the cursor is repeated at a new display position.
以上のように、画素データの転送処理は非常に
重要であるが、この転送処理に次のような問題が
あり、一般に簡単ではない。 As described above, pixel data transfer processing is very important, but this transfer processing has the following problems and is generally not easy.
第２図は、ある画素データを別の画素位置に転
送する場合を示している。通常、メモリの一語に
は水平方向に連続する複数画素のデータを記憶し
ている。従つて、ある画素データを別の画素位置
に転送する場合に、演算のビツト位置を揃えるた
めのソフト処理またはソース画素データの切り出
し処理が必要となる。従来、この転送処理をリフ
トウエアによつて行つており、第３図に１画素転
送処理のフローチヤートを示す。第１図に示す処
理のように矩形領域のデータを転送する処理のよ
うな場合には、ソース画素及びデイステイネーシ
ヨン画素を指定するポインタの移動、転送回数の
カウント、等の処理が加算される。この結果、汎
用のマイクロ・プロセツサを用いた場合、１画素
当りの転送処理に数μS〜数十μSを要するため、処
理の高速化が課題となつていた。 FIG. 2 shows the case where one pixel data is transferred to another pixel position. Normally, one word of memory stores data for a plurality of pixels that are continuous in the horizontal direction. Therefore, when transferring one pixel data to another pixel position, software processing or cutting out processing of the source pixel data is required to align the bit positions of the calculation. Conventionally, this transfer process has been performed using liftware, and FIG. 3 shows a flowchart of the one-pixel transfer process. In the case of a process that transfers data in a rectangular area, such as the process shown in Figure 1, processes such as moving the pointer that specifies the source pixel and destination pixel, and counting the number of transfers are added. Ru. As a result, when a general-purpose microprocessor is used, transfer processing per pixel requires several microseconds to several tens of microseconds , so increasing the processing speed has been an issue.
本発明の目的は、メモリの１語に複数画素のデ
ータを格納する方式で、画素情報を別の画素位置
に高速に転送し得る図形処理装置を提供すること
である。
SUMMARY OF THE INVENTION An object of the present invention is to provide a graphic processing device that can transfer pixel information to another pixel location at high speed by storing data for a plurality of pixels in one word of a memory.
上記目的を達成するための本発明の特徴は、複
数ビツトからなる１画素を複数有する表示データ
を１語に割当て、表示メモリに格納された上記表
示データのアクセスを１語単位に行なつて表示を
制御する図形処理装置において、上記表示メモリ
に格納された転送元表示データの転送元アドレス
と上記１語内の画素位置を示す転送元画素アドレ
スとを記憶する転送元記憶部と、上記表示メモリ
に格納された転送先表示データの転送先アドレス
と上記１語内の画素位置を示す転送先画素アドレ
スとを記憶する転送先記憶部と、上記転送元アド
レス又は上記転送先アドレスに基づいて、上記表
示メモリから上記転送先表示データ又は上記転送
先表示データを読み出す表示データ読み出し部
と、上記転送元画素アドレスと上記転送元画素ア
ドレスから１語内の上記転送先表示データの画素
位置を指定するシフト量を算出するシフト量算出
部と、上記表示データ読み出し部によつて上記表
示メモリから読み出された上記転送元表示データ
を上記シフト量に応じてシフトするバレルシフタ
と、上記転送先画素アドレスから演算位置を特定
するマスク情報を生成するマスク情報生成部と、
上記バレルシフタによつてシフトされた転送元表
示データと上記表示データ読み出し部により上記
表示メモリから読み出され上記マスク情報によつ
てマスクされた上記転送先表示データとを演算す
る演算部と、上記演算部で演算された表示データ
を上記表示メモリの上記転送先アドレスに書き込
む表示データ書き込み部とを具備することを特徴
とする。
A feature of the present invention for achieving the above object is that display data having a plurality of pixels each consisting of a plurality of bits is assigned to one word, and the display data stored in the display memory is accessed word by word and displayed. a transfer source storage section that stores a transfer source address of transfer source display data stored in the display memory and a transfer source pixel address indicating a pixel position within the one word; and the display memory. a transfer destination storage unit that stores a transfer destination address of the transfer destination display data stored in the transfer destination display data and a transfer destination pixel address indicating the pixel position within the one word; a display data reading unit that reads out the destination display data or the destination display data from the display memory; and a shift device that specifies the source pixel address and the pixel position of the destination display data within one word from the source pixel address. a shift amount calculation section that calculates the amount, a barrel shifter that shifts the source display data read out from the display memory by the display data readout section according to the shift amount, and a shift amount calculation section that calculates the amount of the transfer source display data read from the display memory by the display data reading section; a mask information generation unit that generates mask information for specifying a position;
a calculation unit that calculates the transfer source display data shifted by the barrel shifter and the transfer destination display data read from the display memory by the display data reading unit and masked by the mask information; and a display data writing section for writing the display data calculated by the section into the transfer destination address of the display memory.
以下図面に基づいて本発明の好適な実施例を詳
細に説明する。
Preferred embodiments of the present invention will be described in detail below based on the drawings.
第４図には本発明を実施した図形処理装置の構
成を示す。従来はマイクロプロセツサ等のソフト
ウエア処理によつていたものを、本発明では特有
のハードウエア構成により、高速に画像データの
転送を実行する。 FIG. 4 shows the configuration of a graphic processing device embodying the present invention. In the present invention, image data can be transferred at high speed using a unique hardware configuration, whereas conventional processing was performed using software such as a microprocessor.
すなわち、ソースアドレスレジスタ１０、デイ
ステイネーシヨンアドレスレジスタ１１、アドレ
スセレクタ１２、減算器１３、バレルシフタ１
４、転送モードレジスタ１５、アドレスデコーダ
１６、論理演算器１７、データバツフア１８、表
示用メモリ１９、ビツトモードレジスタ２０、か
ら成る。 That is, source address register 10, destination address register 11, address selector 12, subtracter 13, barrel shifter 1
4, a transfer mode register 15, an address decoder 16, a logical operator 17, a data buffer 18, a display memory 19, and a bit mode register 20.
表示用メモリ１９は、１語が16ビツトの構成で
順次アドレスが付されている。ソースアドレスレ
ジスタ１０およびデイステイネーシヨンアドレス
レジスタ１１は24ビツトの構成で、上位20ビツト
で表示用メモリアドレスを、下位４ビツトはメモ
リの１語内のビツト位置を、それぞれ指定する。 The display memory 19 has a structure in which each word has 16 bits and addresses are sequentially assigned. The source address register 10 and the destination address register 11 each have a 24-bit structure, with the upper 20 bits specifying a display memory address, and the lower 4 bits specifying a bit position within one memory word.
ソースアドレスレジスタ１０は転送元の画素位
置を指定し、デイステイネーシヨンアドレスレジ
スタ１１は転送先の画素位置を指定する。アドレ
スセレクタ１２は表示用メモリに送出するアドレ
スを選択する。減算器１３はソースアドレスレジ
スタ１０とデイステイネーシヨンアドレスレジス
タ１１の下位４ビツトを減算し、バレルシフタの
シフト量を計算する。バレルシフタ１４は16ビツ
トのデータを任意のビツト長だけ１度にシフトす
る機能を持つもので、減算器１３の演算結果でシ
フト量が制御される。 The source address register 10 specifies the pixel position of the transfer source, and the destination address register 11 specifies the pixel position of the transfer destination. Address selector 12 selects an address to be sent to display memory. A subtracter 13 subtracts the lower 4 bits of the source address register 10 and destination address register 11 to calculate the shift amount of the barrel shifter. The barrel shifter 14 has a function of shifting 16-bit data by an arbitrary bit length at a time, and the amount of shift is controlled by the calculation result of the subtracter 13.
転送モードレジスタ１５は種々の転送モードを
記憶する。アドレスデコーダ１６は、デイステイ
ネーシヨンアドレスレジスタ１１の下位４ビツト
を入力し、転送モードレジスタ１５及びビツトモ
ードレジスタ２０の指定に対応したデコーダを行
い１語内の演算ビツト位置を指定するマスク情報
を出力する。論理演算器１７はマスク情報で指定
されたビツトに対してのみ選択的に演算を行う。
データバツフア１８は表示用メモリとの間で転送
されるデータを一時記憶する。 Transfer mode register 15 stores various transfer modes. The address decoder 16 inputs the lower 4 bits of the destination address register 11, performs decoding corresponding to the specifications of the transfer mode register 15 and the bit mode register 20, and generates mask information specifying the operation bit position within one word. Output. The logical operator 17 selectively performs operations only on the bits designated by the mask information.
The data buffer 18 temporarily stores data transferred to and from the display memory.
ここで、ソースアドレスレジスタ１０、デイス
テイネーシヨンアドレスレジスタ１１、転送モー
ドレジスタ１５、ビツトモードレジスタ２０は、
図示していないが、中央処理装置（CPU）また
は他の専用制御装置からデータを書込まれ制御さ
れている。 Here, the source address register 10, destination address register 11, transfer mode register 15, and bit mode register 20 are as follows.
Although not shown, data is written to and controlled by a central processing unit (CPU) or other dedicated control device.
第５図は、第４図の実施例の動作を説明する図
で、転送モードレジスタ１５で指定される２つの
転送モードの場合を示している。同図ａは１度に
１画素のデータだけを転送する１画素転送モード
を示す。アドレスセレクタ１２では、最初にソー
スアドレスレジスタ１０が選択され、表示用メモ
リ１９からソース画素の含まれる１語のデータが
読出され、データバツフア１８を介してバレルシ
フタ１４に送られる。一方減算器１３ではソース
アドレスとデイステイネーシヨンアドレスの下位
４ビツトが減算されており、バレルシフタ１４で
複数ビツトのシフト操作が行われる。次に、アド
レスセレクタ１２ではデイステイネーシヨンアド
レスレジスタ１１が選択され、デイステイネーシ
ヨン画素位置を含むデータの１語が読出され、デ
ータバツフア１８を介して論理演算器１７に送ら
れる。一方、デイステイネーシヨンアドレスの下
位４ビツトはアドレスデコーダ１６でデコードさ
れ、デイステイネーシヨン画素位置を指定するマ
スク情報が出力される。論理演算器１７では、デ
イステイネーシヨンの１語データのうち、マスク
情報で指定されるビツト位置に対してのみバレル
シフタ１４の出力への置換え演算が施される。こ
の演算結果は、データバツフア１８を介して表示
用メモリのデイステイネーシヨンアドレスに格納
される。この１画素の転送処理を、ソースアドレ
ス及びデイステイネーシヨンアドレスを順次更新
しながら繰返すことによつて、メモリの語の境界
にかかわらず大量のデータを高速に転送できる。 FIG. 5 is a diagram for explaining the operation of the embodiment of FIG. 4, and shows the case of two transfer modes designated by the transfer mode register 15. Figure a shows a one-pixel transfer mode in which only one pixel of data is transferred at a time. The address selector 12 first selects the source address register 10, reads one word of data containing the source pixel from the display memory 19, and sends it to the barrel shifter 14 via the data buffer 18. On the other hand, the subtracter 13 subtracts the lower four bits of the source address and destination address, and the barrel shifter 14 performs a shift operation of a plurality of bits. Next, the destination address register 11 is selected by the address selector 12, and one word of data including the destination pixel position is read out and sent to the logical operator 17 via the data buffer 18. On the other hand, the lower four bits of the destination address are decoded by the address decoder 16, and mask information specifying the destination pixel position is output. The logical operator 17 performs a replacement operation on the output of the barrel shifter 14 only for the bit position specified by the mask information in the one-word data of the destination. The result of this calculation is stored at the destination address of the display memory via the data buffer 18. By repeating this one-pixel transfer process while sequentially updating the source address and destination address, a large amount of data can be transferred at high speed regardless of memory word boundaries.
第５図ｂは、複数画素転送モードの動作を説明
するもので、この場合には、アドレスデコーダ１
６では転送モードレジスタ１５の指定に従い、複
数のビツト位置に“１”をセツトする。従つて水
平に連続する複数ビツトを転送する場合に、更に
高速化できる。 FIG. 5b explains the operation of the multiple pixel transfer mode. In this case, the address decoder 1
In step 6, "1" is set in a plurality of bit positions according to the designation of the transfer mode register 15. Therefore, when transferring a plurality of horizontally consecutive bits, the speed can be further increased.
このように、本実施例によれば、表示用メモリ
の１語に複数画素のデータが格納される場合に
も、ソース読出し、デイステイネーシヨン読出
し、デイステイネーシヨン書込みの３回のメモリ
アクセスで１あるいは複数の任意の画素位置に対
して画素データの転送を行うことができ、高速転
送が可能である。 In this way, according to this embodiment, even when data for multiple pixels is stored in one word of the display memory, the memory access can be performed three times: source read, destination read, and destination write. With this method, pixel data can be transferred to one or more arbitrary pixel positions, and high-speed transfer is possible.
更に、第４図の実施例では、１画素のデータが
複数ビツトで表現される場合（カラーや多階調の
処理）にも効率良く処理し得る機能を有してお
り、ビツトモードレジスタ２０の指定に従つて５
種類の異なる動作モードを選択できる。第６図に
は、各モードにおける表示用メモリの１語の構成
を示す。 Furthermore, the embodiment shown in FIG. 4 has a function that allows efficient processing even when one pixel data is expressed by multiple bits (color or multi-gradation processing). 5 as specified
Different operating modes can be selected. FIG. 6 shows the structure of one word of the display memory in each mode.
(a) １ビツト／画素モード
白黒画像のように１画素を１ビツトで表現する
場合に用いるモードで、表示用メモリの１語には
連続する16画素のデータを格納する。(a) 1 bit/pixel mode This mode is used when each pixel is represented by 1 bit, such as in a black and white image, and 16 consecutive pixels of data are stored in one word of the display memory.
(b) ２ビツト／画素モード
１画素を２ビツトで表現するもので４色または
４階調までの表示に用いる。表示用メモリの１語
には連続する８画素のデータを格納する。(b) 2-bit/pixel mode This mode expresses one pixel with 2 bits and is used for displaying up to 4 colors or 4 gradations. One word of the display memory stores data of eight consecutive pixels.
(c) ４ビツト／画素モード
１画素を４ビツトで表現するもので、表示用メ
モリの１語には連続する４画素のデータを格納す
る。(c) 4-bit/pixel mode One pixel is expressed with 4 bits, and one word of the display memory stores data of four consecutive pixels.
(d) ８ビツト／画素モード
１画素を８ビツトで表現し、表示用メモリの１
語には２画素分のデータを格納する。(d) 8-bit/pixel mode One pixel is expressed with 8 bits, and 1 pixel of display memory is used.
Data for two pixels is stored in a word.
(e) 16ビツト／画素モード
１画素を16ビツトで表現するもので、表示用メ
モリの１語が１画素データに対応する。(e) 16-bit/pixel mode One pixel is expressed in 16 bits, and one word in the display memory corresponds to one pixel data.
第７図は、４ビツト／画素モードの場合を例
に、１画素データの転送を図示したものである。
ソース画素の含まれる１語データを読出し、その
うちのソース画素データのみをデイステイネーシ
ヨン画素位置に埋め込む処理が必要である。 FIG. 7 illustrates the transfer of one pixel data using the 4-bit/pixel mode as an example.
It is necessary to read one word of data containing a source pixel and embed only the source pixel data at the destination pixel position.
第８図は、４ビツト／画素モードの場合の１画
素の転送処理の流れを示したものである。まず、
ソース画素の含まれる表示用メモリ１９の１語が
読出され、データバツフア１８に一時記憶され
る。一方、ソース画素を指定するアドレス情報の
下位４ビツトとデイステイネーシヨン画素を指定
するアドレス情報の下位４ビツトが減算される。
この値は、ソース画素とデイステイネーシヨン画
素のビツト位置の差を表している。ソース読出し
データがバレルシフタ１４でシフトされ、ソース
画素CSはデイステイネーシヨン画素の位置に揃え
られる。続いて、デイステイネーシヨン画素Cd
の含まれる１語が読出され論理演算器１７でソー
ス画素CSとの演算が行われる。このとき、マスク
情報としてはデイステイネーシヨン画素位置にの
み“１”が発生されているので、デイステイネー
シヨンの１画素のみが更新され書込みデータが得
られる。論理演算の種類は、置換え、論理演算、
などが可能である。４ビツト／画素モード以外の
場合にも、マスク情報の形式が異なるのみで、ま
つたく同様の演算が行われる。 FIG. 8 shows the flow of one pixel transfer process in the 4-bit/pixel mode. first,
One word of the display memory 19 containing the source pixel is read out and temporarily stored in the data buffer 18. On the other hand, the lower 4 bits of the address information specifying the source pixel and the lower 4 bits of the address information specifying the destination pixel are subtracted.
This value represents the difference in bit position between the source pixel and the destination pixel. The source read data is shifted by the barrel shifter 14, and the source pixel C S is aligned with the destination pixel position. Next, the destination pixel C d
One word containing is read out and the logical operator 17 performs an operation with the source pixel C S . At this time, since "1" is generated only at the destination pixel position as mask information, only one destination pixel is updated and write data is obtained. The types of logical operations are replacement, logical operation,
etc. are possible. In cases other than the 4-bit/pixel mode, exactly the same calculations are performed, only the format of the mask information is different.
以上のように本実施例によれば、１画素のデー
タが複数のビツトで表現される場合にも、ソース
読出し、デイステイネーシヨン読出し、デイステ
イネーシヨン書込み、の３回のメモリアクセスで
任意の画素位置に対して画素データの転送ができ
るという効果がある。 As described above, according to this embodiment, even when one pixel data is expressed by a plurality of bits, arbitrary data can be obtained by three memory accesses: source read, destination read, and destination write. This has the effect that pixel data can be transferred to the pixel position.
以上詳細に説明したように、本発明によれば、
表示用メモリの１語に複数画素のデータが格納さ
れる場合にも、表示用メモリ内での高速データ転
送が可能である。
As explained in detail above, according to the present invention,
Even when data for a plurality of pixels is stored in one word of the display memory, high-speed data transfer within the display memory is possible.
また、第９図は、本発明の応用例として、矩形
領域の転送命令のポインタ移動方向（SD）を示
す。画素単位の処理を行なうため種々のポインタ
走査が可能である。ａ〜ｈの８通りの移動方向が
定義されており、ソース領域、デイステイネーシ
ヨン領域にそれぞれ独立に指定できる。従つて転
送方法に種々の組合せが可能である。第１０図
は、ソース領域にSD＝１、デイステイネーシヨ
ン領域にSD＝５を指定した転送例を示す。 Further, FIG. 9 shows the pointer movement direction (SD) of a rectangular area transfer command as an application example of the present invention. Various pointer scans are possible to perform pixel-by-pixel processing. Eight movement directions a to h are defined, and can be independently specified for the source region and destination region. Therefore, various combinations of transfer methods are possible. FIG. 10 shows a transfer example in which SD=1 is specified for the source area and SD=5 is specified for the destination area.
第１図は画像データ転送の例を示す図を、第２
図は１画素の転送を示す図を、第３図は従来のソ
フトウエア処理のフローチヤートを、第４図は本
発明の実施例を示すブロツク図を、第５図は第４
図に対するデータ転送の説明図を、第６図はビツ
ト／画素モードの説明図を、第７図は画素データ
転送を示す図を、第８図は画素データ転送の説明
図を、第９図は領域データ転送の説明図を、第１
０図は領域データ転送の例を示す図を、それぞれ
示す。
１０……ソースアドレスレジスタ、１１……デ
イステイネーシヨンアドレスレジスタ、１３……
減算器、１４……バレルシフタ、１６……アドレ
スデコーダ、１７……論理演算器。
Figure 1 shows an example of image data transfer, and Figure 2 shows an example of image data transfer.
The figure shows a diagram showing the transfer of one pixel, FIG. 3 shows a flowchart of conventional software processing, FIG. 4 shows a block diagram showing an embodiment of the present invention, and FIG.
6 is an explanatory diagram of the bit/pixel mode, FIG. 7 is an explanatory diagram of pixel data transfer, FIG. 8 is an explanatory diagram of pixel data transfer, and FIG. 9 is an explanatory diagram of pixel data transfer. The first explanatory diagram of area data transfer is
FIG. 0 shows diagrams each showing an example of area data transfer. 10... Source address register, 11... Destination address register, 13...
Subtractor, 14...Barrel shifter, 16...Address decoder, 17...Logic operation unit.
Claims (1)
データを１語に割当て、表示メモリに格納された
上記表示データのアクセスを１語単位に行なつて
表示を制御する図形処理装置において、 上記表示メモリに格納された転送元表示データ
の転送元アドレスと上記１語内の画素位置を示す
転送元画素アドレスとを記憶する転送元記憶部
と、 上記表示メモリに格納された転送先表示データ
の転送先アドレスと上記１語内の画素位置を示す
転送先画素アドレスとを記憶する転送先記憶部
と、 上記転送元アドレス又は上記転送先アドレスに
基づいて、上記表示メモリから上記転送先表示デ
ータ又は上記転送先表示データを読み出す表示デ
ータ読み出し部と、 上記転送元画素アドレスと上記転送元画素アド
レスから１語内の上記転送先表示データの画素位
置を指定するシフト量を算出するシフト量算出部
と、 上記表示データ読み出し部によつて上記表示メ
モリから読み出された上記転送元表示データを上
記シフト量に応じて１度にシフトするバレルシフ
タと、 上記転送先画素アドレスから演算位置を特定す
るマスク情報を生成するマスク情報生成部と、 上記バレルシフタによつてシフトされた転送元
表示データと上記表示データ読み出し部により上
記表示メモリから読み出され上記マスク情報によ
つてマスクされた上記転送先表示データとを演算
する演算部と、 上記演算部で演算された表示データを上記表示
メモリの上記転送先アドレスに書き込む表示デー
タ書き込み部とを具備することを特徴とする図形
処理装置。 ２ 特許請求の範囲第１項において、 転送元アドレスと転送先アドレスのうち少なく
とも一方が上記表示メモリ上の２次元空間の異な
る方向に移動するように演算する転送元記憶部又
は転送先記憶部を有することを特徴とする図形処
理装置。[Scope of Claims] 1. A graphic processing device that allocates display data having a plurality of pixels each consisting of a plurality of bits to one word, and controls display by accessing the display data stored in a display memory word by word. a transfer source storage unit that stores a transfer source address of the transfer source display data stored in the display memory and a transfer source pixel address indicating a pixel position within the one word; and a transfer destination stored in the display memory. a transfer destination storage unit that stores a transfer destination address of display data and a transfer destination pixel address indicating a pixel position within the one word; a display data reading unit that reads display data or the transfer destination display data; and a shift amount that calculates a shift amount that specifies a pixel position of the transfer destination display data within one word from the transfer source pixel address and the transfer source pixel address. a calculation unit; a barrel shifter that shifts the source display data read from the display memory by the display data reading unit at a time according to the shift amount; and specifying a calculation position from the destination pixel address. a mask information generating unit that generates mask information to be transferred; and the transfer source display data shifted by the barrel shifter and the transfer destination read from the display memory by the display data reading unit and masked by the mask information. A graphics processing device comprising: a calculation unit that calculates display data; and a display data writing unit that writes the display data calculated by the calculation unit to the transfer destination address of the display memory. 2. Claim 1 provides for a transfer source storage unit or a transfer destination storage unit that operates such that at least one of the transfer source address and the transfer destination address moves in different directions in the two-dimensional space on the display memory. A graphic processing device comprising:
Priority Applications (23)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59027155A JPS60172085A (en) | 1984-02-17 | 1984-02-17 | Graphic processor |
| EP90106622A EP0383367B1 (en) | 1983-12-26 | 1984-12-24 | Graphic pattern processing apparatus and method |
| DE3486472T DE3486472T2 (en) | 1983-12-26 | 1984-12-24 | Graphic pattern processor and method |
| EP98112287A EP0989536B1 (en) | 1983-12-26 | 1984-12-24 | Graphic pattern processing apparatus |
| DE8484116285T DE3484297D1 (en) | 1983-12-26 | 1984-12-24 | DEVICE FOR PROCESSING IMAGE AND GRAPHICS OF A PATTERN. |
| US06/686,039 US4862150A (en) | 1983-12-26 | 1984-12-24 | Graphic pattern processing apparatus |
| DE3486494T DE3486494T2 (en) | 1983-12-26 | 1984-12-24 | Graphic pattern processing device |
| EP84116285A EP0146961B1 (en) | 1983-12-26 | 1984-12-24 | Image and graphic pattern processing apparatus |
| KR1019840008375A KR970007247B1 (en) | 1983-12-26 | 1984-12-26 | Graphic pattern processing apparatus and method |
| US07/350,254 US5043713A (en) | 1983-12-26 | 1989-05-11 | Graphic data processing apparatus for processing pixels having a number of bits which may be selected |
| US07/737,398 US5300947A (en) | 1983-12-26 | 1991-07-29 | Graphic pattern processing apparatus |
| US07/736,780 US5332995A (en) | 1983-12-26 | 1991-07-29 | Graphic pattern processing apparatus |
| US08/104,572 US5631671A (en) | 1983-12-26 | 1993-08-11 | Graphic pattern processing apparatus for processing pixels havings a number of bits which may be selected |
| KR1019930019698A KR940010224B1 (en) | 1983-12-26 | 1993-09-25 | Graphic display processing system |
| KR1019930019696A KR950007531B1 (en) | 1983-12-26 | 1993-09-25 | Graphic pattern processing apparatus |
| KR1019930019695A KR940010225B1 (en) | 1983-12-26 | 1993-09-25 | Graphic display processing system with control method |
| KR1019930019697A KR950007532B1 (en) | 1983-12-26 | 1993-09-25 | Grapic pattern processing apparatus |
| KR1019940019887A KR950012931B1 (en) | 1983-12-26 | 1994-08-12 | Graphic display device |
| KR1019940019886A KR950013229B1 (en) | 1983-12-26 | 1994-08-12 | Display graphic device |
| US08/430,851 US5657045A (en) | 1983-12-26 | 1995-04-28 | Graphic pattern processing apparatus |
| US08/430,853 US5631668A (en) | 1983-12-26 | 1995-04-28 | Graphic pattern processing apparatus |
| US08/430,848 US5638095A (en) | 1983-12-26 | 1995-04-28 | Graphic pattern processing apparatus having a parallel to serial conversion unit |
| US09/932,895 US6492992B2 (en) | 1983-12-26 | 2001-08-21 | Graphic pattern processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59027155A JPS60172085A (en) | 1984-02-17 | 1984-02-17 | Graphic processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60172085A JPS60172085A (en) | 1985-09-05 |
| JPH0562348B2 true JPH0562348B2 (en) | 1993-09-08 |
Family
ID=12213160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59027155A Granted JPS60172085A (en) | 1983-12-26 | 1984-02-17 | Graphic processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60172085A (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62115562A (en) * | 1985-11-14 | 1987-05-27 | Sharp Corp | Dma controller |
| US4763251A (en) * | 1986-01-17 | 1988-08-09 | International Business Machines Corporation | Merge and copy bit block transfer implementation |
| US4874164A (en) * | 1986-07-18 | 1989-10-17 | Commodore-Amiga, Inc. | Personal computer apparatus for block transfer of bit-mapped image data |
| JPH01128095A (en) * | 1987-11-13 | 1989-05-19 | Hitachi Ltd | Memory writing circuit |
| JPH06202601A (en) * | 1993-01-07 | 1994-07-22 | Nec Corp | Memory integrated circuit for video display |
| JPH0830506A (en) * | 1994-07-20 | 1996-02-02 | Fujitsu Ltd | Method for controlling data transfer and data transfer circuit |
| JP2728077B2 (en) * | 1996-02-13 | 1998-03-18 | 株式会社日立製作所 | Image synthesis processing method |
| JP2735065B2 (en) * | 1996-02-13 | 1998-04-02 | 株式会社日立製作所 | Image processing processor |
| US6262751B1 (en) * | 1998-10-26 | 2001-07-17 | Seiko Epson Corporation | Hardware rotation of an image on a computer display |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5136030A (en) * | 1974-08-19 | 1976-03-26 | Ibm | |
| JPS51110944A (en) * | 1975-03-03 | 1976-09-30 | Ibm | |
| JPS54147738A (en) * | 1978-05-11 | 1979-11-19 | Toshiba Corp | Data processing system |
| JPS57130082A (en) * | 1981-02-06 | 1982-08-12 | Ricoh Kk | Picture data transfer controller |
| JPS58169185A (en) * | 1982-03-31 | 1983-10-05 | 富士通株式会社 | Memory access system |
| JPS592079A (en) * | 1982-06-28 | 1984-01-07 | 株式会社東芝 | Image recorder |
-
1984
- 1984-02-17 JP JP59027155A patent/JPS60172085A/en active Granted
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5136030A (en) * | 1974-08-19 | 1976-03-26 | Ibm | |
| JPS51110944A (en) * | 1975-03-03 | 1976-09-30 | Ibm | |
| JPS54147738A (en) * | 1978-05-11 | 1979-11-19 | Toshiba Corp | Data processing system |
| JPS57130082A (en) * | 1981-02-06 | 1982-08-12 | Ricoh Kk | Picture data transfer controller |
| JPS58169185A (en) * | 1982-03-31 | 1983-10-05 | 富士通株式会社 | Memory access system |
| JPS592079A (en) * | 1982-06-28 | 1984-01-07 | 株式会社東芝 | Image recorder |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60172085A (en) | 1985-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5299309A (en) | Fast graphics control system capable of simultaneously storing and executing graphics commands | |
| US5805868A (en) | Graphics subsystem with fast clear capability | |
| US4718024A (en) | Graphics data processing apparatus for graphic image operations upon data of independently selectable pitch | |
| US5021974A (en) | Method for updating a display bitmap with a character string or the like | |
| US4984183A (en) | Graphics display controller for transferring figure data to overlapping portions of destination area and drawing-enable area defined by clipping rectangle | |
| JPH08504961A (en) | Graphics control plane for windowed and other display operations | |
| JPS6355084B2 (en) | ||
| JPH0154752B2 (en) | ||
| JPH0850659A (en) | Apparatus and method of ntsc-type display of full-motion animation | |
| JP3734226B2 (en) | Method and apparatus for high speed block transfer of compressed, word aligned bitmaps | |
| EP0279227B1 (en) | Raster display vector generator | |
| JPH0562348B2 (en) | ||
| EP0253352B1 (en) | Graphic data processing system | |
| JPH0640259B2 (en) | Data processing device | |
| JPH06100911B2 (en) | Image data processing apparatus and method | |
| JPH0646378B2 (en) | Computer display | |
| US6337690B1 (en) | Technique for reducing the frequency of frame buffer clearing | |
| JP3110975B2 (en) | Display with character mask function | |
| JPH0366157B2 (en) | ||
| JPH0449119B2 (en) | ||
| JP2547347B2 (en) | Image display controller | |
| JP2511966B2 (en) | Graphic processing device | |
| JPS6315617B2 (en) | ||
| EP0410744B1 (en) | Graphics processor trapezoidal fill instruction method and apparatus | |
| JPS6117189A (en) | Graphic processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |