JPH06187190A - 先行制御機構の試験方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は先行制御機構の試験方法に関し、先
行制御機構の制御障害の検証能力を向上させることを目
的とする。 【構成】 命令実行の先行制御機構を有する情報処理シ
ステムに対して、命令生成部１が乱数により命令列を生
成し、命令実行制御部２の制御で命令列を実行させ、そ
の実行結果を期待値とする試験方法において、命令列入
替え処理部７が実行結果が変化しない範囲で、命令列を
入替え、入れ替えた命令列の実行結果を、実行結果比較
部３で期待値と比較する。この場合、：レジスタ干渉
を回避させることにより、命令列の入替えを行う。：
オペランドメモリ干渉を回避させることにより、命令列
の入替えを行う。：命令タイプが異なる命令を入れ替
えることにより、命令列の入替えを行う。：同一命令
タイプを集合させることにより、命令列の入替えを行う
ように構成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、各種情報処理システム
における先行制御機構（例えば、パイプライン制御機
構）の機能を検証する先行制御機構の試験方法に関す
る。

【０００２】近年、情報処理システムのＣＰＵは、処理
能率を向上させるために、命令実行のパイプライン制御
方式を採用している。特に、最近のＭＰＵでは、複数の
命令実行パイプライン制御（スーパースカラ制御と呼
ぶ）方式を採用し、更に、処理効率の向上を図ってい
る。

【０００３】このため、上記先行制御機構の機能を高精
度で検証出来る試験方法が要望されていた。

【０００４】

【従来の技術】図１２は、従来例を示した図であり、図
１２中、１は命令生成部、２は命令実行制御部、３は実
行結果比較部、４は命令領域（メモリ領域）、５は実行
結果１を格納する実行結果領域（メモリ領域）、６は実
行結果２を格納する実行結果領域（メモリ領域）を示
す。

【０００５】従来、先行制御機構として、例えば、パイ
プライン制御機構を検証するための試験が行われてい
た。この試験を実行する場合、図１２に示したように、
命令生成部１、命令実行制御部２、実行結果比較部３、
命令領域４、実行結果領域５、実行結果領域６を設けて
おく。

【０００６】そして、命令の組み合わせを増大するため
に、上記命令生成部１では、乱数による命令列を生成
し、命令領域４に生成した命令列を格納する。その後、
命令実行制御部２では、命令領域４内の生成命令列に対
して、実行環境（先行制御機構、キャッシュ機構等）を
変化させて、複数回実行させ、その実行結果を、実行結
果領域５、６に格納する。

【０００７】この場合、１回目の実行結果（実行結果
１）を実行結果領域５に格納し、２回目の実行結果（実
行結果２）を実行結果領域６に格納する。その後、実行
結果比較部３では、実行結果領域５、６に格納されてい
る実行結果１、実行結果２・・・を比較し、先行制御機
構の試験結果を得る。

【０００８】

【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。例えば、ある
特定命令の組み合わせにおいてパイプライン障害があっ
ても、同一命令列に対して実行するために、複数回の実
行結果が同一になる可能性がある。

【０００９】このため、パイプライン制御障害にたいす
る検証能力が十分でなかった。本発明は、このような従
来の課題を解決し、先行制御機構（パイプライン制御機
構等）の制御障害の検証能力を向上させることを目的と
する。

【００１０】

【課題を解決するための手段】図１は本発明の原理説明
図であり、図１Ａは試験方法の説明図、図１Ｂは、命令
領域内の命令列を示した図である。

【００１１】図１中、図１２と同じものは、同一符号で
示してある。また、７は命令列入替え処理部、８は命令
領域（メモリ領域）、９は命令領域（メモリ領域）を示
す。本発明は上記の課題を解決するため、次のように構
成した。

【００１２】（１）、命令実行の先行制御機構を有する
情報処理システムに対して、乱数により命令列を生成
し、生成した命令列を上記先行制御機構に実行させて、
その実行結果（１回目の走行結果）を、期待値とする先
行制御機構の試験方法において、実行結果が変化しない
範囲で、上記命令列を入替え、入れ替えた命令列の実行
結果を、上記期待値と比較するように構成した。

【００１３】（２）、構成（１）において、レジスタ干
渉を回避させることにより、命令列の入替えを行うよう
に構成した。 （３）、構成（１）において、オペランドメモリ干渉を
回避させることにより、命令列の入替えを行うように構
成した。

【００１４】（４）、構成（１）において、命令タイプ
が異なる命令を入れ替えることにより、命令列の入替え
を行うように構成した。 （５）、構成（１）において、同一命令タイプを集合さ
せることにより、命令列の入替えを行うように構成し
た。

【００１５】

【作用】上記構成に基づく本発明の作用を、図１に基づ
いて説明する。先行制御機構の試験を行う場合は、次の
順序で処理する。

【００１６】：命令生成部１では、命令領域８（メモ
リ領域）に乱数を用いて命令列を生成する。 ：命令実行制御部２では、命令領域８の命令列を実行
し、その結果（実行結果１）を、実行結果領域５（メモ
リ領域）に格納して期待値とする。

【００１７】：次に、命令列入替え処理部７では、命
令領域８の命令列を入れ替えて、新たな命令列を、命令
領域９（メモリ領域）に作成する。 ：命令実行制御部２では、命令領域９の命令列を実行
し、その結果（実行結果２）を、実行結果領域６（メモ
リ領域）に格納する。

【００１８】：実行結果比較部３では、実行結果領域
５の実行結果１（期待値）と、実行結果領域６の実行結
果２を取り込んで、両者の比較処理を行う。すなわち、
実行結果１（期待値）と実行結果２が全て一致している
事を確認する。

【００１９】以上のようにすれば、先行制御機構の動作
を変化させることが出来ると共に、動作条件が拡大出来
るから、先行制御機構（パイプライン等）の検証精度を
高める事が可能となる。

【００２０】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２〜図１１は、本発明の実施例を示した図であ
り、中、図１、図１２と同じものは、同一符号で示して
ある。

【００２１】また、１１は試験部、１２は被試験部、１
３は試験実行部、１４は比較部、１５はワークメモリ、
１６はワークレジスタ、１７は命令取り出し部、１８は
命令デコード部、１９はパイプライン制御部、２０−１
〜２０−ｎは命令実行部、２１は実行結果反映部、２２
はレジスタ及びメモリアクセス制御部、２３はレジスタ
／ファイル、２４はメモリを示す。

【００２２】：実施例の試験で使用するシステムの説
明・・・図２参照 本実施例の試験で使用するシステム構成図を図２に示
す。図２では、先行制御機構として、パイプライン制御
機構（スーパスカラ制御機構）の例について説明する。

【００２３】図示のように、このシステムは、試験を実
行する試験部１１と、試験の対象となる被試験部１２、
及び被試験部１２に接続されたレジスタ及びメモリアク
セス制御部２２、レジスタ／ファイル２３、メモリ２４
等で構成する。

【００２４】：試験部１１の説明 上記試験部１１には、試験実行部１３、比較部１４、ワ
ークメモリ１５、ワークレジスタ１６等を設ける。

【００２５】試験実行部１３は、試験プログラムによ
り、被試験部１２に対する各種の試験を実行するもので
あり、比較部１４は、命令実行後のデータを比較処理す
るものである。また、ワークメモリ１５及び、ワークレ
ジスタ１６は、試験実行部１３が試験を行う際に使用す
るものである。

【００２６】上記試験実行部１３では、乱数により命令
列を生成し、ワークメモリ１５に格納した後、被試験部
１２に該命令列を送って試験を実行する。また、命令列
の入替えも、試験実行部１３がワークメモリ１５、ワー
クレジスタ１６等を使用して行い、その後、被試験部１
２に送って試験を実行する。

【００２７】そして、被試験部１２での命令列の実行結
果は、上記試験実行部１３が受け取り、比較処理を行
う。なお、上記試験実行部１３は、図１の命令生成部
１、命令実行制御部２、命令列入替え処理部７等を合わ
せた機能に対応する。また、比較部１４は、図１の実行
結果比較部３に対応する。

【００２８】：被試験部１２等の説明 被試験部１２には、命令取り出し部１７、命令デコード
部１８を具備すると共に、パイプライン制御部１９、命
令実行部２０−１〜２０−ｎ、実行結果反映部２１等で
構成されたパイプライン制御機構が設けてある。

【００２９】また、この被試験部１２には、パイプライ
ン制御を行うために、レジスタ及びメモリアクセス制御
部２２が接続されると共に、該レジスタ及びメモリアク
セス制御部２２には、レジスタ／ファイル２３、メモリ
２４が接続されている。

【００３０】上記パイプライン制御機構において、例え
ば、命令実行部２０−１は、固定少数点用の命令実行
部、命令実行部２０−２は、浮動少数点用の命令実行
部、命令実行部２０−ｎは、メモリのロード／ストア等
の命令の実行部である。

【００３１】：試験方法の説明 試験を行う場合は、情報処理システムの被試験部１２に
対して、試験部１１が乱数により命令列を生成し、生成
した命令列を被試験部１２に実行させて、その実行結果
（１回目の走行結果）を期待値とする。

【００３２】その後、試験部１１が実行結果が変化しな
い範囲で、上記命令列の入替え処理を行い、入れ替えた
命令列を再び被試験部１２に実行させて、その実行結果
を比較部１４が、上記期待値と比較する。

【００３３】以下、上記試験部１１による命令入替え処
理の実施例を説明する。なお、以下の実施例で説明する
レジスタ（ｒ１〜ｒ６）、ファイル（ｆ１〜ｆ６）、メ
モリ領域（ＡＲＥＡ１、ＡＲＥＡ２）は、図２のレジス
タ／ファイル２３、及びメモリ２４の一部である。ま
た、Ｗ１、Ｃ１は、ワークメモリ１５の領域である。

【００３４】（第１実施例の説明）図３、図４は、命令
入替え処理の第１実施例を示した図であり、図３は命令
列の説明図、図６は命令入れ替え処理フローチャートで
ある。

【００３５】第１実施例では、レジスタ干渉を回避させ
ることにより、命令の入替えを行う例である。この試験
方法は、パイプラインが１個のＣＰＵ、及び、パイプラ
インが複数個存在するＣＰＵ（図２参照）に適用出来
る。

【００３６】：命令の入れ替え論理の説明 この例では、或る命令のディストネーションレジスタ
が、後続命令のソースレジスタと干渉しない条件で命令
列を入れ替える。

【００３７】例えば、固定少数点命令のディストネーシ
ョンレジスタが、後続命令のソースレジスタと干渉しな
い条件で命令列を入れ替える。 ：命令列の説明・・・図３参照 上記試験を行う場合は、試験実行部１３が、乱数により
命令列を生成し、生成した命令列を命令領域１に格納す
ると共に、上記命令入れ替え論理に従って、命令を入れ
替え、その結果の命令列を命令領域２に格納する。

【００３８】図示のように、命令領域１の命令列は、
「ＤＩＶ：ゼロ除算例外割り込み」、「ＡＤＤ：ｒ１＋
ｒ２→ｒ３」、「ＳＵＢ：ｒ１−ｒ２→ｒ５」、「Ｏ
Ｒ：ｒ３／ｒ５→ｒ４」、「ＸＸＸ：特権命令例外割り
込み」・・・の順に並んでいる。

【００３９】そして、上記命令領域１の命令の内、「Ａ
ＤＤ」と、「ＳＵＢ」を入替えて、命令領域２に格納す
る。なお、この２つの命令を入れ替えても、レジスタ干
渉がないので、結果に影響を与えない。

【００４０】：命令入れ替え処理の説明・・・図４参
照 第１実施例の命令入替え処理フローチャートを図４に示
す。なお、Ｓ１〜Ｓ７は、処理番号を示す。

【００４１】この処理では、図３の各命令列を対象とし
て処理を行うが、割り込みが発生した命令間の命令を対
象にして、命令列の入れ替え処理を行う。すなわち、図
３の例では、「ＤＩＶ」と「ＸＸＸ」との間の命令が入
替えの対象となる。

【００４２】Ｓ１：ポインタ（アドレスポインタ）Ｐ１
に、入れ替え命令の先頭アドレスを設定する。 図３の例では、命令領域１に格納した命令列の内、「Ｄ
ＩＶ：ゼロ除算例外割り込み」命令が割り込み発生であ
るから、その次の命令は、「ＡＤＤ：ｒ１＋ｒ２→ｒ
３」命令である。

【００４３】従って、上記ポインタＰ１には、「ＡＤ
Ｄ」命令の先頭アドレスを設定する。 Ｓ２：ポインタ（アドレスポインタ）Ｐ２に、上記ポイ
ンタＰ１の次の命令の先頭アドレスを設定する。

【００４４】この場合、１回目は、ポインタＰ２に「Ｓ
ＵＢ：ｒ１−ｒ２→ｒ５」命令の先頭アドレスを設定す
る。 Ｓ３：ポインタＰ１の命令のディストネーションレジス
タが、ポインタＰ２の命令のソースレジスタと一致する
かどうかを判断する。

【００４５】この場合、１回目は、ポインタＰ１の命令
のディストネーションレジスタが、ｒ３であり、ポイン
タＰ２の命令のソースレジスタがｒ１、ｒ２である。従
って、第１回目の判断では、両者は、一致しない。

【００４６】Ｓ４：上記Ｓ３の処理で、両者が一致しな
かった場合は、ポインタＰ２の命令のディストネーショ
ンレジスタが、ポインタＰ１の命令のソースレジスタと
一致するかどうかを判断する。

【００４７】この場合、１回目は、ポインタＰ２の命令
のディストネーションレジスタは、ｒ５であり、ポイン
タＰ１の命令のソースレジスタはｒ１、ｒ２である。従
って、第１回目の判断では、両者は、一致しない。

【００４８】Ｓ５：上記Ｓ４の処理で、両者が一致しな
かった場合は、レジスタ間の干渉が無いため、ポインタ
Ｐ１の命令と、ポインタＰ２の命令を入れ替える。 Ｓ６：上記Ｓ３、Ｓ４の処理で、両者が一致した場合、
及び、Ｓ５の処理が終了した場合には、ポインタＰ１
に、ポインタＰ２の次の命令の先頭アドレスを設定す
る。

【００４９】Ｓ７：続いて、命令入れ替えの範囲を越え
ていたら、処理を終了するが、越えていなければ、上記
Ｓ２の処理から繰り返して行う。この場合の入れ替え範
囲は、「ＡＤＤ」から、「ＯＲ」までである。

【００５０】なお、２回目から行うＳ２〜Ｓ６までの処
理では、次のようになる。すなわち、Ｓ３の処理では、
ポインタＰ１の命令のディストネーションレジスタが、
レジスタｒ５であり、ポインタＰ２の命令のソースレジ
スタがレジスタｒ３、ｒ５である。

【００５１】従って、２回目の判断では、両者は一致す
るから、命令の入れ替え対象とならない。以上の処理に
より、図３の例では、「ＡＤＤ」と「ＳＵＢ」命令を入
れ替えることになる。

【００５２】（第２実施例の説明）図５、図６は、本発
明の第２実施例を示した図であり、図５は命令列の説明
図、図６は命令入れ替え処理フローチャートである。

【００５３】第２実施例では、オペランドメモリ干渉を
回避させることにより、命令の入替えを行う例である。
この試験方法は、パイプラインが１個のＣＰＵ、及び、
パイプラインが複数個存在するＣＰＵ（図２参照）に適
用出来る。

【００５４】：命令の入れ替え論理の説明 この例では、或る命令のディストネーションメモリ領域
が、後続命令のソースメモリ領域と干渉しない条件で命
令列を入れ替える。

【００５５】例えば、メモリへの格納と、メモリからの
取り出しが干渉しない条件で、命令列を入れ替える。 ：命令列の説明・・・図５参照 上記試験を行う場合は、試験実行部１３が、乱数により
命令列を生成し、生成した命令列を命令領域１に格納す
ると共に、上記命令入れ替え論理に従って、命令を入れ
替え、その結果の命令列を命令領域２に格納する。

【００５６】図示のように、命令領域１の命令列は、
「ＤＩＶ：ゼロ除算例外割り込み」、「ＳＴ：ｒ１→Ａ
ＲＥＡ１」、「ＬＤ：ＡＲＥＡ２→ｒ４」、「ＳＵＢ：
ｒ１−ｒ２→ｒ５」、「ＸＸＸ：特権命令例外割り込
み」・・・の順に並んでいる。

【００５７】そして、上記命令領域１の命令の内、「Ｓ
Ｔ」と、「ＬＤ」の命令を入替えて、命令領域２に格納
する。なお、この２つの命令を入れ替えても、オペラン
ドメモリ干渉がないので、結果に影響を与えない。

【００５８】：命令入れ替え処理の説明・・・図６参
照 第２実施例の処理フローチャートを図６に示す。なお、
Ｓ１１〜Ｓ１７は、処理番号を示す。

【００５９】この処理では、図５の各命令列を対象とし
て処理を行うが、割り込みが発生した命令間の命令を対
象にして、命令の入れ替え処理を行う。すなわち、図５
の例では、「ＤＩＶ」と「ＸＸＸ」との間の命令が入替
えの対象となる。

【００６０】Ｓ１１：ポインタＰ１に、入れ替え命令の
先頭アドレスを設定する。図５の例では、命令領域１の
命令列の内、「ＤＩＶ：ゼロ除算例外割り込み」命令が
割り込み発生であるから、その次の命令は、「ＳＴ：ｒ
１→ＡＲＥＡ１」である。

【００６１】従って、上記ポインタＰ１には、「ＳＴ：
ｒ１→ＡＲＥＡ１」命令の先頭アドレスを設定する。 Ｓ１２：ポインタＰ２に、上記ポインタＰ１の次の命令
の先頭アドレスを設定する。

【００６２】この場合、１回目は、ポインタＰ２には、
「ＬＤ：ＡＲＥＡ２→ｒ４」命令の先頭アドレスを設定
する。 Ｓ１３：ポインタＰ１の命令のディストネーションメモ
リが、ポインタＰ２の命令のソースメモリと一致するか
どうかを判断する。

【００６３】この場合、１回目は、ポインタＰ１の命令
のディストネーションメモリが、ＡＲＥＡ１であり、ポ
インタＰ２の命令のソースメモリがＡＲＥＡ２である。
従って、第１回目の判断では、両者は、一致しない。

【００６４】Ｓ１４：上記Ｓ１３の処理で、両者が一致
しなかった場合は、ポインタＰ２の命令のディストネー
ションレジスタが、ポインタＰ１の命令のソースレジス
タと一致するかどうかを判断する。

【００６５】この場合、１回目は、ポインタＰ２の命令
のディストネーションレジスタは、ｒ４であり、ポイン
タＰ１の命令のソースレジスタはｒ１である。従って、
第１回目の判断では、両者は、一致しない。

【００６６】Ｓ１５：上記Ｓ１４の処理で、両者が一致
しなかった場合は、レジスタ間の干渉が無いため、ポイ
ンタＰ１の命令と、ポインタＰ２の命令を入れ替える。 Ｓ１６：上記Ｓ１３、Ｓ１４の処理で、両者が一致した
場合、及び、Ｓ１５の処理が終了した場合には、ポイン
タＰ１に、ポインタＰ２の次の命令の先頭アドレスを設
定する。

【００６７】Ｓ１７：続いて、命令入れ替えの範囲を越
えていたら、処理を終了するが、越えていなければ、上
記Ｓ１２の処理から繰り返して行う。この場合の入れ替
え範囲は、「ＳＴ」から、「ＳＵＢ」までである。

【００６８】なお、２回目から行うＳ１２〜Ｓ１６まで
の処理では、次のようになる。すなわち、Ｓ１３の処理
では、両者供、レジスタなので、メモリの一致は無く、
Ｓ１４の処理では、メモリとレジスタの比較なので、レ
ジスタの一致は無い。

【００６９】従って、２回目の判断では、命令の入れ替
え対象は存在しない。以上の処理により、図５の例で
は、「ＳＴ」と「ＬＤ」命令を入れ替えることになる。

【００７０】（第３実施例の説明）図７、図８は、本発
明の第３実施例を示した図であり、図７は命令列の説明
図、図８は命令入れ替え処理フローチャートである。

【００７１】第３実施例では、命令タイプが異なる命令
を入れ替える例である。この試験方法は、スーパースカ
ラ制御等によるパイプラインが複数個存在するＣＰＵ
（図２参照）に適用出来る。

【００７２】すなわち、他のパイプラインで実行される
命令を入れ替える方法である。この場合、命令のタイプ
とは、例えば、「固定少数点演算命令」、「浮動少数点
演算命令」等の命令の種類を意味する。

【００７３】：命令の入れ替え論理の説明 この例では、命令の種類により、実行されるパイプライ
ンが、干渉しない条件で命令を入れ替える。例えば、後
続する固定少数点命令と、浮動少数点命令を入れ替え
る。

【００７４】：命令列の説明・・・図７参照 上記試験を行う場合は、試験実行部１３が、乱数により
命令列を生成し、生成した命令列を命令領域１に格納す
ると共に、上記命令入れ替え論理に従って、命令を入れ
替え、その結果の命令列を命令領域２に格納する。

【００７５】図示のように、命令領域１の命令列は、
「ＤＩＶ：ゼロ除算例外割り込み」、「ＡＤＤ：ｒ１＋
ｒ２→ｒ３」、「ＦＭＵＬ：ｆ１＊ｆ２→ｆ５」、「Ｏ
Ｒ：ｒ３／ｒ５→ｒ４」、「ＸＸＸ：特権命令例外割り
込み」・・・の順に並んでいる。

【００７６】上記命令領域１の命令の内、固定少数点命
令の「ＡＤＤ」と、浮動少数点命令の「ＦＭＵＬ」の命
令を入替えて、命令領域２に格納する。 ：命令入れ替え処理の説明・・・図８参照 第３実施例の処理フローチャートを図８に示す。なお、
Ｓ２１〜Ｓ２６は、処理番号を示す。

【００７７】この処理では、図７の各命令列を対象とし
て処理を行うが、割り込みが発生した命令間の命令を対
象にして、命令の入れ替え処理を行う。すなわち、図７
の例では、「ＤＩＶ」と「ＸＸＸ」との間の命令が入替
えの対象となる。

【００７８】Ｓ２１：ポインタＰ１に、入れ替え命令の
先頭アドレスを設定する。 図７の例では、命令領域１の命令列の内、「ＤＩＶ：ゼ
ロ除算例外割り込み」命令が割り込み発生であるから、
その次の命令は、「ＡＤＤ：ｒ１＋ｒ２→ｒ３」であ
る。

【００７９】従って、上記ポインタＰ１には、「ＡＤ
Ｄ：ｒ１＋ｒ２→ｒ３」命令の先頭アドレスを設定す
る。 Ｓ２２：ポインタＰ２に、上記ポインタＰ１の次の命令
の先頭アドレスを設定する。

【００８０】この場合、１回目は、ポインタＰ２には、
「ＦＭＵＬ：ｆ１＊ｆ２→ｆ５」の命令の先頭アドレス
を設定する。 Ｓ２３：ポインタＰ１の命令のタイプが、ポインタＰ２
の命令のタイプと一致するかどうかを判断する。

【００８１】この場合、１回目は、ポインタＰ１の命令
タイプは、固定少数点命令の「ＡＤＤ」であり、ポイン
タＰ２の命令タイプは、浮動少数点命令の「ＦＭＵＬ」
である。従って、第１回目の判断では、両者のタイプは
一致しない。

【００８２】Ｓ２４：上記Ｓ２３の処理で、両者が一致
しなかった場合は、ポインタＰ１の命令と、ポインタＰ
２の命令とを入れ替える。 Ｓ２５：上記Ｓ２３の処理で、両者が一致した場合、及
び、Ｓ２４の処理が終了した場合には、ポインタＰ１
に、ポインタＰ２の次の命令の先頭アドレスを設定す
る。

【００８３】Ｓ２６：続いて、命令入れ替えの範囲を越
えていたら、処理を終了するが、越えていなければ、上
記Ｓ２２の処理から繰り返して行う。この場合の入れ替
え範囲は、「ＡＤＤ」から、「ＯＲ」までである。

【００８４】以上の処理により、図７の例では、固定少
数点命令の「ＡＤＤ」と浮動少数点命令の「ＦＭＵＬ」
命令を入れ替えることになる。 （第４実施例の説明）図９、図１０、図１１は、本発明
の第４実施例を示した図であり、図９は命令列の説明
図、図１０、図１１は命令入れ替え処理フローチャート
（その１、その２）である。

【００８５】第４実施例は、同一命令タイプを集合させ
て命令を入れ替える例である。この試験方法は、スーパ
ースカラ制御等によるパイプラインが複数個存在するＣ
ＰＵ（図２参照）に適用出来る。

【００８６】：命令の入れ替え論理の説明 この例では、命令の種類毎に、同一パイプラインで実行
される命令を集合させて入れ替える。例えば、後続する
固定少数点命令と、浮動少数点命令を集合させて入れ替
える。

【００８７】すなわち、固定少数点命令と浮動少数点命
令が異なるパイプラインで実行されるＣＰＵの場合、固
定少数点命令群と、浮動少数点命令群にそれぞれ集合
し、入れ替える。

【００８８】：命令列の説明・・・図９参照 上記試験を行う場合は、試験実行部１３が、乱数により
命令列を生成し、生成した命令列を命令領域１に格納す
ると共に、上記命令入れ替え論理に従って、命令を入れ
替え、その結果の命令列を命令領域２に格納する。

【００８９】図示のように、命令領域１の命令列は、
「ＤＩＶ：ゼロ除算例外割り込み」、「ＡＤＤ：ｒ１＋
ｒ２→ｒ３」、「ＦＭＵＬ：ｆ１＊ｆ２→ｆ５」、「Ｏ
Ｒ：ｒ３／ｒ５→ｒ４」、「ＳＵＢ：ｒ１−ｒ２→ｒ
３」、「ＦＡＤＤ：ｆ２＊ｆ３→ｆ６」、「ＡＮＤ：ｒ
１＆ｒ２→ｒ６」、「ＸＸＸ：特権命令例外割り込み」
・・・の順に並んでいる。

【００９０】そして、上記命令領域１の命令列の内、固
定少数点命令の「ＡＤＤ」、「ＯＲ」、「ＳＵＢ」、
「ＡＮＤ」の命令群を集合させると共に、浮動少数点命
令の「ＦＭＵＬ」、「ＦＡＤＤ」の命令群を集合させて
入れ替える。

【００９１】：命令入れ替え処理の説明・・・図１
０、図１１参照 第４実施例の処理フローチャートを図１０、図１１に示
す。なお、Ｓ３１〜Ｓ４１は、処理番号を示す。

【００９２】この処理では、図９の命令領域１内の命令
列を対象として処理を行うが、割り込みが発生した命令
間の命令を対象にして、命令の入れ替え処理を行う。す
なわち、図９の例では、「ＤＩＶ」と「ＸＸＸ」との間
の命令が入替えの対象となる。

【００９３】なお、以下の処理で使用するＷ１、Ｃ１
は、ワークメモリ１５（図２参照）内の領域である。ま
た、ｆ１〜ｆ６はファイル（図２のレジスタ／ファイル
２３内）の領域である。

【００９４】Ｓ３１：ポインタＰ１に、入れ替え命令の
先頭アドレスを設定する。また、Ｗ１に作業領域の先頭
アドレスを設定し、カウンタＣ１をゼロクリアする。図
９の例では、命令領域１に格納した命令列の内、「ＤＩ
Ｖ：ゼロ除算例外割り込み」命令が割り込み発生である
から、その次の命令は、「ＡＤＤ」である。

【００９５】従って、上記ポインタＰ１には、「ＡＤ
Ｄ」命令の先頭アドレスを設定する。 Ｓ３２：Ｗ１の領域に、ポインタＰ１の命令を入れる。
また、Ｗ１の領域に、次の作業領域のアドレスを設定す
ると共に、Ｃ１の値をカウントアップ（＋１）する。

【００９６】Ｓ３３：ポインタＰ２に、ポインタＰ１の
次の命令の先頭アドレスを設定する。 Ｓ３４：ポインタＰ１の命令のタイプが、ポインタＰ２
の命令のタイプと一致するかどうかを判断する。

【００９７】Ｓ３５：上記Ｓ３４の処理で、両者が一致
した場合には、Ｗ１の領域に、ポインタＰ２の命令を入
れる。また、Ｗ１に次の作業領域のアドレスを設定する
と共に、Ｃ１をカウントアップ（＋１）する。更に、ポ
インタＰ２の命令に、処理済マークを付ける。

【００９８】Ｓ３６：上記Ｓ３４の処理で、両者が一致
しなかった場合、及び、Ｓ３５の処理が終了した場合に
は、ポインタＰ２に、ポインタＰ２の次の命令の先頭ア
ドレスを設定する（Ｐ２のアドレスを１つ増やす）。

【００９９】Ｓ３７：続いて、命令入れ替えの範囲を越
えていなければ、上記Ｓ３４に戻って処理を行うが、命
令入れ替えの範囲を越えていた場合には、次の処理（Ｓ
３８）を行う。

【０１００】Ｓ３８：ポインタＰ１に、ポインタＰ１の
次の命令の先頭アドレスを設定する。 Ｓ３９：上記Ｓ３８の処理を行って、命令入れ替えの範
囲を越えたかどうかを判断する。

【０１０１】Ｓ４０：上記Ｓ３９の処理で、命令入れ替
えの範囲を越えていない場合には、ポインタＰ１の命令
は、処理済マークかどうかを判断する。その結果、処理
済マークがつ付いていたら、上記Ｓ３８に戻って処理を
行う。

【０１０２】しかし、処理済マークでなかった場合は、
上記Ｓ３２に戻って処理を行う。 Ｓ４１：上記Ｓ３９の処理で、命令入れ替えの範囲を越
えていた場合には、上記作業領域の命令列を、命令入れ
替え領域に書き戻して処理を終了する。

【０１０３】以上の処理により、上記命令領域１の命令
列の内、固定少数点命令の「ＡＤＤ」、「ＯＲ」、「Ｓ
ＵＢ」、「ＡＮＤ」の命令群を集合させると共に、浮動
少数点命令の「ＦＭＵＬ」、「ＦＡＤＤ」の命令群を集
合させて入れ替える。

【０１０４】（他の実施例）以上実施例について説明し
たが、本発明は次のようにしても実施可能である。 ：命令列は、上記実施例で示した命令列に限らず、各
種の命令列で実行可能である。

【０１０５】：パイプライン制御機構以外の先行制御
機構の検証にも、上記実施例と同様に適用可能である。

【０１０６】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 ：命令列を入れ替えることにより、パイプライン動作
を変化させることが出来、検証精度を高める事が出来
る。

【０１０７】：特に、スーパースカラ制御による複数
パイプライン方式では、各パイプラインへの命令投入順
序が変化するので、パイプライン機構の動作条件を拡大
出来る。その結果、検証精度を高める事が出来る。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の実施例のシステム構成図である。

【図３】第１実施例の命令列の説明図である。

【図４】第１実施例の命令入替え処理フローチャートで
ある。

【図５】第２実施例の命令列の説明図である。

【図６】第２実施例の命令入替え処理フローチャートで
ある。

【図７】第３実施例の命令列の説明図である。

【図８】第３実施例の命令入替え処理フローチャートで
ある。

【図９】第４実施例の命令列の説明図である。

【図１０】第４実施例の命令入替え処理フローチャート
（その１）である。

【図１１】第４実施例の命令入替え処理フローチャート
（その２）である。

【図１２】従来技術の説明図である。

【符号の説明】

１ 命令生成部 ２ 命令実行制御部 ３ 実行結果比較部 ５、６ 実行結果領域（メモリ領域） ７ 命令列入替え処理部 ８、９ 命令領域（メモリ領域）

Claims (5)

【特許請求の範囲】
1. 【請求項１】 命令実行の先行制御機構を有する情報処
   理システムに対して、乱数により命令列を生成し、 生成した命令列を上記先行制御機構に実行させて、その
   実行結果（１回目の走行結果）を、期待値とする先行制
   御機構の試験方法において、 実行結果が変化しない範囲で、上記命令列を入替え、 入れ替えた命令列の実行結果を、上記期待値と比較する
   ことを特徴とした先行制御機構の試験方法。
2. 【請求項２】 レジスタ干渉を回避させることにより、
   命令列の入替えを行うことを特徴とした請求項１記載の
   先行制御機構の試験方法。
3. 【請求項３】 オペランドメモリ干渉を回避させること
   により、命令列の入替えを行うことを特徴とした請求項
   １記載の先行制御機構の試験方法。
4. 【請求項４】 命令タイプが異なる命令を入れ替えるこ
   とにより、命令列の入替えを行うことを特徴とした請求
   項１記載の先行制御機構の試験方法。
5. 【請求項５】 同一命令タイプを集合させることによ
   り、命令列の入替えを行うことを特徴とした請求項１記
   載の先行制御機構の試験方法。