JPH0618400Y2 - Voice processor - Google Patents

Voice processor

Info

Publication number
JPH0618400Y2
JPH0618400Y2 JP1987092364U JP9236487U JPH0618400Y2 JP H0618400 Y2 JPH0618400 Y2 JP H0618400Y2 JP 1987092364 U JP1987092364 U JP 1987092364U JP 9236487 U JP9236487 U JP 9236487U JP H0618400 Y2 JPH0618400 Y2 JP H0618400Y2
Authority
JP
Japan
Prior art keywords
circuit
recording
voice
seconds
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987092364U
Other languages
Japanese (ja)
Other versions
JPS63200900U (en
Inventor
信司 吉田
Original Assignee
株式会社精工舎
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社精工舎 filed Critical 株式会社精工舎
Priority to JP1987092364U priority Critical patent/JPH0618400Y2/en
Publication of JPS63200900U publication Critical patent/JPS63200900U/ja
Application granted granted Critical
Publication of JPH0618400Y2 publication Critical patent/JPH0618400Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 [産業上の利用分野] 本考案は音声の録音および/または再生を行う音声処理
装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention relates to a voice processing device for recording and / or reproducing voice.

[従来の技術] 近年、音声を録音および再生する集積回路(例えば、沖
電気製 MSM 6258)が市販されている。これ
は、音声分析および音声合成の両機能を有しており、R
AM(ランダムアクセスメモリ)に対して音声情報の書
込みおよび読出しを行うことにより、録音装置を構成す
るものである。
[Prior Art] In recent years, integrated circuits (for example, MSM 6258 manufactured by Oki Electric Co., Ltd.) for recording and reproducing voice have been commercially available. It has both voice analysis and voice synthesis functions.
A recording device is configured by writing and reading audio information to and from an AM (random access memory).

そしてその録音時間は、スイッチの切換えによって可変
になっており、スタート/ストップ端子をトリガする間
隔によって例えば4秒と8秒を切り換えられるようにな
っている。すなわち、4秒録音にするためには、スター
ト/ストップ端子をトリガした後、4秒後に再度この端
子がトリガされてこの時点で録音が終了するものであ
る。
The recording time is variable by switching the switch, and for example, 4 seconds and 8 seconds can be switched depending on the interval at which the start / stop terminal is triggered. That is, in order to record for 4 seconds, after the start / stop terminal is triggered, this terminal is triggered again 4 seconds later and the recording is finished at this point.

[考案が解決しようとする問題点] 上記のものでは、録音時間を正確にするためには、スタ
ート/ストップ端子をトリガする間隔を正確に設定する
必要があり、そのためにはマイクロコンピュータ等の制
御回路に正確な4秒あるいは8秒の計時回路を必要とす
るものである。
[Problems to be Solved by the Invention] In the above, in order to make the recording time accurate, it is necessary to accurately set the interval at which the start / stop terminals are triggered. The circuit requires an accurate 4 seconds or 8 seconds timing circuit.

また録音時間を可変にするためには、そのための回路構
成をさらに付加しなければならないものであった。
Further, in order to make the recording time variable, a circuit configuration for that purpose must be added.

本考案は、録音/再生時間を決定するための計時回路を
不要とし、簡単な回路構成で時間制御が行えるようにし
たものである。
The present invention eliminates the need for a timing circuit for determining the recording / playback time, and enables time control with a simple circuit configuration.

[考案が解決しようとする問題点] 本考案は、音声情報を記憶する記憶回路のアドレスを指
定する制御回路の所望のアドレス信号を、録音および/
または再生時間に応じて選択する選択回路を設け、この
選択されたアドレス信号によって音声情報の書込みおよ
び/または読出しを停止させるようにしたものである。
[Problems to be Solved by the Invention] The present invention records and / or records a desired address signal of a control circuit for designating an address of a storage circuit for storing voice information.
Alternatively, a selection circuit for selecting in accordance with the reproduction time is provided, and writing and / or reading of audio information is stopped by this selected address signal.

[実施例] 図面において、1は例えば256KビットのRAMで、
音声情報を記憶する記憶回路を構成するものである。2
は音声分析合成回路で、例えば沖電気製のMSM 62
58を用いている。これは、音声信号をデジタルの音声
情報に変換する機能と音声情報をアナログの音声信号に
変換する機能を有しており、この両機能を実行するため
にRAM1に対して音声情報をアクセスするもので、制
御回路を構成するものである。3は選択回路を構成する
スイッチング回路、4はRAM1の記憶エリアを指定す
るためのスイッチング回路である。5はワンショットパ
ルス発生器、6はゲート回路である。
[Embodiment] In the drawings, 1 is, for example, a 256 K-bit RAM,
It constitutes a memory circuit for storing voice information. Two
Is a voice analysis / synthesis circuit, for example, MSM 62 manufactured by Oki Electric.
58 is used. This has a function of converting a voice signal into digital voice information and a function of converting voice information into an analog voice signal, and accesses the voice information to the RAM 1 in order to execute both functions. And constitutes a control circuit. Reference numeral 3 is a switching circuit which constitutes a selection circuit, and 4 is a switching circuit for designating a storage area of the RAM 1. Reference numeral 5 is a one-shot pulse generator, and 6 is a gate circuit.

つぎに動作について説明する。音声分析合成回路2は端
子aのレベルに応じて録音および再生機能の切換えが行
われ、端子bの最初のトリガによって上記機能をスター
トし、2回目のトリガによって上記機能をストップする
ように構成されている。
Next, the operation will be described. The voice analysis / synthesis circuit 2 is configured so that the recording and reproducing functions are switched according to the level of the terminal a, the above function is started by the first trigger of the terminal b, and the above function is stopped by the second trigger. ing.

また本例では、RAM1の半分の記憶エリアを用いるこ
とによって8秒の録音/再生を行い、1/4の記憶エリ
アに切り換えることによって4秒の録音/再生を行うよ
うにしてある。
Further, in this example, recording / reproducing for 8 seconds is performed by using half the storage area of RAM 1, and recording / reproducing for 4 seconds is performed by switching to the storage area of 1/4.

まず8秒の録音/再生を行う場合には、外部スイッチ
(図示せず)によって端子cを所定レベルにすることに
よって、スイッチング回路3,4を図示の状態にする。
すなわちアドレス線A14をワンショットパルス発生器
5に接続する。
First, when recording / reproducing for 8 seconds, the switching circuits 3 and 4 are brought into the illustrated state by setting the terminal c to a predetermined level by an external switch (not shown).
That is, the address line A 14 is connected to the one-shot pulse generator 5.

そこで端子aを所定のレベルにして録音か再生かを設定
した後、端子fにスタートパルスを供給する。これによ
って音声分析合成回路2が動作を開始し、アドレス線A
〜A12からアドレス信号が発生し、データ線D
からの音声情報がRAM1に対してアクセスされ
る。なおRAM1に対する書込み/読出しの指定は音声
分析合成回路2の端子RD/WRからの出力によって行
われる。アドレスが進んでアドレス線A14から信号が
発生すると、スイッチング回路3を介してワンショット
パルス発生器5がトリガされて1パルスが発生する。こ
のパルスによって音声分析合成回路2がトリガされ、録
音/再生動作が停止する。
Therefore, the terminal a is set to a predetermined level to set recording or reproduction, and then a start pulse is supplied to the terminal f. As a result, the voice analysis / synthesis circuit 2 starts operating, and the address line A
Address signals are generated from 0 to A 12 , and data lines D 0 to
Audio information from D 7 is access to RAM 1. Designation of writing / reading to / from the RAM 1 is performed by an output from the terminal RD / WR of the voice analysis / synthesis circuit 2. When the address advances and a signal is generated from the address line A 14 , the one-shot pulse generator 5 is triggered via the switching circuit 3 to generate one pulse. This pulse triggers the voice analysis / synthesis circuit 2 to stop the recording / playback operation.

こうしてRAM1の半分の記憶エリアに対して書込み/
読出しが行われ、8秒の録音/再生が行われるのであ
る。
In this way, write / write in half the memory area of RAM1.
The reading is performed and the recording / playback for 8 seconds is performed.

なおRAM1のどちらの半分の記憶エリアを用いるかは
端子eからの出力によって指定される。
Note that which half of the storage area of the RAM 1 is used is specified by the output from the terminal e.

つぎに4秒の録音/再生を行う場合には、端子cのレベ
ルを反転してスイッチング回路3,4の状態を切り換え
る。これによって、アドレス線A13がワンショットパ
ルス発生器5に接続される。
Next, when recording / reproducing for 4 seconds, the level of the terminal c is inverted to switch the states of the switching circuits 3 and 4. As a result, the address line A 13 is connected to the one-shot pulse generator 5.

したがってアドレス線A13からアドレス信号が発生す
ると、ワンショットパルス発生器5からパルスが発生
し、音声分析合成回路2の動作が停止する。すなわちR
AM1の1/4の記憶エリアに対して書込み/読出しが
行われたところで停止するものである。この場合に用い
られるRAM1の記憶エリアは、端子d,eからの出力
によって決定される。
Therefore, when an address signal is generated from the address line A 13, a pulse is generated from the one-shot pulse generator 5 and the operation of the voice analysis / synthesis circuit 2 is stopped. Ie R
It stops when writing / reading is performed on the 1/4 storage area of AM1. The storage area of the RAM 1 used in this case is determined by the outputs from the terminals d and e.

[考案の効果] 本考案によれば、音声情報の記憶回路に対する所定のア
ドレス信号によって音声情報の書込み/読出しを停止す
るようにしたので、録音/再生時間を決定するための計
時回路が不要となり、簡単な構成で正確な録音/再生時
間の切換えが行える。
[Advantage of the Invention] According to the present invention, since the writing / reading of the voice information is stopped by the predetermined address signal to the voice information storage circuit, the timing circuit for determining the recording / playback time becomes unnecessary. , It is possible to switch the recording / playback time accurately with a simple structure.

【図面の簡単な説明】[Brief description of drawings]

図面は本考案の一実施例を示した論理回路図である。 1……RAM 2……音声分析合成回路 3……選択回路 The drawing is a logic circuit diagram showing an embodiment of the present invention. 1 ... RAM 2 ... Voice analysis / synthesis circuit 3 ... Selection circuit

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】音声情報を記憶する記憶回路と、この記憶
回路のアドレスを指定して音声情報の書込みおよび/ま
たは読出しを制御する制御回路と、音声情報の録音およ
び/または再生時間の切換えによって上記制御回路の所
望のアドレス信号を選択する選択回路とからなり、この
選択回路によって選択されたアドレス信号によって上記
音声信号の書込みおよび/または読出しを停止させるこ
とを特徴とする音声処理装置。
1. A storage circuit for storing voice information, a control circuit for controlling writing and / or reading of voice information by designating an address of the storage circuit, and a switching of recording and / or reproducing time of voice information. A voice processing device comprising: a selection circuit for selecting a desired address signal of the control circuit, wherein writing and / or reading of the voice signal is stopped by the address signal selected by the selection circuit.
JP1987092364U 1987-06-16 1987-06-16 Voice processor Expired - Lifetime JPH0618400Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987092364U JPH0618400Y2 (en) 1987-06-16 1987-06-16 Voice processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987092364U JPH0618400Y2 (en) 1987-06-16 1987-06-16 Voice processor

Publications (2)

Publication Number Publication Date
JPS63200900U JPS63200900U (en) 1988-12-23
JPH0618400Y2 true JPH0618400Y2 (en) 1994-05-11

Family

ID=30954007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987092364U Expired - Lifetime JPH0618400Y2 (en) 1987-06-16 1987-06-16 Voice processor

Country Status (1)

Country Link
JP (1) JPH0618400Y2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730898A (en) * 1980-08-01 1982-02-19 Fujitsu Ltd Voice synthesizing and stopping system
JPS5912196A (en) * 1982-07-13 1984-01-21 Seibu Denki Kogyo Kk Axial-flow fan
JPS6016024A (en) * 1983-07-08 1985-01-26 Hitachi Comput Eng Corp Ltd Logic circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS634240Y2 (en) * 1980-02-25 1988-02-02

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730898A (en) * 1980-08-01 1982-02-19 Fujitsu Ltd Voice synthesizing and stopping system
JPS5912196A (en) * 1982-07-13 1984-01-21 Seibu Denki Kogyo Kk Axial-flow fan
JPS6016024A (en) * 1983-07-08 1985-01-26 Hitachi Comput Eng Corp Ltd Logic circuit

Also Published As

Publication number Publication date
JPS63200900U (en) 1988-12-23

Similar Documents

Publication Publication Date Title
JPH075436Y2 (en) Time measuring device with recording function
JPH0618400Y2 (en) Voice processor
JPS6012893U (en) tape recorder
JPH0129635Y2 (en)
JP2515149Y2 (en) Recording equipment
JPS6017797A (en) Recorder/reproducer
JPH067648Y2 (en) Image processing device
JPH0437357Y2 (en)
JPS60205477A (en) Record reproducer
JPH0438399Y2 (en)
JPH0370282A (en) Phase adjustment device for recording and reproducing device
JP2000020093A (en) Ic recorder
JPS6033399U (en) Recording and playback device
JPS6396651U (en)
JPH03276462A (en) Card player
JPH0239040B2 (en)
JPS61382U (en) automatic editing device
JPS60159587U (en) Disc record playback device
JPS6448703U (en)
JPS6384736U (en)
JPH0384987U (en)
JPS60100805U (en) Multi-point time chart analysis device
JPS60800U (en) Recording and playback device
JPS61132870U (en)
JPS6387966U (en)