JPH06181471A - Transfer system in asynchronous transfer mode - Google Patents

Transfer system in asynchronous transfer mode

Info

Publication number
JPH06181471A
JPH06181471A JP33324492A JP33324492A JPH06181471A JP H06181471 A JPH06181471 A JP H06181471A JP 33324492 A JP33324492 A JP 33324492A JP 33324492 A JP33324492 A JP 33324492A JP H06181471 A JPH06181471 A JP H06181471A
Authority
JP
Japan
Prior art keywords
virtual
cell
error correction
path
virtual path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33324492A
Other languages
Japanese (ja)
Inventor
Noriaki Kikkai
範章 吉開
Osamu Yoshida
修 吉田
Hiroyuki Fujii
裕順 藤井
Hiroshi Kuragami
弘 倉上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP33324492A priority Critical patent/JPH06181471A/en
Publication of JPH06181471A publication Critical patent/JPH06181471A/en
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PURPOSE:To reduce a fault restoration time and to attain error correction and cell abort compensation with high reliability. CONSTITUTION:A virtual path VP1 is formed by adding control information based on an error correction code rule and a cell sequence number to each cell of input virtual line groups VC11-VC14 by a sender side virtual line switch VCH1, the virtual path is copied to generate a virtual path VP2 and the two virtual paths are connected to a receiver side virtual line switch VCH 2 via virtual line path cross connectors VPH1-VPH3 in a different route. The receiver side virtual line switch VCH2 applies buffering to cells of the virtual paths VP1,VP2 and implements cell abort compensation by a cell sequence number for error correction.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、非同期転送モードの伝
達方式に利用する。非同期転送モードのネットワークに
おいて故障復旧が速く符号誤りの訂正およびセル廃棄の
補償を行い高品質なパスを提供する伝達方式に利用す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used in a transfer method of an asynchronous transfer mode. It is used for a transmission method that provides a high quality path by correcting failures of code errors and compensating for cell discards in a network in an asynchronous transfer mode, in which failure recovery is fast.

【0002】[0002]

【従来の技術】図5は従来例のディジタル伝送の伝達方
式の自動切替制御システムのブロック構成図である。図
6は従来例の非同期転送モードの伝達方式のセル廃棄補
償法(符号化処理)の原理を示す図である。図7は従来
例の非同期転送モードの伝達方式のセル廃棄補償法(2
次元配列符号化)の原理を示す図である。
2. Description of the Related Art FIG. 5 is a block diagram of a conventional automatic transmission switching control system for digital transmission. FIG. 6 is a diagram showing the principle of the cell loss compensation method (encoding process) of the transfer method of the asynchronous transfer mode of the conventional example. FIG. 7 shows a cell loss compensation method (2 in the conventional asynchronous transfer mode).
It is a figure which shows the principle of (dimensional array encoding).

【0003】従来、ディジタル伝送のネットワークの信
頼性を確保するために、図5に示す自動切替制御システ
ム(DSW、Digital Switcher)が最
もよく知られている。この方式は基本的には集中制御方
式であり、制御部CONTと切替実行部SVとスイッチ
MTXとから構成され、障害発生箇所に応じた切替パタ
ンがあらかじめ定められており、故障が発生した場合に
制御部CONTと切替実行部SVとの間でメッセージの
やりとりを行った後に、迂回ルートを決めパス単位で切
替制御を行うものである。
Conventionally, the automatic switching control system (DSW, Digital Switcher) shown in FIG. 5 is the most well known in order to ensure the reliability of a digital transmission network. This system is basically a centralized control system, and is composed of a control unit CONT, a switching execution unit SV, and a switch MTX, and a switching pattern corresponding to a location where a failure has occurred is predetermined. After exchanging messages between the control unit CONT and the switching execution unit SV, a detour route is determined and switching control is performed in path units.

【0004】また、非同期転送モードに基づくネットワ
ークでは、情報セル(固定長ブロック)を単位として非
同期に伝達されるために、中継ノードにおけるバッファ
あふれに起因してセル廃棄が発生することがある。ま
た、セルの誤配を防ぐために、伝送路誤りによるセル同
期部の誤りがひどい場合などにもセルは廃棄される。こ
のような伝送路誤りおよびセル廃棄に対する補償法とし
て誤り訂正符号を応用する試みがなされている。それ
は、図6に示すように、一定数のセルを2次元的に配列
し、それぞれ横方向と縦方向とに対して、2種類の誤り
訂正符号をかけ、伝送路誤りとセル廃棄を同時に補償し
ようとするものである。
In addition, in a network based on the asynchronous transfer mode, information cells (fixed length blocks) are transmitted asynchronously as a unit, so that cell discard may occur due to buffer overflow at a relay node. Further, in order to prevent erroneous distribution of cells, the cells are discarded even when the error of the cell synchronization unit due to the transmission path error is severe. Attempts have been made to apply error correction codes as a compensation method for such transmission path errors and cell discard. As shown in FIG. 6, a fixed number of cells are arranged two-dimensionally, and two types of error correction codes are applied in the horizontal and vertical directions, respectively, to simultaneously compensate for transmission path errors and cell discard. Is what you are trying to do.

【0005】まず、セル廃棄検出符号の符号化は、各セ
ルを情報として配列の横方向に誤り訂正符号化を行う。
得られた検査ビットを廃棄検出セル(Loss Det
ecting Cell)の情報フィールドに格納す
る。復元符号の符号化は、一つのセルから数ビットずつ
取り出し、配列の縦方向に誤り訂正符号化を行う。得ら
れた検査ビットをパリティセルに格納する。その結果、
図7に示すような2次元配列符号化が構成される。
First, in the coding of the cell discard detection code, error correction coding is performed in the horizontal direction of the array using each cell as information.
The obtained inspection bit is used as a discard detection cell (Loss Det).
ecting cell). To encode the restoration code, several bits are extracted from one cell and error correction encoding is performed in the vertical direction of the array. The obtained check bit is stored in the parity cell. as a result,
Two-dimensional array coding as shown in FIG. 7 is configured.

【0006】誤り訂正能力の面から、セル廃棄検出符号
には、BCH符号(Bose−Chaudhuri−H
ocquenghem code)が、また復元符号に
はRS符号(Reed−Solomon code)が
考えられている。復号処理は基本的には、これらの誤り
訂正符号の性能を使用して可能であるが、詳細な符号化
処理および復号処理は、次論文を参照されたい。(岩瀬
他、ATM網における伝送路符号誤りおよびセル廃棄の
補償法、電子情報通信学会論文誌、B−IVol.J7
5−B−I、NO.1、pp.1−11、1992年)
From the viewpoint of error correction capability, the cell loss detection code is a BCH code (Bose-Chaudhuri-H).
An ocquengem code) and an RS code (Reed-Solomon code) are considered as the restoration code. The decoding process is basically possible by using the performance of these error correction codes, but for the detailed encoding process and decoding process, refer to the next paper. (Iwase et al., Compensation Method for Channel Code Error and Cell Discard in ATM Network, IEICE Transactions, B-IVol.J7
5-BI, NO. 1, pp. 1-11, 1992)

【0007】[0007]

【発明が解決しようとする課題】しかし、従来例の非同
期転送モードの伝達方式では、自動切替制御システムは
制御部CONTと切替実行部SVとの間で制御情報のや
り取りが頻繁に必要で、しかもその転送情報速度が遅い
ために復旧時間は数10分にも及ぶことがしばしばある
ので、このシステムを使用するのには問題点がある。
However, in the transmission method of the asynchronous transfer mode of the conventional example, the automatic switching control system requires frequent exchange of control information between the control unit CONT and the switching execution unit SV, and There are problems in using this system as the recovery time is often tens of minutes due to its slow transfer information rate.

【0008】また、誤り訂正符号による補償法について
は、サービスが固定ビットレートで均一にセルが発生す
る場合には確かに有効な方法であるが、2次元マトリッ
クスを作成することが前提となっており、たとえば、バ
ースト的なセルの到着があった場合にマトリックスを完
全に構成できず、所望のセル廃棄補償特性が得られない
ことがある。将来のサービスには、当然バースト的な、
いわゆる時間的に変動するセル伝達特性を考慮しておく
べきであり、この点で現状の技術は使用できない問題点
がある。
Further, the compensation method using the error correction code is certainly effective when cells are uniformly generated at a fixed bit rate, but it is premised that a two-dimensional matrix is created. In some cases, for example, when a burst of cells arrives, the matrix cannot be completely constructed and a desired cell loss compensation characteristic may not be obtained. For future services, of course bursty,
So-called time-varying cell transfer characteristics should be taken into consideration, and there is a problem in this point that the current technology cannot be used.

【0009】本発明は前記の問題点を解決するもので、
故障復旧時間を短縮でき、高信頼度な誤り訂正およびセ
ル廃棄補償ができる高品質の非同期転送モードの伝達方
式を提供することを目的とする。
The present invention solves the above problems.
It is an object of the present invention to provide a high-quality asynchronous transfer mode transmission method capable of shortening the failure recovery time and performing highly reliable error correction and cell loss compensation.

【0010】[0010]

【課題を解決するための手段】本発明は、複数の入力仮
想回線群からのセルに対してそれぞれ誤り訂正符号則に
基づく制御情報およびセルシーケンス番号を付加して仮
想パスを構成する手段と、この仮想パスをコピーして2
以上の系列の仮想パスを作成しそれぞれ異なるルートに
接続する手段とを含む送信側仮想回線スイッチと、前記
それぞれ異なるルートに接続された2以上の系列の仮想
パスのセルをそれぞれバッファリングする手段と、この
バッファリングする手段の内容を読出し前記セルシーケ
ンス番号に基づきセル廃棄補償をして誤り訂正を行い複
数の出力仮想回線群に出力する手段とを含む受信側仮想
回線スイッチとを備えたことを特徴とする。
Means for Solving the Problem The present invention comprises means for forming a virtual path by adding control information and a cell sequence number based on an error correction coding rule to cells from a plurality of input virtual circuit groups, respectively. Copy this virtual path 2
A transmission side virtual circuit switch including means for creating virtual paths of the above series and connecting to different routes, and means for buffering cells of virtual paths of two or more series connected to the different routes respectively A receiving side virtual circuit switch including means for reading the contents of the buffering means, compensating for cell discard based on the cell sequence number, performing error correction, and outputting to a plurality of output virtual circuit groups. Characterize.

【0011】また、本発明は、前記送信側仮想回線スイ
ッチと前記受信側仮想回線スイッチとの間に接続され前
記2以上の仮想パスをそれぞれ異なるルートに設定する
複数の仮想パスクロスコネクタを備えることができる。
Further, the present invention comprises a plurality of virtual path cross connectors which are connected between the transmitting side virtual circuit switch and the receiving side virtual circuit switch and which set the two or more virtual paths to different routes. You can

【0012】[0012]

【作用】仮想パスが冗長構成となっているために、たと
えケーブルが切断されても制御局に問い合わせることな
く自律的に短時間に復旧が可能であり、また、各仮想パ
スに与えられたセルのシーケンス番号でセル廃棄補償を
行い、誤り訂正符号の対象を情報ビット列としたので、
故障復旧時間を短縮することができ、可変サービスに対
しても何の変更もなく対応可能で高信頼度の誤り訂正お
よびセル廃棄補償ができる。
[Function] Since the virtual path has a redundant configuration, even if the cable is disconnected, it is possible to recover autonomously in a short time without inquiring to the control station, and the cells given to each virtual path can be restored. Since the cell discard compensation is performed with the sequence number of and the target of the error correction code is the information bit string,
The failure recovery time can be shortened, variable services can be handled without any changes, and highly reliable error correction and cell loss compensation can be performed.

【0013】[0013]

【実施例】本発明の実施例について図面を参照して説明
する。
Embodiments of the present invention will be described with reference to the drawings.

【0014】図1は本発明一実施例非同期転送モードの
伝達方式のブロック構成図である。
FIG. 1 is a block diagram of a transfer system in an asynchronous transfer mode according to an embodiment of the present invention.

【0015】図1において、本発明の特徴とするところ
は、複数の入力仮想回線群VC11〜VC14からのセ
ルに対してそれぞれ誤り訂正符号則に基づく制御情報お
よびセルシーケンス番号を付加して仮想パスを構成する
手段として多重回路11、同期回路12、符号構成回路
13および仮想パス構成回路14と、この仮想パスをコ
ピーして2以上の系列の仮想パスを作成しそれぞれ異な
るルートに接続する手段としてコピー回路15とを含む
送信側仮想回線スイッチVCH1と、前記それぞれ異な
るルートに接続された2以上の系列の仮想パスのセルを
それぞれバッファリングする手段としてバッファ21
と、バッファ21の内容を読出し前記セルシーケンス番
号に基づきセル廃棄補償をして誤り訂正を行い複数の出
力仮想回線群VC21〜VC24に出力する手段として
仮想回線構成回路22、同期回路23、誤り検出回路2
4および分離回路25とを含む受信側仮想回線スイッチ
VCH2とを備えたことにある。
In FIG. 1, a feature of the present invention is that a virtual path is created by adding control information and a cell sequence number based on an error correction code rule to cells from a plurality of input virtual circuit groups VC11 to VC14, respectively. As a means for configuring the above, a multiplexing circuit 11, a synchronizing circuit 12, a code forming circuit 13, and a virtual path forming circuit 14, and a means for copying this virtual path to create two or more series of virtual paths and connecting them to different routes. The transmission side virtual circuit switch VCH1 including the copy circuit 15 and the buffer 21 as a means for buffering cells of virtual paths of two or more series connected to the different routes, respectively.
Then, the contents of the buffer 21 are read out, cell discard compensation is performed based on the cell sequence number, error correction is performed, and the error is corrected and output to a plurality of output virtual circuit groups VC21 to VC24. Circuit 2
4 and a separation circuit 25, and a reception side virtual circuit switch VCH2.

【0016】また、送信側仮想回線スイッチVCH1と
受信側仮想回線スイッチVCH2との間に接続され前記
2以上の仮想パスをそれぞれ異なるルートに設定する複
数の仮想パスクロスコネクタVPH1〜VPH3を備え
る。
Further, there are provided a plurality of virtual path cross connectors VPH1 to VPH3 which are connected between the transmission side virtual circuit switch VCH1 and the reception side virtual circuit switch VCH2 and which set the two or more virtual paths to different routes.

【0017】このような構成の非同期転送モードの伝達
方式の動作について説明する。図2は本発明の非同期転
送モードの伝達方式の(7、4)ハミング符号の構成を
示す図である。図3は本発明の非同期転送モードの伝達
方式の(7、4)ハミング符号の誤り訂正に使用するシ
ンドロームを示す図である。
The operation of the transfer method in the asynchronous transfer mode having such a configuration will be described. FIG. 2 is a diagram showing the configuration of the (7,4) Hamming code in the asynchronous transfer mode transmission method of the present invention. FIG. 3 is a diagram showing a syndrome used for error correction of a (7,4) Hamming code in the transfer method of the asynchronous transfer mode of the present invention.

【0018】図1において、誤り訂正符号として最も単
純な(7、4)ハミング符号(Humming cod
e)を例に取り説明する。
In FIG. 1, the simplest (7, 4) Humming code is used as an error correction code.
e) will be described as an example.

【0019】まず、(7、4)ハミング符号について説
明する(詳しくは今井秀樹、情報理論、昭晃堂出版、p
138参照)。まず、情報ビット(X1、X2、X3、
X4)に対して、次の関係式を満足する検査ビットC
1、C2、C3を作成する。
First, the (7, 4) Hamming code will be explained (for details, Hideki Imai, Information Theory, Shokodo Publishing, p.
138). First, the information bits (X1, X2, X3,
X4), a check bit C that satisfies the following relational expression
Create 1, C2 and C3.

【0020】C1=X1+X2+X3 (+:排他的論
理和) C2=X2+X3+X4 C3=X1+X2+X4 すなわち、パリティ行列Hは、 となり、また伝送される符号Wは、(X1、X2、X
3、X4、C1、C2、C3)で構成される。
C1 = X1 + X2 + X3 (+: exclusive OR) C2 = X2 + X3 + X4 C3 = X1 + X2 + X4 That is, the parity matrix H is And the transmitted code W is (X1, X2, X
3, X4, C1, C2, C3).

【0021】受信側では、パリティ行列Hを使用して、
シンドロームSを S=YHT (Y:受信符号、T:転置行列) にしたがって計算することにより、誤り検出および訂正
が可能となる。具体的には、図2に示すような符号構成
となり、また、誤りパタンによるシンドロームは図3に
示すようになる。
On the receiving side, using the parity matrix H,
By calculating the syndrome S according to S = YH T (Y: reception code, T: transposed matrix), error detection and correction are possible. Specifically, the code structure is as shown in FIG. 2, and the syndrome due to the error pattern is as shown in FIG.

【0022】この誤り訂正符号の使用を前提に、入力仮
想回線VC11〜VC14が4本あるとする。入力情報
の本数については使用しない入力部にはダミービットを
挿入しておけばよいので、一般特性を損なうものではな
い。
Assuming that the error correction code is used, it is assumed that there are four input virtual circuits VC11 to VC14. As for the number of pieces of input information, it is sufficient to insert dummy bits in the unused input section, so that general characteristics are not impaired.

【0023】図1に示す送信側仮想回線スイッチVCH
1では、入力仮想回線VC11〜VC14に対して、前
記検査ビットを作成し、各検査ビットごとにセルに詰め
込んだ後に、検査系列(C1、C2、C3)を認識する
識別子をセルに与え、検査用仮想回線C1、C2、C3
を構成する。
Transmitting side virtual circuit switch VCH shown in FIG.
In No. 1, the check bits are created for the input virtual circuits VC11 to VC14, the check bits are packed in the cells for each check bit, and then the check sequence (C1, C2, C3) is given to the cells, and the check codes are given to the cells. Virtual lines C1, C2, C3
Make up.

【0024】次に、情報系列から構成される入力仮想回
線VC11、VC12、VC13、VC14と検査用仮
想回線C1、C2、C3から仮想パスVP1を構成す
る。その際に、仮想パスVP1と同じ情報を有する別の
仮想パスVP2を、仮想パスVP1をコピーすることに
より作成する。非同期転送モードの大きな特徴の一つ
は、ラベル多重の性格を使い、回線またはパスの接続
と、その上に転送できる量を独立にできることである。
仮想パスは、その接続状況は頻繁に変化されるものでは
なく、一旦設定された場合には長時間維持されるもので
あり、この場合には、仮想回線スイッチ間には、すでに
2本の仮想パスVP1、VP2が設定されており、その
容量として、情報(VC11i、VC12i、VC13
i、VC14i)と前記計算結果に基づいた検査情報
(C1i、C2i、C3i)が与えられる。したがっ
て、送信側仮想回線スイッチVCH1は、仮想パスクロ
スコネクタVPH1に対して2重化されて接続されてい
ることになる。仮想パスクロスコネクタVPH1では、
パスルートにしたがい、図1に示すように、仮想パスV
P1は仮想パスクロスコネクタVPH3に直接接続し、
また仮想パスVP2は仮想パスクロスコネクタVPH2
を経由して仮想パスクロスコネクタVPH3に接続され
る。
Next, a virtual path VP1 is constructed from the input virtual circuits VC11, VC12, VC13, VC14 composed of information series and the inspection virtual circuits C1, C2, C3. At that time, another virtual path VP2 having the same information as the virtual path VP1 is created by copying the virtual path VP1. One of the major characteristics of the asynchronous transfer mode is that the property of label multiplex is used, and the connection of a line or path and the amount that can be transferred on it can be made independent.
The connection status of the virtual path is not changed frequently, and once set, it is maintained for a long time. In this case, two virtual lines are already connected between the virtual circuit switches. Paths VP1 and VP2 are set, and information (VC11i, VC12i, VC13) is set as the capacity thereof.
i, VC14i) and inspection information (C1i, C2i, C3i) based on the calculation result are given. Therefore, the transmission side virtual circuit switch VCH1 is redundantly connected to the virtual path cross connector VPH1. With the virtual path cross connector VPH1,
According to the path route, as shown in FIG. 1, the virtual path V
P1 is directly connected to the virtual path cross connector VPH3,
The virtual path VP2 is a virtual path cross connector VPH2.
Via the virtual path cross connector VPH3.

【0025】これらのパスの構成は、網トポロジー応じ
て変化するもので、本発明の本質に影響を与えないが、
重要な点は、仮想回線スイッチ間に同じ情報を転送する
ための仮想パスが複数準備されていることである。受信
側仮想回線スイッチVCH2では、まずすべての情報が
バッファに蓄えられ、仮想パスVP1と仮想パスVP2
との間での同期を確保する。
The configuration of these paths changes according to the network topology and does not affect the essence of the present invention.
The important point is that multiple virtual paths are prepared for transferring the same information between the virtual circuit switches. In the receiving side virtual circuit switch VCH2, first, all information is stored in the buffer, and the virtual path VP1 and the virtual path VP2 are stored.
Ensure synchronization with and.

【0026】次に、その中で、各パスを構成するセルシ
ーケンス番号を調べ、セル廃棄が起きているかどうかを
確認する。同時に受信した別のセルを使い、廃棄された
セルの復旧が可能である。
Next, among them, the cell sequence number forming each path is checked to confirm whether cell discard has occurred. It is possible to recover the discarded cell by using another cell received at the same time.

【0027】その次に、誤り訂正によるビット列の訂正
を行い、たとえ伝送路上において符号誤りやセル廃棄な
どがあったとしても、元の情報系列(VC11、VC1
2、VC13、VC14)を正しく復旧させることが可
能である。
Then, the bit string is corrected by error correction, and even if there is a code error or cell discard on the transmission line, the original information series (VC11, VC1)
2, VC13, VC14) can be restored correctly.

【0028】このシステムにおいて、ケーブルが切れた
場合には、仮想パスレベルでのルートの完全2重化によ
り受信側仮想回線スイッチVCH2を用いて故障の起き
なかったルートを選択することにより物理的な切替が無
く復旧可能である。
In this system, when the cable is broken, the route is completely duplicated at the virtual path level, and the virtual line switch VCH2 on the receiving side is used to select a route in which no failure has occurred. It can be restored without switching.

【0029】実施例Nでは、簡単のために、誤り訂正符
号則を(7、4)ハミング符号の場合について説明した
がより訂正能力の高い、たとえば、惑星間通信などに使
用される符号の使用も可能である。
In the embodiment N, the error correction code rule is described as the case of the (7, 4) Hamming code for simplification, but the code having a higher correction ability, for example, the code used for interplanetary communication is used. Is also possible.

【0030】また、仮想パスの2重化について述べた
が、より多くの仮想パスVPをコピーして信頼度を向上
させることも可能である。
Although the duplication of virtual paths has been described, it is possible to improve reliability by copying more virtual paths VP.

【0031】図4は本発明他の実施例非同期転送モード
の伝達方式のブロック構成図である。図4に示すよう
に、ユーザ情報と制御情報とを運ぶ複数の仮想パス群V
P1〜VPnに対して1本の予備仮想パスVPcを準備
し、故障やセル廃棄が起きた仮想パスに受信側仮想回線
スイッチVCH2において切替える方法も考えられる。
この場合に、予備仮想パスVPc内には、故障が検出さ
れた仮想パス番号を、メッセージ通信手段(MCM)を
用いて送信側仮想回線スイッチVCH1に連絡し、その
パスをコピーして転送する方式をとる。ここで、仮想パ
ス構成回路14は入力仮想回線VC11〜VC14から
のユーザ情報VC11k〜VC14k(k=1〜n)に
検査用仮想回線C1〜C3から誤り訂正制御情報C1k
〜C3kを付加して仮想パスのセルVPk(k=1〜
n)を出力する。
FIG. 4 is a block diagram of a transfer system of an asynchronous transfer mode according to another embodiment of the present invention. As shown in FIG. 4, a plurality of virtual path groups V carrying user information and control information
A method is also conceivable in which one spare virtual path VPc is prepared for P1 to VPn, and the receiving side virtual circuit switch VCH2 switches to a virtual path in which a failure or cell discard has occurred.
In this case, in the backup virtual path VPc, the virtual path number in which the failure is detected is notified to the transmission side virtual circuit switch VCH1 using the message communication means (MCM), and the path is copied and transferred. Take Here, the virtual path configuration circuit 14 adds the user information VC11k to VC14k (k = 1 to n) from the input virtual circuits VC11 to VC14 to the error correction control information C1k from the inspection virtual circuits C1 to C3.
~ C3k is added to the virtual path cell VPk (k = 1 to 1)
n) is output.

【0032】また、情報系列とは独立に誤り訂正制御用
の仮想回線を構成しているために、たとえば、呼の発生
が多量に発生した場合などには、制御用の仮想回線を、
ユーザ情報用の回線に変更して使用することも可能であ
る。
Further, since the virtual line for error correction control is configured independently of the information sequence, for example, when a large number of calls are generated, the virtual line for control is changed to
It is also possible to use by changing to the line for user information.

【0033】[0033]

【発明の効果】以上説明したように、本発明は、冗長構
成で迂回ルートも固定のために復旧時間の短縮化がで
き、またセルシーケンス番号によりセル廃棄補償を行い
情報ビット列対象に誤り訂正を行うのでビットレートが
変化するサービスに対しても対応でき高信頼度な誤り訂
正およびセル廃棄補償ができる優れた効果がある。
As described above, according to the present invention, the recovery time can be shortened because the detour route is fixed in the redundant configuration, and the cell discard number is compensated by the cell sequence number to correct the error in the information bit string target. Since this is performed, there is an excellent effect that it is possible to deal with a service whose bit rate changes and highly reliable error correction and cell loss compensation.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明一実施例非同期転送モードの伝達方式の
ブロック構成図。
FIG. 1 is a block configuration diagram of a transfer system in an asynchronous transfer mode according to an embodiment of the present invention.

【図2】非同期転送モードの伝達方式の(7、4)ハミ
ング符号の構成を示す図。
FIG. 2 is a diagram showing a configuration of a (7, 4) Hamming code in a transfer method of an asynchronous transfer mode.

【図3】非同期転送モードの伝達方式の誤り訂正に使用
するシンドロームを示す図。
FIG. 3 is a diagram showing a syndrome used for error correction in a transfer method of an asynchronous transfer mode.

【図4】本発明他の実施例非同期転送モードの伝達方式
のブロック構成図。
FIG. 4 is a block configuration diagram of a transfer system in an asynchronous transfer mode according to another embodiment of the present invention.

【図5】従来例の非同期転送モードの伝達方式の自動切
替制御システムのブロック構成図。
FIG. 5 is a block configuration diagram of a conventional automatic transfer control system of an asynchronous transfer mode transmission system.

【図6】従来例の非同期転送モードの伝達方式のセル廃
棄補償法(符号化処理)の原理を示す図。
FIG. 6 is a diagram showing the principle of a cell loss compensation method (encoding process) of a transfer method of an asynchronous transfer mode of a conventional example.

【図7】従来例の非同期転送モードの伝達方式のセル廃
棄補償法(2次元配列符号化)の原理を示す図。
FIG. 7 is a diagram showing a principle of a cell loss compensation method (two-dimensional array coding) of a transfer method of an asynchronous transfer mode of a conventional example.

【符号の説明】[Explanation of symbols]

11 多重回路 12、23 同期回路 13 符号構成回路 14 仮想パス構成回路 15 コピー回路 21 バッファ 22 仮想回線構成回路 24 誤り検出回路 25 分離回路 26 故障検出回路 C1〜C3 検査用仮想回線 CONT 制御部 I/O 入出力部 LTE 端局中継部 MCM メッセージ通信手段 MTX スイッチ(マトリクス部) MUX 多重変換部 SV 切替実行部 VC11〜VC14、VC11k〜VC14k 入力仮
想回線 VC21〜VC24、VC21k〜VC24k 出力仮
想回線 VCH1 送信側仮想回線スイッチ VCH2 受信側仮想回線スイッチ VP1〜VPn、VP2 仮想パス VPc 予備仮想パス VPH1〜VPH3 仮想パスクロスコネクタ
11 Multiplexing circuit 12, 23 Synchronous circuit 13 Code configuration circuit 14 Virtual path configuration circuit 15 Copy circuit 21 Buffer 22 Virtual line configuration circuit 24 Error detection circuit 25 Separation circuit 26 Failure detection circuit C1 to C3 Inspection virtual line CONT control unit I / O Input / output unit LTE Terminal station relay unit MCM message communication means MTX switch (matrix unit) MUX multiplex conversion unit SV switching execution unit VC11 to VC14, VC11k to VC14k input virtual line VC21 to VC24, VC21k to VC24k output virtual line VCH1 transmission side Virtual circuit switch VCH2 Receiving side virtual circuit switch VP1 to VPn, VP2 Virtual path VPc Backup virtual path VPH1 to VPH3 Virtual path cross connector

───────────────────────────────────────────────────── フロントページの続き (72)発明者 倉上 弘 東京都千代田区内幸町一丁目1番6号 日 本電信電話株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hiroshi Kurakami 1-1-6, Saiwaicho, Chiyoda-ku, Tokyo Nihon Telegraph and Telephone Corporation

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数の入力仮想回線群からのセルに対し
てそれぞれ誤り訂正符号則に基づく制御情報およびセル
シーケンス番号を付加して仮想パスを構成する手段と、
この仮想パスをコピーして2以上の系列の仮想パスを作
成しそれぞれ異なるルートに接続する手段とを含む送信
側仮想回線スイッチと、 前記それぞれ異なるルートに接続された2以上の系列の
仮想パスのセルをそれぞれバッファリングする手段と、
このバッファリングする手段の内容を読出し前記セルシ
ーケンス番号に基づきセル廃棄補償をして誤り訂正を行
い複数の出力仮想回線群に出力する手段とを含む受信側
仮想回線スイッチとを備えたことを特徴とする非同期転
送モードの伝達方式。
1. A means for forming a virtual path by adding control information and a cell sequence number based on an error correction code rule to cells from a plurality of input virtual circuit groups, respectively.
A transmission side virtual circuit switch including means for copying this virtual path to create two or more series of virtual paths and connecting them to different routes; and a virtual path of two or more series connected to the different routes. Means for buffering each cell,
A receiving side virtual circuit switch including means for reading out the contents of the buffering means, compensating for cell discard based on the cell sequence number, performing error correction, and outputting to a plurality of output virtual circuit groups. Asynchronous transfer mode transmission method.
【請求項2】 前記送信側仮想回線スイッチと前記受信
側仮想回線スイッチとの間に接続され前記2以上の仮想
パスをそれぞれ異なるルートに設定する複数の仮想パス
クロスコネクタを備えた請求項1記載の非同期転送モー
ドの伝達方式。
2. A plurality of virtual path cross connectors which are connected between the transmission side virtual circuit switch and the reception side virtual circuit switch and which set the two or more virtual paths to different routes respectively. Asynchronous transfer mode transmission method.
JP33324492A 1992-12-14 1992-12-14 Transfer system in asynchronous transfer mode Pending JPH06181471A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33324492A JPH06181471A (en) 1992-12-14 1992-12-14 Transfer system in asynchronous transfer mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33324492A JPH06181471A (en) 1992-12-14 1992-12-14 Transfer system in asynchronous transfer mode

Publications (1)

Publication Number Publication Date
JPH06181471A true JPH06181471A (en) 1994-06-28

Family

ID=18263942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33324492A Pending JPH06181471A (en) 1992-12-14 1992-12-14 Transfer system in asynchronous transfer mode

Country Status (1)

Country Link
JP (1) JPH06181471A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202904A (en) * 1993-12-27 1995-08-04 Nec Corp Cell switching circuit
JP2007509557A (en) * 2003-10-23 2007-04-12 トムソン ライセンシング Method for reconstructing lost packets and apparatus for implementing the method
JP2007535255A (en) * 2004-04-29 2007-11-29 トムソン ライセンシング Method for transmitting digital data packets and apparatus for implementing the method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04222138A (en) * 1990-12-25 1992-08-12 Fujitsu Ltd Switching method
JPH04268840A (en) * 1991-02-22 1992-09-24 Fujitsu Ltd Multiplexed data selecting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04222138A (en) * 1990-12-25 1992-08-12 Fujitsu Ltd Switching method
JPH04268840A (en) * 1991-02-22 1992-09-24 Fujitsu Ltd Multiplexed data selecting device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202904A (en) * 1993-12-27 1995-08-04 Nec Corp Cell switching circuit
JP2007509557A (en) * 2003-10-23 2007-04-12 トムソン ライセンシング Method for reconstructing lost packets and apparatus for implementing the method
JP4658948B2 (en) * 2003-10-23 2011-03-23 トムソン ライセンシング Method for reconstructing lost packets and apparatus for implementing the method
JP2007535255A (en) * 2004-04-29 2007-11-29 トムソン ライセンシング Method for transmitting digital data packets and apparatus for implementing the method

Similar Documents

Publication Publication Date Title
EP0462540B1 (en) Switch-back system for asynchronous transfer mode network
US5506956A (en) Error correction and channel restoration apparatus for T1 digital links
EP0984575B1 (en) Forward error correction for high speed optical transmission systems
US20030118042A1 (en) Packet communications method and apparatus
JP2780660B2 (en) Line switching device
US11936475B2 (en) Method, apparatus, and system for improving reliability of data transmission involving an ethernet device
EP0028619B1 (en) An arrangement for supervising faults when transmitting data between computers
JP7027788B2 (en) Transmission equipment, transmission method and processing equipment
US7046623B2 (en) Fault recovery system and method for inverse multiplexed digital subscriber lines
EP0420648B1 (en) Diversity coding for transparent self-healing communications networks
JP6235987B2 (en) Optical transmission system and optical transmission method
US7028241B1 (en) Optical transport network frame structure with dynamically allocable in-band data channel and forward error correction byte capacity
WO2021121352A1 (en) Data transmission method and apparatus
JP2014039111A (en) Transmission system, transmission device and transmission method
US7124064B1 (en) Automatic generation of hardware description language code for complex polynomial functions
JPH06181471A (en) Transfer system in asynchronous transfer mode
US6731640B1 (en) Frame synchronization over multiple networks
US20020122439A1 (en) System and method for distribution of a data stream from high-to-low-to-high bandwidth links
EP1052872B1 (en) Fault protection for hitless and errorless switching of telecommunications signals
CN112311497B (en) Communication method and communication equipment
JPS6346032A (en) Image information transferring control system
JPH0267848A (en) Transfer system for variable length data frame
US6694472B1 (en) Error correction for frames carried over multiple networks
JPH0951337A (en) Error correction method
US5940415A (en) Error tolerant addressing system and method for noisy ATM links