JPH06181436A - A/d converter - Google Patents
A/d converterInfo
- Publication number
- JPH06181436A JPH06181436A JP33287592A JP33287592A JPH06181436A JP H06181436 A JPH06181436 A JP H06181436A JP 33287592 A JP33287592 A JP 33287592A JP 33287592 A JP33287592 A JP 33287592A JP H06181436 A JPH06181436 A JP H06181436A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- dac2
- dac
- dac1
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、逐次比較型のＡＤコン
バータに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a successive approximation type AD converter.
【０００２】[0002]
【従来の技術】従来から知られている逐次比較型のＡＤ
コンバータは、図３に示すように、入力電圧ＶINと比較
するために、既知の可変アナログ電圧ＶDAC を発生する
ＤＡコンバータ（ＤＡＣ）を内蔵している。2. Description of the Related Art Conventionally known successive approximation type AD
The converter includes a DA converter (DAC) that produces a known variable analog voltage V DAC for comparison with an input voltage V IN , as shown in FIG.
【０００３】この種のＡＤコンバータでは、内蔵ＤＡＣ
の出力電圧範囲（すなわち、ＶDACのレンジ）がそのま
ま入力電圧の変換レンジとなっている。このことを更に
詳述すると、次のとおりである。In this type of AD converter, a built-in DAC is used.
The output voltage range (that is, the range of V DAC ) is the input voltage conversion range. This will be described in more detail below.
【０００４】図３に示した従来のＡＤコンバータにおい
て、まず入力電圧ＶINをサンプルするため、入力切替え
スイッチＳＷ２をＡ側に倒すと共に、演算増幅器ＣＭＰ
の帰還ループ中に挿入されているスイッチＳＷ１を閉じ
る。In the conventional AD converter shown in FIG. 3, the input voltage V IN is sampled first. Therefore, the input selector switch SW2 is set to the A side and the operational amplifier CMP is used.
The switch SW1 inserted in the feedback loop of is closed.
【０００５】ここで、演算増幅器ＣＭＰはコンパレータ
として作用させるため、その非反転入力端には固定され
た基準電圧ＶREF を印加しておく。Since the operational amplifier CMP acts as a comparator, a fixed reference voltage V REF is applied to its non-inverting input terminal.
【０００６】演算増幅器ＣＭＰの反転入力端における電
圧ＶN に着目すると、サンプルモード時には、Focusing on the voltage V N at the inverting input terminal of the operational amplifier CMP, in the sample mode,
【０００７】[0007]
【数１】ＶN ＋ＶC ＝ＶIN となる。ここで、ＶC はサンプルコンデンサＣに生じる
端子間電圧である。## EQU1 ## V N + V C = V IN . Here, V C is a terminal voltage generated in the sample capacitor C.
【０００８】スイッチＳＷ１が閉じられていることか
ら、ＶN ＝ＶREF となるので、Since the switch SW1 is closed, V N = V REF .
【０００９】[0009]
【数２】 ＶREF ＋ＶC ＝ＶIN ∴ＶC ＝ＶIN−ＶREF …（１） 次に、スイッチＳＷ１をオープン状態とし、かつ切替え
スイッチＳＷ２をＢ側に倒し、判定モードとする。[Formula 2] V REF + V C = V IN ∴V C = V IN −V REF (1) Next, the switch SW1 is opened and the changeover switch SW2 is turned to the B side to set the determination mode.
【００１０】スイッチＳＷ１が開かれるため、演算増幅
器はコンパレータとして作用することから、以下、単に
コンパレータＣＭＰと呼ぶ。Since the switch SW1 is opened, the operational amplifier functions as a comparator, and henceforth is simply referred to as a comparator CMP.
【００１１】コンパレータＣＭＰは、図３中にも示した
通り、ＶN ＞ＶREF のとき出力Ｖout はローレベル
（Ｌ）となり、ＶN ＜ＶREF のとき出力Ｖout はハイレ
ベル（Ｈ）となる。As shown in FIG. 3, the comparator CMP outputs V out at a low level (L) when V N > V REF , and outputs V out at a high level (H) when V N <V REF. Becomes
【００１２】判定モード時には、In the judgment mode,
【００１３】[0013]
【数３】 ＶN ＋ＶC ＝ＶDAC ∴ＶN ＝ＶDAC −ＶC …（３） コンパレータＣＭＰの作用により、ＶN ＞ＶREF のとき
Ｖout ＝Ｌであるから、上記（３）式より、## EQU3 ## V N + V C = V DAC ∴V N = V DAC −V C (3) Due to the action of the comparator CMP, V out = L when V N > V REF. Than,
【００１４】[0014]
【数４】（ＶDAC −ＶC ）＞ＶREF のときＶout ＝Ｌとなる。ここで、（１）式のＶC を上
式に代入すると、## EQU4 ## When (V DAC -V C )> V REF , V out = L. Here, when substituting V C of equation (1) into the above equation,
【００１５】[0015]
【数５】 ＶDAC −（ＶIN−ＶREF ）＞ＶREF ＶDAC −ＶIN＋ＶREF ＞ＶREF ∴ＶIN＜ＶDAC のときＶout ＝Ｌ …（４） 同様の手順により、[Formula 5] V DAC − (V IN −V REF )> V REF V DAC −V IN + V REF > V REF ∴V IN <V DAC When V out = L (4) By the same procedure,
【００１６】[0016]
【数６】 ＶIN＞ＶDAC のときＶout ＝Ｈ …（５） 従って、ＤＡＣの出力ＶDAC を逐次変化させていき、Ｖ
out がＬからＨ（またはＨからＬ）に遷移した時のＶ
DAC が、ＶIN＝ＶDAC となる。## EQU6 ## When V IN > V DAC , V out = H (5) Therefore, the output V DAC of the DAC is gradually changed to V
V when out changes from L to H (or H to L)
The DAC becomes V IN = V DAC .
【００１７】よって、ＡＤ変換可能となる入力電圧ＶIN
の範囲は、ＶDAC がTherefore, the input voltage V IN that enables AD conversion
The range of V DAC is
【００１８】[0018]
【数７】ＶDAC ＝Ｖmin 〜Ｖmax まで変化可能であるとすると、## EQU00007 ## Assuming that V DAC can be changed from V min to V max ,
【００１９】[0019]
【数８】Ｖmin ＜ＶIN＜Ｖmax となる。換言すれば、入力電圧ＶINの変換範囲とＤＡＣ
の出力電圧範囲とは一致することになる。## EQU8 ## V min <V IN <V max . In other words, the conversion range of the input voltage V IN and the DAC
Output voltage range.
【００２０】[0020]
【発明が解決しようとする課題】このように従来のＡＤ
コンバータでは、内蔵ＤＡＣの出力電圧範囲がそのまま
入力電圧の変換レンジとなるため、より広い変換レンジ
を実現しようとすると、内蔵ＤＡＣのレンジも拡大しな
ければならないという欠点がみられた。As described above, the conventional AD
In the converter, since the output voltage range of the built-in DAC becomes the conversion range of the input voltage as it is, there is a drawback that the range of the built-in DAC must be expanded in order to realize a wider conversion range.
【００２１】よって本発明の目的は、内蔵ＤＡＣの出力
電圧範囲を広げることなく、入力電圧の変換範囲を拡大
し得るよう構成したＡＤコンバータを提供することにあ
る。Therefore, an object of the present invention is to provide an AD converter configured so that the conversion range of the input voltage can be expanded without expanding the output voltage range of the built-in DAC.
【００２２】[0022]
【課題を解決するための手段】かかる目的を達成するた
め、本発明は、逐次比較型のＡＤコンバータにおいて、
所定範囲内のアナログ電圧を発生する第１のＤＡコンバ
ータと、ＡＤ変換すべき入力信号と、前記第１のＤＡコ
ンバータの出力のいずれか一方を選択して出力する選択
手段と、前記選択手段の出力端に一方の端子が接続され
たコンデンサと、所定範囲内のアナログ電圧を発生する
第２のＤＡコンバータと、前記コンデンサの他方の端子
を反転入力端子に、前記第２のＤＡコンバータの出力端
を非反転入力端に接続した演算増幅器と、前記演算増幅
器の出力端と反転入力端の間に接続され、前記選択手段
が前記入力信号を選択するときには閉成状態に、他方、
前記選択手段が前記第１のＤＡコンバータの出力を選択
するときには開放状態となるスイッチング手段とを具備
したものである。In order to achieve such an object, the present invention provides a successive approximation type AD converter,
A first DA converter that generates an analog voltage within a predetermined range; an input signal to be AD converted; and a selection unit that selects and outputs one of the outputs of the first DA converter; and the selection unit. A capacitor having one terminal connected to the output terminal, a second DA converter that generates an analog voltage within a predetermined range, and the other terminal of the capacitor as an inverting input terminal, and the output terminal of the second DA converter. An operational amplifier connected to the non-inverting input terminal, and connected between the output terminal and the inverting input terminal of the operational amplifier, the selection means in the closed state when selecting the input signal, while the other,
And a switching unit that is in an open state when the selection unit selects the output of the first DA converter.
【００２３】[0023]
【作用】本発明の上記構成によれば、第２のＤＡＣの出
力電圧を上下に変化させることにより、第１のＤＡＣの
出力電圧範囲を実質的に拡大させ、もって演算増幅器の
出力をＬからＨ（またはＨからＬ）に遷移させることが
できる。すなわち、第１のＤＡＣの出力電圧範囲が従来
のままであったとしても、第２のＤＡＣの出力電圧を変
化させることにより、入力電圧の変換範囲を拡大するこ
とができる。According to the above configuration of the present invention, by changing the output voltage of the second DAC up and down, the output voltage range of the first DAC is substantially expanded, so that the output of the operational amplifier is changed from L to L. It can be transited to H (or H to L). That is, even if the output voltage range of the first DAC is the same as the conventional one, the conversion range of the input voltage can be expanded by changing the output voltage of the second DAC.
【００２４】[0024]
【実施例】以下、本発明の実施例を詳細に説明する。EXAMPLES Examples of the present invention will be described in detail below.
【００２５】図１は、本発明の一実施例を示す回路図で
ある。本実施例では、図３に示した回路と異なり、演算
増幅器の非反転入力端に、可変アナログ電圧を発生する
第２のＤＡコンバータ（以下、ＤＡＣ２という）を接続
してある。なお、切替スイッチのＢ側端子に接続されて
いる第１のＤＡコンバータ（以下、ＤＡＣ１という）の
出力電圧範囲は、説明の都合上、従来のＤＡＣ（図３参
照）と同じであるとする。その他の構成については、図
３と同じであるので、説明は省略する。FIG. 1 is a circuit diagram showing an embodiment of the present invention. In the present embodiment, unlike the circuit shown in FIG. 3, a second DA converter (hereinafter referred to as DAC2) that generates a variable analog voltage is connected to the non-inverting input terminal of the operational amplifier. For convenience of explanation, the output voltage range of the first DA converter (hereinafter referred to as DAC1) connected to the B-side terminal of the changeover switch is the same as that of the conventional DAC (see FIG. 3). The other configurations are the same as those in FIG. 3, and thus the description thereof will be omitted.
【００２６】次に、本実施例の動作を説明する。Next, the operation of this embodiment will be described.
【００２７】サンプルモード このサンプルモードでは、スイッチＳＷ１を閉成（Ｏ
Ｎ）し、切替えスイッチＳＷ２をＡ側（ＶIN入力）に倒
す。 Sample Mode In this sample mode, the switch SW1 is closed (O
N), and push the changeover switch SW2 to the A side (V IN input).
【００２８】ＳＷ１＝ＯＮであることから、ＶN ＝Ｖ
DAC2であるので、Since SW1 = ON, V N = V
Since it is DAC2 ,
【００２９】[0029]
【数９】 ＶDAC2＋ＶC ＝ＶIN ∴ＶC ＝ＶIN−ＶDAC2 …（６） 次に、判定モードに移る。## EQU9 ## V DAC2 + V C = V IN ∴V C = V IN −V DAC2 (6) Next, the determination mode is entered.
【００３０】判定モード 判定モードではＳＷ１＝ＯＦＦとして、切替えスイッチ
ＳＷ２をＢ側（ＶＤＡＣ１入力）に倒す。 Judgment Mode In the judgment mode, SW1 = OFF, and the changeover switch SW2 is turned to the B side (V DAC1 input).
【００３１】いま、ＤＡＣ２の出力を固定した基準電圧
とすると、図３に示した従来例と同じように考えられ、Now, assuming that the output of the DAC 2 is a fixed reference voltage, it can be considered as in the conventional example shown in FIG.
【００３２】[0032]
【数１０】（Ａ）ＶＩＮ＜ＶDAC1のときＶout ＝Ｌ （Ｂ）ＶIN＞ＶDAC1のときＶout ＝Ｈ となる。(A) When V IN <V DAC1 , V out = L (B) When V IN > V DAC1 , V out = H
【００３３】ケース１ 次に、ＤＡＣ１の出力電圧ＶDAC1が最小電圧まで下った
としても、ＶDAC1がＶINより大きい（ＶIN＜ＶDAC1）ま
まであって、ＶIN＞ＶDAC1とならない場合について説明
する。[0033] Case 1 Next, if the output voltage V DAC1 of DAC1 is even down to the minimum voltage, V DAC1 is <be left (V DAC1, the V IN greater than V IN V IN)> not a V DAC1 Will be described.
【００３４】このときは、Ｖout ＝Ｌのままとなるの
で、ＶN ＞ＶDAC2が維持されることになる。At this time, since V out = L is still maintained, V N > V DAC2 is maintained.
【００３５】従って、Therefore,
【００３６】[0036]
【数１１】ＶN ＋ＶC ＝ＶDAC1 ＶN ＝ＶDAC1−ＶC ∴（ＶDAC1−ＶC ）＞ＶDAC2が維持される。V N + V C = V DAC1 V N = V DAC1 −V C ∴ (V DAC1 −V C )> V DAC2 is maintained.
【００３７】そこで、（ＶDAC1−ＶC ）＜Ｖ′DAC2に反
転させるため（Ｖout ＝Ｈに反転させるため）、ＶDAC2
をΔ1 だけ増加させ、Therefore, in order to invert (V DAC1 −V C ) <V ′ DAC2 (to invert V out = H), V DAC2
Is increased by Δ 1 ,
【００３８】[0038]
【数１２】 ＶDAC2′＝ＶDAC2＋Δ1 …（７） とする。ここで、（ＶDAC1−ＶC ）＜Ｖ′DAC2のＶC に
（６）式を代入すると、[ Formula 12] V DAC2 ′ = V DAC2 + Δ 1 (7) Here, by substituting the equation (6) into V C of (V DAC1 −V C ) <V ′ DAC2 ,
【００３９】[0039]
【数１３】 ＶDAC1−（ＶIN−ＶDAC2）＜Ｖ′DAC2 ＶDAC1−（ＶIN−ＶDAC2）＜ＶDAC2＋Δ1 ＶDAC1−Δ1 ＜ＶIN ∴ＶIN＞ＶDAC1−Δ1 …（８） すなわち、（８）式の条件を満たすに至った時点で、Ｖ
out ＝ＬからＶout ＝Ｈに遷移することになる。換言す
れば、ＶDAC2を＋Δ1 だけ変化させることにより、ＤＡ
Ｃ１の出力を等価的にΔ1 だけ下げたことになる。[ Formula 13] V DAC1 − (V IN −V DAC2 ) <V ′ DAC2 V DAC1 − (V IN −V DAC2 ) <V DAC2 + Δ 1 V DAC1 −Δ 1 <V IN ∴V IN > V DAC1 −Δ 1 (8) That is, when the condition of expression (8) is reached, V
The transition will be from out = L to V out = H. In other words, by changing V DAC2 by + Δ 1 , DA
This means that the output of C1 is equivalently reduced by Δ 1 .
【００４０】いま、ＤＡＣ２の出力電圧ＶDAC2が図２に
示すＡ点の位置にあるとすると、Δ1 についてはＶMAX
まで変化させることが可能となる。その結果、変換レン
ジは最大、 ＶMAX −（現在のＶDAC2） だけ広げることが可能になる。また、ＤＡＣ２の現在の
出力電圧ＶDAC2がＶMINであるときは、変換レンジは
（ＶMAX −ＶMIN ）だけ広がる。[0040] Assuming that the output voltage V DAC2 of DAC2 is positioned at the point A shown in FIG. 2, the delta 1 is V MAX
It is possible to change up to. As a result, the conversion range can be extended by V MAX − (current V DAC2 ). Further, when the current output voltage V DAC2 of the DAC 2 is V MIN , the conversion range is expanded by (V MAX −V MIN ).
【００４１】ケース２ 次に、ＤＡＣ１の出力電圧ＶDAC1が最大電圧まで上昇し
たとしても、ＶDAC1がＶINより小さい（ＶIN＞ＶDAC1）
ままであって、ＶIN＜ＶDAC1とならない場合について説
明する。[0041] Case 2 Next, as an output voltage V DAC1 of DAC1 is increased to the maximum voltage, V DAC1 is V IN less than (V IN> V DAC1)
The case where V IN <V DAC1 does not hold as it is will be described.
【００４２】このときは、Ｖout ＝Ｈのままとなるの
で、ＶN ＜ＶDAC2が維持されることになる。At this time, since V out = H is still maintained, V N <V DAC2 is maintained.
【００４３】そこでＶN ＞Ｖ′DAC2に反転させるため
（Ｖout ＝Ｌに反転させるため）、ＶDAC2をΔ2 だけ減
少させ、Therefore, in order to invert to V N >V'DAC2 (to invert to V out = L), V DAC2 is decreased by Δ 2 ,
【００４４】[0044]
【数１４】 Ｖ′DAC2＝ＶDAC2−Δ2 …（９） とする。すなわち、[ Expression 14] V ′ DAC2 = V DAC2 −Δ 2 (9) That is,
【００４５】[0045]
【数１５】ＶN ＝ＶDAC1−ＶC ∴（ＶDAC1−ＶC ）＞（ＶDAC2−Δ2 ） 上式のＶC に（６）式のＶC を代入すると、[Formula 15] V N = V DAC1 −V C ∴ (V DAC1 −V C )> (V DAC2 −Δ 2 ) Substituting V C of the formula (6) into V C of the above formula,
【００４６】[0046]
【数１６】 ＶDAC1−（ＶIN−ＶDAC2）＞ＶDAC2−Δ2 ＶDAC1＋Δ2 ＞ＶIN ∴ＶIN＜ＶDAC1＋Δ2 …（１０） すなわち、（１０）式の条件を満たすに至った時点で、
Ｖout ＝ＨからＶout＝Ｌに遷移することになる。換言
すれば、ＶDAC2を−Δ2 だけ変化させることにより、Ｄ
ＡＣ１の出力を等価的にΔ2 だけ増加させたことにな
る。[Formula 16] V DAC1 − (V IN −V DAC2 )> V DAC2 −Δ 2 V DAC1 + Δ 2 > V IN ∴V IN <V DAC1 + Δ 2 (10) That is, the condition of the expression (10) is satisfied. When it arrives,
The transition will be from V out = H to V out = L. In other words, by changing V DAC2 by -Δ 2 ,
This means that the output of AC1 is equivalently increased by Δ 2 .
【００４７】いま、ＤＡＣ２の出力電圧が図２に示すＡ
点の位置にあるとすると、Δ2 についてはＶMIN まで変
化させることが可能となる。その結果、変換レンジは最
大、 （現在のＶDAC2）−ＶMIN だけ広げることが可能となる。また、ＤＡＣ２の現在の
出力電圧ＶDAC2がＶMAXであるときは、変換レンジは
（ＶMAX −ＶMIN ）だけ広がる。Now, the output voltage of the DAC2 is A shown in FIG.
At the position of the point, Δ 2 can be changed to V MIN . As a result, the conversion range can be expanded by a maximum of (current V DAC2 ) -V MIN . Further, when the present output voltage V DAC2 of DAC2 is V MAX, the conversion range extends only (V MAX -V MIN).
【００４８】[0048]
【発明の効果】以上説明したとおり本発明によれば、逐
次比較型のＡＤコンバータに２個のＤＡコンバータを内
蔵させることにより、個々のＤＡコンバータの出力電圧
範囲を増大させることなく、入力電圧の変換レンジを拡
張することが可能となる。As described above, according to the present invention, by incorporating two DA converters in the successive approximation type AD converter, the input voltage of each DA converter can be increased without increasing the output voltage range of each DA converter. It is possible to extend the conversion range.
【図１】本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
【図２】本実施例の動作を説明するための図である。FIG. 2 is a diagram for explaining the operation of this embodiment.
【図３】従来技術の説明図である。FIG. 3 is an explanatory diagram of a conventional technique.
ＤＡＣ１，ＤＡＣ２ 内蔵ＤＡコンバータ ＣＭＰ コンパレータとして作用する演算増幅器 ＶIN 入力電圧 Ｖout コンパレータによる比較結果を表す電圧DAC1, DAC2 Built-in DA converter CMP Operational amplifier acting as a comparator V IN input voltage V out Voltage indicating the comparison result by the comparator
Claims (1)
ータと、 ＡＤ変換すべき入力信号と、前記第１のＤＡコンバータ
の出力のいずれか一方を選択して出力する選択手段と、 前記選択手段の出力端に一方の端子が接続されたコンデ
ンサと、 所定範囲内のアナログ電圧を発生する第２のＤＡコンバ
ータと、 前記コンデンサの他方の端子を反転入力端子に、前記第
２のＤＡコンバータの出力端を非反転入力端に接続した
演算増幅器と、 前記演算増幅器の出力端と反転入力端の間に接続され、
前記選択手段が前記入力信号を選択するときには閉成状
態に、他方、前記選択手段が前記第１のＤＡコンバータ
の出力を選択するときには開放状態となるスイッチング
手段とを具備したことを特徴とするＡＤコンバータ。1. In a successive approximation type AD converter, one of a first DA converter that generates an analog voltage within a predetermined range, an input signal to be AD converted, and an output of the first DA converter. Selecting means for selecting and outputting, a capacitor having one terminal connected to the output end of the selecting means, a second DA converter for generating an analog voltage within a predetermined range, and inverting the other terminal of the capacitor An operational amplifier in which an output terminal of the second DA converter is connected to a non-inverting input terminal at an input terminal, and an operational amplifier connected between the output terminal and the inverting input terminal of the operational amplifier
AD, characterized in that the switching means is in a closed state when the selecting means selects the input signal, and is in an open state when the selecting means selects the output of the first DA converter. converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33287592A JPH06181436A (en) | 1992-12-14 | 1992-12-14 | A/d converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33287592A JPH06181436A (en) | 1992-12-14 | 1992-12-14 | A/d converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06181436A true JPH06181436A (en) | 1994-06-28 |
Family
ID=18259786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33287592A Withdrawn JPH06181436A (en) | 1992-12-14 | 1992-12-14 | A/d converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06181436A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8614637B2 (en) | 2010-08-24 | 2013-12-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oscillators, counters and comparator |
| JP2016116237A (en) * | 2016-02-04 | 2016-06-23 | ラピスセミコンダクタ株式会社 | Semiconductor device |
-
1992
- 1992-12-14 JP JP33287592A patent/JPH06181436A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8614637B2 (en) | 2010-08-24 | 2013-12-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oscillators, counters and comparator |
| JP2016116237A (en) * | 2016-02-04 | 2016-06-23 | ラピスセミコンダクタ株式会社 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7884749B2 (en) | A/D converting apparatus | |
| US7463011B2 (en) | Switching regulator with analog or digital control | |
| US5659314A (en) | Delta sigma modulator using a switched capacitor | |
| KR100297087B1 (en) | Method of controlling analog-to-digital converter | |
| US4983969A (en) | Successive approximation analog to digital converter | |
| US6844840B1 (en) | Successive-approximation-register (SAR) analog-to-digital converter (ADC) and method utilizing N three-way elements | |
| US5355135A (en) | Semi-flash A/D converter using switched capacitor comparators | |
| JPH06181436A (en) | A/d converter | |
| US6798370B1 (en) | Parallel A/D converter | |
| JP4357709B2 (en) | Pipeline type A / D converter | |
| JPH06181435A (en) | A/d converter | |
| US4864304A (en) | Analog voltage signal comparator circuit | |
| US5793320A (en) | Digital data level control circuit | |
| US7061420B2 (en) | Gain control for analog-digital converter | |
| KR100447235B1 (en) | Analog to digital converter | |
| JPH11205151A (en) | Modulator and oversample type a/d converter | |
| JPH0870251A (en) | Delta sigma type a/d converter circuit | |
| JPS63262921A (en) | A/d conversion circuit | |
| JP2893889B2 (en) | Voltage generation measurement device | |
| JP2002176358A (en) | A/d converter | |
| JPS6142453B2 (en) | ||
| JPH0292023A (en) | A/d converter | |
| JP2705415B2 (en) | A / D converter | |
| JP2002330070A (en) | Method for compensating distortion of flash type analog digital converter | |
| JPS6412125B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |