JPH06178136A - Resonance type power source circuit - Google Patents

Resonance type power source circuit

Info

Publication number
JPH06178136A
JPH06178136A JP4300460A JP30046092A JPH06178136A JP H06178136 A JPH06178136 A JP H06178136A JP 4300460 A JP4300460 A JP 4300460A JP 30046092 A JP30046092 A JP 30046092A JP H06178136 A JPH06178136 A JP H06178136A
Authority
JP
Japan
Prior art keywords
circuit
primary coil
voltage
damper
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4300460A
Other languages
Japanese (ja)
Other versions
JPH0828824B2 (en
Inventor
Nobuaki Imamura
宣明 今村
Nobuhiro Koyama
伸広 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP4300460A priority Critical patent/JPH0828824B2/en
Priority to KR1019930019630A priority patent/KR100219314B1/en
Priority to DE4332714A priority patent/DE4332714A1/en
Priority to TW082110042A priority patent/TW284933B/zh
Publication of JPH06178136A publication Critical patent/JPH06178136A/en
Publication of JPH0828824B2 publication Critical patent/JPH0828824B2/en
Priority to US08/620,593 priority patent/US5598324A/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Abstract

PURPOSE:To obtain a resonance type power source circuit which prevents an unnecessary voltage pulse to generate for the period from the termination of a damper period to the next switch-on by a simple circuit. CONSTITUTION:A driving power source 3 is connected with one end side of the primary coil 2 of a flyback transformer 1, a damper diode 5 and MOS FET 11 are connected with the other end side of the primary coil 2 and the series circuit of a resonance capacitor and a clamp diode 12 is connected with the primary coil 2 in parallel. The clamp diode 12 is connected with the transistor 14 in parallel. A drive circuit 22 performs the switch driving of a MOS FET 11 by the drive signal where the pulse width of ON is widened as the drop amount of high pressure output voltage grows larger. A transistor 14 is turned on at the time of turning off the MOS FET 11 and is turned off within a damper period.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、トランスの一次側の共
振動作によって電圧パルスを発生させ、この電圧パルス
をトランスで昇圧してトランスの二次側から出力する共
振型電源回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resonance type power supply circuit in which a voltage pulse is generated by a resonance operation of a primary side of a transformer, the voltage pulse is boosted by the transformer and output from a secondary side of the transformer. .

【0002】[0002]

【従来の技術】テレビジョン受像機やディスプレイ装置
に使用される共振型電源回路には、フライバックトラン
スから陰極線管に加えられる高圧出力電圧の安定化を行
う安定化回路が組み込まれている。
2. Description of the Related Art A resonance type power supply circuit used in a television receiver or a display device incorporates a stabilizing circuit for stabilizing a high voltage output voltage applied from a flyback transformer to a cathode ray tube.

【0003】この種の安定化回路は、フライバックトラ
ンスの一次側の駆動電源の電源電圧を制御する方式のも
のと、フライバックトランスの二次側に、高圧出力電圧
の降下量分の補正電圧を加算する二次側制御方式のもの
がある。
This type of stabilizing circuit is of a type that controls the power supply voltage of the drive power source on the primary side of the flyback transformer, and the correction voltage on the secondary side of the flyback transformer for the amount of drop in the high voltage output voltage. There is a secondary side control system that adds

【0004】前記一次側の電源電圧を制御する方式は、
制御の応答性が非常に悪いという問題があり、また、二
次側制御方式は、補正幅が狭い上に回路が複雑になると
いう問題がある。
The method for controlling the power supply voltage on the primary side is as follows:
There is a problem that the control response is extremely poor, and the secondary side control system has a problem that the correction width is narrow and the circuit becomes complicated.

【0005】そこで、最近においては、このような問題
をできるだけ解消するために、フライバックトランスの
一次側電流を直接コントロールする方式が特開平2−2
22374号公報において提案されている。しかし、こ
の提案例は、高圧出力電圧の制御範囲を広くとれるとい
う利点がある反面、不必要な還流電流を流すために電力
損失が大きく、また、走査期間中にスイッチ素子をスイ
ッチングした際にノイズを発生させるという問題があ
る。
Therefore, recently, in order to solve such a problem as much as possible, a method of directly controlling the primary side current of the flyback transformer is disclosed in Japanese Patent Laid-Open No. 2-2.
No. 22374 is proposed. However, this proposed example has an advantage that the control range of the high-voltage output voltage can be widened, but has a large power loss because an unnecessary return current flows, and noise is generated when the switching element is switched during the scanning period. There is a problem of causing.

【0006】[0006]

【発明が解決しようとする課題】本発明者は、一次側電
流を直接制御する方式の回路として、図8に示すような
共振型電源回路の基本回路に着目し、その回路特性の改
善に取り組んでいる。
The inventors of the present invention have focused on a basic circuit of a resonance type power supply circuit as shown in FIG. 8 as a circuit of a system for directly controlling the primary side current, and have been working on improvement of its circuit characteristics. I'm out.

【0007】同図において、フライバックトランス1の
一次コイル2の一端側には駆動電源3の正極側が接続さ
れ、駆動電源3の負極側はグランドに接続されている。
一次コイル2の他端側にはスイッチ素子としてのトラン
ジスタ4が直列に接続され、このトランジスタ4にはダ
ンパーダイオード5と共振コンデンサ6とがそれぞれ並
列に接続されている。
In the figure, the positive side of the drive power source 3 is connected to one end side of the primary coil 2 of the flyback transformer 1, and the negative side of the drive power source 3 is connected to the ground.
A transistor 4 as a switching element is connected in series to the other end of the primary coil 2, and a damper diode 5 and a resonance capacitor 6 are connected in parallel to the transistor 4.

【0008】フライバックトランス1の二次コイル7の
高圧端は、高圧整流ダイオード8を介して陰極線管10の
アノードに接続されている。
The high voltage end of the secondary coil 7 of the flyback transformer 1 is connected to the anode of the cathode ray tube 10 via a high voltage rectifying diode 8.

【0009】この種の回路は、トランジスタ4のオン期
間(トランジスタ期間)では、駆動電源3から一次コイ
ル2を通ってトランジスタ4に向けて図9の(b)に示
す電流が流れ、一次コイル2に電磁エネルギが加えられ
る。次に、トランジスタ4がオフすると、一次コイル2
と共振コンデンサ6との直列共振が開始し、一次コイル
2側に蓄えられた電磁エネルギは共振コンデンサ6の静
電エネルギに変換され、図9の(a)に示すように、フ
ライバックパルス(電圧パルス)が発生する。このフラ
イバックパルスは一次コイル2の電磁エネルギが全て共
振コンデンサ6の静電エネルギに変換されたときにピー
クとなる。
In this type of circuit, during the ON period of the transistor 4 (transistor period), the current shown in FIG. 9B flows from the drive power supply 3 to the transistor 4 through the primary coil 2 and the primary coil 2 Electromagnetic energy is applied to. Next, when the transistor 4 is turned off, the primary coil 2
And the resonance capacitor 6 start series resonance, the electromagnetic energy stored on the primary coil 2 side is converted into electrostatic energy of the resonance capacitor 6, and as shown in FIG. Pulse) is generated. The flyback pulse has a peak when all the electromagnetic energy of the primary coil 2 is converted into the electrostatic energy of the resonance capacitor 6.

【0010】フライバックパルスがピークに達すると、
今度は、共振コンデンサ6の静電エネルギが一次コイル
2の電磁エネルギに逆変換される結果、フライバックパ
ルスの電圧は徐々に低下する。そして、パルス電圧が
零、すなわち、図8の回路のA点の電圧が零になったと
きにダンパーダイオード5がオンしてグランド側から一
次コイル2側に逆電流が流れ、A点の電圧が駆動電源3
の電源電圧まで回復したときに、ダンパーダイオード5
がオフする。そして、再びトランジスタ4がオンするこ
とにより、最初の回路動作状態となり、この動作の繰り
返しにより、回路動作が継続する。一次コイル2側で発
生したフライバックパルスはフライバックトランス1で
昇圧され、高圧整流ダイオード8を介して陰極線管10の
アノードに加えられるのである。
When the flyback pulse reaches its peak,
This time, the electrostatic energy of the resonance capacitor 6 is converted back into the electromagnetic energy of the primary coil 2, and as a result, the voltage of the flyback pulse gradually decreases. Then, when the pulse voltage is zero, that is, when the voltage at the point A of the circuit of FIG. 8 becomes zero, the damper diode 5 is turned on and a reverse current flows from the ground side to the primary coil 2 side, and the voltage at the point A becomes Drive power supply 3
When the power supply voltage is restored, the damper diode 5
Turns off. Then, when the transistor 4 is turned on again, the first circuit operation state is set, and by repeating this operation, the circuit operation is continued. The flyback pulse generated on the primary coil 2 side is boosted by the flyback transformer 1 and applied to the anode of the cathode ray tube 10 via the high voltage rectifying diode 8.

【0011】ところで、フライバックトランス1の一次
側で発生するフライバックパルスのパルス電圧Vc は、
c =EB +ra sin (ωt−φa )の式で表される。
ただし、tは時間、EB は駆動電源3の電源電圧であ
り、また、
By the way, the pulse voltage V c of the flyback pulse generated on the primary side of the flyback transformer 1 is
It is represented by the formula of V c = E B + r a sin (ωt−φ a ).
However, t is time, E B is the supply voltage of the drive power source 3, and

【0012】ra =√{EB 2 +(I0 /Cω)2 R a = √ {E B 2 + (I 0 / Cω) 2 }

【0013】ω=(LC)-1/2 Ω = (LC) -1/2

【0014】φa =tan -1(EB Cω/I0 )である。Φ a = tan −1 (E B Cω / I 0 ).

【0015】ここで、I0 は一次コイル2に流れる電流
であり、Cは共振コンデンサ6の容量であり、Lは一次
コイル2のインダクタンスである。
Here, I 0 is the current flowing through the primary coil 2, C is the capacitance of the resonance capacitor 6, and L is the inductance of the primary coil 2.

【0016】前記Vc の式から明らかなように、フライ
バックパルスの電圧ピークはωt−φa =π/2のとき
であり、このとき、ピーク電圧はVc =EB +√{EB
2 +(I0 /Cω)2 }となる。
As is clear from the above equation of V c , the voltage peak of the flyback pulse is when ωt−φ a = π / 2, and at this time, the peak voltage is V c = E B + √ {E B
A 2 + (I 0 / Cω) 2}.

【0017】また、一次コイルに流れる電流I0 はI0
=(EB /L)ton+I1 で表される。ここで、ton
トランジスタ4がオンしている時間であり、I1 は零で
あるから、I0 はトランジスタ4のオン期間に比例す
る。したがって、トランジスタ4のオン期間を制御する
ことにより、フライバックパルス波高値の制御が可能と
なり、これにより、二次コイル7から出力される高圧出
力電圧の制御ができることとなる。
The current I 0 flowing in the primary coil is I 0
= (E B / L) t on + I 1 . Here, t on is the time when the transistor 4 is on, and I 1 is zero, so that I 0 is proportional to the on period of the transistor 4. Therefore, the flyback pulse crest value can be controlled by controlling the ON period of the transistor 4, and thus the high voltage output voltage output from the secondary coil 7 can be controlled.

【0018】このように、トランジスタ4のオン期間を
制御して高圧出力電圧の安定化を図る場合、図8の回路
のままでは、ダンパー期間(ダンパーダイオード5のオ
ン期間)で、グランド側からダンパーダイオード5を通
って一次コイル2側に逆電流が流れ、この逆電流の流れ
によりA点の電圧が電源電圧まで回復してダンパーダイ
オード5がオフすると、すでにトランジスタ4がオフし
ているため、駆動電源3側から一次コイル2を通る電流
が共振コンデンサ6を通ってグランド側に流れ始めて、
一次コイル2と共振コンデンサ6との間で直列共振が起
こり、図9の(a)に示すように、ダンパー期間の終わ
りの点から次にトランジスタ4がオンするまでの区間
で、不要なパルスPW が発生する。
In this way, when the ON period of the transistor 4 is controlled to stabilize the high voltage output voltage, the damper circuit (the ON period of the damper diode 5) is used from the ground side in the circuit of FIG. 8 as it is. When a reverse current flows through the diode 5 to the primary coil 2 side and the voltage at the point A is restored to the power supply voltage due to the flow of the reverse current and the damper diode 5 is turned off, the transistor 4 is already turned off. A current passing from the power supply 3 side through the primary coil 2 starts to flow through the resonance capacitor 6 to the ground side,
Series resonance occurs between the primary coil 2 and the resonance capacitor 6, and as shown in (a) of FIG. 9, an unnecessary pulse P is generated in the interval from the end of the damper period to the next turning on of the transistor 4. W occurs.

【0019】このPW はノイズの原因となって回路動作
に悪影響を及ぼすことになる。このため、この種の回路
では、ダンパー期間の終わりに一次コイル2側から共振
コンデンサ6に電流が流れないようにするために、駆動
電源3から一次コイル2および共振コンデンサ6あるい
はトランジスタ4を経てグランドに至る経路中に、電流
遮断用のスイッチ素子を設けたり、あるいは図9の
(c)中に破線で示すように、トランジスタ4のオン期
間の始まり側をダンパー期間の終わり側とオーバーラッ
プさせて、駆動電源3側からの電流がトランジスタ4側
に流れるようにする回路設計が新たに必要になる。
This P W causes noise and adversely affects the circuit operation. Therefore, in this type of circuit, in order to prevent current from flowing from the primary coil 2 side to the resonance capacitor 6 at the end of the damper period, the drive power supply 3 passes through the primary coil 2 and the resonance capacitor 6 or the transistor 4 to the ground. A switch element for cutting off the current is provided in the path leading to, or the start side of the ON period of the transistor 4 is overlapped with the end side of the damper period as indicated by the broken line in FIG. 9C. A new circuit design is required so that the current from the drive power supply 3 side flows to the transistor 4 side.

【0020】しかしながら、トランジスタ4のオン期間
をダンパー期間にオーバーラップさせるためトランジス
タ4ではオンのタイミングにより出力をコントロールす
ることはできなかった。また、駆動電源3から一次コイ
ル2および共振コンデンサ6あるいはトランジスタ4を
経てグランドに至る経路中に電流遮断用のスイッチ素子
を設けるものにあっても、そのスイッチ素子の動作タイ
ミングを行う複雑な制御回路が必要なため、同様に部品
点数が増えて全体の回路構成が複雑となり、回路コスト
も高価になるという問題がある。
However, since the ON period of the transistor 4 overlaps the damper period, the output of the transistor 4 cannot be controlled by the ON timing. Further, even in the case where the switch element for cutting off the current is provided in the path from the drive power source 3 to the ground via the primary coil 2 and the resonance capacitor 6 or the transistor 4, a complicated control circuit for performing the operation timing of the switch element. Therefore, there is a problem that the number of components is increased, the entire circuit configuration is complicated, and the circuit cost is also increased.

【0021】本発明は上記課題を解決するためになされ
たものであり、その目的は、簡易な回路構成で、ダンパ
ー期間の終わりからトランジスタのオン期間にかけての
不要パルスの発生を防止することができ、しかも、従来
の一次側電流のコントロール方式のような不必要還流電
流を流すことによる電力損失の発生がない共振型電源回
路を提供することにある。
The present invention has been made to solve the above problems, and an object thereof is to prevent the generation of an unnecessary pulse from the end of the damper period to the ON period of the transistor with a simple circuit configuration. Moreover, it is another object of the present invention to provide a resonance type power supply circuit which does not cause power loss due to the flow of an unnecessary return current as in the conventional primary side current control method.

【0022】[0022]

【課題を解決するための手段】本発明は上記目的を達成
するために、次のように構成されている。すなわち、本
発明は、トランスの一次コイルに駆動電源が直列に接続
され、また、一次コイル側には該一次コイルに流れる電
流をオン・オフ制御する第1のスイッチ素子と、この第
1のスイッチ素子のオフ時に一次コイルとの直列共振に
よって電圧パルスを発生する共振コンデンサと、前記第
1のスイッチ素子に流れる電流の向きと逆向き電流をダ
ンパー期間内に一次コイルに流すダンパーダイオードと
が接続されている共振型電源回路において、前記共振コ
ンデンサには一次コイルから共振コンデンサに流れる電
流の向きを順方向にしたクランプダイオードが直列に接
続されて、この共振コンデンサとクランプダイオードと
の直列回路がクランプダイオードのカソード側を駆動電
源側として一次コイルに並列に接続されており、このク
ランプダイオードには前記第1のスイッチ素子のオフ時
以降にオンしてダンパー期間内でオフする第2のスイッ
チ素子が並列に接続されていることを特徴として構成さ
れている。
In order to achieve the above object, the present invention is constructed as follows. That is, according to the present invention, a driving power source is connected in series to a primary coil of a transformer, and a first switch element for controlling on / off of a current flowing through the primary coil on the primary coil side, and the first switch. A resonance capacitor that generates a voltage pulse by series resonance with the primary coil when the element is off, and a damper diode that causes a current flowing in a direction opposite to the direction of the current flowing through the first switch element to flow through the primary coil within a damper period are connected. In this resonance type power supply circuit, a clamp diode in which the direction of the current flowing from the primary coil to the resonance capacitor is in the forward direction is connected in series to the resonance capacitor, and the series circuit of the resonance capacitor and the clamp diode is a clamp diode. It is connected in parallel to the primary coil with the cathode side of the It is configured as characterized in that the second switching element is turned off in the damper period and turned on after the time of off of the first switch element is connected in parallel to the diode.

【0023】[0023]

【作用】上記構成の本発明において、第1のスイッチ素
子がオンすることによって、駆動電源側から一次コイル
および第1のスイッチ素子を通って電流が流れ、一次コ
イルに電磁エネルギが蓄えられる。第1のスイッチ素子
がオフすると、共振コンデンサと一次コイルとの直列共
振によって電圧パルスが発生する。この電圧パルスが発
生し終わったときからダンパー期間に入り、ダンパーダ
イオード側から一次コイル側に逆電流が流れ、ダンパー
期間の終点位置でダンパーダイオードがオフした以降
に、共振コンデンサの両端部の電圧はクランプダイオー
ドおよび第2のスイッチ素子によって駆動電源の電源電
圧にクランプされる。このクランプ作用により、駆動電
源と共振コンデンサの両端部とは同電位となるので、駆
動電源側から一次コイルを通って共振コンデンサ側に電
流が流れるということがなくなり、ダンパー期間の終わ
りから次の第1のスイッチ素子がオンするまでの間に不
要な還流電流による回路損失がなくなり、そして、不要
なノイズ原因の電圧パルスが発生するということがなく
なる。
In the present invention having the above structure, when the first switch element is turned on, a current flows from the drive power source side through the primary coil and the first switch element, and electromagnetic energy is stored in the primary coil. When the first switch element is turned off, a voltage pulse is generated due to series resonance of the resonance capacitor and the primary coil. After this voltage pulse is generated, the damper period starts, a reverse current flows from the damper diode side to the primary coil side, and after the damper diode turns off at the end point of the damper period, the voltage across the resonant capacitor is The clamp diode and the second switch element clamp the power supply voltage of the drive power supply. Due to this clamping action, the drive power supply and both ends of the resonance capacitor are at the same potential, so that no current flows from the drive power supply side to the resonance capacitor side through the primary coil, and the next period from the end of the damper period By the time the switch element No. 1 is turned on, circuit loss due to unnecessary return current is eliminated, and unnecessary voltage pulse causing noise is not generated.

【0024】[0024]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。なお、以下の実施例の説明において、従来例と同
一の回路部分には同一符号を付し、その重複説明は省略
する。図1には本発明に係る共振型電源回路の第1の実
施例の回路構成が示されている。同図において、フライ
バックトランス1の一次コイル2の一端側(例えば巻き
始め端側)には駆動電源3が接続され、一次コイル2の
他端側(巻き終わり端側)には第1のスイッチ素子とし
てのMOS FET(電界効果トランジスタ)11のドレ
イン側が接続され、MOS FET11のソース側はグラ
ンドに接続されている。そして、MOS FET11には
該MOS FET11の電流の向きと逆向きのダンパーダ
イオード5が並列に接続されている。このダンパーダイ
オード5は電子部品のダイオードを外付けによって接続
してもよいが、スイッチ素子としてMOS FET11を
使用する場合は、MOS FET11自体が逆方向のダイ
オード特性を有しているので、外付けのダイオード部品
を省略し、MOS FET11のダイオード特性をダンパ
ーダイオード5として機能させることができる。
Embodiments of the present invention will be described below with reference to the drawings. In the following description of the embodiments, the same circuit parts as those in the conventional example are designated by the same reference numerals, and the duplicated description will be omitted. FIG. 1 shows the circuit configuration of a first embodiment of a resonant power supply circuit according to the present invention. In the figure, the drive power source 3 is connected to one end side (for example, winding start end side) of the primary coil 2 of the flyback transformer 1, and the first switch is connected to the other end side (winding end end side) of the primary coil 2. The drain side of a MOS FET (field effect transistor) 11 as an element is connected, and the source side of the MOS FET 11 is connected to the ground. A damper diode 5 is connected in parallel to the MOS FET 11 in the direction opposite to the direction of the current of the MOS FET 11. The damper diode 5 may be connected to an external diode as an electronic component. However, when the MOS FET 11 is used as a switch element, the MOS FET 11 itself has a reverse diode characteristic, so that the external diode is not used. By omitting the diode component, the diode characteristic of the MOS FET 11 can be made to function as the damper diode 5.

【0025】また、一次コイル2の巻き終わり端側には
共振コンデンサ6の一端側が接続され、共振コンデンサ
6の他端側にはクランプダイオード12のアノード側が接
続され、クランプダイオード12のカソード側は一次コイ
ル2と駆動電源3との接続部に接続されている。このク
ランプダイオード12には第2のスイッチ素子としてのト
ランジスタ14が並列に接続されている。
Further, one end side of the resonance capacitor 6 is connected to the winding end end side of the primary coil 2, the anode side of the clamp diode 12 is connected to the other end side of the resonance capacitor 6, and the cathode side of the clamp diode 12 is the primary side. It is connected to the connection between the coil 2 and the driving power supply 3. A transistor 14 as a second switch element is connected in parallel to the clamp diode 12.

【0026】フライバックトランス1の二次コイル7の
高圧端側には分圧抵抗器15,16の直列回路の一端が接続
されており、この分圧抵抗器15,16に抵抗分割されて、
高圧出力電圧が検出されている。そしてこの検出電圧は
オペアンプ17の非反転入力端子に加えられている。オペ
アンプ17の反転入力端子側には基準電源18から基準電圧
が加えられており、オペアンプ17は高圧出力電圧の検出
電圧と基準電圧とを比較し、高圧出力電圧の降下量に対
応する信号をコンパレータ20の反転入力端子に加える。
一方、コンパレータ20の非反転入力端子には波形成形回
路21からの信号が加えられる。
One end of a series circuit of voltage dividing resistors 15 and 16 is connected to the high voltage end side of the secondary coil 7 of the flyback transformer 1, and the voltage dividing resistors 15 and 16 are resistance-divided.
High voltage output voltage is detected. Then, this detection voltage is applied to the non-inverting input terminal of the operational amplifier 17. A reference voltage is applied from the reference power supply 18 to the inverting input terminal side of the operational amplifier 17, and the operational amplifier 17 compares the detected voltage of the high voltage output voltage with the reference voltage and compares the signal corresponding to the drop amount of the high voltage output voltage with the comparator. Add to inverting input terminal of 20.
On the other hand, the signal from the waveform shaping circuit 21 is applied to the non-inverting input terminal of the comparator 20.

【0027】波形成形回路21は水平偏向出力回路(図示
せず)に同期した図2の(a)に示す水平ドライブ信号
(HD信号)を積分して図2の(b)に示すようなラン
プ波形を作り出し、このランプ波形の信号をコンパレー
タ20の非反転入力端子に加えている。コンパレータ20は
前記ランプ波形の信号とオペアンプ17からの信号を比較
し、図2の(b)および(c)に示すように、オペアン
プ出力とランプ波形との交点位置で立ち上がり、ランプ
波形の立ち下がり、すなわちHD信号の立ち下がりで立
ち下がるドライブ信号を作り出す。高圧出力電圧の降下
量が大きくなると、オペアンプの出力レベルも低下する
結果、ドライブ信号のパルス幅は大きくなる。コンパレ
ータ20は高圧出力電圧の降下量が大きくなるにつれてパ
ルス幅を広くしたドライブ信号を作り出し、これをドラ
イブ回路22に加えるのである。ドライブ回路22はドライ
ブ信号のオンパルス幅に応じてMOS FET11のスイ
ッチオン駆動を行う。なお、トランジスタ14には図2の
(f)に示すように、ドライブ信号のオフ時に立ち上が
り、ダンパー期間内でオフする制御信号が加えられてい
る。
The waveform shaping circuit 21 integrates a horizontal drive signal (HD signal) shown in FIG. 2 (a) synchronized with a horizontal deflection output circuit (not shown) to generate a ramp as shown in FIG. 2 (b). A waveform is created and this ramp waveform signal is applied to the non-inverting input terminal of the comparator 20. The comparator 20 compares the ramp waveform signal with the signal from the operational amplifier 17, and as shown in FIGS. 2B and 2C, rises at the intersection of the output of the operational amplifier and the ramp waveform, and falls of the ramp waveform. That is, a drive signal that falls at the fall of the HD signal is produced. When the drop amount of the high voltage output voltage increases, the output level of the operational amplifier also decreases, and as a result, the pulse width of the drive signal increases. The comparator 20 produces a drive signal having a wider pulse width as the amount of drop of the high voltage output voltage increases, and applies the drive signal to the drive circuit 22. The drive circuit 22 performs switch-on driving of the MOS FET 11 according to the ON pulse width of the drive signal. As shown in FIG. 2F, the transistor 14 is supplied with a control signal which rises when the drive signal is off and turns off within the damper period.

【0028】この実施例は上記のように構成されてお
り、次に、その動作を図1の回路および図2のタイムチ
ャートに基づき説明する。まず、t0 で、MOS FE
T11がオンすると、駆動電源3側から一次コイル2を通
り、さらにMOS FET11を通ってグランド側に電流
が流れる。この一次コイル2に流れる電流は図2の
(e)に示すように時間と共に増加し、この電流の流れ
によって一次コイル2に電磁エネルギが蓄えられる。
This embodiment is constructed as described above, and its operation will now be described with reference to the circuit of FIG. 1 and the time chart of FIG. First, at t 0 , MOS FE
When T11 is turned on, a current flows from the drive power source 3 side to the primary coil 2 and further to the ground side through the MOS FET 11. The current flowing through the primary coil 2 increases with time as shown in FIG. 2 (e), and electromagnetic current is stored in the primary coil 2 due to the current flow.

【0029】次にt1 でMOS FET11がオフする
と、一次コイル2から共振コンデンサ6とクランプダイ
オード12を通るルートで駆動電源3側に向けて電流が流
れ、一次コイル2のインダクタンスと共振コンデンサ6
の容量とのLC直列共振が開始され、フライバックパル
ス(電圧パルス)が発生する。このフライバックパルス
は一次コイル2側の電磁エネルギが全て共振コンデンサ
6の静電エネルギに変換されたときに最大となる。前記
MOS FET11がオフしたときからトランジスタ14は
オンしているので、一次コイル2の電磁エネルギが全て
共振コンデンサ6に移った後に、今度は駆動電源3側か
らトランジスタ14、共振コンデンサ6、一次コイル2を
順に通るルートで逆電流が流れ、共振コンデンサ6の静
電エネルギは一次コイル2の電磁エネルギに逆変換され
て行く。
Next, when the MOS FET 11 is turned off at t 1 , a current flows from the primary coil 2 toward the drive power source 3 side along the route passing through the resonance capacitor 6 and the clamp diode 12, and the inductance of the primary coil 2 and the resonance capacitor 6
The LC series resonance with the capacitance of is started and a flyback pulse (voltage pulse) is generated. This flyback pulse becomes maximum when all the electromagnetic energy on the primary coil 2 side is converted into the electrostatic energy of the resonance capacitor 6. Since the transistor 14 has been turned on since the MOS FET 11 was turned off, after all the electromagnetic energy of the primary coil 2 has been transferred to the resonance capacitor 6, this time from the drive power source 3 side, the transistor 14, resonance capacitor 6 and primary coil 2 are turned on. A reverse current flows through a route that sequentially passes through, and the electrostatic energy of the resonance capacitor 6 is inversely converted into the electromagnetic energy of the primary coil 2.

【0030】そして、フライバックパルスが作り終わっ
たt2 で、図1の回路のA点の電圧が零になり、このと
き、ダンパーダイオード5がオンし、グランド側からダ
ンパーダイオード5を通って一次コイル2側に電流が流
れる。この逆電流の流れによりA点の電圧が上昇してt
3 で駆動電源3の電源電圧EB と同電位になると、ダン
パーダイオード5はオフとなる。このとき、MOS F
ET11はオフしているため、駆動電源3側から共振コン
デンサ6側に電流が流れようとするが、本実施例ではク
ランプダイオード12が設けられることで、共振コンデン
サ6の両端部の電圧(A点、B点の電圧)は共に駆動電
源3の電源電圧EB にクランプされてEB と同電位に保
持されるため、一次コイル2側から共振コンデンサ6側
に電流が流れることがなく、これにより、前記図9の
(a)に示すようなノイズの原因となる不要なパルス電
圧PW が発生することがない。
At t 2 when the flyback pulse is completed, the voltage at the point A in the circuit of FIG. 1 becomes zero. At this time, the damper diode 5 turns on, and the primary side passes from the ground side through the damper diode 5 A current flows on the coil 2 side. This reverse current flow causes the voltage at point A to rise and t
When the potential becomes equal to the power source voltage E B of the driving power source 3 at 3, the damper diode 5 is turned off. At this time, MOS F
Since ET11 is off, current tends to flow from the drive power supply 3 side to the resonance capacitor 6 side. However, in this embodiment, the clamp diode 12 is provided, so that the voltage across the resonance capacitor 6 (point A , And the voltage at the point B) are both clamped to the power supply voltage E B of the driving power supply 3 and held at the same potential as E B , so that no current flows from the primary coil 2 side to the resonance capacitor 6 side. The unnecessary pulse voltage P W that causes noise as shown in FIG. 9A is not generated.

【0031】次に、t4 の時点で、MOS FET11が
オンすると、A点は接地されることとなり、駆動電源3
から一次コイル2を通る電流はMOS FET11を通っ
てグランド側に流れ、最初のt0 の状態に一致する。こ
れらt0 からt4 の動作の繰り返しにより、回路動作が
継続される。
Next, at time t 4 , when the MOS FET 11 is turned on, the point A is grounded, and the drive power source 3
The current flowing from the primary coil 2 to the ground side through the MOS FET 11 coincides with the initial state of t 0 . The circuit operation is continued by repeating the operations from t 0 to t 4 .

【0032】本実施例では、高圧出力電圧が降下するに
つれ、MOS FET11のオン期間が長くなり、これに
より、一次コイル2に蓄えられる電磁エネルギが大きく
なって発生するフライバックパルスの波高値も高くなる
ので、高圧出力電圧の安定化が効果的に行われることと
なる。しかも、高圧出力電圧を制御するスイッチ素子を
MOS FET1個の素子によって構成したので、部品
点数が非常に少なくなり、回路構成も簡易となる。
In the present embodiment, as the high-voltage output voltage drops, the on-time of the MOS FET 11 becomes longer, which increases the electromagnetic energy stored in the primary coil 2 and also increases the peak value of the flyback pulse generated. Therefore, the high voltage output voltage is effectively stabilized. Moreover, since the switch element for controlling the high-voltage output voltage is composed of one MOS FET element, the number of parts is very small and the circuit configuration is simple.

【0033】また、ダンパー期間の終わりからMOS
FET11がオンする期間は、共振コンデンサ6の両端部
の電圧が駆動電源3の電源電圧と同電位にクランプされ
るので、駆動電源3から一次コイル2を通って共振コン
デンサ6に電流が流れることがなく、この期間でノイズ
の原因となる不要なパルス電圧PW の発生を防止するこ
とができる。また、還流電流が生じないので、この還流
電流に起因する電力損失(回路損失)もなく、回路駆動
の効率を高めることができる。
From the end of the damper period, the MOS
During the period when the FET 11 is turned on, the voltage across the resonance capacitor 6 is clamped to the same potential as the power supply voltage of the drive power supply 3, so that a current may flow from the drive power supply 3 to the resonance capacitor 6 through the primary coil 2. Therefore, it is possible to prevent the generation of unnecessary pulse voltage P W that causes noise during this period. Further, since no return current is generated, there is no power loss (circuit loss) due to this return current, and the efficiency of circuit drive can be improved.

【0034】しかも、電圧パルスPW を防止する回路は
1個のクランプダイオード12と1個のトランジスタ14を
用いただけの極めて簡単な回路構成となり、従来のよう
に電流の流れを阻止するためのスイッチ素子や、そのス
イッチ素子を制御する複雑な回路を設ける必要がなく、
これにより回路構成の簡易化と回路コストの大幅な低減
化が可能となる。
Moreover, the circuit for preventing the voltage pulse P W has an extremely simple circuit configuration using only one clamp diode 12 and one transistor 14, and is a switch for blocking the flow of current as in the conventional case. It is not necessary to provide a complicated circuit to control the element and its switch element,
As a result, the circuit configuration can be simplified and the circuit cost can be significantly reduced.

【0035】さらに、この実施例は、共振コンデンサ6
の両端電圧を駆動電源電圧にクランプすることによって
不要電圧パルスPW の発生防止を行うものであるため、
前記図9の(c)中に破線で示すように、MOS FE
T11のオン期間をダンパー期間にオーバーラップさせる
という制約がなく、これにより、MOS FET11をス
イッチ動作するドライブ信号のパルス幅を最大限水平ド
ライブ信号のパルス幅まで広げることができ、極めて広
い範囲に亙って電圧制御が可能となる。
Further, in this embodiment, the resonance capacitor 6
Since the voltage across both ends is clamped to the drive power supply voltage, the unnecessary voltage pulse P W is prevented from occurring.
As shown by the broken line in FIG. 9C, the MOS FE
There is no restriction that the ON period of T11 overlaps with the damper period, whereby the pulse width of the drive signal for switching the MOS FET11 can be expanded to the pulse width of the horizontal drive signal to the maximum, and it is extremely wide. Therefore, voltage control becomes possible.

【0036】さらに、本実施例の回路では偏向周期の1
周期毎にチャージ、ディスチャージする共振型の回路の
ため、高圧出力電圧の安定化の応答性が極めて良く、高
圧安定化の制御性能を格段に高めることができる。
Further, in the circuit of this embodiment, the deflection cycle is 1
Since it is a resonance type circuit that charges and discharges every cycle, the response of stabilization of the high voltage output voltage is extremely good, and the control performance of the high voltage stabilization can be significantly improved.

【0037】さらに、本実施例はMOS FET11のオ
フ時からダンパー期間内にかけてスイッチをオンするト
ランジスタ14をクランプダイオード12に並列に接続して
いるので、発生するフライバックパルスの波形を左右対
称の理想的な波形にすることができる。すなわち、この
トランジスタ14を設けない場合には、フライバックパル
スを発生する際、MOS FET11がオフして一次コイ
ル2の電磁エネルギを共振コンデンサ6の静電エネルギ
に変換するときには電流は駆動電源3側から流れるが、
次に、共振コンデンサ6の静電エネルギを一次コイル2
の電磁エネルギに逆変換するときにはクランプダイオー
ド12が逆向きとなるので、電流は駆動電源3側から流れ
ない。このため、波形の左半分と右半分の各ピーク値に
駆動電源3の電源電圧EB 分の段差が生じ、これがフラ
イバックトランス1の高圧レギュレーション特性を悪化
させる要因となる。
Further, in this embodiment, since the transistor 14 that turns on the switch from the time when the MOS FET 11 is off to the damper period is connected in parallel to the clamp diode 12, the waveform of the flyback pulse generated is ideally symmetrical. Waveform can be set. That is, when the transistor 14 is not provided, when the flyback pulse is generated, when the MOS FET 11 is turned off and the electromagnetic energy of the primary coil 2 is converted into the electrostatic energy of the resonance capacitor 6, the current is the drive power source 3 side. Flows from,
Next, the electrostatic energy of the resonance capacitor 6 is transferred to the primary coil 2
The current does not flow from the drive power source 3 side because the clamp diode 12 is in the opposite direction when the electromagnetic wave energy is converted back into the electromagnetic energy. Therefore, the power supply voltage E B content of the step of driving the power supply 3 to the peak value of the left half of the waveform and the right half is produced, which is a factor to deteriorate the high-pressure regulation characteristic of the flyback transformer 1.

【0038】これに対し、本実施例ではフライバックパ
ルスの作成期間中はトランジスタ14がオンしているの
で、共振コンデンサ6の静電エネルギを一次コイル2の
電磁エネルギに逆変換するときにも電流は駆動電源3側
から流れるので、波形の左半分のピーク値と右半分のピ
ーク値とが同じとなって段差のない同図の(b)に示す
左右対称の理想的なフライバックパルスが得られ、フラ
イバックトランス1の高圧レギュレーション特性の悪化
を防止することができる。
On the other hand, in this embodiment, since the transistor 14 is turned on during the generation of the flyback pulse, even when the electrostatic energy of the resonance capacitor 6 is inversely converted into the electromagnetic energy of the primary coil 2, the current is converted. Is flowing from the drive power source 3 side, the peak value of the left half and the peak value of the right half of the waveform are the same, and the ideal flyback pulse shown in (b) of FIG. Therefore, it is possible to prevent deterioration of the high voltage regulation characteristic of the flyback transformer 1.

【0039】図4には本発明の第2の実施例が示されて
いる。この実施例は、共振コンデンサ6に並列に偏向ヨ
ークDY とS字補正コンデンサCS との直列回路を接続
して、高圧発生と偏向駆動の一体型の回路構成にすると
ともに、コンパレータ20とドライブ回路22との間にパル
ス幅リミッタ23を介設したものであり、それ以外の構成
は前記第1の実施例と同様である。
FIG. 4 shows a second embodiment of the present invention. In this embodiment, a series circuit of a deflection yoke D Y and an S-shaped correction capacitor C S is connected in parallel with the resonance capacitor 6 to form an integrated type circuit configuration for high voltage generation and deflection drive, and also a comparator 20 and a drive circuit. A pulse width limiter 23 is provided between the circuit 22 and the circuit 22, and the other configuration is the same as that of the first embodiment.

【0040】一般に、低周波数から高周波数にかけて広
範囲の偏向駆動が可能なマルチスキャンタイプの回路で
は、偏向周波数が高周波数となる側でフライバックパル
スの波高値の上限電圧が設計段階で設定されている。本
実施例の回路では、ドライブ信号のパルス幅が最大水平
ドライブ信号の幅まで広くできる構成であるため、マル
チスキャン駆動を行う場合、低周波駆動時に、ドライブ
信号のパルス幅がHD信号まで目一杯広がると、MOS
FET11のオン期間が高周波駆動の場合よりも遙かに
長くなり、一次コイル2に流れる電流も大きくなる結
果、発生するフライバックパルスの波高値が高周波駆動
の場合よりも遙かに大きくなり、前記フライバックパル
スの波高値の上限電圧、つまり、設計上の上限電圧を越
えてしまうという問題が生じる。この実施例では、これ
を避けるために、パルス幅リミッタ23を設け、高周波駆
動を基準として設定した上限電圧を低周波偏向駆動にも
越えないようにドライブ信号のパルス幅を制限すること
によって、低周波から高周波にかけての広範囲な周波数
範囲のマルチスキャン駆動を支障なく行うことができる
ようにしている。
Generally, in a multi-scan type circuit capable of driving deflection over a wide range from low frequency to high frequency, the upper limit voltage of the crest value of the flyback pulse is set on the side where the deflection frequency is high frequency. There is. In the circuit of this embodiment, the pulse width of the drive signal can be widened up to the width of the maximum horizontal drive signal. Therefore, when performing multi-scan drive, the pulse width of the drive signal reaches the HD signal at the low frequency drive. When spread, MOS
The ON period of the FET 11 is much longer than that in the high frequency drive, and the current flowing through the primary coil 2 is also large. As a result, the peak value of the generated flyback pulse is much larger than that in the high frequency drive. There is a problem that the peak value of the flyback pulse exceeds the upper limit voltage, that is, the designed upper limit voltage. In this embodiment, in order to avoid this, a pulse width limiter 23 is provided, and the pulse width of the drive signal is limited by limiting the pulse width of the drive signal so as not to exceed the upper limit voltage set on the basis of the high frequency drive even for the low frequency deflection drive. The multi-scan drive in a wide frequency range from high frequency to high frequency can be performed without any trouble.

【0041】このマルチスキャン駆動の回路としては、
図5に示すように、共振コンデンサを6aと6bの直列
回路によって構成し、スイッチ19により、低周波数駆動
のときと高周波数駆動のときとで共振容量を切り換える
ようにすることもできる。
As a circuit for this multi-scan drive,
As shown in FIG. 5, the resonance capacitor may be configured by a series circuit of 6a and 6b, and the switch 19 may switch the resonance capacitance between low frequency driving and high frequency driving.

【0042】なお、本発明は上記各実施例に限定される
ことはなく、様々な実施の態様を採り得る。上記各実施
例の回路動作においては、ダンパー期間の終わりから次
のMOS FET11がオンする間は、駆動電源3から一
次コイル2を通って流れようとする電流はクランプダイ
オード12のクランプ動作によってその電流の流れの逃げ
場がないので、MOS FET11が内蔵する寄生容量等
に起因して回路のA点等に図6に示すようにt3 〜t4
の区間で振動成分のノイズが発生する。このノイズは陰
極線管の駆動に際し、特に、ダメージとなる支障とはな
らないが、回路性能のより完璧化を図るために、例えば
図7の(a)に示すように、MOS FET11のベース
側等、適宜の位置に可飽和コア25を接続したり、あるい
は図7の(b)に示すように、MOS FET11のソー
ス側にダイオード26を直列に接続し、あたかも、MOS
FET11の内蔵容量とダイオード26の内蔵容量とを直
列接続した格好にして、MOS FET11の見掛け上の
寄生容量を減らすようにしたり、さらには、図7の
(c)に示すように、スナバ回路27を設けたりして、前
記t3 〜t4 間の振動成分のノイズを取り去るようにし
てもよい。
The present invention is not limited to the above-mentioned embodiments, and various embodiments can be adopted. In the circuit operation of each of the above-mentioned embodiments, while the next MOS FET 11 is turned on from the end of the damper period, the current which is about to flow from the drive power source 3 through the primary coil 2 is caused by the clamp operation of the clamp diode 12. Since there is no escape area for the flow of the current, there is a point t 3 to t 4 at the point A, etc. of the circuit due to the parasitic capacitance built in the MOS FET 11 as shown in FIG.
Noise of the vibration component is generated in the section. This noise does not particularly cause damage when driving the cathode ray tube, but in order to achieve more perfect circuit performance, for example, as shown in FIG. 7A, the base side of the MOS FET 11, etc. Connect the saturable core 25 at an appropriate position, or connect the diode 26 in series to the source side of the MOS FET 11 as shown in FIG.
The built-in capacitance of the FET 11 and the built-in capacitance of the diode 26 are connected in series so as to reduce the apparent parasitic capacitance of the MOS FET 11, and further, as shown in FIG. May be provided to remove the noise of the vibration component between t 3 and t 4 .

【0043】また、上記各実施例の回路において、鎖線
で示すように二次コイル7の高圧端側に平滑コンデンサ
9を設けたり、高圧安定化の応答性を高めるためのスピ
ードアップコンデンサ28を設けたものでもよい。また、
各実施例の回路は、高圧安定化の制御幅が広く、かつ、
応答性が良いので、一般的にはレギュレーションを改善
するためのチョークコイルをフライバックトランス1の
一次コイルに並列に接続する必要は特にないが、もちろ
ん、このチョークコイルを一次コイル2に並列に接続し
てもよい。
Further, in the circuits of the above respective embodiments, the smoothing capacitor 9 is provided on the high voltage end side of the secondary coil 7 as shown by the chain line, and the speed-up capacitor 28 for enhancing the response of high voltage stabilization is provided. It may be a thing. Also,
The circuit of each embodiment has a wide control range for high voltage stabilization, and
Since the response is good, it is generally not necessary to connect the choke coil for improving the regulation in parallel with the primary coil of the flyback transformer 1, but of course, this choke coil is connected in parallel with the primary coil 2. You may.

【0044】さらに、上記各実施例では高圧出力電圧を
取り出すために、分圧抵抗器15,16の直列回路を二次コ
イル7の一端側に接続しているが、通常の高電圧発生回
路では二次コイル側にフォーカス電圧とスクリーン電圧
を取り出す抵抗回路が接続されるので、この抵抗回路を
利用して高圧出力電圧を検出するようにしてもよい。
Furthermore, in each of the above embodiments, the series circuit of the voltage dividing resistors 15 and 16 is connected to one end of the secondary coil 7 in order to take out the high voltage output voltage. Since a resistance circuit for extracting the focus voltage and the screen voltage is connected to the secondary coil side, the high voltage output voltage may be detected using this resistance circuit.

【0045】さらに、前記各実施例では、MOS FE
T11のスイッチ制御により高圧出力電圧の安定化を行っ
ているが、従来の一般的な回路と同様に、高圧出力電圧
の降下量に応じ、駆動電源3の電源電圧を制御すること
により高圧安定化を行うようにしてもよい。
Further, in each of the above embodiments, the MOS FE is
Although the high voltage output voltage is stabilized by the switch control of T11, the high voltage is stabilized by controlling the power source voltage of the drive power source 3 according to the drop amount of the high voltage output voltage, as in the conventional general circuit. May be performed.

【0046】さらに、上記実施例では、第1のスイッチ
素子をMOS FET11によって構成したが、この第1
のスイッチ素子はバイポーラトランジスタ等、他のスイ
ッチ素子を用いて構成することができる。また、第2の
スイッチ素子をトランジスタ24により構成したが、これ
をMOS FET等、他のスイッチ素子を用いて構成す
ることができる。
Further, in the above embodiment, the first switch element is composed of the MOS FET 11, but
The switch element can be configured by using another switch element such as a bipolar transistor. Although the second switch element is composed of the transistor 24, it can be composed of another switch element such as a MOS FET.

【0047】さらに、上記各実施例では高圧発生用の共
振型電源回路を対象にして説明したが、本発明の回路は
低圧用の共振型電源回路としても適用されるものであ
る。
Furthermore, in each of the above-described embodiments, the resonance type power supply circuit for generating a high voltage has been described, but the circuit of the present invention is also applicable as a resonance type power supply circuit for a low voltage.

【0048】[0048]

【発明の効果】本発明の回路を高圧発生用の電源回路と
して使用するとき、ダンパー期間の終わりから次に第1
のスイッチ素子がオンするまでの間に発生しようとする
ノイズの原因となる不要電圧パルスをクランプダイオー
ドとこれに並列に第2のスイッチ素子を設けるだけで防
止でき、しかも、第2のスイッチ素子は第1のスイッチ
素子のオフ時にオンし、ダンパー期間内でオフするよう
に制御すればよいので、制御回路も簡易に構成でき、従
来のような複雑な制御回路が不要となり、これにより、
部品点数も格段に少なくなり、回路コストの大幅な低減
化が可能となる。
When the circuit of the present invention is used as a power supply circuit for generating high voltage, the first to the next from the end of the damper period.
The unnecessary voltage pulse that causes noise that is likely to occur until the switching element of the above is turned on can be prevented only by providing the second switching element in parallel with the clamp diode, and the second switching element is Since the control can be performed so that the first switch element is turned on when the first switch element is turned off and turned off within the damper period, the control circuit can be simply configured, and a complicated control circuit as in the past is not required.
The number of parts is significantly reduced, and the circuit cost can be significantly reduced.

【0049】その上、ダンパー期間の終わりから次に第
1のスイッチ素子がオンする期間は前記クランプダイオ
ードと第2のスイッチ素子とのクランプ作用によって回
路の還流電流の発生が防止されるので、この還流電流に
起因する回路損失もなく、回路駆動の効率を高めること
ができる。
Moreover, since the clamp action of the clamp diode and the second switch element prevents the generation of the return current of the circuit during the period when the first switch element is turned on next from the end of the damper period, this There is no circuit loss due to the return current, and the efficiency of circuit driving can be improved.

【0050】また、本発明の回路は偏向の1周期毎に共
振コンデンサのチャージとディスチャージが行われる共
振型のため、高圧安定化の応答性が優れたものとなる。
Further, since the circuit of the present invention is of the resonance type in which the resonance capacitor is charged and discharged in each cycle of deflection, the high-voltage stabilization response is excellent.

【0051】さらに、本発明の回路は、クランプダイオ
ードを用い、共振コンデンサの両端部の電圧を駆動電源
の電源電圧にクランプして前記不要電圧パルスの発生を
防止する構成であるから、第1のスイッチ素子のオン期
間をダンパー期間にオーバーラップさせなければならな
いという制約がないので、第1のスイッチ素子のオンパ
ルス幅を水平ドライブ信号のパルス幅まで広げることが
でき、電圧制御幅を従来に比べ格段に広くすることがで
き、マルチスキャン用の高圧電源としても最適なものと
なる。
Furthermore, the circuit of the present invention has a configuration in which the clamp diode is used to clamp the voltage across the resonance capacitor to the power supply voltage of the driving power supply to prevent the generation of the unnecessary voltage pulse. Since there is no restriction that the ON period of the switch element must overlap with the damper period, the ON pulse width of the first switch element can be expanded to the pulse width of the horizontal drive signal, and the voltage control width can be significantly improved compared to the conventional one. It is possible to widen the range, and it is also suitable as a high voltage power supply for multi-scan.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る共振型電源回路の第1の実施例を
示す回路図である。
FIG. 1 is a circuit diagram showing a first embodiment of a resonant power supply circuit according to the present invention.

【図2】同実施例の回路動作を示すタイムチャートであ
る。
FIG. 2 is a time chart showing the circuit operation of the embodiment.

【図3】同実施例の回路におけるトランジスタ12の動作
による効果の説明図である。
FIG. 3 is an explanatory diagram of an effect by the operation of the transistor 12 in the circuit of the embodiment.

【図4】本発明の第2の実施例を示す回路図である。FIG. 4 is a circuit diagram showing a second embodiment of the present invention.

【図5】同実施例の変形例として共振容量の切り換え手
段を設けた回路の説明図である。
FIG. 5 is an explanatory diagram of a circuit provided with a resonance capacitance switching unit as a modified example of the embodiment.

【図6】ダンパー期間の終わりから次のスイッチオンの
期間にかけて発生する振動成分ノイズの説明図である。
FIG. 6 is an explanatory diagram of vibration component noise generated from the end of the damper period to the next switch-on period.

【図7】振動成分ノイズを除去する各種回路例の説明図
である。
FIG. 7 is an explanatory diagram of various circuit examples for removing vibration component noise.

【図8】従来の共振型電源回路の基本回路図である。FIG. 8 is a basic circuit diagram of a conventional resonant power supply circuit.

【図9】図8の回路の動作を示すタイムチャートであ
る。
9 is a time chart showing the operation of the circuit of FIG.

【符号の説明】[Explanation of symbols]

1 フライバックトランス 2 一次コイル 3 駆動電源 5 ダンパーダイオード 6,6a,6b 共振コンデンサ 11 MOS FET(第1のスイッチ素子) 12 クランプダイオード 14 トランジスタ(第2のスイッチ素子) 1 Flyback Transformer 2 Primary Coil 3 Driving Power Supply 5 Damper Diode 6, 6a, 6b Resonant Capacitor 11 MOS FET (First Switch Element) 12 Clamp Diode 14 Transistor (Second Switch Element)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 トランスの一次コイルに駆動電源が直列
に接続され、また、一次コイル側には該一次コイルに流
れる電流をオン・オフ制御する第1のスイッチ素子と、
この第1のスイッチ素子のオフ時に一次コイルとの直列
共振によって電圧パルスを発生する共振コンデンサと、
前記第1のスイッチ素子に流れる電流の向きと逆向き電
流をダンパー期間内に一次コイルに流すダンパーダイオ
ードとが接続されている共振型電源回路において、前記
共振コンデンサには一次コイルから共振コンデンサに流
れる電流の向きを順方向にしたクランプダイオードが直
列に接続されて、この共振コンデンサとクランプダイオ
ードとの直列回路がクランプダイオードのカソード側を
駆動電源側として一次コイルに並列に接続されており、
このクランプダイオードには前記第1のスイッチ素子の
オフ時以降にオンしてダンパー期間内でオフする第2の
スイッチ素子が並列に接続されていることを特徴とする
共振型電源回路。
1. A drive power source is connected in series to a primary coil of a transformer, and a first switch element for controlling on / off of a current flowing through the primary coil is provided on the primary coil side.
A resonance capacitor that generates a voltage pulse by series resonance with the primary coil when the first switch element is off;
In a resonance type power supply circuit connected to a damper diode that causes a current flowing in a direction opposite to that of a current flowing through the first switch element to flow in a primary coil within a damper period, the resonant capacitor flows from the primary coil to the resonant capacitor. The clamp diode with the direction of the current in the forward direction is connected in series, and the series circuit of this resonant capacitor and the clamp diode is connected in parallel to the primary coil with the cathode side of the clamp diode as the drive power supply side.
A resonance type power supply circuit characterized in that a second switch element which is turned on after the first switch element is turned off and turned off within a damper period is connected in parallel to the clamp diode.
JP4300460A 1992-09-25 1992-10-13 Resonant power supply circuit Expired - Fee Related JPH0828824B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP4300460A JPH0828824B2 (en) 1992-10-13 1992-10-13 Resonant power supply circuit
KR1019930019630A KR100219314B1 (en) 1992-09-25 1993-09-24 Resonance power circuit with clamping circuit
DE4332714A DE4332714A1 (en) 1992-09-25 1993-09-25 Resonance circuit with transformer - has transformer with prim. and sec. coils, control voltage source connected to prim. coil, single switch device for on and off control of current flowing through prim. coil, and resonance
TW082110042A TW284933B (en) 1992-10-13 1993-11-29
US08/620,593 US5598324A (en) 1992-09-25 1996-03-22 Resonance power circuit with clamping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4300460A JPH0828824B2 (en) 1992-10-13 1992-10-13 Resonant power supply circuit

Publications (2)

Publication Number Publication Date
JPH06178136A true JPH06178136A (en) 1994-06-24
JPH0828824B2 JPH0828824B2 (en) 1996-03-21

Family

ID=17885065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4300460A Expired - Fee Related JPH0828824B2 (en) 1992-09-25 1992-10-13 Resonant power supply circuit

Country Status (1)

Country Link
JP (1) JPH0828824B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000224433A (en) * 1999-02-04 2000-08-11 Matsushita Electric Ind Co Ltd Power circuit
KR100588153B1 (en) * 1999-05-26 2006-06-09 삼성전자주식회사 Circuit for stablizing a high voltage of a video display apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000224433A (en) * 1999-02-04 2000-08-11 Matsushita Electric Ind Co Ltd Power circuit
KR100588153B1 (en) * 1999-05-26 2006-06-09 삼성전자주식회사 Circuit for stablizing a high voltage of a video display apparatus

Also Published As

Publication number Publication date
JPH0828824B2 (en) 1996-03-21

Similar Documents

Publication Publication Date Title
KR100219314B1 (en) Resonance power circuit with clamping circuit
US5883794A (en) High voltage generating circuit including high voltage circuit section having voltage dividing resistor and speed-up capacitor
JPH10201226A (en) High voltage generating circuitry
US5986905A (en) Voltage clamp
JP2531008B2 (en) Resonant power supply circuit
JPH06178136A (en) Resonance type power source circuit
KR900005363B1 (en) Horizontal output circuit for cathode ray tube
JP3185172B2 (en) Resonant power supply circuit for high voltage generation
JP3097315B2 (en) High voltage generation circuit
JP3458961B2 (en) Deflection circuit
JP2000341946A (en) Operating method of resonance type power supply circuit for high voltage generation
JP3120850B2 (en) Television equipment power supply
JP2000152023A (en) High voltage generator
JPH05252409A (en) High voltage generating circuit
JPH0746423A (en) High voltage power supply circuit
JPH0686085A (en) High voltage generating circuit
JPH0630291A (en) High voltage generating circuit
JP2650566B2 (en) High voltage generation circuit
JP3988297B2 (en) High voltage power circuit
JPH07177739A (en) High voltage generating circuit
JP2595532Y2 (en) High voltage generation circuit
JP2715991B2 (en) High pressure generator
JP3475923B2 (en) High voltage generation circuit
JP3376936B2 (en) Power circuit
JP2000013633A (en) High-voltage circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees