JPH06177677A - Analog signal processing circuit - Google Patents

Analog signal processing circuit

Info

Publication number
JPH06177677A
JPH06177677A JP4323036A JP32303692A JPH06177677A JP H06177677 A JPH06177677 A JP H06177677A JP 4323036 A JP4323036 A JP 4323036A JP 32303692 A JP32303692 A JP 32303692A JP H06177677 A JPH06177677 A JP H06177677A
Authority
JP
Japan
Prior art keywords
converter
analog signal
signal processing
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4323036A
Other languages
Japanese (ja)
Inventor
Keitoku Kayahara
佳徳 萱原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP4323036A priority Critical patent/JPH06177677A/en
Publication of JPH06177677A publication Critical patent/JPH06177677A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Reverberation, Karaoke And Other Acoustics (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To provide an analog signal input-output circuit in which the S/N is not deteriorated in the digital processing even when a signal source different from a 0dB output voltage is connected the circuit. CONSTITUTION:A selector switch 26 selecting any of amplifiers 251, 252 and 253 and any of sound sources 11, 12 and 13 corresponding to the sound sources 11, 12 and 13 is installed to a pre-stage of an A/D converter 23 of the analog signal processing circuit 20 and a programmable attenuator 28 is installed to a post-stage of a D/A converter 24. The gain of the amplifiers is set so that a 0dB voltage of the sound sources is a permissible maximum voltage of the A/D converter 23 and the gain of the programmable attenuator is set to be a reciprocal of the gain of the amplifiers. Thus, in the case of digital signal processing, the range of the digital signal processing level is used maximizingly and the deterioration in the S/N is prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はアナログ信号処理回路に
係わり、特にアナログ信号の処理精度が劣化することの
ないアナログ信号処理回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog signal processing circuit, and more particularly to an analog signal processing circuit which does not deteriorate the processing accuracy of analog signals.

【0002】[0002]

【従来の技術】近年電子技術の発達により種々のアナロ
グ信号をマイクロコンピュータ等によりディジタル処理
する装置が多くなっている。例えば近年オーディオシス
テムに使用される音場制御装置にあっては、音源から出
力されるアナログオーディオ信号はA/Dコンバータで
ディジタル化されてDSP(Digital Signal Prosesso
r)で残響音等が付加された後、D/Aコンバータでア
ナログオーディオ信号に復元され電力増幅されてスピー
カから音声として出力される。
2. Description of the Related Art In recent years, the number of devices for digitally processing various analog signals by a microcomputer or the like has increased due to the development of electronic technology. For example, in a sound field control device used in an audio system in recent years, an analog audio signal output from a sound source is digitized by an A / D converter, and a DSP (Digital Signal Prosesso).
After the reverberation sound and the like are added in r), the analog audio signal is restored by the D / A converter, the power is amplified, and the voice is output from the speaker.

【0003】[0003]

【発明が解決しようとする課題】しかしながら音源とし
てはFMチューナ、カッセットテープレコーダあるいは
CDプレイヤのように多くの種類があり同じ音楽情報で
あっても録音レベルあるいは音源の出力レベルの相違に
起因して音源を切り換えると出力信号のいわゆるS/N
比が変化することがある。
However, there are many types of sound sources such as FM tuners, cassette tape recorders, and CD players, and even if the same music information is used, it is caused by the difference in the recording level or the output level of the sound source. If the sound source is switched by using the so-called S / N of the output signal
The ratio may change.

【0004】例えば出力信号がアッティネータで減衰さ
れていない、いわゆる0dB状態である時の電圧がFM
チューナでは5V、カセットテープレコーダでは2.5
VそしてCDプレイヤでは1.25Vであって、音場制
御装置の入力信号の最大許容電圧は5Vであるとする。
A/Dコンバータが16ビットであれば、5Vの信号が
印加された時にはS/N比は98dB取れる。即ちFM
チューナから0dB電圧が出力された時に、A/Dコン
バータからはS/N比が98dBとれる。
For example, when the output signal is not attenuated by the attenuator, that is, in the so-called 0 dB state, the voltage is FM.
5V for tuner, 2.5 for cassette tape recorder
V and 1.25V for a CD player, and the maximum allowable voltage of the input signal of the sound field control device is 5V.
If the A / D converter is 16 bits, an S / N ratio of 98 dB can be obtained when a 5 V signal is applied. That is FM
When 0 dB voltage is output from the tuner, the S / N ratio can be 98 dB from the A / D converter.

【0005】しかし音源がカセットテープレコーダに切
り換えられた場合には、カセットテープレコーダの信号
レベルは−6dBであるため、S/N比は最大92dB
しかとれない。さらにCDプレイヤにあっては信号レベ
ルが−12dBであるためS/N比は最大86dBしか
とることができない。
However, when the sound source is switched to the cassette tape recorder, the signal level of the cassette tape recorder is -6 dB, so the S / N ratio is 92 dB at maximum.
I can only take it. Furthermore, since the signal level of a CD player is -12 dB, the maximum S / N ratio can only be 86 dB.

【0006】従ってCDプレイヤを選択した場合には音
場制御装置は信号レベルを86dBしか使用していない
こととなり、音場制御装置固有の雑音レベルは音源によ
って変動しないとから、S/N比が悪化する。本発明は
上記問題点に鑑みなされたものであって、0dB電圧が
相違する信号源を接続した場合にもディジタル処理の際
S/N比が悪化することのないアナログ信号入出力回路
を提供することを目的とする。
Therefore, when the CD player is selected, the sound field control device uses only the signal level of 86 dB, and the noise level peculiar to the sound field control device does not vary depending on the sound source, so that the S / N ratio is Getting worse. The present invention has been made in view of the above problems, and provides an analog signal input / output circuit in which the S / N ratio does not deteriorate during digital processing even when signal sources having different 0 dB voltages are connected. The purpose is to

【0007】[0007]

【課題を解決するための手段】本発明にかかるアナログ
信号処理回路は、少なくとも2つの信号源から出力され
るアナログ信号の中から1つのアナログ信号を選択して
出力する選択部、選択部で選択されたアナログ信号をデ
ィジタル信号に変換するA/Dコンバータ、A/Dコン
バータで変換されたディジタル信号を処理するディジタ
ル信号処理部およびディジタル信号処理部で処理された
ディジタル信号をアナログ信号に変換するD/Aコンバ
ータとから構成されるアナログ信号処理回路であって、
選択部の前段に少なくとも2つの信号源から出力される
アナログ信号のそれぞれの最大出力電圧がアナログ信号
処理回路中のA/Dコンバータの最大許容電圧となる利
得を有する少なくとも2つの入力利得調整回路と、D/
Aコンバータの後段にそれぞれの利得が少なくとも2つ
の入力利得調整回路の有する利得の逆数である少なくと
も2つの出力利得調整回路と、選択部における選択に対
応して少なくとも2つの出力利得調整回路を切り替える
切替部と、を具備する。
In the analog signal processing circuit according to the present invention, a selection section for selecting and outputting one analog signal from the analog signals output from at least two signal sources is selected by the selection section. A / D converter for converting the converted analog signal into a digital signal, a digital signal processing section for processing the digital signal converted by the A / D converter, and a D for converting the digital signal processed by the digital signal processing section into an analog signal An analog signal processing circuit including an A / A converter,
And at least two input gain adjusting circuits each having a gain such that the maximum output voltage of each of the analog signals output from the at least two signal sources is the maximum allowable voltage of the A / D converter in the analog signal processing circuit in the preceding stage of the selection unit. , D /
At least two output gain adjusting circuits each having a gain that is the reciprocal of the gain of the at least two input gain adjusting circuits, and a switch for switching between at least two output gain adjusting circuits corresponding to the selection in the selection unit And a section.

【0008】[0008]

【作用】本発明にかかるアナログ信号処理回路にあって
は、2つ以上の音源から出力される0dB信号がA/D
コンバータに入力される前にA/Dコンバータの最大許
容電圧に調整される。またディジタル処理された出力は
D/Aコンバータでアナログ信号に変換された後、音源
の信号レベルに減衰調整される。
In the analog signal processing circuit according to the present invention, the 0 dB signal output from two or more sound sources is A / D.
It is adjusted to the maximum allowable voltage of the A / D converter before it is input to the converter. The digitally processed output is converted into an analog signal by a D / A converter, and then attenuated and adjusted to the signal level of the sound source.

【0009】[0009]

【実施例】図1は本発明にかかるアナログ信号処理回路
の実施例の構成図であって、音場制御装置として使用さ
れる。音源としてはFMチューナ11、カセットテープ
レコーダ12およびCDプレイヤ13が接続されている
ものとする。なおFMチューナ11の0dB電圧は5
V、カセットテープレコーダ12の0dB電圧は2.5
VそしてCDプレイヤ13の0dB電圧は1.25Vで
あるとする。
1 is a block diagram of an embodiment of an analog signal processing circuit according to the present invention, which is used as a sound field control device. As the sound source, the FM tuner 11, the cassette tape recorder 12, and the CD player 13 are connected. The 0 dB voltage of the FM tuner 11 is 5
V, 0dB voltage of cassette tape recorder 12 is 2.5
V and the 0 dB voltage of the CD player 13 is assumed to be 1.25V.

【0010】音場制御装置20は、バス21を中心とし
て制御用のマイクロコンピュータ22、音場制御用のD
SP22、A/Dコンバータ23およびD/Aコンバー
タ24から構成される。なお必要であればメモリが接続
されることもある。音場制御装置20はさらにA/Dコ
ンバータ23の前段に音源から出力される信号を増幅す
る3つの増幅器251、252および253と、この3
つの増幅器251、252および253の出力の中から
1つの信号を選択してA/Dコンバータ23に供給する
選択スイッチ26を具備する。
The sound field control device 20 includes a control microcomputer 22 centering on a bus 21 and a sound field control D.
It is composed of an SP 22, an A / D converter 23 and a D / A converter 24. If necessary, a memory may be connected. The sound field control device 20 further includes three amplifiers 251, 252 and 253 for amplifying the signal output from the sound source before the A / D converter 23, and these three amplifiers.
A selection switch 26 is provided which selects one signal from the outputs of the two amplifiers 251, 252 and 253 and supplies it to the A / D converter 23.

【0011】さらにD/Aコンバータ24の後段にバッ
ファ27およびプログラマブルアッティネータ28も含
まれている。なお選択スイッチ26とプログラマブルア
ッティネータ28とは制御用マイクロコンピュータ22
によって連動制御される。ここでA/Dコンバータ23
の許容最大電圧の5Vを0dBとすれば、3つの増幅器
251、252および253の利得は以下のように決定
される。
A buffer 27 and a programmable attenuator 28 are also included in the subsequent stage of the D / A converter 24. The selection switch 26 and the programmable attenuator 28 are the control microcomputer 22.
Interlocked control by. Here, the A / D converter 23
Assuming that the maximum allowable voltage of 5 V is 0 dB, the gains of the three amplifiers 251, 252 and 253 are determined as follows.

【0012】即ちFMチューナ11の最大信号レベル5
Vは0dBであり、0dBの電圧とA/Dコンバータ2
3の許容最大電圧は一致しているから第1の増幅器25
1の利得は0dBに設定される。カセットテープレコー
ダ12の最大信号レベル−2.5Vは−6dBに相当す
るから第2の増幅器252の増幅率は+6dBに、CD
プレイヤ13の最大信号レベル1.25Vは−12dB
に相当するであるから第3の増幅器の利得は+12dB
に設定される。
That is, the maximum signal level 5 of the FM tuner 11
V is 0 dB, and the voltage of 0 dB and the A / D converter 2
Since the maximum allowable voltages of 3 match, the first amplifier 25
The gain of 1 is set to 0 dB. The maximum signal level −2.5V of the cassette tape recorder 12 corresponds to −6 dB, so the amplification factor of the second amplifier 252 is +6 dB, and the CD
The maximum signal level 1.25V of the player 13 is -12 dB.
The gain of the third amplifier is +12 dB.
Is set to.

【0013】このように設定することによりディジタル
処理の際には、どの音源が選択されても最大信号レベル
が0dBとして処理されディジタル処理によりS/N比
が悪化することが防止される。A/Dコンバータ23で
ディジタル変換された信号はDSP23によって音場信
号が付加され、D/Aコンバータ24によって処理済ア
ナログ信号に変換される。
By setting in this way, the maximum signal level is processed as 0 dB regardless of which sound source is selected during digital processing, and it is possible to prevent deterioration of the S / N ratio due to digital processing. A sound field signal is added to the signal digitally converted by the A / D converter 23 by the DSP 23, and converted into a processed analog signal by the D / A converter 24.

【0014】この処理済アナログ信号はバッファ27を
介してプログラマブルアッティネータ28に供給され
る。プログラマブルアッティネータ28は制御用マイク
ロコンピュータ22によって、音源としてFMチューナ
11が選択されている時には利得が0dBに、カセット
テープレコーダ12が選択されている時には利得が−6
dBに、CDプレイヤ13が選択されている時には利得
が−12dBに設定される。
The processed analog signal is supplied to the programmable attenuator 28 via the buffer 27. The programmable attenuator 28 has a gain of 0 dB when the FM tuner 11 is selected as a sound source by the control microcomputer 22, and a gain of -6 when the cassette tape recorder 12 is selected.
When the CD player 13 is selected to dB, the gain is set to -12 dB.

【0015】したがって処理済アナログ信号の0dB電
圧は入力アナログ信号の0dB電圧と等しくなり、ディ
ジタル信号処理が全ビット使用できS/N比は悪化する
ことはなくかつ0dB電圧は変化しない。
Therefore, the 0 dB voltage of the processed analog signal becomes equal to the 0 dB voltage of the input analog signal, all bits can be used for digital signal processing, the S / N ratio does not deteriorate, and the 0 dB voltage does not change.

【0016】[0016]

【発明の効果】本発明にかかるアナログ信号処理回路に
あっては、ディジタル信号処理に先立って0dB相当電
圧がA/Dコンバータの許容最大電圧に調整されるため
ディジタル処理によってS/N比が悪化することが防止
されるとともに、D/Aコンバータ後段で0dB電圧が
再調整されるのでアナログ信号の0dB電圧は変化しな
い。
In the analog signal processing circuit according to the present invention, the S / N ratio is deteriorated by the digital processing because the 0 dB equivalent voltage is adjusted to the maximum allowable voltage of the A / D converter prior to the digital signal processing. This is prevented, and the 0 dB voltage is readjusted in the subsequent stage of the D / A converter, so that the 0 dB voltage of the analog signal does not change.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例の構成図である。FIG. 1 is a configuration diagram of an embodiment.

【符号の説明】[Explanation of symbols]

11…FMチューナ 12…カセットテープレコーダ 13…CDプレイヤ 20…アナログ信号処理回路 21…CPU 22…DSP 23…A/Dコンバータ 24…D/Aコンバータ 251、252、253…増幅器 26…選択スイッチ 27…バッファ 28…プログラマブルアッティネータ 11 ... FM tuner 12 ... Cassette tape recorder 13 ... CD player 20 ... Analog signal processing circuit 21 ... CPU 22 ... DSP 23 ... A / D converter 24 ... D / A converter 251, 252, 253 ... Amplifier 26 ... Selection switch 27 ... Buffer 28 ... Programmable attenuator

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも2つの信号源から出力される
アナログ信号の中から1つのアナログ信号を選択して出
力する選択部、該選択部で選択されたアナログ信号をデ
ィジタル信号に変換するA/Dコンバータ、該A/Dコ
ンバータで変換されたディジタル信号を処理するディジ
タル信号処理部および該ディジタル信号処理部で処理さ
れたディジタル信号をアナログ信号に変換するD/Aコ
ンバータとから構成されるアナログ信号処理回路であっ
て、 前記選択部の前段に、少なくとも2つの信号源から出力
されるアナログ信号のそれぞれの最大出力電圧が前記ア
ナログ信号処理回路中のA/Dコンバータの最大許容電
圧となる利得を有する少なくとも2つの入力利得調整回
路と、 前記D/Aコンバータの後段に、それぞれの利得が前記
少なくとも2つの入力利得調整回路の有する利得の逆数
である少なくとも2つの出力利得調整回路と、 前記選択部における選択に対応して前記少なくとも2つ
の出力利得調整回路を切り替える切替部と、を具備する
アナログ信号処理回路。
1. A selection unit for selecting and outputting one analog signal from analog signals output from at least two signal sources, and an A / D for converting the analog signal selected by the selection unit into a digital signal. Analog signal processing including a converter, a digital signal processing unit that processes the digital signal converted by the A / D converter, and a D / A converter that converts the digital signal processed by the digital signal processing unit into an analog signal In the circuit, in the preceding stage of the selection unit, there is a gain such that the maximum output voltage of each analog signal output from at least two signal sources becomes the maximum allowable voltage of the A / D converter in the analog signal processing circuit. At least two input gain adjusting circuits, and the gains of the respective D / A converters are provided in the subsequent stages. Also including at least two output gain adjustment circuits that are the reciprocals of the gains of the two input gain adjustment circuits, and a switching unit that switches between the at least two output gain adjustment circuits in response to selection by the selection unit. Signal processing circuit.
JP4323036A 1992-12-02 1992-12-02 Analog signal processing circuit Withdrawn JPH06177677A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4323036A JPH06177677A (en) 1992-12-02 1992-12-02 Analog signal processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4323036A JPH06177677A (en) 1992-12-02 1992-12-02 Analog signal processing circuit

Publications (1)

Publication Number Publication Date
JPH06177677A true JPH06177677A (en) 1994-06-24

Family

ID=18150399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4323036A Withdrawn JPH06177677A (en) 1992-12-02 1992-12-02 Analog signal processing circuit

Country Status (1)

Country Link
JP (1) JPH06177677A (en)

Similar Documents

Publication Publication Date Title
US20060013413A1 (en) Audio signal output circuit and electronic apparatus outputting audio signal
US20020121591A1 (en) Variable resistance circuit, operational amplification circuit, semiconductor integrated circuit, time constant switching circuit and waveform shaping circuit
JPH11340831A (en) High precision a/d converter
JP2006311361A (en) Attenuator, and variable gain amplifier and electronic equipment using the same
KR20080005147A (en) Automatic gain control circuit
US7460678B2 (en) Digital audio processor
US6326842B1 (en) Variable gain amplifying apparatus which can change a gain during an operation
US10938363B2 (en) Audio circuit
JPH04354202A (en) Regenerative-sound level automatic control circuit and method thereof
JPH06177677A (en) Analog signal processing circuit
US5526434A (en) Audio signal output device
JP3067935B2 (en) Sound reproduction device and volume control method
EP0604746A2 (en) Circuit arrangement for expanding the virtual dynamic range of digital audio signal processor
WO1999003199A1 (en) Voice signal processor
JPH08107359A (en) Digital signal processing unit
JP3266203B2 (en) Automatic gain control circuit
JP2004140650A (en) Sound volume control circuit
JP3102727B2 (en) Mixing equipment
US11699423B1 (en) Apparatus for noise reduction in audio signal processing
JPH07235850A (en) Audio equipment
JPH07240647A (en) Sound reproducing circuit
JP2000068768A (en) Level control circuit
KR940008488B1 (en) Audio reproducing apparatus
KR100255241B1 (en) Auto vocal method and device automatically converting reference voltage level
JP2524204Y2 (en) Audio signal attenuation circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000307